JP2011193023A - 液体射出成形を用いた電子部品の製造方法及び電子部品 - Google Patents

液体射出成形を用いた電子部品の製造方法及び電子部品 Download PDF

Info

Publication number
JP2011193023A
JP2011193023A JP2011123494A JP2011123494A JP2011193023A JP 2011193023 A JP2011193023 A JP 2011193023A JP 2011123494 A JP2011123494 A JP 2011123494A JP 2011123494 A JP2011123494 A JP 2011123494A JP 2011193023 A JP2011193023 A JP 2011193023A
Authority
JP
Japan
Prior art keywords
die
electronic component
curable liquid
injection molding
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011123494A
Other languages
English (en)
Inventor
Tammy Cheng
チェン、タミー
Mark Dobrzelewski
ドブルゼレウスキー、マーク
Christopher Windiate
ウィンディエイト、クリストファー
Daniel Solomon
ソロモン、ダニエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Silicones Corp
Original Assignee
Dow Corning Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Corp filed Critical Dow Corning Corp
Publication of JP2011193023A publication Critical patent/JP2011193023A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Die Bonding (AREA)

Abstract

【課題】ワイヤー流れを最小限に抑えつつ、より高い効率、より低い温度及びより少ない浪費を有する電子部品の製造方法を提供する。
【解決手段】ａ）シリコーンダイ装着接着剤組成物を基板に塗布すること、ｂ）ダイ装着接着剤組成物を硬化させて、ダイ装着接着剤７０４を形成すること、ｃ）ダイ装着接着剤の表面をプラズマ処理すること、ｄ）半導体ダイの表面をプラズマ処理すること、ｅ）半導体ダイのプラズマ処理された表面をダイ装着接着剤のプラズマ処理された表面と接触させること、ｆ）半導体ダイを基板の表面にワイヤーボンドすること、ｇ）半導体ダイがオーバーモールド７０１されるように、ステップｆ）の製造物上に硬化性液体シリコーン組成物を射出成形すること、及びｈ）ダイ装着接着剤の反対側の基板の表面上にはんだボール７０６を形成することを含む、液体射出成形を用いて電子部品７００を製造する方法。
【選択図】図７

Description

本発明は、電子部品の製造方法に関する。より詳しくは、本発明は液体射出成形方法を含む電子部品の製造方法に関する。液体射出成形方法は、基板上において、集積回路などの半導体ダイを覆うオーバーモールドを設けるために用いられることができる。
集積回路をオーバーモールドするための種々の方法には、ステンシル（stencil）又はスクリーン印刷、ダムアンドフィル（dam and fill）、及びトランスファー成形が含まれる。
国際公開第０３／０４１１３０号
しかしながら、当該技術分野で既知のオーバーモールド方法は欠点を抱えている。たとえば、ステンシル又はスクリーン印刷方法は、遅いことがあり、たとえば７０％もの多くの浪費を生み出す場合がある。ダムアンドフィル法は二段階の方法であり、より低い処理能力を招くかもしれない。トランスファー成形法は、たとえば成形材料の５０〜７０％もの多くの浪費があるかもしれない。より高い効率、より低い温度、及びより少ない浪費の生成を有する電子部品の製造方法の必要性が引き続き存在する。
［概要］
本発明は、液体射出成形を用いて電子部品を製造する方法であって、
ａ）シリコーンダイ装着接着剤組成物を基板に塗布すること、
ｂ）前記ダイ装着接着剤組成物を硬化させて、ダイ装着接着剤を形成すること、
ｃ）前記ダイ装着接着剤の表面をプラズマ処理すること、
ｄ）半導体ダイの表面をプラズマ処理すること、
ｅ）前記半導体ダイのプラズマ処理された表面を前記ダイ装着接着剤のプラズマ処理された表面と接触させること、
ｆ）前記半導体ダイを前記基板の表面にワイヤーボンドすること、
ｇ）前記半導体ダイがオーバーモールドされるように、前記ステップｆ）の製造物上に硬化性液体シリコーン組成物を射出成形すること、及び
ｈ）前記ダイ装着接着剤の反対側の前記基板の表面上にはんだボールを形成すること
を含み、
前記ステップｇ）が、
ｉ）前記ステップｆ）の製造物を、開いたモールド内に置くこと、
ｉｉ）１〜８０トンの型締力を加えることにより、前記モールドを閉じてモールドキャビティを形成すること、
ｉｉｉ）前記モールドキャビティを加熱すること、
ｉｖ）前記モールドキャビティ内に前記硬化性液体シリコーン組成物を射出成形して、前記基板上の半導体ダイをオーバーモールドすることであって、このステップｉｖ）は、前記モールドキャビティ内に０．３〜７．０ＭＰａの圧力をもたらすのに十分な射出速度で行われること、
ｖ）前記モールドを開け、前記ステップｉｖ）の製造物を取り除くこと、及び
任意に、ｖｉ）前記ステップｖ）の製造物をポストキュアさせること
を含むことによりワイヤー流れを最小限にし、
前記シリコーンダイ装着接着剤組成物と、液体射出成形のための前記硬化性液体シリコーン組成物とが、同様の硬化メカニズムを有する、電子部品の製造方法である。
本発明の方法において用いられる液体射出成形プロセス装置の概略図である。 図１の液体射出成形プロセス装置１００において用いられるモールド１０６の直線１０８に沿った断面図であり、開いた位置にあるモールド１０６を示す。 図１の液体射出成形プロセス装置１００において用いられるモールド１０６の直線１０８に沿った断面図であり、閉じた位置にあるモールド１０６である。 図１の液体射出成形プロセス装置１００において用いられる別のモールド１０６の直線１０８に沿った断面図であり、開いた位置にあるモールドを示す。 図１の液体射出成形プロセス装置１００において用いられる別のモールド１０６の直線１０８に沿った断面図であり、閉じた位置にあるモールド１０６である。 図１の液体射出成形プロセス装置１００において用いられる別のモールド１０６の直線１０８に沿った断面図であり、開いた位置にあるモールドを示す。 図１の液体射出成形プロセス装置１００において用いられる別のモールド１０６の直線１０８に沿った断面図であり、閉じた位置にあるモールド１０６である。 図１によるモールド１０６の直線１０９に沿った断面図である。 図１によるモールド１０６の直線１０９に沿った断面図を示す。 本発明のプロセスによって製造される電子部品７００を示す。 本発明のプロセスによって作られる別の電子部品を示す。 本発明のプロセスによって製造される別の電子部品９００を示す。
［発明の詳細な説明］
特に指示のない限り、すべての量、比、及び百分率は重量である。下記は、本明細書中で用いられている定義のリストである。
［定義］
「Ｍ」は、式ＲＳｉＯ3/2（ここでＲは有機基、水酸基、又は水素原子などの一価基を表す）の単官能性シロキサン単位を意味する。
「Ｄ」は、式Ｒ2ＳｉＯ2/2の二官能性シロキサン単位を意味する。
「Ｔ」は、式Ｒ3ＳｉＯ3/2の三官能性シロキサン単位を意味する。
「Ｑ」は、式ＳｉＯ4/2の四官能性シロキサン単位を意味する。
「シリコーン」及び「シロキサン」は本明細書中では同義に用いられる。
「ワイヤー流れ（wire sweep）」とは、たとえば弧などのデザインされた形状の範囲外のワイヤーの運動である。ワイヤー流れが極端すぎると、ワイヤーの破損若しくはワイヤーの接触のいずれか、又は両者を招く。これらのいずれも、欠陥のある電子デバイスをもたらす。
［本発明の方法］
本発明は、電子部品の製造方法に関する。この方法は、硬化性液体を半導体デバイス上に液体射出成形することを含み、そしてその硬化性液体が硬化してオーバーモールドを形成する。硬化性液体は半導体デバイス中の空間を満たし、基板を環境暴露から保護する気密封止を基板上に形成する。半導体デバイスは、半導体ダイがマウントされる基板、基板上にマウントされた半導体ダイ（半導体ダイはまだ基板と電気的に接続されていない）、又は基板上にマウントされた半導体ダイ（半導体ダイは基板と電気的に接続されている）を備えてもよい。半導体デバイスが半導体ダイを備える場合、半導体ダイは、いかなる簡便な手段によりダイ装着接着剤によって基板に装着されていてもよい。
たとえば、半導体ダイは以下の
ａ）ダイ装着接着剤組成物を基板に塗布すること、
ｂ）半導体ダイをダイ装着接着剤組成物に装着すること、及び
ｃ）ダイ装着接着剤組成物を硬化させて、ダイ装着接着剤を形成すること、
を含む方法によって基板に装着されてもよい。
あるいは、半導体ダイは以下の
ａ）ダイ装着接着剤組成物を基板に塗布すること、
ｂ）ダイ装着接着剤組成物を硬化させて、ダイ装着接着剤を形成すること、
ｃ）ダイ装着接着剤の表面をプラズマ処理すること、
ｄ）半導体ダイの表面をプラズマ処理すること、及び
ｅ）半導体ダイのプラズマ処理された表面をダイ装着接着剤のプラズマ処理された表面に接触させること、
を含む方法によって基板に装着されてもよい。
これらの方法は、半導体ダイがダイ装着接着剤によって基板に装着された後に、半導体ダイを基板に電気的に接続するステップを任意にさらに含んでもよい。半導体ダイを基板に電気的に接続することは、たとえばワイヤーボンディングによって行われてもよい。このとき、ダイ装着接着剤は半導体ダイと基板との間の電気的接続をもたらさない。
半導体ダイは、ワイヤーボンディングされてもされなくてもよい半導体ダイ上に硬化性液体を射出成形することによりオーバーモールドされる。
［ダイ装着接着剤組成物の塗布］
ダイ装着接着剤組成物は、スクリーン印刷及びステンシル印刷により例示される印刷方法などの、いかなる簡便な手段によって基板に塗布されてもよい。ダイ装着接着剤組成物は、硬化してシリコーンを形成する硬化性シリコーン組成物、硬化してシリコーン−有機コポリマーを形成する硬化性シリコーン−有機組成物、又は硬化して有機ダイ装着接着剤を形成する硬化性有機組成物を含んでもよい。
［ダイ装着接着剤］
ダイ装着接着剤組成物は、硬化してダイ装着接着剤を形成する。ダイ装着接着剤組成物の硬化の態様は重要ではなく、縮合反応、付加反応、紫外線開始反応、及びフリーラジカル開始反応などの硬化メカニズムを含むことができる。ダイ装着接着剤組成物の硬化方法は重要ではなく、たとえば、加熱、放射線照射、又はこれらの組み合わせを含んでもよい。
ダイ装着接着剤は、硬化有機樹脂、硬化有機エラストマー、硬化有機ポリマー、又はこれらの組み合わせなどの、硬化有機物であってもよい。適した硬化有機樹脂には硬化エポキシ樹脂が含まれる。適した硬化有機エラストマーにはポリウレタンが含まれる。適した硬化有機ポリマーにはエポキシ、ポリイミド、ポリイミドコポリマー、及びこれらの組み合わせが含まれる。あるいは、ダイ装着接着剤は、ポリ（ジオルガノシロキサン／アミド）コポリマーにより例示されるポリ（ジオルガノシロキサン／有機）ブロックコポリマー及びシルアリーレンなどのシリコーン−有機コポリマーであってもよい。
あるいは、ダイ装着接着剤は、硬化シリコーン樹脂、硬化シリコーンエラストマー、硬化シリコーンゴム、又はこれらの組み合わせなどの、硬化シリコーンであってもよい。適した硬化シリコーン樹脂には、Ｔ、ＤＴ、ＭＴ、ＭＱ樹脂、及びこれらの組み合わせが含まれる。
ダイ装着接着剤の表面をプラズマ処理することは、ＷＯ２００３／４１１３０号に開示されているようなあらゆる簡便な手段によって行ってもよい。「プラズマ処理」とは、外部から加えられたエネルギーの形態により活性化されたガス状態に基板を暴露することを意味し、コロナ放電、誘電体バリア放電、フレーム、低圧グロー放電、及び大気圧グロー放電処理を含むが、これらに限定されるものではない。プラズマ処理で用いられるガスは、空気、アンモニア、アルゴン、二酸化炭素、一酸化炭素、ヘリウム、水素、クリプトン、ネオン、窒素、一酸化二窒素、酸素、オゾン、水蒸気、これらの組み合わせ、及びその他であることができる。あるいは、ヘキサメチルジシロキサン、シクロポリジメチルシロキサン、シクロポリハイドロジェンメチルシロキサン類、シクロポリハイドロジェンメチル−コ−ジメチルシロキサン類、反応性シラン類、及びこれらの組み合わせなど、他のより反応し易いガスや蒸気を、工程で加えられる圧力においてガスの標準状態でも、本来の液体状態から適当な装置によって気化させた状態のいずれであっても用いることができる。
ダイ装着は、
ａ）ダイ装着接着剤の表面をプラズマ処理すること、
ｂ）半導体ダイの表面をプラズマ処理すること、及び
ｃ）その後、半導体ダイのプラズマ処理された表面をダイ装着接着剤のプラズマ処理された表面に接触させることによって行ってもよい。ダイ装着接着剤は、プラズマ処理後できる限り速やかに半導体ダイと接触させてもよい。あるいは、この方法は、ステップａ）の後且つステップｃ）の前にダイ装着接着剤を保存すること、又はステップｂ）の後且つステップｃ）の前に半導体ダイを保存すること、又は両者を、任意にさらに含んでもよい。
ステップａ）及びｂ）は、同時に又はいかなる順序でも順次に行ってもよい。プラズマ処理は、ダイ装着接着剤若しくは半導体、又は両者のすべて若しくは一部の表面上に行うことができる。
ダイ装着接着剤は、プラズマ処理後少なくとも０時間、あるいは少なくとも１時間、あるいは少なくとも２時間保存することができる。ダイ装着接着剤は、プラズマ処理後４８時間まで、あるいは２４時間まで、あるいは８時間まで、あるいは４時間まで保存することができる。同じ保存条件を、ダイ装着接着剤及び半導体用に独立して用いることができる。
接着は、室温で数秒間ステップｃ）を行うことにより得ることができる。あるいは、ステップｃ）は、より高い温度、より高い圧力、又は両者において行ってもよい。ステップｃ）のために選ばれる正確な条件は、方法の特殊用途を含む種々の要因に依存するであろう。しかしながら、接触ステップ中の温度は、少なくとも１５℃、あるいは少なくとも２０℃、あるいは少なくとも１００℃であることができる。接触中の温度は、４００℃まで、あるいは２２０℃までであることができる。接触中の圧力は、１０ＭＰａまで、あるいは１ＭＰａまでであることができる。接触中の圧力は少なくとも０．１ＭＰａである。接触時間は、少なくとも０．１秒、あるいは少なくとも１秒、あるいは少なくとも５秒、あるいは少なくとも２０秒であることができる。接触時間は、２４時間まで、あるいは１２時間まで、あるいは３０分まで、あるいは３０秒までであることができる。
集積回路は、導電性ダイ装着接着剤の使用によって又はワイヤーボンディングによってなどのあらゆる簡便な手段によって基板に電気的に接続してもよい。ワイヤーボンディング方法は当該技術分野で既知であり、たとえば、Charles A. Harper編、「Package Assembly Process」、Electronic Packaging and Interconnection Handbook、第２版、６．６６〜６．７７頁、McGraw-Hill、New York、１９９７年を参照。
［液体射出成形用組成物］
半導体ダイは、液体射出成形法を用いてオーバーモールドされる。半導体ダイは、硬化性液体有機組成物、硬化性液体シリコーン−有機コポリマー組成物、又は硬化性液体シリコーン組成物を用いてオーバーモールドされてもよい。選ばれる硬化性液体組成物の種類は、用いられるダイ装着接着剤の種類を含む種々の要因に依存する。理論に縛られることを望まなければ、造形反応に用いられる硬化性液体と反応する反応基をダイ装着接着剤が含むとき、接着性が良くなるかもしれないと考えられる。たとえば、シリコーンダイ装着接着剤が用いられるとき、液体射出成形用硬化性液体と反応性のある基がダイ装着接着剤中に存在するというような同じ又は同様の硬化メカニズムを有する、硬化性液体シリコーン−有機コポリマー組成物又は硬化性液体シリコーン組成物を用いることが、液体射出成形には好ましい。あるいは、シリコーンダイ装着接着剤が用いられるとき、硬化性液体シリコーン組成物が液体射出成形にはより好ましい。
適した硬化性液体有機組成物の例には、硬化性液体エポキシ類、硬化性液体シアン酸エステル類、及びこれらの組み合わせが含まれる。適した硬化性液体シリコーン−有機コポリマー組成物の例には、硬化してポリ（ジオルガノシロキサン／アミド）コポリマーなどのポリ（ジオルガノシロキサン／有機）ブロックコポリマーを形成する硬化性液体組成物が含まれる。
適した硬化性液体シリコーン組成物には、縮合反応硬化性液体シリコーン組成物、付加反応硬化性液体シリコーン組成物、紫外線開始硬化性液体シリコーン組成物、及びフリーラジカル開始硬化性液体シリコーン組成物が含まれる。
付加反応硬化性シリコーン組成物は、他の種類の硬化性液体シリコーン組成物と比べて、硬化時に形成される副産物を最小限に抑えるために用いられてもよい。付加反応硬化性液体シリコーン組成物は、（Ａ）１分子当たり平均少なくとも２つのアルケニル基を有するオルガノポリシロキサン、（Ｂ）１分子当たり平均少なくとも２つのケイ素原子結合水素原子を有するオルガノハイドロジェンポリシロキサン、及び（Ｃ）ヒドロシリル化触媒を含んでもよい。付加反応硬化性液体シリコーン組成物は、（Ｄ）フィラー、（Ｅ）フィラー用の処理剤、（Ｆ）触媒阻害剤、（Ｇ）溶媒、（Ｈ）接着促進剤、（Ｉ）光増感剤、（Ｊ）顔料、（Ｋ）柔軟剤、及びこれらの組み合わせから選ばれる一つ以上の任意の成分をさらに含んでもよい。
成分（Ｄ）はフィラーである。適したフィラーには、シリカ（たとえば、ヒュームドシリカ、石英ガラス、及び粉末シリカ）、チタニア、及びこれらの組み合わせなどの補強フィラーが含まれる。あるいは、成分（Ｄ）は、熱伝導性、導電性、又は両者であってもよい。あるいは、成分（Ｄ）は、導電性及び非導電性フィラーの組み合わせを含んでもよい。成分（Ｄ）は、ＤＲＡＭグレードフィラー、又はＤＲＡＭグレードフィラー及びＤＲＡＭグレードフィラーより純度の低いフィラーの混合物を含んでもよい。成分（Ｋ）は、たとえば１４個以上の炭素原子を有するオレフィンなどの長鎖アルファ−オレフィンを含んでもよい。
硬化性液体は、一部組成物、又は二部組成物などの複数部組成物であってもよい。付加反応硬化性液体シリコーン組成物が一部組成物として調合されるとき、ヒドロシリル化触媒阻害剤（Ｆ）が含まれてもよい。付加反応硬化性液体シリコーン組成物が複数部組成物として調合されるとき、いかなるＳｉ−Ｈ含有成分はいかなるヒドロシリル化触媒からも離して保存される。
硬化性液体は、液体射出成形条件下でワイヤー流れを最小限に抑えるであろう粘度を有するように調合される。理論に縛られることを望まなければ、高すぎる粘度はワイヤー流れに寄与するだろうが、低すぎる粘度は硬化性液体をモールドから漏れさせてしまうかもしれないと考えられる。いくつかの付加反応硬化性液体シリコーン組成物に対しては、粘度は８０〜３，０００ポアズ（８〜３００Ｐａ・ｓ）であってよい。
硬化性液体は、液体射出成形条件下でワイヤー流れを最小限に抑えるであろう硬化速度を有するように調合され得る。理論に縛られることを望まなければ、速すぎる硬化速度はワイヤー流れに寄与するかもしれないが、遅すぎる硬化速度はプロセスを不十分にするかもしれないと考えられる。いくつかの付加反応硬化性液体シリコーン組成物に対しては、硬化速度は、８０〜２４０℃で３０〜１２０秒、あるいは８０〜１８０℃で３０〜６０秒、あるいは８０〜１５０℃で３０〜６０秒であってもよい。
硬化性液体は硬化して、ＪＥＤＥＣスタンダードＪ−ＳＴＤ−０２０Ｂにより定義されるような耐湿性試験、レベル２Ａの最低限度に電子デバイスが合格することができるであろう弾性率及び熱膨張係数（ＣＴＥ）を有するオーバーモールドを形成するように調合されてもよい。硬化性液体は硬化して、ＪＥＤＥＣスタンダードＪＥＳＤ２２−Ａ、１０４−Ｂ、条件Ｂにより定義されるようなＪＥＤＥＣ温度サイクル試験に電子デバイスが合格することがさらにできるであろう弾性率及びＣＴＥを有するオーバーモールドを形成するように、且つ半導体デバイスの製造が完了した後、ワイヤーボンドされた半導体ダイ中のワイヤーの十分な保護を与えるように、調合されてもよい。理論に縛られることを望まなければ、弾性率が低すぎる場合、ワイヤーは、電子部品の製造が完了した後に十分な保護を有さないかもしれないと考えられる。いくつかの付加反応硬化性液体シリコーン組成物に対しては、弾性率は２５〜１，０００ＭＰａであってもよい。いくつかの有機硬化性液体組成物に対しては、弾性率は最大３，０００ＭＰａであってもよい。ＣＴＥが高すぎ、弾性率が低すぎる場合、ワイヤーは、電子部品の製造が完了した後十分な保護を有さないかもしれないとも考えられる。さらに、ＣＴＥ及び弾性率の両者が高すぎる場合、ワイヤーへのストレスは高すぎるかもしれず、その結果として信頼性が低下すると考えられる。いくつかの付加反応硬化性液体シリコーン組成物に対しては、ＣＴＥは、８０〜３００ｐｐｍ／℃、あるいは８０〜１５０ｐｐｍ／℃、あるいは８０〜１００ｐｐｍ／℃であってもよい。液体エポキシ類などのいくつかの硬化性有機組成物に対しては、ＣＴＥは１０〜３０ｐｐｍ／℃であってもよい。
［液体射出成形方法］
本発明の液体射出成形方法は、
ｉ）開いたモールド（open mold）内に上述した半導体デバイスを置くこと、
ｉｉ）モールドを閉じて、半導体デバイスを覆うモールドキャビティを形成すること、
ｉｉｉ）モールドキャビティを加熱すること、
ｉｖ）モールドキャビティ内に上述した硬化性液体を射出成形して、半導体デバイスをオーバーモールドすること、
ｖ）モールドを開け、且つステップｉｖ）の製造物を取り除くこと、及び
任意に、ｖｉ）ステップｖ）の製造物をポストキュアさせることを含む。
ステップｉｉ）は、モールドに型締力（clamping force)を加えることにより行われてもよい。理論に縛られることを望まなければ、型締力が高すぎる場合、半導体デバイスは液体射出成形中に破損されてしまうかもしれないが、型締力が低すぎる場合、硬化性液体がモールドから漏れるかもしれないと考えられる。いくつかの付加反応硬化性シリコーン組成物に対しては、ステップｉｉ）は、１〜８０トン、あるいは１〜２７トン、あるいは１０〜２５トンの型締力をモールドに加えることにより行われてもよい。ステップｉｉｉ）は、８０〜２４０℃において３０〜１２０秒、あるいは８０〜１８０℃において３０〜６０秒、あるいは８０〜１５０℃において３０〜６０秒の時間と温度で行われてもよい。
ステップｉｖ）は、モールドキャビティ内に０．３〜７．０ＭＰａの圧力をもたらすのに十分な射出速度で行われてもよい。ステップｉｖ）は、米国カリフォルニア州プラセンティアのカイプモールド社（Kipe Molds, Inc.）製のモールドを装備した米国コネチカット州ニューイントンのアーブルグ社（Arburg, Inc.）製の液体射出成形装置、型番２７０Ｓ ２５０−６０などの市販の液体射出成形装置を用いて行われてもよい。液体射出成形装置の正確な構成は、モールド及び半導体デバイスの正確な構成を含む種々の要因に依存する。
図１は、本発明の方法において用いられる液体射出成形プロセス装置１００の概略図である。液体射出成形プロセス装置１００は、上述のとおり、二部硬化性液体シリコーン組成物の二つの部分への供給システム１０１を備える。二つの部分は供給タンク１０２、１０３から固定ミキサー１０４へ供給され、固定ミキサーが二つの部分を混合する。その結果得られた硬化性液体シリコーン組成物は押出機１０５へ入り、モールド１０６にインレット１０７を通って送り込まれ、スプルー・ランナーシステム（図示されていない）に到達する。モールド１０６には、以下で述べるように、図２ａ〜図４ｂ（断面線１０８に沿った断面図を示す）、及び図５〜６（断面線１０９に沿った断面図を示す）に示されるように、種々の構成がある。
あるいは、一部硬化性液体を押出機１０５内へ供給タンク１０２から（固定ミキサー１０４を迂回して）直接供給することができる。
図２ａは、図１の液体射出成形プロセス装置１００において用いられるモールド１０６の直線１０８に沿った断面図である。図２ａは、開いた位置にあるモールドを示す。モールド１０６は、三部モールドであり、その内部では第一部分（section：部材）２０１がインレット１０７及びスプルー２１０を収容する。第二部分２０２はランナーシステム２１１を収容する。第三部分は、モールドキャビティ２０６内の基板２０４の表面に装着された半導体ダイス２０５を有する基板２０４を保持するモールドリテイナー２０３である。硬化性液体は半導体ダイス２０５の上部でゲート２０７を通ってモールドキャビティ２０６に入る。図２ｂは、閉めた位置にある図２ａのモールド１０６である。図２ａ及び図２ｂのモールド１０６は、ランナーシステム２１１へのヒーター（図示されていない）を備える。
図３ａは、図１の液体射出成形プロセス装置１００において用いられる別のモールド１０６の直線１０８に沿った断面図である。図３ａは、開いた位置にあるモールドを示す。モールド１０６は、二部モールドであり、その内部では第一部分３０１がインレット１０７、スプルー３１０及びランナーシステム３１１を収容する。第二部分は、モールドキャビティ３０６内の基板の表面に装着された半導体ダイス３０５を有する基板３０４を保持するモールドリテイナー３０３である。硬化性液体は半導体ダイス３０５の上部でゲート３０７を通ってモールドキャビティ３０６に入る。図３ｂは、閉めた位置にある図３ａのモールド１０６である。図３ａ及び図３ｂのモールド１０６は、スプルー３１０及びランナーシステム３１１への、たとえば冷水システムなどのクーラー（図示されていない）を有する。
図４ａは、図１の液体射出成形プロセス装置１００において用いられる別のモールド１０６の直線１０８に沿った断面図である。図４ａは、開いた位置にあるモールド１０６を示す。モールド１０６は、二部モールドであり、その内部では第一部分４０１がモールドキャビティ４０６及びランナーシステム（図示されていない）を収容する。モールドリテイナー４０３は、モールドキャビティ４０６内の基板４０４の表面に装着された半導体ダイス４０５を有する基板４０４を保持する。モールドリテイナー４０３はインレット１０７及びスプルー４１０を収容する。図４ｂは、閉めた位置にある図４ａのモールド１０６を示す。
硬化性液体は図１のモールド１０６を用いた異なる構成にゲートされてもよい。たとえば、硬化性液体は、図５に示されるようにチップの側部か、又は図６に示されるようなチップの上部にゲートされてもよい。
図５は、図１によるモールド１０６の直線１０９に沿った断面図である。モールド１０６は、スプルー４１０、ランナー４１１、及びゲート４０７を備える。ゲート４０７は、モールドキャビティ４０６内の各半導体ダイ（図示されていない）のサイドコーナーでモールドキャビティ４０６に硬化性液体を導入する。
図６は、図１によるモールド１０６の直線１０９に沿った断面図を示す。モールド１０６は、スプルー４１０、ランナー４１１、及びゲート４０７を備える。ゲート４０７は、モールドキャビティ４０６内の各半導体ダイ（図示されていない）の上部のモールドキャビティ４０６に硬化性液体を導入する。
ステップｉｖ）で用いられるモールドの正確な構成は半導体デバイス及び選ばれる硬化性液体の種類を含む種々の要因に依存する。理論に縛られることを望まなければ、モールドキャビティ内の各半導体デバイスの上部の中央上のモールドキャビティに硬化性液体を導入するために構成されたゲートを有するモールドは、図７に示される半導体デバイスなど、半導体デバイスが基板にワイヤーボンドされた半導体ダイのときに用いるのに適していると考えられる。理論に縛られることを望まなければ、モールドキャビティ内の各半導体デバイスのサイドコーナーのモールドキャビティに硬化性液体を導入するように構成されたゲートを有するモールドは、図８に示される半導体デバイスなど、半導体デバイスが基板にワイヤーボンドされていない半導体ダイのときに用いるのに適していると考えられる。
図７は、本発明のプロセスにより製造された電子部品７００を示す。電子部品７００は、ダイ装着接着剤７０４によって回路基板７０５の表面に装着された集積回路７０３を備える。集積回路７０３は、ワイヤー７０２によって回路基板７０５に電気的に接続される。液体射出成形は、硬化してオーバーモールド７０１を形成する硬化性液体を用いて集積回路７０３上に行われる。はんだボール７０６は、ダイ装着接着剤７０４の反対側の回路基板７０５の表面に装着される。
図８は、本発明のプロセスにより作られる別の電子部品を示す。デバイス８００は、ダイ装着接着剤８０４によって回路基板８０５の表面に装着され且つ電気的に接続された集積回路８０３を備える。ダイ装着接着剤８０４は、導電性材料８０２を含み、導電性材料は集積回路８０３を回路基板８０５に電気的に接続する。液体射出成形は、硬化してオーバーモールド８０１を形成する硬化性液体を用いて集積回路８０３上に行われる。はんだボール８０６は、ダイ装着接着剤８０３の反対側の回路基板８０５の表面に装着される。
図９は、本発明のプロセスにより製造される別の電子部品９００を示す。電子部品９００は、ダイ装着接着剤９０４によって回路基板９０５の表面に装着された集積回路９０３を備える。集積回路９０３は、図７に示される構成と別の構成においてワイヤー９０２によって回路基板９０５に電気的に接続される。液体射出成形は、硬化してオーバーモールド９０１を形成する硬化性液体を用いて集積回路９０３上に行われる。別個の封止剤９１０がワイヤーを損傷から保護するために用いられる。はんだボール９０６は、ダイ装着接着剤９０４の反対側の回路基板９０５の表面に装着される。
［基板］
上述の方法において用いられる基板は特に限定されない。選ばれる基板は、たとえば、製造される半導体デバイスの種類など、上述の方法の使用を含む種々の要因に依存する。基板は、回路基板（たとえば、プリント回路基板、ＰＣＢ又はＰＷＢ）など、電子デバイス又は電子デバイスパッケージの製造において用いられるいかなる材料であることもできる。基板は、たとえば、電子デバイスパッケージにおいて一般的に用いられるセラミック基板、フレキシブル基板、又はリジッド基板であることができる。適した基板の例には、セラミック、金属、金属コート表面、ポリマー、及びこれらの組み合わせが含まれる。
金属及び金属コーティングには、アルミニウム、クロム、銅、金、鉛、ニッケル、白金、はんだ、ステンレス鋼、錫、チタン、これらの合金、及び二種以上の金属を含む組み合わせが含まれる。
セラミックには、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、酸化ケイ素、酸窒化ケイ素、これらの組み合わせ、及びその他が含まれる。あるいは、窒化アルミニウム、酸化アルミニウム、炭化ケイ素、酸窒化ケイ素、及びこれらの組み合わせが含まれる。
ポリマーには、ベンゾシクロブテン、ビスマレイミド、シアン酸エステル、エポキシ、ポリベンゾオキサゾール、ポリカーボネート、ポリイミド、ポリメタクリル酸メチル、ポリフェニレンエーテル、ポリ塩化ビニリデン、及びこれらの組み合わせが含まれる。
［半導体］
上述の方法において用いられる半導体デバイスは特に限定されない。半導体は当該技術分野で既知であり、市販されている。たとえば、J. Kroschwitz編、「Electronic Materials」、Kirk-Othmer Encyclopedia of Chemical Technology、第４版、第９巻、２１９〜２２９頁、John Wiley & Sons、New York、１９９４年を参照。一般的な半導体には、シリコン、シリコン合金、及びガリウムヒ素が含まれる。半導体デバイスは、たとえば、ベアダイ、集積回路（ＩＣ）チップなどのチップ、又はウエハーなど、いかなる便利な形態を有することもできる。
これらの実施例は本発明を当業者に説明するものであり、特許請求の範囲に記述された本発明の範囲を限定しようとするものではない。
＜参考例１−射出成形装置＞
２８ｍｍのスクリュー径で１〜９０トンの型締圧で稼動できるエンジェル（Engel）シリコーン液体射出成形機（Ｍ／Ｎ：ＣＣ−９０）が射出成形に用いられる。この装置及び類似の装置は、米国ペンシルバニア州ヨーク５番道路ボードロード３７４０のエンジェルマシナリー社（ENGEL Machinery Inc.）から市販されている。
＜参考例２−射出成形装置＞
１８ｍｍのスクリュー径で１〜２７トンの型締圧で稼動できるアーブルグ（Arburg）シリコーン液体射出成形機（Ｍ／Ｎ：ＡＬＬＲＯＵＮＤＥＲ ２７０Ｓ ２５０−６０）が射出成形に用いられる。この装置は、米国コネチカット州０６１１１ニューイントンロックウェルロード１２５のアーブルグ社から市販されている。
＜参考例３−成形＞
米国ミシガン州マジソンハイツスティーブンソン（Stephenson)ハイウェイ２９１１１のＤ−Ｍ−Ｅ社製のナンバー＃２スチールで製造された標準モールドベース（カタログ：８１２Ａ−１３−１３−２）は、１×６アレイパッケージを収容するように、米国カリフォルニア州９２８７０プラセンティアイーストクラウザーアベニュー３４０のKipe Molds社によって製造されている。モールドは、ホットランナーシステムとしてデザインされている。
＜参考例４−１×６ ＢＧＡストリップ＞
１×６アレイストリップを有し、下記の寸法の電子ＢＧＡストリップが製造される：長さ＝１８７．５ｍｍ、幅＝４０．０ｍｍ、高さ＝０．３６ｍｍ又は０．６１ｍｍ。
＜実施例１〜３＞
試料１〜３は、参考例２の装置、参考例３のモールド、及び参考例４のＢＧＡストリップを用いて評価される。試料は、１２０℃の温度、３０〜２４０秒の硬化時間で、１０〜２７トンの型締圧でモールド内で硬化される。結果を表１に示す。
Figure 2011193023
試料１は、ヒドロシリル化を介して硬化する樹脂状シリコーンマトリクスである。樹脂状シリコーンマトリクスは硬化すると光学的に透明な材料を形成する。試料１は、樹脂／架橋剤Ａ ９７重量部及び触媒／阻害剤Ａ ３重量部の組み合わせである。樹脂／架橋剤Ａは、ビニル末端のシルセスキオキサン樹脂 ８１部、１，４−ビス（ジメチルシリル）ベンゼン １７部、ヒドロキシ末端のジメチル、メチルビニルシロキサンと（グリシドキシプロピル）トリメトキシシランとの反応生成物 １部、及びエチレングリコールとテトラエチルオルトケイ酸塩との反応からの生成物 １部の組み合わせである。触媒／阻害剤Ａは、ジビニルテトラメチルジシロキサン及びトリフェニルホスフィン白金錯体 ３．６部、トルエン ９３．３部、トリフェニルホスフィン ３．０部、及びテトラメチルジビニルジシロキサン ０．１部の組み合わせである。
試料２は、市販の付加反応硬化性液体シリコーン組成物、米国ミシガン州ミッドランドのダウコーニングコーポレイションから市販されているダウコーニング（DOW CORNING）（登録商標）６８２０マイクロエレクトロニック封止剤である。
試料３は、試料１の組成物 ４０部及び石英ガラス ６０部の組み合わせである。
試料１〜３は、異なる液体シリコーン組成物が液体射出成形プロセスに適していることを示す。試料２は、接着を得ることができることを示す。
１００ 液体射出成形プロセス、１０１ 供給システム、１０２ 供給タンク、１０３ 供給タンク、１０４ 固定ミキサー、１０５ 押出機、１０６ モールド、１０７ インレット、１０８ 断面線、１０９ 断面線、２０１ 第一部分、２０２ 第二部分、２０３ モールドリテイナー、２０４ 基板、２０５ 半導体ダイス、２０６ モールドキャビティ、２１０ スプルー、２１１ ランナーシステム、３０１ 第一部分、３０３ モールドリテイナー、３０４ 基板、３０５ 半導体ダイス、３０６ モールドキャビティ、３０７ ゲート、３１０ スプルー、３１１ ランナーシステム、４０１ 第一部分、４０３ モールドリテイナー、４０４ 基板、４０５ 半導体ダイス、４０６ モールドキャビティ、４０７ ゲート、４１０ スプルー、４１１ ランナー、７００ 電子部品、７０１ オーバーモールド、７０２ ワイヤー、７０３ 集積回路、７０４ ダイ装着接着剤、７０５ 回路基板、７０６ はんだボール、８００ 電子部品、８０１ オーバーモールド、８０２ 導電性材料、８０３ 集積回路、８０４ ダイ装着接着剤、８０５ 回路基板、８０６ はんだボール、９００ 電子部品、９０１ オーバーモールド、９０２ ワイヤー、９０３ 集積回路、９０４ ダイ装着接着剤、９０５ 回路基板、９０６ はんだボール、９１０ 封止剤。

Claims (11)

  1. 液体射出成形を用いて電子部品を製造する方法であって、
    ａ）シリコーンダイ装着接着剤組成物を基板に塗布すること、
    ｂ）前記ダイ装着接着剤組成物を硬化させて、ダイ装着接着剤を形成すること、
    ｃ）前記ダイ装着接着剤の表面をプラズマ処理すること、
    ｄ）半導体ダイの表面をプラズマ処理すること、
    ｅ）前記半導体ダイのプラズマ処理された表面を前記ダイ装着接着剤のプラズマ処理された表面と接触させること、
    ｆ）前記半導体ダイを前記基板の表面にワイヤーボンドすること、
    ｇ）前記半導体ダイがオーバーモールドされるように、前記ステップｆ）の製造物上に硬化性液体シリコーン組成物を射出成形すること、及び
    ｈ）前記ダイ装着接着剤の反対側の前記基板の表面上にはんだボールを形成すること
    を含み、
    前記ステップｇ）が、
    ｉ）前記ステップｆ）の製造物を、開いたモールド内に置くこと、
    ｉｉ）１〜８０トンの型締力を加えることにより、前記モールドを閉じてモールドキャビティを形成すること、
    ｉｉｉ）前記モールドキャビティを加熱すること、
    ｉｖ）前記モールドキャビティ内に前記硬化性液体シリコーン組成物を射出成形して、前記基板上の半導体ダイをオーバーモールドすることであって、このステップｉｖ）は、前記モールドキャビティ内に０．３〜７．０ＭＰａの圧力をもたらすのに十分な射出速度で行われること、
    ｖ）前記モールドを開け、前記ステップｉｖ）の製造物を取り除くこと、及び
    任意に、ｖｉ）前記ステップｖ）の製造物をポストキュアさせること
    を含むことによりワイヤー流れを最小限にし、
    前記シリコーンダイ装着接着剤組成物と、液体射出成形のための前記硬化性液体シリコーン組成物とが、同様の硬化メカニズムを有する、電子部品の製造方法。
  2. 前記ダイ装着接着剤が、液体射出成形のための前記硬化性液体シリコーン組成物と反応性のある基を含む請求項１に記載の電子部品の製造方法。
  3. 前記硬化性液体シリコーン組成物が硬化して２５〜１，０００ＭＰａの弾性率を有するオーバーモールドを形成し、且つ前記硬化性液体シリコーン組成物が、８０〜３，０００ポアズ（８〜３００Ｐａ・ｓ）の粘度及び８０〜２４０℃の温度において３０〜１２０秒で硬化するような硬化プロファイルを有する請求項１に記載の電子部品の製造方法。
  4. 前記ステップｉｉ）が１〜２７トンの型締力を加えることによって行われる請求項１に記載の電子部品の製造方法。
  5. 前記硬化性液体シリコーン組成物が硬化すると光学的に透明な材料を形成する請求項１に記載の電子部品の製造方法。
  6. 前記ステップｉｉｉ）が８０〜１８０℃の温度において行われる請求項１に記載の電子部品の製造方法。
  7. 前記ステップｉｖ）が、前記モールドキャビティ内に０．６〜２．０ＭＰａの圧力をもたらすのに十分な射出速度で行われる請求項１に記載の電子部品の製造方法。
  8. 前記硬化性液体シリコーン組成物の硬化生成物が１００〜１，０００ＭＰａの弾性率を有する請求項５に記載の電子部品の製造方法。
  9. 基板と、前記基板の表面上のダイ装着接着剤と、前記ダイ装着接着剤に装着された半導体ダイと、前記半導体ダイを前記基板に接続するワイヤーボンドと、前記半導体ダイを覆うオーバーモールドと、前記ダイ装着接着剤の反対側の前記基板の表面上のはんだボールとを備える電子部品であって、請求項１〜８の何れか一項に記載の方法によって製造される電子部品。
  10. 液体射出成形を用いて電子部品を製造する方法であって、
    ａ）シリコーンダイ装着接着剤組成物を基板に塗布すること、
    ｂ）半導体ダイを前記ダイ装着接着剤組成物に装着すること、
    ｃ）前記ダイ装着接着剤組成物を硬化させて、ダイ装着接着剤を形成すること、
    ｄ）前記半導体ダイを前記基板にワイヤーボンドすること、及び
    ｅ）前記ステップｄ）の製造物として形成された半導体デバイス上に硬化性液体シリコーン組成物を射出成形することであって、ワイヤー流れを最小限にする射出成形は、
    ｉ）開いたモールド内に前記半導体デバイスを置くこと、
    ｉｉ）前記モールドを閉じて、モールドキャビティを形成すること、
    ｉｉｉ）前記モールドキャビティを加熱すること、
    ｉｖ）前記モールドキャビティ内に硬化性液体シリコーン組成物を射出成形して、前記半導体デバイスをオーバーモールドすること、
    ｖ）前記モールドを開け、前記ステップｉｖ）の製造物を取り除くこと、及び
    任意に、ｖｉ）前記ステップｖ）の前記製造物をポストキュアさせること
    を含む方法によって行われ、
    前記シリコーンダイ装着接着剤組成物と、液体射出成形のための前記硬化性液体シリコーン組成物とが、同様の硬化メカニズムを有し、前記硬化性液体シリコーン組成物が、８０〜３，０００ポアズ（８〜３００Ｐａ・ｓ）の粘度を有し、且つ前記硬化性液体シリコーン組成物の硬化生成物が１００〜１，０００ＭＰａの弾性率を有する、電子部品の製造方法。
  11. 前記ダイ装着接着剤が、液体射出成形のための前記硬化性液体シリコーン組成物と反応性のある基を含む請求項１０に記載の電子部品の製造方法。
JP2011123494A 2003-08-08 2011-06-01 液体射出成形を用いた電子部品の製造方法及び電子部品 Pending JP2011193023A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49385703P 2003-08-08 2003-08-08
US60/493,857 2003-08-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006523225A Division JP2007502020A (ja) 2003-08-08 2004-07-29 液体射出成形を用いた電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014227630A Division JP2015065451A (ja) 2003-08-08 2014-11-10 液体射出成形を用いた電子部品の製造方法及び電子部品

Publications (1)

Publication Number Publication Date
JP2011193023A true JP2011193023A (ja) 2011-09-29

Family

ID=34193193

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2006523225A Pending JP2007502020A (ja) 2003-08-08 2004-07-29 液体射出成形を用いた電子部品の製造方法
JP2011123494A Pending JP2011193023A (ja) 2003-08-08 2011-06-01 液体射出成形を用いた電子部品の製造方法及び電子部品
JP2014227630A Withdrawn JP2015065451A (ja) 2003-08-08 2014-11-10 液体射出成形を用いた電子部品の製造方法及び電子部品

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006523225A Pending JP2007502020A (ja) 2003-08-08 2004-07-29 液体射出成形を用いた電子部品の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014227630A Withdrawn JP2015065451A (ja) 2003-08-08 2014-11-10 液体射出成形を用いた電子部品の製造方法及び電子部品

Country Status (7)

Country Link
US (2) US8017449B2 (ja)
EP (1) EP1661174A1 (ja)
JP (3) JP2007502020A (ja)
KR (1) KR20060058108A (ja)
CN (1) CN100468666C (ja)
TW (1) TWI353620B (ja)
WO (1) WO2005017995A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007502020A (ja) * 2003-08-08 2007-02-01 ダウ・コーニング・コーポレイション 液体射出成形を用いた電子部品の製造方法
US8071697B2 (en) 2005-05-26 2011-12-06 Dow Corning Corporation Silicone encapsulant composition for molding small shapes
EP1973963B1 (en) * 2006-01-17 2013-06-19 Dow Corning Corporation Thermally stable transparent silicone resin compositions and methods for their preparation and use
WO2007089340A1 (en) * 2006-02-01 2007-08-09 Dow Corning Corporation Impact resistant optical waveguide and method of manufacture thereof
EP1987084B1 (en) * 2006-02-24 2014-11-05 Dow Corning Corporation Light emitting device encapsulated with silicones and curable silicone compositions for preparing the silicones
JP5060060B2 (ja) * 2006-03-17 2012-10-31 日立マクセル株式会社 金型及び金型を用いた成形方法
US20070241441A1 (en) * 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system
WO2008027280A2 (en) 2006-08-28 2008-03-06 Dow Corning Corporation Optical devices and silicone compositions and processes fabricating the optical devices
KR100825784B1 (ko) * 2006-10-18 2008-04-28 삼성전자주식회사 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
WO2008109863A2 (en) * 2007-03-07 2008-09-12 Saint-Gobain Performance Plastics Corporation Multi-layer tubes
JP4991881B2 (ja) * 2007-03-07 2012-08-01 サン−ゴバン パフォーマンス プラスティックス コーポレイション シリコーン組成物を含有する物品およびそれらの製造方法
CN101896334A (zh) * 2007-12-28 2010-11-24 美国圣戈班性能塑料公司 增强的管材
DE102008026841A1 (de) 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
CN101540289B (zh) * 2008-03-19 2012-12-19 飞思卡尔半导体公司 半导体集成电路封装及封装半导体集成电路的方法和模具
DE102008064956B3 (de) 2008-07-29 2023-08-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102008035255B4 (de) 2008-07-29 2021-10-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
FI125526B (fi) * 2008-08-25 2015-11-13 Ge Embedded Electronics Oy Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi
KR101465161B1 (ko) * 2008-09-04 2014-11-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US7633160B1 (en) * 2008-11-12 2009-12-15 Powertech Technology Inc. Window-type semiconductor package to avoid peeling at moldflow entrance
US8325047B2 (en) 2009-04-08 2012-12-04 Sabic Innovative Plastics Ip B.V. Encapsulated RFID tags and methods of making same
JP5499514B2 (ja) * 2009-05-08 2014-05-21 セイコーエプソン株式会社 接合方法および接合体
KR101705262B1 (ko) 2009-05-29 2017-02-09 다우 코닝 코포레이션 투명 실리콘 재료 및 광학 기기를 제조하기 위한 실리콘 조성물
TWI401773B (zh) * 2010-05-14 2013-07-11 Chipmos Technologies Inc 晶片封裝裝置及其製造方法
KR102460328B1 (ko) * 2015-08-17 2022-10-28 세키스이가가쿠 고교가부시키가이샤 반도체 장치 및 반도체 소자 보호용 재료
CN108133670B (zh) * 2017-11-27 2020-09-18 长春希达电子技术有限公司 集成封装led显示模块封装方法及led显示模块
CN109927239B (zh) * 2019-03-19 2021-11-19 东莞捷讯橡胶有限公司 液体硅胶二次成型、双射成型中部品表面处理方法
CN111863634B (zh) * 2019-04-28 2023-10-27 无锡华润安盛科技有限公司 超薄封装结构的制作方法
WO2023178125A2 (en) * 2022-03-18 2023-09-21 3D Glass Solutions, Inc. Overmolding structures in glass

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007502020A (ja) * 2003-08-08 2007-02-01 ダウ・コーニング・コーポレイション 液体射出成形を用いた電子部品の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1204619A (en) * 1967-04-26 1970-09-09 Rca Corp Formerly Radio Corp O Fabrication of semiconductor devices having molded enclosures
US3808673A (en) * 1971-03-17 1974-05-07 Monsanto Co Opto-isolator devices and method for the fabrication thereof
US4032502A (en) * 1975-10-10 1977-06-28 Dow Corning Corporation Organosiloxane compositions for liquid injection
JPS53102361A (en) 1977-02-18 1978-09-06 Toray Silicone Co Ltd Thermosetting resin composition
US4327369A (en) 1979-08-06 1982-04-27 Hi-Tech Industries, Inc. Encapsulating moisture-proof coating
JPS61225253A (ja) 1985-03-29 1986-10-07 Toray Silicone Co Ltd 熱硬化性樹脂組成物
JPS62205159A (ja) * 1986-03-04 1987-09-09 Toray Silicone Co Ltd オルガノポリシロキサン組成物の硬化方法
JPS63183958A (ja) 1986-09-04 1988-07-29 Toray Silicone Co Ltd 熱硬化性樹脂組成物
JPS6451467A (en) 1987-08-21 1989-02-27 Toray Silicone Co Curable resin composition
US4802873A (en) * 1987-10-05 1989-02-07 Planar Systems, Inc. Method of encapsulating TFEL panels with a curable resin
JP2522721B2 (ja) * 1990-08-01 1996-08-07 信越化学工業株式会社 オルガノポリシロキサン組成物及びそのゲル硬化物
JPH05138691A (ja) * 1991-07-19 1993-06-08 Toshiba Chem Corp 液状樹脂射出成形金型
JP3337232B2 (ja) 1991-12-26 2002-10-21 東レ・ダウコーニング・シリコーン株式会社 シリコーン硬化物微粒子と無機質微粒子からなる粉体混合物の製造方法
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
JP3318408B2 (ja) 1993-10-06 2002-08-26 東レ・ダウコーニング・シリコーン株式会社 粉状シリコーン硬化物およびその製造方法
JP3464527B2 (ja) 1994-05-27 2003-11-10 東レ・ダウコーニング・シリコーン株式会社 硬化性樹脂組成物および硬化樹脂
JP3288185B2 (ja) 1994-10-07 2002-06-04 日立化成工業株式会社 電子部品封止用エポキシ樹脂成形材料及びそれを用いた半導体装置
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
EP1496094B1 (en) * 1997-10-29 2008-08-13 Hitachi Chemical Company, Ltd. An adhesive sheet based on a siloxane-modified polyamideimide resin composition, and a CSP board and a semiconductor device produced by using the sheet
JPH11254477A (ja) * 1998-03-13 1999-09-21 Mitsubishi Eng Plast Corp 電気・電子部品の樹脂封止成形品の製造方法
US5933713A (en) 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
JP3916026B2 (ja) * 1998-10-05 2007-05-16 富士電機デバイステクノロジー株式会社 半導体素子のパッケージおよびその製造方法
WO2000047391A1 (en) 1999-02-10 2000-08-17 Cookson Semiconductor Packaging Materials Method and apparatus for producing semiconductor preforms
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
US20030082845A1 (en) * 2000-01-14 2003-05-01 Amkor Technology, Inc. Package for multiple integrated circuits and method of making
US6489178B2 (en) * 2000-01-26 2002-12-03 Texas Instruments Incorporated Method of fabricating a molded package for micromechanical devices
JP3956335B2 (ja) 2000-03-06 2007-08-08 シャープ株式会社 樹脂注型用金型を用いた半導体装置の製造方法
EP1149864A1 (en) * 2000-04-28 2001-10-31 STMicroelectronics S.r.l. Polymeric composition for packaging a semiconductor electronic device and packaging obtained therefrom
US20020110956A1 (en) * 2000-12-19 2002-08-15 Takashi Kumamoto Chip lead frames
US6793759B2 (en) * 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
US6654248B1 (en) * 2002-10-25 2003-11-25 Lsi Logic Corporation Top gated heat dissipation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007502020A (ja) * 2003-08-08 2007-02-01 ダウ・コーニング・コーポレイション 液体射出成形を用いた電子部品の製造方法

Also Published As

Publication number Publication date
CN1846303A (zh) 2006-10-11
US8609472B2 (en) 2013-12-17
WO2005017995A1 (en) 2005-02-24
TW200507042A (en) 2005-02-16
US8017449B2 (en) 2011-09-13
US20110221060A1 (en) 2011-09-15
JP2007502020A (ja) 2007-02-01
JP2015065451A (ja) 2015-04-09
EP1661174A1 (en) 2006-05-31
TWI353620B (en) 2011-12-01
US20080090332A1 (en) 2008-04-17
CN100468666C (zh) 2009-03-11
KR20060058108A (ko) 2006-05-29

Similar Documents

Publication Publication Date Title
JP2015065451A (ja) 液体射出成形を用いた電子部品の製造方法及び電子部品
KR101349619B1 (ko) 반도체 장치의 제조방법 및 이로부터 제조한 반도체 장치
JP5101788B2 (ja) 半導体装置の製造方法および半導体装置
KR101373883B1 (ko) 반도체 밀봉용 에폭시 수지 성형 재료 접착용 프라이머 조성물 및 반도체 장치
JP2013051428A (ja) 基板に組成物の平坦な上面を有する堆積物を塗布することを包含する方法
KR0157844B1 (ko) 수지봉지형 반도체장치 및 제조방법
JP4381630B2 (ja) 自動車制御用樹脂封止型モジュール装置
JP2006032478A (ja) 半導体装置の製造方法
KR20150109272A (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법
WO1999040626A1 (fr) Dispositif a semi-conducteur et son procede de production, et composition de resine d'etancheite de semi-conducteur
JP4622221B2 (ja) エポキシ樹脂組成物及び半導体装置
TW540131B (en) Mask sheet for assembly of semiconductor device and assembling method of semiconductor device
JP3928713B2 (ja) 半導体装置の製造方法
JPH0227756A (ja) 樹脂封止型半導体装置およびその製造方法
US7211638B2 (en) Silicone-based cyanate-ester cross-linkable die attach adhesive
Rabilloud Adhesives for electronics
KR100975790B1 (ko) 반도체 패키지 및 이를 제조하는 방법
JPH11289034A (ja) 半導体装置および半導体封止用樹脂組成物
JP2006143865A (ja) エポキシ樹脂組成物及び半導体装置
JP5209329B2 (ja) 半導体装置の製造方法
WO2002043136A1 (fr) Procede de revetements de pieces electroniques
Wong Encapsulation: Process techniques and materials
JPH02191366A (ja) 樹脂封止型半導体装置
JPH0995525A (ja) エポキシ樹脂組成物
JPH10270610A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141118

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150109