KR100975790B1 - 반도체 패키지 및 이를 제조하는 방법 - Google Patents

반도체 패키지 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR100975790B1
KR100975790B1 KR1020047018529A KR20047018529A KR100975790B1 KR 100975790 B1 KR100975790 B1 KR 100975790B1 KR 1020047018529 A KR1020047018529 A KR 1020047018529A KR 20047018529 A KR20047018529 A KR 20047018529A KR 100975790 B1 KR100975790 B1 KR 100975790B1
Authority
KR
South Korea
Prior art keywords
silicon
semiconductor package
cured
silicone
sio
Prior art date
Application number
KR1020047018529A
Other languages
English (en)
Other versions
KR20050019076A (ko
Inventor
덴트스탠턴
라르손린돈
넬슨로버트
솔리즈데브라
Original Assignee
다우 코닝 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/068,755 external-priority patent/US6940177B2/en
Application filed by 다우 코닝 코포레이션 filed Critical 다우 코닝 코포레이션
Publication of KR20050019076A publication Critical patent/KR20050019076A/ko
Application granted granted Critical
Publication of KR100975790B1 publication Critical patent/KR100975790B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Adhesives Or Adhesive Processes (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

반도체 패키지는 하나 이상의 집적 회로를 포함한 활성 표면을 갖는 반도체 웨이퍼를 포함하고, 각각의 집적 회로는 복수 개의 접착 단자를 갖는다. 하나 이상의 경화된 실리콘 부재는 적어도 일부분의 활성 표면을 피복한다. 각각의 접착 단자의 적어도 일부분은 실리콘 부재에 의해 피복되지 않는다. 실리콘 부재는 -40 내지 150℃에서 60 내지 280㎛/m℃의 선 열팽창 계수 및 25℃에서 1 내지 300MPa의 탄성률을 갖고, 실리콘 부재는 본 발명의 방법에 의해 제조된다.
반도체 패키지, 실리콘 부재, 집적 회로, 접착 단자, 실리콘 조성물, 선 열팽창 계수

Description

반도체 패키지 및 이를 제조하는 방법{Semiconductor package and method of preparing same}
본 발명은 반도체 패키지, 더욱 상세하게는 경화된 실리콘 부재를 함유하는 웨이퍼-레벨 반도체 패키지에 관한 것이다. 본 발명은 또한 반도체 패키지의 제조 방법에 관한 것이다.
집적 회로(IC) 칩 또는 다이스(dice)는 통상적으로 인쇄 회로 기판(PWB) 위에서 조립 전에 패키지된다. 이 패키지는 상호접속(동력 및 신호 전달), 기계적 및 환경의 보호 및 열 손실을 포함하는 몇 가지 중요한 기능을 갖는다. 또한, 패키지는 IC 칩 위의 좁은 피치(접착 단자들 사이의 중심 간격 거리)로부터 인쇄 회로 기판 제조자가 필요로 하는 비교적 넓은 피치까지 접속을 "퍼지게" 하기 위한 메카니즘의 역할을 한다.
매우 경쟁적인 전자 패키징 시장에서, 성능, 작업 처리량, 비용 및 신뢰성의 인자들이 패키징 기술에 주요한 영향을 미친다. 패키징은 보통 낱개의 IC 칩 위에서 수행되지만, IC를 웨이퍼-레벨에서(즉, 웨이퍼로부터 낱개 칩을 단일화 (singulation)하기 전에) 패키징하는 방법의 개발에 대한 관심이 높아지고 있다. 웨이퍼-레벨 패키징은 낱개 칩 패키징에 비해 잠재적으로 작업 처리량 및 신뢰성을 향상시키고 비용을 절감할 수 있다.
IC 패키지의 신뢰성은 다이와 패키지 기판 사이 또는 패키지와 PWB 사이의 상호접속 요소들(예: 솔더(solder) 접합, 결합 와이어)의 실패에 의해 종종 제한 받는다. 이러한 실패는 패키지 조립 중에 초래된 기계적 응력 및/또는 실리콘 다이와 기판 재료 사이의 열팽창 계수(CTE)의 차이에 기인하는 경우가 종종 있다. 따라서, 반도체 패키지 내에 기계적 또는 열적으로 유도된 응력을 최소화하기 위한 다양한 시도가 있어 왔다. 예를 들면, Cagan 등의 미국 특허 제5,171,716호에는 유리 전이 온도가 150℃ 미만인 응력-완화 층을 함유한 반도체 소자가 개시되어 있다.
Kang 등은 응력 완충 층으로서 높은 CTE/유전율의 중합체를 함유하는 웨이퍼-레벨 칩 스케일 패키지를 교시한다(Electronic Components and Technology Conference Proceedings, 2000년, 제87~92쪽 참조).
Strandjord 등은 감광성 벤조사이클로부텐을 사용한 응력 완충 및 부동화(passivation) 적용을 위한 원 마스크(one mask) 공정을 교시한다(IEMT/IMC Symposium Proceedings, 1997년, 제261~266쪽 참조).
Lin의 미국 특허 제6,103,552호에는 웨이퍼-스케일 패키징 방법 및 그 패키지가 기재되어 있다. 이 방법은 폴리이미드, 실리콘 엘라스토머 또는 벤조사이클로부텐과 같은 중합체 재료의 층을 칩의 표면 위에 침적시키는 단계를 포함한다. 이 특허에서는 또한 중합체의 온도 팽창 계수는 패키지 내의 금속 스터드(stud)의 온도 팽창 계수와 조화되도록 낮아야 하고 그럼으로써 스터드-중합체 계면에서의 국지적 응력이 최소화된다고 기재되어 있다.
Kung 등의 미국 특허 제6,197,613호에는 다수의 금속 트레이스(traces)를 위한 기저 층으로서 절연성 탄성 재료 층이 제공되고, 탄성 재료는 응력 완충 층으로서 기능하기에 충분히 낮은 영(Young)의 율(modulus)을 갖는 웨이퍼-레벨 패키지의 제조 방법이 개시되어 있다.
Kung 등의 미국 특허 제6,277,669호에는 인쇄, 도포 또는 적층 방법에 의해 부동화 층의 상부 위에 탄성 재료 층을 먼저 침적시켜서 복수 개의 단리된 섬(island)을 형성한 웨이퍼-레벨 패키지의 제조 방법이 개시되어 있다.
상술한 반도체 패키징을 위한 시도들은 일정 범위의 열 특성을 갖는 패키지를 제공하지만, 더욱 우수한 열 안정성 및 신뢰성을 갖는 반도체 패키지가 여전히 요구되고 있다.
본 발명은
하나 이상의 집적 회로(각각의 집적 회로는 복수 개의 접착 단자를 갖는다)를 포함한 활성 표면을 갖는 반도체 웨이퍼; 및
활성 표면의 적어도 일부분을 피복하는 하나 이상의 경화된 실리콘 부재를 포함하는 반도체 패키지로서,
각각의 접착 단자의 적어도 일부분은 실리콘 부재에 의해 피복되지 않으며, 실리콘 부재는 -40 내지 150℃에서 60 내지 280㎛/m℃의 선 열팽창 계수 및 25℃에서 1 내지 300MPa의 탄성률(modulus)을 갖고, 실리콘 부재는
(i) 활성 표면 위에 하기 실리콘 조성물을 인쇄하여 실리콘 침적체를 형성하는 단계, 및
(ⅱ) 경화된 실리콘 부재를 형성시키기에 충분한 시간 동안 실리콘 침적체를 가열하는 단계를 포함하는 방법에 의해 제조되며,
상기 실리콘 조성물은
(A) 분자당 평균 2개 이상의 규소-결합된 알케닐 그룹을 갖는 유기 폴리실록산,
(B) 조성물을 경화시키기에 충분한 농도의 분자당 평균 2개 이상의 규소-결합된 수소 원자를 함유하는 유기 하이드로겐실록산,
(C) 표면적이 25㎡/g 미만인 무기 충전제의 유효량, 및
(D) 촉매량의 하이드로실릴화 촉매를 포함하는, 반도체 패키지에 관한 것이다.
본 발명은 또한
(i) 반도체 웨이퍼의 활성 표면의 적어도 일부분 위에 하기 실리콘 조성물을 인쇄하여 하나 이상의 실리콘 침적체를 형성시키는 단계 (상기 활성 표면은 하나 이상의 집적 회로를 포함하고, 각각의 집적 회로는 복수 개의 접착 단자를 가지며, 각각의 접착 단자의 적어도 일부분은 실리콘 침적체에 의해 피복되지 않는다), 및
(ⅱ) 경화된 실리콘 부재를 형성시키기에 충분한 시간 동안 실리콘 침적체를 가열하는 단계(상기 부재는 -40 내지 150℃에서 60 내지 280㎛/m℃의 선 열팽창 계수 및 25℃에서 1 내지 300MPa의 탄성률을 갖는다)를 포함하는 방법으로서,
상기 실리콘 조성물은
(A) 분자당 평균 2개 이상의 규소-결합된 알케닐 그룹을 갖는 유기 폴리실록산,
(B) 조성물을 경화시키기에 충분한 농도의 분자당 평균 2개 이상의 규소-결합된 수소 원자를 함유하는 유기규소 화합물,
(C) 표면적이 25㎡/g 미만인 무기 충전제의 유효량, 및
(D) 촉매량의 하이드로실릴화 촉매를 포함하는, 반도체 패키지의 제조 방법에 관한 것이다.
본 발명의 반도체 패키지는 광범위한 온도에서 양호한 열 안정성 및 양호한 내환경성을 나타낸다. 또한, 반도체 패키지는 웨이퍼 위의 모든 IC의 동시적 시험을 가능케 한다. 더욱이, 낱개의 칩은 웨이퍼 레벨 반도체 패키지로부터 단일화(분리)될 수 있으며, 각각의 칩은 IC 자체보다 단지 약간 큰 크기를 갖는다. 통상의 IC 패키지보다 더 경량이고 소형이며 얇은 이들 "칩 스케일 패키지"는 이상적으로 고집적 적용에 적합하다.
본 발명의 반도체 패키지의 제조 방법은 높은 작업 처리량 제조 공정에 적용 가능하다. 중요하게, 이 방법은 웨이퍼 위의 모든 IC의 동시적 패키징을 제공한다. 추가로, 이 방법은 통상의 공판 인쇄 장치 및 방법을 사용한다. 전형적인 스 핀-도포 기술을 사용하는 패키징 방법에 비해, 본 방법은 폐기물(실리콘 조성물)이 보다 소량이고 공정 단계가 더 적다.
본 발명의 반도체 패키지는 낱개의 IC 칩 패키지를 제조하는 데에 사용될 수 있다. 칩 패키지는 계산기, 전화기, 텔레비전, 및 메인프레임 및 퍼스널 컴퓨터와 같은 전자 장치 내에 삽입될 수 있는 인쇄 회로 기판의 제조에 유용하다.
본 발명의 이들 및 기타 특징, 측면 및 잇점은 하기 설명, 첨부된 청구의 범위 및 첨부 도면을 참조로 더 잘 이해될 것이다.
본 발명에 따른 반도체 패키지는 하나 이상의 집적 회로(각각의 집적 회로는 복수 개의 접착 단자를 갖는다)를 포함한 활성 표면을 갖는 반도체 웨이퍼, 및 활성 표면의 적어도 일부분을 피복하는 하나 이상의 경화된 실리콘 부재를 포함하고, 각각의 접착 단자의 적어도 일부분은 실리콘 부재에 의해 피복되지 않으며, 실리콘 부재는 -40 내지 150℃에서 60 내지 280㎛/m℃의 선 열팽창 계수 및 25℃에서 1 내지 300MPa의 탄성률을 갖고, 실리콘 부재는
(i) 활성 표면 위에 하기 실리콘 조성물을 인쇄하여 실리콘 침적체를 형성하는 단계, 및
(ⅱ) 경화된 실리콘 부재를 형성시키기에 충분한 시간 동안 실리콘 침적체를 가열하는 단계를 포함하는 방법에 의해 제조되며,
상기 실리콘 조성물은
(A) 분자당 평균 2개 이상의 규소-결합된 알케닐 그룹을 갖는 유기 폴리실록산,
(B) 조성물을 경화시키기에 충분한 농도의 분자당 평균 2개 이상의 규소-결합된 수소 원자를 함유하는 유기 하이드로겐실록산,
(C) 표면적이 25㎡/g 미만인 무기 충전제의 유효량, 및
(D) 촉매량의 하이드로실릴화 촉매를 포함한다.
반도체 웨이퍼는 규소 및 갈륨 아르세나이드와 같은 반도체 재료를 포함한다. 반도체 웨이퍼의 활성 표면은 하나 이상, 전형적으로는 100개를 초과하는 IC를 갖는다. IC의 예로는 DRAM, FLASH, SRAM 및 LOGIC 소자가 포함되며 이에 제한되지 않는다. 각각의 IC는 보통 IC의 주변에 위치하는 복수 개의 접착 단자(즉, I/O 터미널)를 갖는다. 집적 회로 당 접착 단자의 수는 회로의 복잡성에 따라서 약 4개 내지 약 2,000개일 수 있다. 접착 단자는 전기 전도성 금속, 전형적으로는 알루미늄, 구리 또는 이의 합금으로 만들어진다.
반도체 웨이퍼는 접착 단자를 제외한 웨이퍼의 활성 표면을 피복하는 부동화 층을 추가로 포함할 수 있다. 부동화 층에 적합한 재료의 예로는 폴리이미드, 벤조사이클로부텐, 및 폴리벤조옥사졸이 포함된다. 또한, 반도체 웨이퍼는 스트리트(street) 또는 스크라이브(scribe) 선을 함유할 수 있다(이 선을 따라 웨이퍼가 낱개의 칩 내로 톱질(sawing)될 수 있다). 반도체 웨이퍼 위의 집적 회로의 제조 방법은 당업계에 주지되어 있다.
경화된 실리콘 부재는 돔형, 층형, 원통형, 구형, 반구형, 원추형, 입방체, 타원형, 육각형, 달걀형, 각뿔형, 쐐기형, 다면형 및 원반형을 포함하는 다양한 형태를 가질 수 있으며 이에 제한되지 않는다. 특정 형태는 경화되지 않은 실리콘 조성물의 유동학적 특성, 공판(stencil) 및 스크린(screen) 내의 구멍의 크기 및 모양, 및 인쇄 조건에 따라 달라진다. 실리콘 부재의 두께(또는 높이)는 10 내지 250㎛, 또는 10 내지 200㎛, 또는 10 내지 50㎛일 수 있다.
경화된 실리콘 부재는 -40 내지 150℃에서 60 내지 280㎛/m℃, 또는 60 내지 180㎛/m℃, 또는 150 내지 180㎛/m℃의 선 열팽창 계수를 갖는다. 추가로, 경화된 실리콘 부재는 25℃에서 1 내지 300MPa, 또는 1 내지 100MPa, 또는 1 내지 20MPa의 탄성률을 갖는다. 경화된 실리콘 부재의 열팽창 계수 및 탄성률은 하기 실시예에서 정의한다.
경화된 실리콘 부재는 (A) 분자당 평균 2개 이상의 규소-결합된 알케닐 그룹을 갖는 유기 폴리실록산, (B) 조성물을 경화하기에 충분한 농도의 분자당 평균 2개 이상의 규소-결합된 수소 원자를 함유하는 유기 하이드로겐실록산, (C) 유효량의 무기 충전제, 및 (D) 촉매량의 하이드로실릴화 촉매를 포함하는 실리콘 조성물을 사용하여 제조된다.
성분(A)는 분자당 평균 2개 이상의 규소-결합된 알케닐 그룹을 갖는 하나 이상의 유기 폴리실록산이다. 유기 폴리실록산은 선형 또는 분지형 구조를 가질 수 있다. 유기 폴리실록산은 호모중합체 또는 공중합체일 수 있다. 알케닐 그룹은 2 내지 10개의 탄소 원자를 가질 수 있고 예로는 비닐, 알릴, 부테닐 및 헥세닐이 있으며 이에 제한되지 않는다. 유기 폴리실록산 내의 알케닐 그룹은 말단, 펜던트, 또는 말단과 펜던트 부위 모두에 위치할 수 있다. 유기 폴리실록산 내의 나머지 규소-결합된 유기 그룹은 지방족 불포화성을 갖지 않는 1가 탄화수소 및 1가 할로겐화 탄화수소 그룹으로부터 독립적으로 선택된다. 이들 1가 그룹은 1 내지 20개의 탄소 원자, 또는 1 내지 10개의 탄소 원자를 가질 수 있으며 예로는 메틸, 에틸, 프로필, 펜틸, 옥틸, 운데실 및 옥타데실과 같은 알킬; 사이클로헥실과 같은 사이클로알킬; 페닐, 톨릴, 크실릴, 벤질 및 2-페닐에틸과 같은 아릴; 및 3,3,3-트리플루오로프로필, 3-클로로프로필 및 디클로로페닐과 같은 할로겐화된 탄화수소 그룹이 포함되며 이에 제한되지 않는다.
유기 폴리실록산의 점도는 분자량 및 구조에 따라서 25℃에서 0.002 내지 60Paㆍs, 또는 0.002 내지 50Paㆍs, 또는 0.1 내지 10Paㆍs일 수 있다.
실리콘 조성물에 유용한 유기 폴리실록산의 예로는 화학식 ViMe2SiO(Me2SiO)aSiMe2Vi, ViMe2SiO(Me2SiO)0.25a(MePhSiO)0.75aSiMe2Vi, ViMe2SiO(Me2SiO)0.95a(Ph2SiO)0.05aSiMe2Vi, ViMe2SiO(Me2SiO)0.98a(MeViSiO)0.02aSiMe2Vi, Me3SiO(Me2SiO)0.95a(MeViSiO)0.05aSiMe3, 및 PhMeViSiO(Me2SiO)aSiPhMeVi(여기서, Me, Vi 및 Ph은 각각 메틸, 비닐 및 페닐이고, a는 폴리디오르가노실록산의 점도가 25℃에서 0.002 내지 60Paㆍs이 되도록 하는 값을 갖는다)을 갖는 폴리디오르가노실록산이 포함되며 이에 제한되지 않는다.
유기 할로실란의 가수 분해 및 농축 또는 고리형 폴리디오르가노실록산의 평형화와 같은 실리콘 조성물에 사용하기에 적합한 유기 폴리실록산의 제조 방법은 당업계에 주지되어 있다.
성분(A)는 단일 유기 폴리실록산이거나, 또는 구조, 점도, 평균 분자량, 실 록산 단위 및 순서와 같은 특성 중 적어도 하나가 상이한 2종 이상의 유기 폴리실록산을 포함하는 혼합물일 수 있다.
성분(B)는 분자당 평균 2개 이상의 규소-결합된 수소 원자를 함유하는 유기 하이드로겐실록산이다. 일반적으로 가교 결합은 성분(A) 내의 분자당 알케닐 그룹의 평균 개수와 성분(B) 내의 분자당 규소-결합된 수소 원자의 평균 개수의 합계가 4보다 클 때 일어나는 것으로 이해된다. 유기 하이드로겐실록산 내의 규소-결합된 수소 원자는 말단, 펜던트 또는 말단과 펜턴트 부위 모두에 위치할 수 있다.
유기 하이드로겐실록산은 디실록산, 트리실록산 또는 폴리실록산일 수 있다. 유기 하이드로겐실록산의 구조는 선형, 분지형, 고리형 또는 수지형일 수 있다.
유기 하이드로겐실록산의 예로는 1,1,3,3-테트라메틸디실록산 및 1,1,3,3-테트라페닐디실록산과 같은 디실록산; 페닐트리스(디메틸실록시)실란 및 1,3,5-트리메틸사이클로트리실록산과 같은 트리실록산; 및 트리메틸실록시-말단 폴리(메틸하이드로겐실록산), 트리메틸실록시-말단 폴리(디메틸실록산/메틸하이드로겐실록산), 디메틸하이드로겐실록시-말단 폴리(메틸하이드로겐실록산), 및 본질적으로 H(CH3)2SiO1/2 단위, (CH3)3SiO1/2 단위 및 SiO4/2 단위로 이루어진 수지와 같은 폴리실록산이 포함되며 이에 제한되지 않는다.
성분(B)는 단일한 유기 하이드로겐실록산이거나, 또는 구조, 평균 분자량, 점도, 실록산 단위 및 순서와 같은 특성 중 적어도 하나가 상이한 2종 이상의 유기 하이드로겐실록산을 포함하는 혼합물일 수 있다.
본 발명의 실리콘 조성물 내의 성분(B)의 농도는 조성물을 경화(가교 결합)시키기에 충분하다. 성분(B)의 정확한 양은 목적하는 경화 정도에 따라 달라지는데, 일반적으로 성분(A) 내의 알케닐 그룹의 몰수에 대한 성분(B)의 규소-결합된 수소 원자의 몰수의 비율이 커질수록 증가한다. 성분(B)의 농도는 성분(A) 내의 알케닐 그룹에 대하여 0.8 내지 3개의 규소-결합된 수소 원자 또는 0.8 내지 1.5개의 규소-결합된 수소 원자를 제공하기에 충분할 수 있다.
유기 할로실란의 가수 분해 및 축합과 같은 유기 하이드로겐실록산의 제조 방법은 당업계에 주지되어 있다.
성분(C)는 표면적(B.E.T. 방법)이 25㎡/g 미만, 또는 0.25 내지 10㎡/g, 또는 0.25 내지 5㎡/g인 하나 이상의 무기 충전제이다. 성분(C)는 조성물의 유동학적 특성을 개선하고 조성물의 비용을 절감하거나 경화된 실리콘 생성물의 기계적, 전기적, 화학적 또는 열적 특성을 개선하기 위하여 하이드로실릴화 첨가-경화성 실리콘 조성물에 전형적으로 사용되는 표면적 25㎡/g 미만의 임의의 무기 충전제일 수 있다.
무기 충전제는 평균 크기가 0.2 내지 150㎛ 또는 0.2 내지 20㎛인 입자를 포함한다.
무기 충전제 입자의 모양은 중요치 않으나, 구형의 입자가 다른 모양의 입자에 비해 실리콘 조성물에 보다 적은 점도의 증가를 제공하기 때문에 바람직하다.
실온(15 내지 25℃)에서 무기 충전제의 pH 값은 3 내지 9, 또는 6 내지 9일 수 있다. 충전제의 pH는 ASTM D 4972에 예시된 바와 같이 증류수 10㎖ 내에서 충 전제 10g의 슬러리의 pH 값을 측정하여 결정할 수 있다. 충전제의 pH가 약 3보다 작으면, 경화된 실리콘 생성물은 전형적으로 감소된 열 안정성을 나타낸다. 충전제의 pH가 약 9보다 크면, 실리콘 조성물은 전형적으로 보관 시에 불안정해지고/거나 경화된 실리콘 생성물은 감소된 열 안정성을 나타낸다.
충전제는 2중량% 이하 또는 1중량% 이하의 수분(습기) 함량을 가질 수 있다. 충전제의 수분 함량은 ASTM D 2216에 예시된 바와 같이 충전제를 110℃로 건조했을 때의 중량 손실을 측정하여 결정할 수 있다. 수분 함량이 약 2중량%를 초과하면 유기 하이드로겐실록산과 물이 하이드로실릴화 촉매의 존재 하에 반응할 수 있다. 이 반응은 실리콘 조성물을 경화하는 데에 필요한 유기 하이드로겐실록산을 소모시켜서 경화된 실리콘 생성물에 공극의 형성을 유발할 수 있는 수소 기체를 생성한다.
무기 충전제의 예로는 결정성 실리카, 분쇄된 결정성 실리카 및 규조성 실리카와 같은 천연 실리카; 용융 실리카, 실리카 겔 및 실리케이트(예를 들어, 운모, 규회석, 장석 및 하석 섬장암)와 같은 합성 실리카; 산화알루미늄, 이산화티탄, 산화마그네슘, 산화철, 산화베릴륨, 산화크롬, 산화티탄 및 산화아연과 같은 금속 산화물; 질화붕소, 질화규소 및 질화알루미늄과 같은 금속 질화물; 탄화붕소, 탄화티탄 및 탄화규소와 같은 금속 탄화물; 카본 블랙; 탄산칼슘과 같은 알칼리 토금속 탄산염; 황산칼슘, 황산마그네슘 및 황산바륨과 같은 알칼리 토금속 황산염; 이황산몰리브덴; 황산아연; 카올린; 탈크; 유리 섬유; 공동 유리 미세구 및 고상 유리 미세구와 같은 유리 비드; 알루미늄 3수화물; 석면; 및 알루미늄, 구리, 니켈, 철 및 은 분말과 같은 금속성 분말이 포함되며 이에 제한되지 않는다. 제안된 무기 충전제는 용융 실리카이다.
성분(C)는 상술한 무기 충전제의 표면을 유기규소 화합물로 처리하여 제조한 무기 충전제일 수도 있다. 유기규소 화합물은 실리카 충전제를 처리하는 데에 전형적으로 사용되는 임의의 유기규소 화합물일 수 있다. 유기규소 화합물의 예로는 메틸트리클로로실란, 디메틸디클로로실란 및 트리메틸모노클로로실란과 같은 유기 클로로실란; 히드록시-말단 차단된 디메틸실록산 올리고머, 헥사메틸디실록산 및 테트라메틸디비닐디실록산과 같은 유기 실록산; 헥사메틸디실라잔 및 헥사메틸사이클로트리실라잔과 같은 유기 실라잔; 및 메틸트리메톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 3-글리시독시프로필트리메톡시실란 및 3-메타크릴옥시프로필트리메톡시실란과 같은 유기 알콕시실란이 포함되며 이에 제한되지 않는다.
성분(C)는 상술한 바와 같이 단일 무기 충전제이거나 또는 표면적, 표면 처리, 입자 크기, 밀도 및 입자 모양과 같은 특성 중 적어도 하나가 상이한 2종 이상의 상기 충전제의 혼합물일 수 있다.
성분(C)는 실리콘 조성물 내에 유효량으로 존재한다. 본 명세서에서 "유효량"이란 하기 실시예의 방법을 사용하여 측정한 열팽창 계수가 -40 내지 150℃에서 60 내지 280㎛/m℃인 생성물을 형성하도록 실리콘 조성물을 경화시키는 성분(C)의 농도를 의미한다. 성분(C)의 정확한 농도는 목적하는 열 특성, 충전제의 표면적, 충전제의 밀도, 충전제 입자의 모양, 충전제의 표면 처리, 및 실리콘 조성물 내의 기타 성분들의 성질에 따라 달라진다.
성분(C)의 농도는 성분(A) 100중량부 당 30 내지 1200중량부, 또는 100 내지 600중량부, 또는 150 내지 400중량부일 수 있다. 성분(C)의 농도가 약 30중량부 미만이면, 경화된 실리콘 생성물은 무기 충전제를 사용하지 않고서 동일 조성물로부터 제조한 실리콘 생성물에 비해 열팽창 계수의 현저한 감소를 나타내지 않는다. 성분(C)의 농도가 약 1200중량부를 초과하면, 실리콘 조성물은 매우 높은 점도를 갖고 경화되어 취약한 생성물을 형성한다. 유효량의 성분(D)는 하기 실시예의 방법을 사용하여 통상의 실험에 의해 쉽게 결정될 수 있다.
성분(D)는 성분(A)와 성분(B)의 부가 반응을 촉진시키는 하나 이상의 하이드로실릴화 촉매이다. 하이드로실릴화 촉매는 백금족 금속, 백금족 금속을 함유하는 화합물, 또는 미세캡슐화된(microencapsulated) 백금족 금속 함유-촉매를 포함하는 임의의 주지된 하이드로실릴화 촉매일 수 있다. 백금족 금속은 백금, 로듐, 루테늄, 팔라듐, 오스뮴 및 이리듐을 포함한다. 백금족 금속으로는 하이드로실릴화 반응에서의 높은 활성을 갖는다는 점에서 백금이 바람직하다.
하이드로실릴화 촉매의 예로는 본 명세서에 참조로 기재하는 Willing의 미국 특허 제3,419,593호에 기재된 클로로백금산과 특정한 비닐 함유 유기 실록산과의 착물이 포함된다. 이러한 촉매의 특정 예는 클로로백금산과 1,3-디에테닐-1,1,3,3-테트라메틸디실록산의 반응 생성물이다.
하이드로실릴화 촉매는 열가소성 수지 내에 캡슐화된 백금족 금속을 포함하는 미세캡슐화된 백금족 금속-함유 촉매일 수도 있다. 미세캡슐화된 하이드로실릴 화 촉매를 함유하는 조성물은 주변 조건하에 장시간, 전형적으로는 수개월 또는 그 이상 동안 안정하며 열가소성 수지(들)의 용융점 또는 연화점보다 높은 온도에서 비교적 신속하게 경화한다. 미세캡슐화된 하이드로실릴화 촉매 및 이의 제조 방법은 미국 특허 제4,766,176호 및 이에 인용된 참조 문헌 및 미국 특허 제5,017,654호에 예시된 바와 같이 당업계에 주지되어 있다.
성분(D)는 단일 하이드로실릴화 촉매이거나 또는 구조, 형태, 백금족 금속, 착물화 리간드 및 열가소성 수지와 같은 특성 중 적어도 하나가 상이한 2종 이상의 촉매의 혼합물일 수 있다.
성분(D)의 농도는 성분(A)와 성분(B)의 첨가 반응을 촉매하기에 충분하다. 성분(D)의 농도는 성분(A), (B) 및 (C)의 총 중량을 기준으로 0.1 내지 1000ppm의 백금족 금속, 또는 1 내지 500ppm의 백금족 금속, 또는 5 내지 150ppm의 백금족 금속을 제공하기에 충분할 수 있다. 백금족 금속이 0.1ppm 미만이면 경화 속도가 매우 느리다. 1000ppm을 초과하는 백금족 금속을 사용하면 경화 속도의 뚜렷한 증가를 나타내지 않아 비경제적이다.
실리콘 조성물은 상술한 바와 같이, 조성물이 경화되어 낮은 CTE 및 낮은 탄성률을 갖는 실리콘 수지를 형성하는 것을 방해하지 않는 한 추가의 성분들을 함유할 수 있다. 추가 성분의 예로는 하이드로실릴화 촉매 억제제; 유기 폴리실록산 수지, 미국 특허 제4,087,585호 및 제5,194,649호에 교시된 접착 증진제와 같은 접착 증진제; 염료; 안료; 산화 방지제; 열 안정화제; UV 안정화제; 방염제; 유동 조절 부가제; 및 유기 용매가 포함되며 이에 제한되지 않는다.
하이드로실릴화 촉매 억제제의 예로는 3-메틸-3-펜텐-1-인 및 3,5-디메틸-3-헥센-1-인과 같은 다양한 "엔-인(ene-yne)"계; 3,5-디메틸-1-헥신-3-올, 1-에티닐-1-사이클로헥산올 및 2-페닐-3-부틴-2-올과 같은 아세틸렌 알코올; 주지된 디알킬, 디알케닐 및 디알콕시알킬 푸마레이트 및 말레에이트와 같은 말레에이트 및 푸마레이트; 및 사이클로비닐실록산이 포함된다.
유기 용매의 예로는 펜탄, 헥산 및 헵탄과 같은 포화된 탄화수소; 벤젠, 톨루엔 및 크실렌과 같은 방향족 탄화수소; 광물성 주정(mineral spirits); 디클로로메탄, 클로로포름 및 1,1,1-트리클로로에탄과 같은 할로 탄화수소; 에틸 아세테이트와 같은 에스테르; 아세톤, 메틸 에틸 케톤 및 메틸 이소부틸 케톤과 같은 케톤; 및 이러한 용매의 혼합물이 포함된다.
한 형태의 유기 폴리실록산 수지는 본질적으로 R3 3SiO1/2 실록산 단위 및 SiO4/2 실록산 단위로 이루어지고, 이때 각각의 R3는 1 내지 20개의 탄소를 갖는 1가 탄화수소 및 1가 할로겐화된 탄화수소 그룹으로부터 독립적으로 선택되며, 유기 폴리실록산 수지 내의 R3 3SiO1/2 단위 대 SiO4/2 단위의 몰비는 0.65 내지 1.9이다.
실리콘 조성물이 유기 폴리실록산 수지를 추가로 포함하는 경우, 가교 결합제의 농도는 합쳐진 성분(A) 및 유기 폴리실록산 수지 내의 알케닐 그룹 당 0.8 내지 3개의 규소-결합된 수소 원자를 제공하기에 충분할 수 있다.
본 발명의 실리콘 조성물 내의 유기 폴리실록산 수지의 농도는 성분(A) 100중량부 당 1 내지 100중량부 또는 30 내지 100중량부일 수 있다.
본 발명의 유기 폴리실록산 수지는 Daudt 등의 미국 특허 제2,676,182호에 예시된 바와 같은 당업계에 주지된 방법에 의해 제조될 수 있다.
바람직한 양태에서 실리콘 조성물은 표면적(B.E.T. 방법)이 50 내지 400㎡/g인 실리카 충전제를 추가로 포함한다. 실리카 충전제는 실리콘 조성물에 틱소트로피(thixotropy)를 부여한다. 본 명세서에서 틱소트로피란 조성물이 전단력이 가해질 때 점도가 감소되고 정지하면 점도가 증가하는 것을 의미한다. 틱소트로피의 정도는 조성물의 틱소트로피 지수를 측정하여 결정할 수 있다. 예를 들면, 틱소트로피 지수는 전단 속도 10rad/s에서의 실리콘 조성물의 점도에 대한 전단 속도 1rad/s에서의 조성물의 점도의 비율로서 표시될 수 있다(각각의 점도는 23±2℃에서 측정한다).
적합한 실리카 충전제의 예로는 발연(fumed) 실리카, 침강 실리카, 및 상술한 실리카의 표면을 유기규소 화합물로 처리하여 제조된 실리카 충전제가 포함되며 이에 제한되지 않는다. 적합한 유기규소 화합물은 상기 성분(C)에서 예시하였다.
실리카 충전제의 농도는 성분(A) 100중량부 당 0.5 내지 20중량부 또는 0.5 내지 10중량부일 수 있다.
본 발명의 실리콘 조성물은 성분(A) 내지 (D)를 동일한 부분 속에 함유하는 일액형(one-part) 조성물이거나, 또는 성분(A) 내지 (D)를 둘 이상의 부분 속에 함유하는 다액형(multi-part) 조성물일 수 있다. 다액형 조성물에서 성분(A), (B) 및 (D)는 억제제가 존재하지 않는 한 전형적으로 동일한 부분 속에 존재하지 않는다. 예컨대, 다액형 실리콘 조성물은 성분(A)의 일부분, 성분(C)의 일부분 및 성분(D)의 전체를 함유하는 제1 부분과, 성분(A) 및 (C)의 나머지 부분 및 성분(B)의 전체를 함유하는 제2 부분을 포함할 수 있다.
본 발명의 일액형 실리콘 조성물은 상술한 용매를 사용하거나 또는 사용하지 않고서 주변 온도에서 성분(A) 내지 (D) 및 임의의 성분들을 언급된 비율로 합함으로써 제조될 수 있다. 실리콘 조성물을 즉시 사용하는 경우에 여러 가지 성분들의 첨가 순서는 중요하지 않으나, 조성물이 조급히 경화되는 것을 방지하기 위해서는 하이드로실릴화 촉매를 약 30℃ 미만의 온도에서 마지막에 첨가하는 것이 바람직하다. 또한, 본 발명의 다액형 실리콘 조성물은 각각의 부분에 대해 명시된 특정 성분들을 합함으로써 제조될 수 있다.
본 발명의 반도체 패키지는 아래에 설명하고 도 1 내지 4에 도시한 양태에 의해 예시되지만, 이에 제한되지 않는다. 도면에는 1개의 접착 단자를 갖는 웨이퍼의 일부분만이 도시되어 있다.
도 1에 도시된 본 발명에 따른 반도체 패키지의 제1 양태에서, 반도체 패키지는 하나 이상의 집적 회로(도시하지 않음, 각각의 집적 회로는 복수 개의 접착 단자(20)를 갖는다)를 포함한 활성 표면을 갖는 반도체 웨이퍼(10); 및 접착 단자(20)를 제외한 웨이퍼의 활성 표면을 피복하는 경화된 실리콘 층(30)을 포함한다.
도 2에 도시된 본 발명에 따른 반도체 패키지의 제2 양태에서, 반도체 패키지는 하나 이상의 집적 회로(도시하지 않음, 각각의 집적 회로는 복수 개의 접착 단자(20)를 갖는다)를 포함한 활성 표면을 갖는 반도체 웨이퍼(10); 및 접착 단자(20)를 제외한 웨이퍼의 활성 표면을 피복하는 경화된 실리콘 층(30); 근말단이 접착 단자(20)에 부착되고 원말단이 실리콘 층(30)의 표면 위에 위치하는 금속 트레이스(40); 각각의 트레이스(40)의 원말단에 부착된 솔더 범프(solder bump)(50); 및 접착 단자(20), 실리콘 층(30) 및 금속 트레이스(40)를 피복하는 솔더 마스크(60)를 포함한다.
도 3에 도시된 본 발명에 따른 반도체 패키지의 제3 양태에서, 반도체 패키지는 하나 이상의 집적 회로(도시하지 않음, 각각의 집적 회로는 복수 개의 접착 단자(20)를 갖는다)를 포함한 활성 표면을 갖는 반도체 웨이퍼(10); 및 접착 단자(20)를 제외한 부분의 웨이퍼의 활성 표면을 피복하는 경화된 실리콘 돔(31)을 포함한다.
도 4에 도시된 본 발명에 따른 반도체 패키지의 제4 양태에서, 반도체 패키지는 하나 이상의 집적 회로(도시하지 않음, 각각의 집적 회로는 복수 개의 접착 단자(20)를 갖는다)를 포함한 활성 표면을 갖는 반도체 웨이퍼(10); 및 접착 단자(20)를 제외한 부분의 웨이퍼의 활성 표면을 피복하는 경화된 실리콘 돔(31); 근말단이 각각의 접착 단자(20)에 부착되고 원말단이 경화된 실리콘 돔(31)의 표면 위에 위치하는 금속 트레이스(41); 및 각각의 트레이스(41)의 원말단에 부착된 솔더 범프(50)를 포함한다.
상기 양태들에서 금속 트레이스는 IC 위의 주변 접착 단자를 에어리어 어레이(area array) 방식으로 변경 또는 재배선한다. 트레이스는 전기 전도성 금속 또는 합금으로 이루어진다. 금속의 예로는 크롬, 티탄, 구리, 금 및 니켈이 포함된다. 특히, 금속 트레이스는 티탄/니켈/구리의 3층 시스템으로 구성될 수 있고, 여기서 티탄은 접착층이고, 니켈은 확산 차단층이고, 구리는 주요 트레이스 금속이다. 또한, 솔더 마스크는 본 발명의 실리콘 조성물의 경화된 생성물일 수 있다. 본 발명의 실리콘 조성물이 부재하는 종래의 웨이퍼-레벨 패키지 디자인이 당업계에 공지되어 있다. 예로서, Kang 등은 응력 완충 층으로서 개질된 폴리이미드, 벤조사이클로부텐으로 이루어진 솔더 마스크, 및 금속 런너(runner) 및 솔더 볼(solder ball)로 이루어진 재배선 네트워크를 함유하는 웨이퍼-레벨 칩-스케일 패키지를 보고하였다(Electronic Components and Technology Conference Proceedings, 2000년, 제87~92쪽 참조).
본 발명에 따른 반도체 패키지의 제조 방법은
(i) 반도체 웨이퍼의 활성 표면의 적어도 일부분 위에 하기 실리콘 조성물을 인쇄하여 하나 이상의 실리콘 침적체를 형성하는 단계(활성 표면은 하나 이상의 집적 회로를 포함하고, 각각의 집적 회로는 복수 개의 접착 단자를 가지며, 각각의 접착 단자의 적어도 일부분은 실리콘 침적체에 의해 피복되지 않는다), 및
(ⅱ) 경화된 실리콘 부재를 형성하기에 충분한 시간 동안 실리콘 침적체를 가열하는 단계(상기 부재는 -40 내지 150℃에서 60 내지 280㎛/m℃의 선 열팽창 계수 및 25℃에서 1 내지 300MPa의 탄성률을 갖는다)를 포함하고,
상기 실리콘 조성물은
(A) 분자당 평균 2개 이상의 규소-결합된 알케닐 그룹을 갖는 유기 폴리실록 산,
(B) 조성물을 경화하기에 충분한 농도의 분자당 평균 2개 이상의 규소-결합된 수소 원자를 함유하는 유기규소 화합물,
(C) 표면적이 25㎡/g 미만인 무기 충전제의 유효량, 및
(D) 촉매량의 하이드로실릴화 촉매를 포함한다.
실리콘 조성물은 목적하는 침적 두께에 따라 통상의 공판 인쇄(stencil printing) 또는 스크린 인쇄(screen printing) 방법을 사용하여 반도체 웨이퍼의 활성 표면에 도포될 수 있다. 일반적으로 150㎛ 이하의 두께를 갖는 침적체를 제조하기 위해서는 스크린 인쇄를 사용하고 300㎛ 이하의 두께를 갖는 침적체를 제조하기 위해서는 공판 인쇄를 사용한다. 특정 인쇄 조건은 경화되지 않은 실리콘 조성물의 유동학적 특성, 구멍 크기 및 인쇄 방법(즉, 공판 또는 스크린)에 따라 달라진다. 예를 들면, 실리콘 조성물은 2 내지 25lbf의 스퀴지 압력, 0.2 내지 5in/s(0.5 내지 12.7㎝/s)의 속도 및 0 내지 0.1in(0 내지 2.5㎜)의 스냅-오프(snap-off) 조절을 사용하여 공판 또는 스크린 인쇄에 의해 도포될 수 있다.
그런 다음 실리콘 침적체는 경화된 실리콘 부재를 형성하기에 충분한 시간 동안 가열된다. 실리콘 침적체는 산화 또는 분해 없이 목적하는 가교 결합 밀도가 달성되기에 충분한 시간 동안 가열될 수 있다. 예를 들면, 침적체는 3 내지 360분간 70 내지 250℃, 또는 5 내지 60분간 90 내지 200℃, 또는 15 내지 60분간 100 내지 150℃의 온도로 가열될 수 있다. 실리콘 침적체는 고온 플레이트 또는 오븐과 같은 통상의 장치를 사용하여 가열될 수 있다.
본 발명의 방법은 각각의 접착 단자에 스프링 콘택트(spring contact)를 부착하고 패키지를 낱개의 IC 칩으로 분리하는 단계를 추가로 포함할 수 있다. 스프링 콘택트 및 스프링 콘택트를 반도체 소자에 부착하는 방법의 예는 Chang 등의 미국 특허 제6,168,974B1에 예시된 바와 같이 당업계에 공지되어 있다.
반대로, 본 발명의 방법은 패키지를 낱개의 IC 칩으로 분리하고 각각의 칩을 리드프레임(leadframe) 패키지로 조립하는 단계를 추가로 포함할 수 있다. 조립 공정은 전형적으로 각각의 칩을 리드프레임에 부착하고, 각각의 칩 위의 접착 단자를 리드프레임 위의 리드에 접속(통상 와이어 결합)시키고, 구성 부품들을 함께 밀봉하거나 또는 조립체를 성형 화합물과 함께 캡슐화하는 단계를 포함한다. DIP, SH-DIP, SK-DIP, SL-DIP, SIP, ZIP, PGA, SO, SOP, LCC, PLCC 및 SOJ와 같은 리드프레임 패키지의 조립 방법이 당업계에 주지되어 있다.
한편, 본 발명의 방법은 패키지를 낱개의 IC 칩으로 분리하고 각각의 칩을 볼 그리드 어레이(ball grid array; BGA) 패키지로 조립하는 단계를 추가로 포함할 수 있다. BGA 패키지 조립 방법도 당업계에 주지되어 있다.
도 1에 도시된 반도체 패키지는 (i) 반도체 웨이퍼(10)의 활성 표면 위에 실리콘 조성물을 인쇄하여 실리콘 층을 형성하고 (상기 활성 표면은 하나 이상의 집적 회로를 포함하고, 각각의 집적 회로는 복수 개의 접착 단자(20)를 가지며, 접착 단자(20)는 실리콘 층에 의해 피복되지 않으며, 상기 실리콘 조성물은 상술한 성분(A) 내지 (D)를 포함한다); (ⅱ) 경화된 실리콘 층(30)을 형성하기에 충분한 시간 동안 실리콘 층을 가열 (이때, 경화된 실리콘 층은 -40 내지 150℃에서 60 내지 280㎛/m℃의 선 열팽창 계수 및 25℃에서 1 내지 300MPa의 탄성률을 갖는다)함으로써 제조될 수 있다.
도 2에 도시된 반도체 패키지는 (i) 반도체 웨이퍼(10)의 활성 표면 위에 실리콘 조성물을 인쇄하여 실리콘 층을 형성하고 (상기 활성 표면은 하나 이상의 집적 회로를 포함하고, 각각의 집적 회로는 복수 개의 접착 단자(20)를 가지며, 접착 단자(20)는 실리콘 층에 의해 피복되지 않으며, 상기 실리콘 조성물은 상술한 성분(A) 내지 (D)를 포함한다); (ⅱ) 경화된 실리콘 층(30)을 형성하기에 충분한 시간 동안 실리콘 층을 가열하고 (이때, 경화된 실리콘 층은 -40 내지 150℃에서 60 내지 280㎛/m℃의 선 열팽창 계수 및 25℃에서 1 내지 300MPa의 탄성률을 갖는다); (ⅲ) 근말단이 각각의 접착 단자(20)에 부착되고 원말단이 실리콘 층(30)의 표면 위에 위치하는 금속 트레이스(40)를 형성시키고; (ⅳ) 접착 단자(20), 실리콘 층(30) 및 금속 트레이스(40)를 피복하는 솔더 마스크(60)를 도포하고(각각의 트레이스(40)의 원말단의 일부분은 솔더 마스크(60)가 없다); (ⅴ) 각각의 트레이스(40)의 원말단 위에 솔더 범프(50)를 형성시킴으로써 제조될 수 있다. 얻어진 반도체 패키지는 예를 들면 통상의 웨이퍼 톱을 사용하여 낱개의 IC 칩으로 분리될 수 있다.
도 3에 도시된 반도체 패키지는 (i) 반도체 웨이퍼(10)의 활성 표면 위에 실리콘 조성물을 인쇄하여 하나 이상의 실리콘 돔을 형성하고(활성 표면은 하나 이상의 집적 회로를 포함하고, 각각의 집적 회로는 복수 개의 접착 단자(20)를 가지며, 접착 단자(20)는 실리콘 돔에 의해 피복되지 않으며, 상기 실리콘 조성물은 상술한 성분(A) 내지 (D)를 포함한다); (ⅱ) 경화된 실리콘 돔(31)을 형성하기에 충분한 시간 동안 실리콘 돔을 가열 (이때, 경화된 실리콘 돔은 -40 내지 150℃에서 60 내지 280㎛/m℃의 선 열팽창 계수 및 25℃에서 1 내지 300MPa의 탄성률을 갖는다)함으로써 제조될 수 있다.
도 4에 도시된 반도체 패키지는 (i) 반도체 웨이퍼(10)의 활성 표면 위에 실리콘 조성물을 인쇄하여 실리콘 돔을 형성하고 (상기 활성 표면은 하나 이상의 집적 회로를 포함하고, 각각의 집적 회로는 복수 개의 접착 단자(20)를 가지며, 접착 단자는 실리콘 돔에 의해 덮이지 않으며, 상기 실리콘 조성물은 상술한 성분(A) 내지 (D)를 포함한다); (ⅱ) 경화된 실리콘 돔(31)을 형성하기에 충분한 시간 동안 실리콘 돔을 가열하고 (당해 부재는 -40 내지 150℃에서 60 내지 280㎛/m℃의 선 열팽창 계수 및 25℃에서 1 내지 300MPa의 탄성률을 갖는다); (ⅲ) 근말단이 각각의 접착 단자(20)에 부착되고 원말단이 경화된 실리콘 돔(31)의 표면 위에 위치하는 금속 트레이스(41)를 형성시키고; (ⅳ) 각각의 트레이스(41)의 원말단 위에 솔더 범프(50)를 형성시킴으로써 제조될 수 있다. 수득된 반도체 패키지는 예를 들면 통상의 웨이퍼 톱을 사용하여 낱개의 IC 칩으로 분리시킬 수 있다.
본 발명의 방법의 상기 양태에서 금속 트레이스는 예로서 Kang 등에 의해 보고된 바와 같은 통상의 증착, 리소그래피, 및 전해도금 기술을 사용하여 형성될 수 있다(Electronic Components and Technology Conference, 2000년, 제87~92쪽 참조).
본 발명의 반도체 패키지는 광범위한 온도에 걸쳐 양호한 열 안전성 및 양호한 내환경성을 나타낸다. 또한, 반도체 패키지는 웨이퍼 위의 모든 IC의 동시적 시험을 가능케 한다. 더욱이, 낱개 칩은 웨이퍼-레벨 반도체 패키지로부터 단일화(분리)될 수 있다(각각의 칩은 IC 자체보다 단지 약간 큰 크기를 갖는다). 통상의 IC 패키지보다 더 경량이고 소형이며 얇은 이들 "칩 스케일 패키지"는 이상적으로 고집적 적용에 적합하다.
본 발명의 반도체 패키지의 제조 방법은 높은 작업 처리량 제조 공정에 적용 가능하다. 중요하게, 이 방법은 웨이퍼 위의 모든 IC의 동시적 패키징을 제공한다. 추가로, 이 방법은 통상의 공판 인쇄 장치 및 방법을 사용한다. 전형적인 스핀-도포 기술을 사용하는 패키징 방법에 비해, 본 방법은 폐기물(실리콘 조성물)이 보다 소량이고 공정 단계가 더 적은 것을 특징으로 한다.
본 발명의 반도체 패키지는 낱개의 IC 칩 패키지를 제조하는 데에 사용될 수 있다. 칩 패키지는 계산기, 전화기, 텔레비전, 및 메인프레임 및 퍼스널 컴퓨터와 같은 전자 장치 내에 삽입될 수 있는 인쇄 회로 기판의 제조에 유용하다.
본 발명의 이들 및 기타 특징, 측면 및 잇점은 하기 설명, 첨부된 청구의 범위 및 첨부 도면을 참조로 더 잘 이해될 것이다.
하기 실시예는 본 발명의 실리콘 조성물을 추가로 예시하기 위한 것으로 첨부된 청구의 범위에 서술된 본 발명을 제한하고자 함이 아니다. 달리 언급하지 않는 한 실시예에 기재된 모든 부 및 백분율은 중량 기준이다.
점도의 측정
실리콘 조성물의 점도는 25㎜ 플레이트가 장착된 Rheometric Scientific SR-5000 평형 플레이트 유량계를 사용하여 측정하였다. 유량계는 25℃에서 응력 조절 모드로 작동시켰다. 전단 속도를 5분 동안 100에서 5000dynes/㎠로 증가하였다. dynes/㎠로 기록된 점도 값은 1.0sec-1 및 10sec-1의 전단 속도에서 측정하였다.
실리콘 시료의 제조
실리콘 조성물을 알루미늄 및 테플론 시트(도 5)로 구성된 내부 크기 3.0in×6.0in×0.075in(7.6㎝×15㎝×0.19㎝)의 직사각형 금형 안에 부었다. 채워진 금형을 테플론 시트로 덮고 150℃에서 15분간 10톤(9072㎏) 질량의 가압 하에 가열하였다. 금형을 실온으로 냉각시키고 실리콘 시료를 꺼냈다. 시료를 150℃의 오븐 안에서 45분간 테플론 시트 위에서 가열한 후 적어도 24시간 동안 실온으로 유지하였다.
실리콘 시험 표본의 제조
각각의 실리콘 시료로부터 ASTM D 412에 기재된 방법에 따라 Die C를 사용하여 아령 모양의 표본을 절단함으로써 듀로미터(durometer) 경도, 인장 강도, 신장률 및 코드(chord) 탄성률을 측정하기 위한 시험 표본을 제조하였다.
선 열팽창 계수의 측정을 위한 시험 표본은 실리콘 시료로부터 직경 0.25in(0.64㎝) 및 길이 0.075in(0.19㎝)의 원통형 표본을 절단하여, 제조하였다.
듀로미터 경도의 측정
실리콘 시험 표본의 듀로미터 경도는 ASTM D 2240에 따른 Shore Type A 장치를 사용하여 측정하였다. 동일한 실리콘 시료로부터 3개의 시험 표본을 총 두께가 0.22in(0.57㎝)가 되도록 쌓았다. 경도 측정은 최상단 시험 표본의 외측 표면 위에서 수행하였다. 듀로미터 경도의 기록치는 동일한 시험 표본 위의 상이한 위치에서 수행한 3회의 측정의 평균을 나타낸다.
인장 강도, 신장률 및 코드 탄성률의 측정
실리콘 시험 표본의 최종적 신장 시의 인장 강도, 최종적 신장률 및 코드 탄성률은 ASTM D 412에 따라 Monsanto Tensiometer 2000을 사용하여 측정한다. 그립(grip) 분리의 속도는 20in/분(0.85㎝/분)였다. 코드 탄성률은 ASTM E 111-97에 기술된 방법을 사용하여 응력-스트레인 곡선으로부터 산출하였다. 인장 강도(Pa), 신장률(%) 및 코드 탄성률(MPa)의 기록치는 각각 동일한 실리콘 시료로부터의 상이한 아령 모양의 시험 표본에 대해 수행한 3회의 측정의 평균을 나타낸다.
선 열팽창 계수의 측정
실리콘 시험 표본의 선 열팽창 계수는 TA Instruments TMA 2910 열기계적 분석 장치를 사용하여 측정하였다. 직경이 0.125in(0.318㎝)인 평평한 석영 탐침을 표본의 표면에 접촉시켰다. 0.1뉴턴의 힘을 탐침에 가하고 표본의 온도를 5℃/분의 속도로 30℃에서 200℃로 올렸다. 탐침의 변위를 온도 함수로 기록하고, 50 내지 150℃에서 최적 선의 기울기를 사용하여 CTE를 결정하였다. ㎛/m/℃의 단위로 표시되는 선 열팽창 계수는 단위 길이 당 선 팽창을 온도 변화로 나누어서 수득하였다.
인쇄 방법
길이 8.0in(20㎝)의 스퀴지 및 두께 0.0015in(0.038㎜)의 스테인레스 강 공판이 장착되고 복수 개의 0.013in(0.33㎜) 원형 구멍을 포함하는 Speedline Technologies model MPM/SPM 공판 인쇄기를 사용하여 실리콘 조성물을 150㎜의 실리콘 웨이퍼의 편평한 표면 위에 직접 인쇄하였다. 공판 인쇄기는 13lbf(58N)의 스퀴지 압력, 0.01in(0.2㎜)의 스냅-오프 조절 및 0.4in/s(1㎝/s)의 속도로 작동시켰다. 웨이퍼는 150℃ 온도의 오븐에서 15분간 가열하였다.
인쇄 크기의 측정
인쇄물의 크기는 Tencor P-11 프로필로미터(profilometer)를 사용하여 측정하였다. 기저 폭, 상부 폭, 평균 높이 및 피크의 기록치는 각각 동일한 웨이퍼의 상이한 위치에서 수행한 3회의 측정의 평균을 나타낸다.
시약
하기 화학 물질이 실시예에 사용된다:
중합체 A: 분자당 평균 146개의 디메틸실록산 단위 및 2개의 메틸헥세닐실록산 단위를 갖고 25℃에서 점도가 0.42Paㆍs인 디메틸헥세닐실록시-말단 폴리(디메틸실록산/메틸헥세닐실록산).
중합체 B: 25℃에서 점도가 약 2Paㆍs인 66.9%의 디메틸비닐실록시-말단 폴리(디메틸실록산), 25℃에서 점도가 약 55Paㆍs인 2.1%의 디메틸비닐실록시-말단 폴리(디메틸실록산), 및 본질적으로 CH2=CH(CH3)2SiO1/2 단위, (CH3)3SiO1/2 단위 및 SiO4/2 단위로 이루어진 31%의 유기 폴리실록산 수지로 이루어진 혼합물 (상기에서, SiO4/2 단위에 대한 CH2=CH(CH3)2SiO1/2 단위와 (CH3)3SiO1/2 단위의 합친 몰비는 약 0.7이고, 상기 수지는 약 22,000의 중량 평균 분자량, 약 5의 다분산도(polydispersity), 25℃에서 5Paㆍs의 점도를 가지며 약 1.8중량%(약 5.5몰%)의 비닐 그룹을 함유한다).
중합체 C: 25℃에서 점도가 약 3mPaㆍs인 85%의 디메틸비닐실록시-말단 폴리(디메틸실록산), 10%의 디메틸사이클로실록산 및 5%의 테트라메틸디비닐디실록산을 함유하는 혼합물.
중합체 D: 평균 중합도가 약 830이고 25℃에서 점도가 55Paㆍs인 디메틸비닐실록시-말단 폴리(디메틸실록산).
가교 결합제 A: 본질적으로 H(CH3)2SiO1/2 단위, (CH3)3 SiO1/2 단위 및 SiO4/2 단위로 이루어진 유기 하이드로겐폴리실록산 (이때, 유기 하이드로겐폴리실록산은 약 1.0중량%의 규소-결합된 수소 원자를 함유하고 25℃에서 점도가 약 2.4×10-5㎡/s이다).
가교 결합제 B: 분자당 평균 3개의 디메틸실록산 단위 및 5개의 메틸하이드로겐실록산 단위를 갖고 25℃에서 점도가 5mPaㆍs이며 약 0.8%의 규소-결합된 수소 원자를 함유하는 트리메틸실록시-말단 폴리(디메틸실록산/메틸하이드로겐실록산).
가교 결합제 C: 분자당 평균 16개의 디메틸실록산 단위 및 39개의 메틸하이드로겐실록산 단위를 갖고 약 1.05%의 규소-결합된 수소 원자를 함유하는 90%의 트리메틸실록시-말단 폴리(디메틸실록산/메틸하이드로겐실록산); 및 10%의 저비등성 환형 및 선형 디메틸메틸하이드로겐실록산으로 이루어지는 혼합물.
충전제 A: 평균 입도가 4.4미크론이고 평균 표면적이 약 1.3㎡/g인 전자 DRAM 등급의 구형 용융 실리카.
충전제 B: Cabot Corporation사로부터 상표명 CAB-O-SIL TS-530으로 시판 중인 처리된 발연 실리카. 처리된 발연 실리카는 헥사메틸디실라잔으로 처리된 고 순도 실리카이다. 처리된 발연 실리카는 212±28㎡/g의 표면적(BET), 4.25±0.5중량%의 탄소 함량, 및 2.2g/㎤의 비중량을 갖는다.
접착 증진제: 분자당 평균 2개의 디메틸실록산 단위 및 2개의 메틸비닐실록산 단위를 갖는 하이드록시-말단 (디메틸실록산/메틸비닐실록산)과 글리시독시프로필트리메톡시실란의 반응 생성물. 이 생성물은 동일한 중량부의 실록산 및 글리시독시프로필트리메톡시실란을 칼륨 촉매의 존재 하에 140℃의 온도에서 2시간 동안 반응시켜서 제조하였다. 반응 혼합물을 비스(디메틸비닐실릴)비닐포스포네이트로 중화시키고 130℃의 온도 및 6.7kPa의 압력에서 2시간 동안 탈휘발시켰다.
촉매: 열가소성 실리콘 수지 내에 분산된 백금과 1,3-디비닐-1,1,3,3-테트라메틸디실록산의 착화합물 40중량%(상기 수지는 78몰%의 모노페닐실록산 단위 및 22몰%의 디메틸실록산 단위로 이루어지고 60 내지 90℃의 연화점을 갖는다); 25℃에서 점도가 2Paㆍs이고 비닐 함량이 0.2중량%인 디메틸비닐실록시-말단 폴리(디메틸실록산)의 중합체 B 55중량%; 및 헥사메틸디실라잔-처리된 발연 실리카 5중량%로 이루어지는 혼합물. 촉매는 약 0.16중량%(1600ppm)의 백금 함량을 가졌다.
억제제: 2-페닐-3-부틴-2-올.
실시예 1
중합체 B(20.9부), 79.1부의 중합체 D, 1.2부의 가교 결합제 C 및 194.5부의 충전제 A를 변형된 캔 믹서 내에서 충전제가 혼합물 내에 균일하게 분포될 때까지 배합하였다. 억제제(0.04부) 및 3.7부의 촉매를 혼합물에 첨가하고 약 20분간 계속 혼합하였다. 실리콘 조성물은 1.0rad/s에서 235.6Paㆍs 및 10rad/s에서 193.4Paㆍs의 점도를 가졌다. 경화된 실리콘 생성물의 물성을 표 1에 기재한다.
실시예 2
중합체 A(75.0부), 25.0부의 중합체 B, 2.5부의 가교 결합제 A, 3.2부의 가교 결합제 B, 291.6부의 충전제 A, 및 4.2부의 충전제 B를 변형된 캔 믹서 내에서 충전제가 혼합물 내에 균일하게 분포될 때까지 배합하였다. 억제제(0.05부) 및 2.5부의 촉매를 혼합물에 첨가하고 약 20분간 계속 혼합하였다. 실리콘 조성물은 1.0rad/s에서 177.0Paㆍs 및 10rad/s에서 27.9Paㆍs의 점도를 가졌다. 경화된 실리콘 생성물의 물성을 표 1에 기재한다.
실시예 3
중합체 B(50.0부), 50.0부의 중합체 C, 18.3부의 가교 결합제 C, 345.3부의 충전제 A, 및 9.8부의 충전제 B를 변형된 캔 믹서 내에서 충전제가 혼합물 내에 균일하게 분포될 때까지 배합하였다. 억제제(0.06부) 및 3.1부의 촉매를 혼합물에 첨가하고 약 20분간 계속 혼합하였다. 실리콘 조성물은 1.0rad/s에서 322.8Paㆍs 및 10rad/s에서 42.6Paㆍs의 점도를 가졌다. 경화된 실리콘 생성물의 물성을 표 1에 기재한다.
실시예 듀로미터 경도(Shore A) 인장 강도(MPa) 신장률(%) 코드 탄성률(MPa) CTE(㎛/m/℃)
1 67.6 3.51 99.90 3.5 157
2 93.0 6.40 11.91 53.8 110
3 92.0 6.28 4.23 148.5 70
도 1은 본 발명에 따른 반도체 패키지의 제1 양태의 단면도이며 실리콘 부재는 층이다.
도 2는 본 발명에 따른 반도체 패키지의 제2 양태의 단면도이며 실리콘 부재는 층이다.
도 3은 본 발명에 따른 반도체 패키지의 제3 양태의 단면도이며 실리콘 부재는 돔이다.
도 4는 본 발명에 따른 반도체 패키지의 제4 양태의 단면도이며 실리콘 부재는 돔이다.
도 5는 경화된 실리콘 시료의 제조를 위한 금형이다.
참조 부호
10 반도체 웨이퍼
20 복수 개의 접착 단자
30 경화된 실리콘 층
31 경화된 실리콘 돔
40 금속 트레이스
41 금속 트레이스
50 솔더 범프
60 솔더 마스크

Claims (26)

  1. 하나 이상의 집적 회로(각각의 집적 회로는 복수 개의 접착 단자를 갖는다)를 포함한 활성 표면을 갖는 반도체 웨이퍼; 및
    활성 표면의 적어도 일부분을 피복하는 하나 이상의 경화된 실리콘 부재를 포함하는 반도체 패키지로서,
    각각의 접착 단자의 적어도 일부분은 상기 실리콘 부재에 의해 피복되지 않으며, 실리콘 부재는 -40 내지 150℃에서 60 내지 280㎛/m℃의 선 열팽창 계수 및 25℃에서 1 내지 300MPa의 탄성률을 갖고, 실리콘 부재는
    (i) 활성 표면 위에 하기 실리콘 조성물을 인쇄하여 실리콘 침적체를 형성하는 단계, 및
    (ⅱ) 경화된 실리콘 부재를 형성하기에 충분한 시간 동안 실리콘 침적체를 가열하는 단계를 포함하는 방법에 의해 제조되며,
    상기 실리콘 조성물이
    (A) 분자당 평균 2개 이상의 규소-결합된 알케닐 그룹을 갖는 유기 폴리실록산,
    (B) 조성물을 경화시키기에 충분한 농도의 분자당 평균 2개 이상의 규소-결합된 수소 원자를 함유하는 유기 하이드로겐실록산,
    (C) 표면적이 0.25㎡/g 이상 25㎡/g 미만인 무기 충전제 유효량 및
    (D) 촉매량의 하이드로실릴화 촉매를 포함하는, 반도체 패키지.
  2. 제1항에 있어서, 웨이퍼가 스트리트(streets)를 추가로 포함하는 반도체 패키지.
  3. 제1항에 있어서, 경화된 실리콘 부재가 10 내지 200㎛의 두께를 갖는 반도체 패키지.
  4. 제1항에 있어서, 성분(B)의 농도가 성분(A) 내의 알케닐 그룹 당 0.8 내지 1.5개의 규소-결합된 수소 원자를 제공하기에 충분한 반도체 패키지.
  5. 제1항에 있어서, 무기 충전제가 0.25 내지 10㎡/g의 표면적을 갖는 반도체 패키지.
  6. 제1항에 있어서, 무기 충전제가 용융 실리카인 반도체 패키지.
  7. 제1항에 있어서, 성분(C)의 농도가 성분(A) 100중량부 당 100 내지 600중량부인 반도체 패키지.
  8. 제1항에 있어서, 하이드로실릴화 촉매가 백금을 포함하는 반도체 패키지.
  9. 제1항에 있어서, 경화된 실리콘 부재가 경화된 실리콘 층 또는 경화된 실리콘 돔(dome)에서 선택되는 반도체 패키지.
  10. 제1항에 있어서, 근말단이 각각의 접착 단자에 부착되고 원말단이 경화된 실리콘 부재의 표면 위에 위치하는 금속 트레이스(trace)를 추가로 포함하는 반도체 패키지.
  11. (i) 반도체 웨이퍼의 활성 표면의 적어도 일부분 위에 실리콘 조성물을 인쇄하여 하나 이상의 실리콘 침적체를 형성시키는 단계 (상기 활성 표면은 하나 이상의 집적 회로를 포함하고, 각각의 집적 회로는 복수 개의 접착 단자를 가지며, 각각의 접착 단자의 적어도 일부분은 실리콘 침적체에 의해 피복되지 않는다), 및
    (ⅱ) 경화된 실리콘 부재를 형성시키기에 충분한 시간 동안 실리콘 침적체를 가열하는 단계 (상기 부재는 -40 내지 150℃에서 60 내지 280㎛/m℃의 선 열팽창 계수 및 25℃에서 1 내지 300MPa의 탄성률을 갖는다)를 포함하는 방법으로서,
    상기 실리콘 조성물은
    (A) 분자당 평균 2개 이상의 규소-결합된 알케닐 그룹을 갖는 유기 폴리실록산,
    (B) 조성물을 경화하기에 충분한 농도의 분자당 평균 2개 이상의 규소-결합된 수소 원자를 함유하는 유기규소 화합물,
    (C) 표면적이 0.25㎡/g 이상 25㎡/g 미만인 무기 충전제의 유효량 및
    (D) 촉매량의 하이드로실릴화 촉매를 포함하는, 반도체 패키지의 제조 방법.
  12. 제11항에 있어서, 웨이퍼가 스트리트를 추가로 포함하는 방법.
  13. 제11항에 있어서, 경화된 실리콘 부재가 10 내지 200㎛의 두께를 갖는 방법.
  14. 제11항에 있어서, 성분(B)의 농도는 성분(A) 내의 알케닐 그룹 당 0.8 내지 1.5개의 규소-결합된 수소 원자를 제공하기에 충분한 방법.
  15. 제11항에 있어서, 무기 충전제가 0.25 내지 10㎡/g의 표면적을 갖는 방법.
  16. 제11항에 있어서, 무기 충전제가 용융 실리카인 방법.
  17. 제11항에 있어서, 성분(C)의 농도가 성분(A) 100중량부 당 100 내지 600중량부인 방법.
  18. 제11항에 있어서, 하이드로실릴화 촉매가 백금을 포함하는 방법.
  19. 제11항에 있어서, 경화된 실리콘 부재가 경화된 실리콘 층 또는 경화된 실리콘 돔에서 선택되는 방법.
  20. 제11항에 있어서, 인쇄 단계가 공판 인쇄(stencil printing) 또는 스크린 인쇄(screen printing)를 사용하여 수행되는 방법.
  21. 제11항에 있어서, 실리콘 침적체를 가열하는 단계가 90 내지 200℃의 온도에서 5 내지 60분간 수행되는 방법.
  22. 제11항에 있어서, 근말단이 각각의 접착 단자에 부착되고 원말단이 경화된 실리콘 부재의 표면 위에 위치하는 금속 트레이스를 형성시키는 단계를 추가로 포함하는 방법.
  23. 제1항에 있어서, 실리콘 조성물이 (E) 하이드로실릴화 촉매 억제제를 추가로 포함하는 반도체 패키지.
  24. 제1항에 있어서, 실리콘 조성물이 (F) 필수적으로 R3 3SiO1/2 실록산 단위 및 SiO4/2 실록산 단위로 이루어진 유기 폴리실록산 수지(이때, 각 R3은 탄소수 1 내지 20의 1가 탄화수소 및 1가 할로겐화 탄화수소 그룹으로 부터 독립적으로 선택되고 당해 유기 폴리실록산 수지 내의 R3 3SiO1/2 단위 대 SiO4/2 단위의 몰비는 0.65 내지 1.9이다)를 추가로 포함하는 반도체 패키지.
  25. 제11항에 있어서, 실리콘 조성물이 (E) 하이드로실릴화 촉매 억제제를 추가로 포함하는 방법.
  26. 제11항에 있어서, 실리콘 조성물이 (F) 필수적으로 R3 3SiO1/2 실록산 단위 및 SiO4/2 실록산 단위로 이루어진 유기 폴리실록산 수지(이때, 각 R3은 탄소수 1 내지 20의 1가 탄화수소 및 1가 할로겐화 탄화수소 그룹으로 부터 독립적으로 선택되고 당해 유기 폴리실록산 수지 내의 R3 3SiO1/2 단위 대 SiO4/2 단위의 몰비는 0.65 내지 1.9이다)를 추가로 포함하는 방법.
KR1020047018529A 2002-05-16 2003-03-19 반도체 패키지 및 이를 제조하는 방법 KR100975790B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/068,755 2002-05-16
US10/068,755 US6940177B2 (en) 2002-05-16 2002-05-16 Semiconductor package and method of preparing same
PCT/US2003/008345 WO2003098682A1 (en) 2002-05-16 2003-03-19 Semiconductor package and method of preparing same

Publications (2)

Publication Number Publication Date
KR20050019076A KR20050019076A (ko) 2005-02-28
KR100975790B1 true KR100975790B1 (ko) 2010-08-16

Family

ID=41783893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047018529A KR100975790B1 (ko) 2002-05-16 2003-03-19 반도체 패키지 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR100975790B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300218B2 (ja) 2010-12-31 2018-03-28 サムスン エスディアイ カンパニー, リミテッドSamsung Sdi Co., Ltd. 封止材用透光性樹脂組成物、該透光性樹脂を含む封止材および電子素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200700B1 (ko) 1996-02-29 1999-06-15 윤종용 다층 패드를 구비하는 반도체장치 및 그 제조방법
JPH11181289A (ja) * 1997-10-13 1999-07-06 Dow Corning Toray Silicone Co Ltd 硬化性シリコーン組成物および電子部品
JP2002016178A (ja) 1999-10-29 2002-01-18 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200700B1 (ko) 1996-02-29 1999-06-15 윤종용 다층 패드를 구비하는 반도체장치 및 그 제조방법
JPH11181289A (ja) * 1997-10-13 1999-07-06 Dow Corning Toray Silicone Co Ltd 硬化性シリコーン組成物および電子部品
JP2002016178A (ja) 1999-10-29 2002-01-18 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20050019076A (ko) 2005-02-28

Similar Documents

Publication Publication Date Title
EP1504469B1 (en) Semiconductor package and method of preparing same
US6304000B1 (en) Semiconductor device comprising silicone adhesive sheet
EP1920007B1 (en) Insulating liquid die-bonding agent and semiconductor device
JP3469446B2 (ja) 樹脂組成物およびこれを用いた樹脂封止型半導体装置の製造方法
EP1231242A1 (en) Curable organosiloxane compositions and semiconductor devices
JPH11181289A (ja) 硬化性シリコーン組成物および電子部品
JP6356581B2 (ja) 半導体装置の製造方法
KR20010049725A (ko) 접착제 및 반도체 장치
US6969554B2 (en) Semiconductor sealing silicone composition and semiconductor device
EP1101810A2 (en) Silicone-based bonding sheet and semiconductor device
EP1067163B1 (en) Adhesive and semiconductor devices
KR100701988B1 (ko) 접착필름, 접착필름 부착 리드 프레임 및 이들을 이용한 반도체 장치
JP4393817B2 (ja) 熱伝導性充填剤、熱伝導性シリコーンエラストマー組成物および半導体装置
KR100975790B1 (ko) 반도체 패키지 및 이를 제조하는 방법
KR20150109272A (ko) 반도체 밀봉용 기재 부착 밀봉재, 반도체 장치 및 반도체 장치의 제조 방법
KR100421517B1 (ko) 전자 부품용 절연성 접착제, 이것을 사용한 리드프레임 및반도체 장치
WO2003035762A1 (en) Curable liquid silicone composition and a semiconductor device prepared using the composition
JP2000080335A (ja) シリコーン系接着性シート、その製造方法、および半導体装置
JP4775993B2 (ja) 半導体素子封止剤、半導体装置および半導体装置の実装方法
JP3214266B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JPH11130936A (ja) エポキシ樹脂組成物及び半導体装置
JP4370666B2 (ja) 半導体装置
JP3649554B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2000239355A (ja) エポキシ樹脂組成物及び半導体装置
WO2004015002A2 (en) Thermoconductive filler, thermocoductive silicone elastomer composition, and semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee