JP2011192846A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011192846A
JP2011192846A JP2010058449A JP2010058449A JP2011192846A JP 2011192846 A JP2011192846 A JP 2011192846A JP 2010058449 A JP2010058449 A JP 2010058449A JP 2010058449 A JP2010058449 A JP 2010058449A JP 2011192846 A JP2011192846 A JP 2011192846A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
plug metal
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010058449A
Other languages
English (en)
Other versions
JP5638818B2 (ja
JP2011192846A5 (ja
Inventor
Tomomitsu Risaki
智光 理崎
Akishige Nakanishi
章滋 中西
Koichi Shimazaki
洸一 島崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2010058449A priority Critical patent/JP5638818B2/ja
Priority to US12/932,560 priority patent/US9299629B2/en
Priority to TW100108306A priority patent/TWI527104B/zh
Priority to KR1020110022493A priority patent/KR101765928B1/ko
Priority to CN201110071731.1A priority patent/CN102194773B/zh
Publication of JP2011192846A publication Critical patent/JP2011192846A/ja
Publication of JP2011192846A5 publication Critical patent/JP2011192846A5/ja
Application granted granted Critical
Publication of JP5638818B2 publication Critical patent/JP5638818B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4896—Mechanical treatment, e.g. cutting, bending
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 ダイシングに伴う膜剥れの防止および異常放電防止に好適な半導体装置を提供する。
【解決手段】 半導体装置はスクライブ領域００３とＩＣ領域００４からなり、スクライブ領域００３の層間絶縁膜００２には少なくとも一つの分離溝００７が設けられ、分離溝００７の両側の側壁にはプラグ金属膜からなるサイドウォール０１１が形成され、少なくともサイドウォールを覆うパッシベーション膜を設ける構成とした半導体装置とする。
【選択図】 図１

Description

本発明は、ダイシングに伴う膜剥れの防止および異常放電防止に好適な半導体装置に関する。
半導体チップを作成するに当たり、半導体ウエハを分割して半導体チップとするダイシング技術は欠かせない。しかし、このダイシングの衝撃や、ダイシング後の半導体チップの取り扱いで膜剥れを起こす場合がある。図３は従来の半導体装置の膜剥れ問題を示す断面図である。図３（ａ）はダイシング前、図３（ｂ）はダイシング後の断面形状を示すものである。半導体基板００１の上に層間絶縁膜００２が堆積している構成で複数のＩＣ領域００４の間のスクライブ領域００３をダイシングすると、ダイシングにて切断除去された領域００６に接する半導体チップの端面からダメージが入り、図３（ｂ）に示すように積層された層間絶縁膜００２が半導体基板００１から剥れ、ＩＣ領域００４にも膜剥れ部分００５が発生しまう場合がある。
このようなダイシング起因の膜剥れを防ぐ方法として半導体基板上に堆積された膜を物理的に分離するという方法がある。（例えば、特許文献１参照）。図４はこの方法を用いて膜剥れに対処した半導体装置の断面図である。図４（ａ）はダイシング前、図４（ｂ）はダイシング後の断面形状を示す。スクライブ領域００３とＩＣ領域００４の境界付近の層間絶縁膜００２に分離溝００７を設け、それぞれの領域間の層間絶縁膜を物理的に分離する。図４（ｂ）に示すようにダイシングを行なうと、そのダメージによって切断除去された領域００６に接する半導体チップの端面付近の層間絶縁膜は小片００８となって半導体基板００１から剥離飛散するが、層間絶縁膜が無い部分ではダメージは伝播されずにＩＣ領域００４上の層間絶縁膜００２に剥離は発生しない。
特開平１−３０９３５１号公報
しかしながら、金属プラグを有する半導体装置に上記従来技術を適用すると以下のような課題があることが出願人の調査によってわかった。図５は従来技術とプラグ技術を併用した場合に生じる不具合を示す断面図である。図５（ａ）は、半導体基板００１上の層間絶縁膜００２に分離溝００７を設け、プラグ金属膜０１０を層間絶縁膜００２および露出した半導体基板００１上にプラグ金属膜０１０を堆積した後の断面図である。開口の小さいコンタクトホールの中はプラグ金属膜０１０で完全充填されているが、開口の大きい分離溝００７は金属膜で満たされることなく分離溝の底部および側壁に沿ってプラグ金属膜０１０が堆積される。図５（ｂ）は、堆積したプラグ金属膜０１０をエッチバックした後の断面図を示し、分離溝００７の側壁にはプラグ金属膜のサイドウォール０１１が形成されている。図５（ｃ）は、コンタクトホール００９内のプラグ金属膜と接続する金属配線０１２を形成した後、半導体ウエハ上にパッシベーション膜０１３を堆積した時の断面図である。ＩＣ領域００４にパッドエッチング用レジスト０１４を被覆してパッド開口エッチングした時の断面図を図５（ｄ）に示す。パッシベーション膜がエッチングによって除去されて下地が露出するとプラグ金属膜のサイドウォール００１上に異常放電０１５が発生し、ウエハ表面が焦げてしまうという不具合が生じる場合があることが分かった。更なる対処が必要とされる課題であると認識された。
本発明は、上記課題に鑑み成されたものである。
上記課題を解決するために本発明は以下のような手段を用いる。
まず、半導体基板上に第１の絶縁膜を形成した半導体装置であって、半導体装置はスクライブ領域とＩＣ領域からなり、スクライブ領域の第１の絶縁膜は少なくとも一つの分離溝を有し、分離溝の側壁に形成したプラグ金属膜からなるサイドウォールと、少なくともサイドウォールを覆う第２の絶縁膜とを有することを特徴とする半導体装置とした。
そして、第２の絶縁膜は、パッシベーション膜であることを有することを特徴とする半導体装置とした。
また、プラグ金属膜からなるサイドウォールは、分離溝内の対向するサイドウォールの底部が互いに接触していることを特徴とする半導体装置とした。
また、半導体基板上に第１の絶縁膜を形成した半導体装置の製造方法であって、第１の絶縁膜にコンタクトホールを形成すると同時に分離溝を形成する工程と、第１の絶縁膜および露出した半導体基板上にプラグ金属膜を堆積し、少なくともコンタクトホールの中にプラグ金属膜を完全充填する工程と、プラグ金属膜をエッチバックして分離溝の側壁にサイドウォールを形成する工程と、サイドウォール上に第２の絶縁膜を堆積する工程と、少なくとも分離溝の上方にある第２の絶縁膜を覆うようにエッチング用レジスト膜をパターニングする工程と、エッチング用レジスト膜をマスクとして下地の第２の絶縁膜をドライエッチングする工程とからなることを特徴とする半導体装置の製造方法とした。
また、第２の絶縁膜は、パッシベーション膜であることを有することを特徴とする半導体装置の製造方法とした。
そして、パッドエッチング用レジストが感光性ポリイミドであることを特徴とする半導体装置の製造方法とした。
上記手段を用いることにより、ダイシング後の層間絶縁膜剥れ対策用の分離溝を設けた半導体ウエハにおいて、ドライエッチング時にプラグ金属膜のサイドウォールに異常放電を起こすことのない半導体装置を製造することが可能となる。
本発明の第１の実施形態を示す半導体装置の断面図である。 本発明の半導体装置の製造方法を示す断面図であり、エッチング終了時を示す。 従来の半導体装置の膜剥れ問題を示す断面図である。 （ａ）ダイシング前の図 （ｂ）ダイシング後の図 膜剥れ問題を解決するための半導体装置の断面図である。 （ａ）ダイシング前の図 （ｂ）ダイシング後の図 図４の従来技術とプラグ技術を併用した場合に生じる問題を示す断面図である。 （ａ）プラグ金属膜堆積後の図 （ｂ）プラグ金属膜エッチバック後の図 （ｃ）パッシベーション膜堆積後の図 （ｄ）パッド開口するためのパッシベーション膜ドライエッチング中の図 本発明の第２の実施形態を示す半導体装置の断面図である。
図１は、本発明の第１の実施形態を示す半導体装置の断面図である。本発明の半導体装置はスクライブ領域００３とＩＣ領域００４とからなり、両領域は同一の半導体基板００１上に層間絶縁膜００２を有し、ＩＣ領域００４においては層間絶縁膜００２にコンタクトホール００９が開口され、その中にプラグ金属膜が完全に充填され、層間絶縁膜０１２上にはプラグ金属膜に接続して金属配線０１２が形成されている。そして、パッド開口部（図示していない）を除き金属配線０１２および層間絶縁膜００２を覆うようにパッシベーション膜０１３を設けている。
一方、スクライブ領域００３においては半導体基板００１上の層間絶縁膜００２に分離溝００７が形成され、分離溝００７の側壁にはプラグ金属膜のサイドウォール０１１が形成されている。プラグ金属膜のサイドウォール０１１を完全に覆うようにパッシベーション膜０１３が被覆されている。ダイシング後においては、図中のスクライブ領域００３の左端は半導体チップの端面であって、その左側はダイシングによって切断除去された領域（図４の符号００６を参照）となっている。このような構成とすることにより、ダイシング時のダメージによって半導体チップの端面から内部のＩＣ領域に向かって膜剥れが発生することも無く、パッド開口のためのエッチングにおいて異常放電することも防止できる。
また、図４（ｂ）で小片００８が飛散することを説明したが、本発明では図１内の左端の層間絶縁膜の小片００８がプラグ金属膜のサイドウォール０１１やパッシベーション膜０１３に接しているため、小片となって飛散する懸念も無い。
上記実施例では、分離溝の開口幅をプラグ金属膜の膜厚に対し２倍以上の大きさで図示したが、図６に示す第２の実施形態のように、分離溝の開口幅をプラグ金属膜の膜厚の２倍以下とすることで、分離溝内にプラグ金属膜が十分に充填されることになり、分離溝内の両側の側壁に形成され、対向するサイドウォールの分離溝底部での膜厚が分離溝開口幅の半分（２分の１）以上となる。その結果、対向するサイドウォールの底部が接触することになり小片をより強固に保持することが可能な半導体装置となる。
次に、本発明の半導体装置の製造方法について図５および図２を用いて説明する。
まず、図５（ａ）に示すように、半導体基板００１上の層間絶縁膜００２にコンタクトホール００９を形成すると同時に分離溝００７を設け、層間絶縁膜００２および露出した半導体基板００１上にプラグ金属膜０１０を堆積する。このとき、開口の小さいコンタクトホールの中はプラグ金属膜０１０で完全充填されているが、開口の大きい分離溝００７は金属膜で満たされることなく分離溝の底部および側壁に沿ってプラグ金属膜０１０が堆積される。
次いで、図５（ｂ）に示すように、堆積したプラグ金属膜０１０をエッチバックすると、分離溝００７の両側の側壁にはプラグ金属膜のサイドウォール０１１、そして、上部までプラグ金属膜が充填されたコンタクトホールが形成される。
そして、図５（ｃ）に示すように、コンタクトホール００９内のプラグ金属膜と接続する金属配線０１２を形成した後、半導体ウエハ上にパッシベーション膜を堆積する。そして、パッド開口のためのレジスト０１４を図２に示すようにパターニングする。即ち、ＩＣ領域においてはパッド開口部（図示していない）を除くパッシベーション膜０１３を覆うようにレジスト膜０１４設け、スクライブ領域００３においては、少なくとも分離溝００７の上方にあるパッシベーション膜０１３を覆うようにパッドエッチング用レジスト膜０１４をパターニングする。パッドエッチング用レジスト膜０１４をマスクとして下地のパッシベーション膜０１３をエッチングすると、ＩＣ領域ではパッド開口され、スクライブ領域００３では層間絶縁膜の小片００８と分離溝００７を覆うパッシベーション膜が残り、ダイシングで切断除去される領域（図示していない）のパッシベーション膜０１３は除去するようにエッチングする。
以上のような製造方法を用いることにより、パッド開口エッチング中にプラグ金属膜のサイドウォール０１１がエッチングプラズマ内に曝されることなく、異常放電を防ぐことができる。
上記実施例では、パッシベーション膜のパターニングとしてレジストを用いた例を示したが、レジストに代えて感光性ポリイミドとし、感光性ポリイミドを所定の形状にパターニング後、それをマスクとして下地のパッシベーション膜をエッチングするという製造方法としても構わない。
また、上記例では金属配線が１層の場合について説明をしたが、多層配線にも適用できるものである。
以上のように、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変形して実施可能である。
００１ 半導体基板
００２ 層間絶縁膜
００３ スクライブ領域
００４ ＩＣ領域
００５ 膜剥れ部分
００６ ダイシングにて切断除去された領域
００７ 分離溝
００８ 層間絶縁膜の小片
００９ 半導体チップ内のコンタクトホール
０１０ プラグ用金属膜
０１１ プラグ金属膜のサイドウォール
０１２ 金属配線
０１３ パッシベーション膜
０１４ パッドエッチング用レジスト
０１５ 異常放電

Claims (6)

  1. スクライブ領域とＩＣ領域とからなる半導体装置であって、
    半導体基板と、
    前記スクライブ領域と前記ＩＣ領域とに亘って前記半導体基板上に配置された第１の絶縁膜と、
    前記スクライブ領域の前記第１の絶縁膜に設けられた分離溝と、
    前記分離溝の側壁に形成されたプラグ金属膜からなるサイドウォールと、
    前記サイドウォールを覆う第２の絶縁膜と、
    を有する半導体装置。
  2. 前記第２の絶縁膜は、パッシベーション膜であることを有することを特徴とする請求項１記載の半導体装置。
  3. 前記プラグ金属膜からなるサイドウォールは、前記分離溝内の対向する前記サイドウォールの底部が互いに接触していることを特徴とする請求項１または請求項２記載の半導体装置。
  4. 半導体基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜にコンタクトホールを形成すると同時に分離溝を形成する工程と、
    前記第１の絶縁膜および露出した半導体基板上にプラグ金属膜を堆積し、少なくとも前記コンタクトホールの中にプラグ金属膜を完全充填する工程と、
    前記プラグ金属膜をエッチバックして前記分離溝の側壁にサイドウォールを形成する工程と、
    前記サイドウォール上に第２の絶縁膜を堆積する工程と、
    少なくとも前記分離溝の上方にある前記第２の絶縁膜を覆うようにエッチング用レジスト膜をパターニングする工程と、
    前記エッチング用レジスト膜をマスクとして下地の第２の絶縁膜をドライエッチングする工程と、
    からなることを特徴とする半導体装置の製造方法。
  5. 前記第２の絶縁膜は、パッシベーション膜であることを有することを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記パッドエッチング用レジストが感光性ポリイミドであることを特徴とする請求項４または請求項５記載の半導体装置の製造方法。
JP2010058449A 2010-03-15 2010-03-15 半導体装置およびその製造方法 Active JP5638818B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010058449A JP5638818B2 (ja) 2010-03-15 2010-03-15 半導体装置およびその製造方法
US12/932,560 US9299629B2 (en) 2010-03-15 2011-02-28 Semiconductor device and manufacturing method therefor
TW100108306A TWI527104B (zh) 2010-03-15 2011-03-11 半導體裝置及其製造方法
KR1020110022493A KR101765928B1 (ko) 2010-03-15 2011-03-14 반도체 소자 및 그 제조 방법
CN201110071731.1A CN102194773B (zh) 2010-03-15 2011-03-15 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010058449A JP5638818B2 (ja) 2010-03-15 2010-03-15 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2011192846A true JP2011192846A (ja) 2011-09-29
JP2011192846A5 JP2011192846A5 (ja) 2013-02-28
JP5638818B2 JP5638818B2 (ja) 2014-12-10

Family

ID=44559162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010058449A Active JP5638818B2 (ja) 2010-03-15 2010-03-15 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US9299629B2 (ja)
JP (1) JP5638818B2 (ja)
KR (1) KR101765928B1 (ja)
CN (1) CN102194773B (ja)
TW (1) TWI527104B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028056A (ja) * 2015-07-21 2017-02-02 トヨタ自動車株式会社 半導体装置の製造方法
KR20190012307A (ko) * 2017-07-26 2019-02-11 삼성전자주식회사 반도체 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7240149B2 (ja) * 2018-08-29 2023-03-15 キオクシア株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315076A (ja) * 1992-05-14 1993-11-26 Toshiba Corp 端面発光型ｅｌ素子のピクセル形成方法
JPH0621218A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置とその製造方法
JPH06244239A (ja) * 1993-02-19 1994-09-02 Nippondenso Co Ltd 半導体装置
JP2006148007A (ja) * 2004-11-24 2006-06-08 Sharp Corp 半導体装置の製造方法とその製造方法によって製造された半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136354A (en) * 1989-04-13 1992-08-04 Seiko Epson Corporation Semiconductor device wafer with interlayer insulating film covering the scribe lines
JPH0750700B2 (ja) * 1989-06-27 1995-05-31 三菱電機株式会社 半導体チップの製造方法
JP2894165B2 (ja) * 1993-07-24 1999-05-24 ヤマハ株式会社 半導体装置
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
US7566634B2 (en) * 2004-09-24 2009-07-28 Interuniversitair Microelektronica Centrum (Imec) Method for chip singulation
US7615469B2 (en) * 2007-05-25 2009-11-10 Semiconductor Components Industries, L.L.C. Edge seal for a semiconductor device and method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315076A (ja) * 1992-05-14 1993-11-26 Toshiba Corp 端面発光型ｅｌ素子のピクセル形成方法
JPH0621218A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置とその製造方法
JPH06244239A (ja) * 1993-02-19 1994-09-02 Nippondenso Co Ltd 半導体装置
JP2006148007A (ja) * 2004-11-24 2006-06-08 Sharp Corp 半導体装置の製造方法とその製造方法によって製造された半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028056A (ja) * 2015-07-21 2017-02-02 トヨタ自動車株式会社 半導体装置の製造方法
KR20190012307A (ko) * 2017-07-26 2019-02-11 삼성전자주식회사 반도체 장치
JP2019029654A (ja) * 2017-07-26 2019-02-21 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置
JP7017992B2 (ja) 2017-07-26 2022-02-09 三星電子株式会社 半導体装置
KR102428328B1 (ko) * 2017-07-26 2022-08-03 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
JP5638818B2 (ja) 2014-12-10
CN102194773B (zh) 2015-08-19
TWI527104B (zh) 2016-03-21
US9299629B2 (en) 2016-03-29
KR101765928B1 (ko) 2017-08-07
US20110221043A1 (en) 2011-09-15
KR20110103881A (ko) 2011-09-21
TW201203338A (en) 2012-01-16
CN102194773A (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
JP2008270488A (ja) 半導体装置及びその製造方法
JP2007150257A (ja) 半導体素子のストレージノードコンタクトプラグの形成方法
JP2011134824A (ja) 半導体ウエハ、半導体ウエハの製造方法、および半導体装置
JP5638818B2 (ja) 半導体装置およびその製造方法
KR20090044262A (ko) 반도체 소자와 그의 제조방법
US10685883B1 (en) Method of wafer dicing and die
US20110114950A1 (en) Integrated Circuit Wafer and Integrated Circuit Die
US10424548B2 (en) Method of manufacturing semiconductor device
TWI689980B (zh) 切割晶圓的方法及晶粒
JP6582616B2 (ja) 半導体チップの製造方法
TW201338039A (zh) 半導體裝置之圖案化結構及其製作方法
TWI471955B (zh) 半導體封裝件及其製法
CN108632732B (zh) 麦克风及其制造方法
TWI694492B (zh) 半導體元件之精細互連的製備方法
WO2011052104A1 (ja) 半導体装置及びその製造方法
JP2019121776A (ja) バンプ構造を有する半導体装置の製造方法
CN111785686B (zh) 切割晶圆的方法及晶粒
KR101099515B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP2008218553A (ja) 半導体装置及びその製造方法
JP2004303784A (ja) 半導体装置の製造方法
KR100729072B1 (ko) 트렌치형 소자 분리막 형성 방법
JP2005223172A (ja) 半導体装置及びその製造方法
TWI550704B (zh) 半導體製程及其晶片結構與晶片組合結構
KR100562327B1 (ko) 반도체 소자의 트랜치 소자 분리막 형성 방법
JP2009146923A (ja) 化合物半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140828

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141023

R150 Certificate of patent or registration of utility model

Ref document number: 5638818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250