JP2019121776A - バンプ構造を有する半導体装置の製造方法 - Google Patents

バンプ構造を有する半導体装置の製造方法 Download PDF

Info

Publication number
JP2019121776A
JP2019121776A JP2018089699A JP2018089699A JP2019121776A JP 2019121776 A JP2019121776 A JP 2019121776A JP 2018089699 A JP2018089699 A JP 2018089699A JP 2018089699 A JP2018089699 A JP 2018089699A JP 2019121776 A JP2019121776 A JP 2019121776A
Authority
JP
Japan
Prior art keywords
metal layer
bump
semiconductor device
layer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018089699A
Other languages
English (en)
Inventor
李俊徳
Jun De Li
劉明昇
ming sheng Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of JP2019121776A publication Critical patent/JP2019121776A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

【課題】バンプ構造を有する半導体装置の製造方法を提供する。【解決手段】本発明のバンプ構造を有する半導体装置の製造方法では、前記バンプ構造を有する半導体装置が形成された後に前記バンプ構造を有する半導体装置の前記バンプまたは前記バンプ下地用金属層に対して追加のエッチングを行う。これにより、前記バンプ構造を有する半導体装置の性能及び外観を規格に適合させる。【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、更に詳しくは、バンプ構造を有する半導体装置の製造方法に関する。
バンプ構造の製造はフリップチップ技術において鍵となっているプロセスであり、チップと基板との間を電気的に接続するために使用されている。一般的なバンプ構造は、フォトレジスト層のパターン化、電気めっき、及びエッチングのプロセスを経てチップに形成され、チップが反対に設置される方式により基板と接続される。フリップチップ技術により製造された半導体装置は、素子が高密度になり、放熱能力が高く、低コストである、等の長所を有し、集積回路のサイズが大幅に縮小されている。このため、フリップチップ技術は現在、集積回路にとって重要なパッケージプロセスの１つとなっている。
しかしながら、従来のバンプ構造のプロセスは歩留まりが低く、このバンプ構造のプロセスの歩留まりを如何に高めるかがフリップチップ技術の発展にとって鍵となっている。
そこで、本発明者は上記の欠点の改善は可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明を提案するに到った。
かかる従来の実情に鑑み、本発明は、バンプ構造を有する半導体装置の製造方法の歩留まりを高めることを目的とする。すなわち、バンプまたはバンプ下地用金属層に対して追加のエッチングを行い、正常にエッチングが行われる中で不完全なエッチングにより残留した金属成分を取り除くことで歩留まりを高め、半導体装置の外観及び性能が規格に適合するようにする。
上述した課題を解決し、目的を達成するために、本発明に係るバンプ構造を有する半導体装置の製造方法は、
導電パッド及び保護層を有し、前記保護層の開口部には前記導電パッドが露出する基板を提供する工程と、
前記保護層及び前記開口部から露出する前記導電パッドを覆うようにバンプ下地用金属層が基板に形成される工程と、
孔部からバンプ下地用金属層が露出するように、パターン化されたフォトレジスト層が前記バンプ下地用金属層上に形成される工程と、
前記バンプ下地用金属層に電気的に接続されるように、前記パターン化されたフォトレジスト層の前記孔部中にバンプが形成される工程と、
前記パターン化されたフォトレジスト層が剥離され、前記バンプの側壁及び前記バンプに覆われていない前記バンプ下地用金属層が露出される工程と、
前記バンプを前記バンプ下地用金属層に対するエッチングが行われる際のマスクとし、前記保護層が露出される工程と、
前記バンプまたは前記バンプ下地用金属層に対して追加のエッチングが行われ、前記バンプのサイズの調整が行われ、残留する金属や前記バンプの汚れが取り除かれる工程と、を含む。
本発明は前記バンプまたは前記バンプ下地用金属層に対して追加のエッチングを行う。これにより、前記バンプ構造を有する半導体装置のサイズが規格に適合せず、また金属が残留して表面が汚れる、といった問題を有効に解決し前記バンプ構造を有する半導体装置の性能及び外観を規格に適合させ、且つ前記バンプ構造を有する半導体装置の製造上の歩留まりを高める。
本発明の一実施形態に係るバンプ構造を有する半導体装置の製造方法を示すフローチャートである。 本発明の一実施形態に係る前記バンプ構造の半導体装置の製造過程を示す断面図である。 同上の断面図である。 同上の断面図である。 同上の断面図である。 同上の断面図である。 同上の断面図である。 同上の断面図である。 同上の断面図である。 同上の断面図である。 同上の断面図である。
本発明における好適な実施の形態について、添付図面を参照して説明する。尚、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。
以下に、図１〜１１を参照しながら、本発明をさらに詳しく説明する。まず、図１は本発明の一実施形態に係るバンプ構造を有する半導体装置の製造方法１０を示すフローチャートである。
この製造方法は、「基板を提供する工程」１１と、「バンプ下地用金属層を形成する工程」１２と、「パターン化されたフォトレジスト層を形成する工程」１３と、「バンプを形成する工程」１４と、「パターン化されたフォトレジスト層を剥離する工程」１５と、「バンプ下地用金属層に対してエッチングを行う工程」１６と、「バンプ或いはバンプ下地用金属層に対して追加のエッチングを行う工程」１７と、を含む。
図１及び図２を参照する。ここでは、工程１１において基板１００が提供される。前記基板１００は本体１１０と、導電パッド１２０と、保護層１３０とを有する。
前記導電パッド１２０は前記本体１１０の表面１１１に位置し、前記本体１１０内部の素子（図示せず）が他の電子装置や導線に電気的に接続される。前記保護層１３０により前記本体１１０の前記表面１１１及び部分的な前記導電パッド１２０が覆われる。
前記保護層１３０は絶縁材料であり、前記本体１１０の前記表面１１１を絶縁して保護するために用いられる。
前記保護層１３０は開口部１３１を有し、前記開口部１３１からは前記導電パッド１２０が露出する。
本実施形態では、前記本体１１０の材料はシリコン、ヒ化ガリウム、或いは他の半導体材料の中から選択される。前記基板１００は複数の導電パッド１２０を有し、これら前記導電パッド１２０の材料はアルミニウムや銅等の金属材料の中から選択される。
前記保護層１３０は複数の開口部１３１を有し、且つ各前記開口部１３１からは各前記導電パッド１２０が露出する。
次に、図１及び図３を参照する。ここでは、工程１２において前記基板１００にバンプ下地用金属層２００が形成される。
前記バンプ下地用金属層２００により前記保護層１３０及び前記開口部１３１から露出する前記導電パッド１２０が覆われる。
本実施形態では、前記バンプ下地用金属層２００は第一金属層２１０及び第二金属層２２０を有する。
前記２層の金属層は、蒸着またはスパッタリングにより、前記基板１００にそれぞれ形成される。その形成順序は、先ず前記第一金属層２１０が前記基板１００に形成された後、前記第二金属層２２０が前記第一金属層２１０に形成され、前記第一金属層２１０が前記基板１００と前記第二金属層２２０との間に位置する。
また、前記第一金属層２１０が前記保護層１３０及び前記導電パッド１２０に接触し、前記第二金属層２２０が前記第一金属層２１０に接触する。前記第一金属層２１０は、粘着層（Adhesion layer）またはバリア層（Barrier layer）として前記導電パッド１２０と他の金属との間の接続面となるか、或いは第二金属層２２０の金属イオンマイグレーション（Migration）を回避させる。前記第二金属層２２０はシード層（Seed layer）であり、後続のバンプを形成するパターンを定義するために用いられる。
本実施形態では、前記第一金属層２１０の材料はチタンタングステン合金であり、前記第二金属層２２０の材料は金であるが、本発明はこれらに限定されない。
次に、図１及び図４を参照する。ここでは、工程１３において前記バンプ下地用金属層２００にパターン化されたフォトレジスト層３００が形成される。前記パターン化されたフォトレジスト層３００の孔部３１０からは前記バンプ下地用金属層２００が露出する。
前記パターン化されたフォトレジスト層３００が形成される工程は、前記バンプ下地用金属層２００にフォトレジスト層が塗布される工程と、マスクにより遮蔽される前記フォトレジスト層に対する露光が行われ、前記フォトレジスト層の形状が定義される工程と、露光された前記フォトレジスト層に対する現像が行われ、前記パターン化されたフォトレジスト層３００が形成される工程と、を含む。
前記パターン化されたフォトレジスト層３００の材料は、ポジ型フォトレジスト（Positive photoresist）、またはネガ型フォトレジスト（Negative photoresist）の中から選択され、どちらも前記パターン化されたフォトレジスト層３００を形成させるために用いられる。
次に、図１及び図５を参照する。ここでは、工程１４において前記パターン化されたフォトレジスト層３００の前記孔部３１０中にバンプ４００が形成される。前記バンプ４００は前記バンプ下地用金属層２００の前記第二金属層２２０に形成されると共に、前記バンプ下地用金属層２００に電気的に接続される。前記バンプ４００は、蒸着、電気めっき、或いは印刷プロセスにより、前記パターン化されたフォトレジスト層３００の前記孔部３１０中に形成される。
本実施形態では、電気めっきプロセスにより、前記第二金属層２２０と同じ金を材料に用いた前記バンプ４００が、前記パターン化されたフォトレジスト層３００の前記孔部３１０中に形成される。
次に、図１及び図６を参照する。ここでは、工程１５において前記パターン化されたフォトレジスト層３００が剥離され、前記バンプ４００の側壁４１０、及び前記バンプ４００に覆われていない前記バンプ下地用金属層２００が露出する。
前記パターン化されたフォトレジスト層３００は、剥離液による浸漬及び洗浄方式により、前記基板１００から剥離される。
次に、図１、図７及び図８を参照する。ここでは、工程１６において前記バンプ４００をマスクとして、前記バンプ下地用金属層２００に対するエッチングが行われ、前記バンプ４００に覆われていない前記バンプ下地用金属層２００が除去されると共に前記保護層１３０が露出し、前記バンプ構造を有する半導体装置Ｄが形成される。
本実施形態では、前記バンプ下地用金属層２００が第一金属層２１０及び第二金属層２２０を有するため、図７及び図８に示すように、２つのエッチングプロセスにより、前記第一金属層２１０及び前記第二金属層２２０に対する前記エッチングがそれぞれ実行され、前記バンプ４００に覆われていない前記第一金属層２１０及び前記第二金属層２２０がそれぞれ除去される。２回のエッチングが完了した後、前記第一金属層２１０は第一広さＷ１Ｍ１を有し、前記第二金属層２２０は第一広さＷ１Ｍ２を有し、且つ前記第一金属層２１０の前記第一広さＷ１Ｍ１は前記第二金属層２２０の前記第一広さＷ１Ｍ２より狭く、前記第二金属層２２０の辺縁と前記保護層１３０との間に溝部Ｌが生成される（図８参照）。
図１を参照する。ここで、前記バンプ構造を有する半導体装置Ｄの外観及び性能は、必ずしも規格に適合せず、不良品となる場合があり、これを避けるため、工程１７においては前記バンプ４００または前記バンプ下地用金属層２００に対する追加のエッチングが行われる。
前記バンプ４００または前記バンプ下地用金属層２００に対する追加のエッチングが行われることにより、残留する金属成分や前記バンプ４００の汚れが取り除かれ、或いは前記バンプ４００のサイズの調整が行われ、良品となる。
本実施形態では、前記追加のエッチングは、前記バンプ構造を有する半導体装置Ｄの外観を観察した後に、前記バンプ４００または前記バンプ下地用金属層２００に対するエッチングを任意で実行する。好ましくは、工程１７の前には前記バンプ構造を有する半導体装置Ｄに対する検査を行う工程を更に含み、前記バンプ構造を有する半導体装置Ｄのバンプのサイズが規格に適合するか否か、金やチタンタングステン合金成分が残留していないかどうか、或いは表面が汚れていないかどうかの判定が下される。
検査の結果、バンプのサイズが適合していない、或いは表面が汚れていると判定されると、再度前記バンプ４００のサイズの調整が行われるか、または前記バンプ４００の表面に化合物が生成されていないかどうかの判定が行われる。
工程１７において前記バンプ４００に対する追加のエッチングが行われ、前記バンプ４００のサイズの調整が行われるか、汚れが取り除かれる。図９に示すように、エッチング液により前記バンプ４００に対するエッチングが行われると、前記バンプ４００の材料が前記第二金属層２２０の材料と同じであるため、エッチング液により前記第二金属層２２０に対するエッチングが実行可能となる。
また、工程１６の後には前記第二金属層２２０と前記保護層１３０との間に前記溝部Ｌが形成される。これにより、前記バンプ４００に対する追加のエッチングが行われるとエッチング液が前記溝部Ｌに停留し、前記第二金属層２２０のエッチング速度が前記バンプ４００のエッチング速度よりも速くなり、前記第二金属層２２０が追加のエッチングを経た後の第二広さＷ２Ｍ２が、前記バンプ４００の広さＷＢ及び前記第一金属層２１０の前記第一広さＷ１Ｍ１より狭くなる。
検査の結果、チタンタングステン合金成分が残留していると判定された場合、これは前記バンプ４００に覆われていない前記第一金属層２１０の除去が不完全であることを示す。
工程１７において前記第一金属層２１０に対する追加のエッチングが行われ、残留する前記第一金属層２１０が取り除かれる。
図８及び図１０に示すように、工程１６の後に前記第二金属層２２０と前記保護層１３０との間に前記溝部Ｌが形成される。これにより、追加のエッチングが行われるとエッチング液が前記溝部Ｌに停留し、前記バンプ４００の下の前記第一金属層２１０の側壁に対するエッチングが行われる。
前記第一金属層２１０は前記追加のエッチングを経た後に第二広さＷ２Ｍ１を有し、前記第二広さＷ２Ｍ１は追加のエッチング前の前記第一広さＷ１Ｍ１より狭い。
検査の結果、金成分が残留していると判定された場合、前記バンプ４００に覆われていない前記第二金属層２２０の除去が不完全であることを示す、即ち残留する前記第二金属層２２０の下方に位置される前記第一金属層２１０が除去されていないことを示す。
この場合、工程１７において、前記第二金属層２２０及び前記第一金属層２１０に対し、それぞれ追加のエッチングが行われ、残留する前記第二金属層２２０及び前記第一金属層２１０が取り除かれる。
図８及び図１１に示すように、前記第二金属層２２０に対するエッチングが行われると、同時に前記バンプ４００に対するエッチングも行われる。但し、エッチング液が前記溝部Ｌに停留し、前記第二金属層２２０のエッチング速度が前記バンプ４００のエッチング速度よりも速くなり、前記第二金属層２２０が追加のエッチングを経た後の第二広さＷ２Ｍ２が、前記バンプ４００の前記広さＷＢよりも狭くなる。
次いで、前記第一金属層２１０に対する追加のエッチングが行われると、同様にエッチング液が前記溝部Ｌに停留し、前記バンプ４００の下の前記第一金属層２１０の側壁に対するエッチングが行われ、前記第一金属層２１０が前記追加のエッチングを経た後に第二広さＷ２Ｍ１を有する。前記第一金属層２１０の前記第二広さＷ２Ｍ１は前記第二金属層２２０の追加のエッチングを経た後の前記第二広さＷ２Ｍ２より狭い。
上述したように、本発明は、前記バンプ４００または前記バンプ下地用金属層２００に対して追加のエッチングを行うことにより、前記バンプ構造を有する半導体装置Ｄのサイズが規格に適合しない、金属成分が残留する、表面が汚れるといった問題を有効に解決し、前記バンプ構造を有する半導体装置Ｄの性能及び外観が規格に適合し、前記バンプ構造を有する半導体装置Ｄの製造上の歩留まりを高める。
以上、本発明の実施形態について図面を用いて詳述したが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も、本発明の請求の範囲に含まれる。
１０ バンプ構造を有する半導体装置の製造方法
１１ 基板を提供する工程
１２ バンプ下地用金属層を形成する工程
１３ パターン化されたフォトレジスト層を形成する工程
１４ バンプを形成する工程
１５ パターン化されたフォトレジスト層を剥離する工程
１６ バンプ下地用金属層に対してエッチングを行う工程
１７ バンプ或いはバンプ下地用金属層に対して追加のエッチングを行う工程
１００ 基板
１１０ 本体
１２０ 導電パッド
１３０ 保護層
１３１ 開口部
２００ バンプ下地用金属層
２１０ 第一金属層
２２０ 第二金属層
３００ パターン化されたフォトレジスト層
３１０ 孔部
４００ バンプ
４１０ 側壁
Ｄ バンプ構造を有する半導体装置
Ｗ１Ｍ１ 第一金属層の第一広さ
Ｗ２Ｍ１ 第一金属層の第二広さ
Ｗ１Ｍ２ 第二金属層の第一広さ
Ｗ２Ｍ２ 第二金属層の第二広さ
ＷＢ バンプの広さ
Ｌ 溝部

Claims (9)

  1. 導電パッド及び保護層を有し、前記保護層の開口部には前記導電パッドが露出する基板を提供する工程と、
    前記保護層及び前記開口部から露出する前記導電パッドを覆うようにバンプ下地用金属層が前記基板上に形成される工程と、
    孔部からバンプ下地用金属層が露出するように、パターン化されたフォトレジスト層が前記バンプ下地用金属層に形成される工程と、
    前記バンプ下地用金属層に電気的に接続されるように前記パターン化されたフォトレジスト層の前記孔部中にバンプが形成される工程と、
    前記パターン化されたフォトレジスト層が剥離され、前記バンプの側壁及び前記バンプに覆われていない前記バンプ下地用金属層が露出される工程と、
    前記バンプを前記バンプ下地用金属層に対するエッチングが行われる際のマスクとし、前記保護層が露出される工程と、
    前記バンプまたは前記バンプ下地用金属層に対して追加のエッチングが行われ、前記バンプのサイズの調整が行われ、残留する金属や前記バンプの汚れが取り除かれる工程と、
    を含むことを特徴とするバンプ構造を有する半導体装置の製造方法。
  2. 前記バンプ下地用金属層は第一金属層及び第二金属層を有し、前記第一金属層は前記第二金属層と前記基板との間に位置されることを特徴とする請求項１に記載のバンプ構造を有する半導体装置の製造方法。
  3. 前記追加のエッチングが行われる工程は、前記バンプ下地用金属層の前記第一金属層、前記第二金属層、または前記第一金属層及び前記第二金属層に対して前記追加のエッチングが行われることを特徴とする請求項２に記載のバンプ構造を有する半導体装置の製造方法。
  4. 前記第一金属層の材料はチタンタングステン合金であることを特徴とする請求項３に記載のバンプ構造を有する半導体装置の製造方法。
  5. 前記第二金属層は前記追加のエッチングが行われる工程を経た後に広さを有し、前記広さは前記バンプの広さより狭いことを特徴とする請求項３に記載のバンプ構造を有する半導体装置の製造方法。
  6. 前記第二金属層の材料は前記バンプの材料と同じであることを特徴とする請求項５に記載のバンプ構造を有する半導体装置の製造方法。
  7. 前記第二金属層及び前記バンプの材料は金であることを特徴とする請求項６に記載のバンプ構造を有する半導体装置の製造方法。
  8. 前記第二金属層は前記追加のエッチングが行われる工程を経た後に第二金属層の第二広さを有し、
    前記第二金属層の第二広さは、前記第一金属層が前記エッチングが行われる工程を経た後の第一金属層の第一広さより狭く、
    且つ前記第二金属層の第二広さは、前記第一金属層が前記追加のエッチングが行われる工程を経た後の第一金属層の第二広さより広いことを特徴とする請求項３に記載のバンプ構造を有する半導体装置の製造方法。
  9. 前記追加のエッチングが行われる工程の前には前記バンプ及び前記バンプ下地用金属層の検査が行われる工程を更に含み、
    前記バンプのサイズが符合するか否か、前記バンプが汚れていないか、前記第一金属層または前記第二金属層が残留していないかどうかという問題の判定が行われ、
    前記バンプのサイズが符合していない、或いは前記バンプが汚れていると判定されると前記バンプに対して前記追加のエッチングが行われ、
    前記第一金属層が残留していると判定されると前記第一金属層に対して前記追加のエッチングが行われ、
    前記第二金属層が残留していると判定されると前記第一金属層及び前記第二金属層に対して前記追加のエッチングが行われることを特徴とする請求項８に記載のバンプ構造を有する半導体装置の製造方法。
JP2018089699A 2018-01-05 2018-05-08 バンプ構造を有する半導体装置の製造方法 Pending JP2019121776A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107100404A TW201930646A (zh) 2018-01-05 2018-01-05 具凸塊結構之半導體裝置及其製造方法
TW107100404 2018-01-05

Publications (1)

Publication Number Publication Date
JP2019121776A true JP2019121776A (ja) 2019-07-22

Family

ID=67140992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018089699A Pending JP2019121776A (ja) 2018-01-05 2018-05-08 バンプ構造を有する半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20190214357A1 (ja)
JP (1) JP2019121776A (ja)
CN (1) CN110010576A (ja)
SG (1) SG10201803483RA (ja)
TW (1) TW201930646A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047775A (ja) * 2018-09-19 2020-03-26 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767821B2 (ja) * 2003-01-22 2006-04-19 松下電器産業株式会社 半導体装置の設計方法
US6900142B2 (en) * 2003-07-30 2005-05-31 International Business Machines Corporation Inhibition of tin oxide formation in lead free interconnect formation
CN100421216C (zh) * 2003-12-18 2008-09-24 悠立半导体股份有限公司 蚀刻液及应用该蚀刻液选择性去除阻障层的导电凸块制造方法
DE102005035772A1 (de) * 2005-07-29 2007-02-01 Advanced Micro Devices, Inc., Sunnyvale Technik zum effizienten Strukturieren einer Höckerunterseitenmetallisierungsschicht unter Anwendung eines Trockenätzprozesses
TWI488244B (zh) * 2014-07-25 2015-06-11 Chipbond Technology Corp 具有凸塊結構的基板及其製造方法

Also Published As

Publication number Publication date
TW201930646A (zh) 2019-08-01
US20190214357A1 (en) 2019-07-11
CN110010576A (zh) 2019-07-12
SG10201803483RA (en) 2019-08-27

Similar Documents

Publication Publication Date Title
US20050070085A1 (en) Reliable metal bumps on top of I/O pads after removal of test probe marks
JP2006516824A (ja) ウエハ・スクライブ領域の金属低減
JP2010093284A (ja) 半導体装置の製造方法
US20140252571A1 (en) Wafer-level package mitigated undercut
JP4765947B2 (ja) 半導体装置およびその製造方法
TW201630133A (zh) 半導體封裝結構及其製造方法
US7402510B2 (en) Etchant and method for forming bumps
JP2019102522A (ja) 半導体装置及び半導体装置の製造方法
US6348398B1 (en) Method of forming pad openings and fuse openings
US6479376B1 (en) Process improvement for the creation of aluminum contact bumps
CN108257934B (zh) 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构
JP2019121776A (ja) バンプ構造を有する半導体装置の製造方法
US7026233B2 (en) Method for reducing defects in post passivation interconnect process
TWI713093B (zh) 具有鈍化層之半導體裝置及其製造方法
CN105575880B (zh) 一种半导体器件的制作方法
US20060073704A1 (en) Method of forming bump that may reduce possibility of losing contact pad material
US7572694B2 (en) Method of manufacturing a semiconductor device
JP2008218494A (ja) 半導体装置およびその製造方法
US20020062549A1 (en) Optimized metal fuse process
KR20080101446A (ko) 반도체 소자 및 ｂｏａｃ/ｃｏａ 제조 방법
US20040259345A1 (en) Formation method of conductive bump
JP5061653B2 (ja) 半導体装置及びその製造方法
TWI823495B (zh) 圖案化金屬層的檢測方法及其半導體結構
TW200910477A (en) Solder pad re-distribution process and integrated circuit chip applying the same
KR100220796B1 (ko) 반도체 기판의 범프 에어리어 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190618