JP2011119780A

JP2011119780A - 半導体装置

Info

Publication number: JP2011119780A
Application number: JP2011067392A
Authority: JP
Inventors: Yasuhiko Inagaki; ▲靖▼彦稲垣
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2011-03-25
Filing date: 2011-03-25
Publication date: 2011-06-16

Abstract

【課題】抵抗素子を有する半導体装置に関し、印加電圧により抵抗値にバラツ
キが生じない半導体装置を提供することを目的とする。
【解決手段】半導体基板（２）上にバイポーラ素子とともに抵抗素子を形成さ
れる半導体装置（１００）において、抵抗素子は、半導体基板（２）上に形成さ
れ、半導体基板（２）を絶縁する絶縁層（１０１）と、絶縁層（１０１）上に形
成され、抵抗を形成する抵抗層（１０２）とを設ける。
【選択図】図１

Description

本発明は、半導体装置に係り、特に、抵抗素子を有する半導体装置に関する。

バイポーラ集積回路などの半導体装置の抵抗としては、エピタキシャル層に形成された拡散層が用いられている。

図３は従来の半導体装置の一例の構成図を示す。図３（Ａ）は断面図、図３（Ｂ）は平面図を示す。

従来の半導体装置１は、Ｐ型の半導体基板２上にＰ＋形のアイソレーション層３で分離されたｎ型のエピタキシャル層４が形成され、エピタキシャル層４上に不純物注入法により各種拡散層が形成され、各種素子を形成されている。

抵抗素子は、図３に示すようにｎ形エピタキシャル層４上にＰ形のベース拡散層５を形成し、このベース拡散層５の抵抗を利用して構成される。このとき、エピタキシャル層４とベース拡散層５とでＰＮ接合が形成される。

このエピタキシャル層４とベース拡散層５とのＰＮ接合は、ベース拡散層５の電位がエピタキシャル層４の電位より高い電位になると、順方向の接合となり、漏れ電流が発生する。よって、この種の抵抗素子では、エピタキシャル層４の電位がベース拡散層５の電位より高い電位になるようにエピタキシャル層４にバイアス電圧Ｖbiasを印加している。バイアス電圧Ｖbiasは、Ｎ＋形の拡散層６を介してエピタキシャル層４に印加される。

なお、半導体基板２上にはＳｉＯ2 からなる絶縁層７、Ａｌからなる電極８、ＳｉＮ2 からなる保護層９が形成される。

しかるに、従来の半導体装置の抵抗は、エピタキシャル層４にバイアス電圧Ｖbiasを印加し、エピタキシャル層４とベース拡散層５との間に逆方向電圧を印加していた。このため、エピタキシャル層４とベース拡散層５との間に空乏層が生じ、この空乏層の影響によりベース拡散層５に電圧依存性が生じる。

この電圧依存性は特に反転アンプの帰還抵抗として用いた場合に問題となる。

図４は従来の半導体装置の一例の抵抗素子を用いた回路の構成図を示す。図４（Ａ）はブロック図、図４（Ｂ）は抵抗素子の断面図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。

反転アンプ１０は、オペアンプ１１及び入力抵抗Ｒg 、帰還抵抗Ｒf から構成される。入力信号は、入力端子Ｔinに供給され、入力抵抗Ｒg を介してオペアンプ１１の反転入力端子に供給される。

オペアンプ１１の非反転入力端子には、定電圧が印加される。また、オペアンプ１１の出力端子と反転入力端子とは帰還抵抗Ｒf を介して接続される。

上記構成の反転アンプ１０の入力抵抗Ｒg 及び帰還抵抗Ｒf として上記図３に示すような構成の拡散抵抗を用いる場合、図４（Ｂ）に示すように抵抗素子Ｒg、Ｒf
の拡散層６に電源電圧Ｖccを印加する。これにより、入力抵抗Ｒg 及び帰還抵抗Ｒf の抵抗の電圧による変動の影響が小さくできる。

次に、入力抵抗Ｒg 及び帰還抵抗Ｒf の抵抗の電圧依存性について説明する。

このとき、図３、図４（Ｂ）に示す抵抗素子の電圧依存性は、拡散層６に印加された電圧に対する依存性となる。電圧依存性は、ベース拡散層５に生じる空乏層によって発生する。空乏層は、拡散層６に印加された電圧に対してベース拡散層５に印加される電圧が逆バイアス方向に大きくなる程、大きくなる。空乏層が大きくなると、抵抗が大きくなる。

このとき、反転アンプ１０では、入力抵抗Ｒg と帰還抵抗Ｒf とでは印加電圧が反転する。このため、入力抵抗Ｒg と帰還抵抗Ｒf に印加される電圧の極性は反転する。したがって、入力抵抗Ｒg が電圧依存性によって、大きくなると帰還抵抗Ｒf は小さくなる。

このため、入力抵抗Ｒg と帰還抵抗Ｒf との比が入力信号に応じて大きく変動するため、増幅率が変動してしまう。このため、反転アンプ１０により増幅される信号が歪むなどの問題点があった。

本発明は上記の点に鑑みてなされたもので、印加電圧により抵抗値にバラツキが生じない半導体装置を提供することを目的とする。

本発明の請求項１は、オペアンプ（１１）と、前記オペアンプ（１１）の反転入力端子に接続される入力抵抗（Ｒｇ）と、前記オペアンプ（１１）の出力端子と前記反転入力端子との間に接続される帰還抵抗（Ｒｆ）と、から構成される反転アンプ（１０）を有する半導体装置（１００）であって、アイソレーションにより分離された半導体基板上（２）に形成され、前記半導体基板（２）を絶縁する絶縁層（１０１）と、前記絶縁層（１０１）上に形成され、前記入力抵抗（Ｒｇ）と、前記帰還抵抗（Ｒｆ）とを形成する抵抗層（１０２）とを有することを特徴とする。

請求項２は、半導体基板（２）に形成されたエピタキシャル層（４）を有してなる。

請求項３は、半導体基板（２）上に形成されたバイポーラ素子を含んでなる。

請求項４は、抵抗層（１０２）上に絶縁層（１０３）を介して形成され、抵抗層（１０２）の一方の電極に接続され、抵抗層（１０２）を電極の電位でシールドするシールド層を設けてなる。

請求項５は、抵抗層（１０２）を、ポリシリコン抵抗材料から構成してなる。

請求項６は、ポリシリコン抵抗材料を、ＣＭＯＳ集積回路においてゲートとして用いられているポリシリコン抵抗材料から構成してなる。

請求項７は、抵抗層（１０２）を、金属抵抗材料から構成してなる。

本実施例によれば、半導体基板（２）上に絶縁層（１０１）を形成し、この絶縁層（１０１）上に抵抗層（１０２）を形成することにより、抵抗素子を形成しているため、ｐｎ接合が構成されないので、バイアス電圧を印加して、空乏層が形成されることがなく、よって、抵抗層（１０２）の抵抗の電圧依存性が生じることがない。このため、抵抗層（１０２）に印加される電圧によって、抵抗が変化して回路に流れる信号への悪影響を防止できる。

なお、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例に過ぎず、これらに限定されるものではない。

上述の如く、本発明によれば、半導体基板上に絶縁層を形成し、この絶縁層上に抵抗層を形成することにより、抵抗素子を形成しているため、ｐｎ接合が構成されないので、バイアス電圧による空乏層が形成されることがなく、よって、抵抗層の抵抗に電圧依存性が生じることがないため、抵抗層に印加される電圧によって、抵抗が変化して回路に流れる信号への悪影響を防止できる等の特長を有する。

本発明の一実施例の構成図である。本発明の一実施例の抵抗素子の電圧依存性を示す図である。従来の半導体装置の一例の抵抗素子を用いた回路のブロック図である。従来の半導体装置の一例の抵抗素子の抵抗の電圧依存性を示す図である。

図１は本発明の一実施例の構成図を示す。同図中、図２と同一構成部分には同一符号を付し、その説明は省略する。

本実施例の半導体装置１００は、アイソレーション層３により分離されたエピタキシャル層４が形成された半導体基板２上に絶縁層１０１を形成し、さらに、絶縁層１０１上に抵抗層１０２を形成した構成とされている。

抵抗層１０２は、例えば、ポリシリコン抵抗材料や金属抵抗材料が用いられる。ポリシリコン抵抗材料は、例えば、ＣＭＯＳ集積回路においてゲートとして用いられている。抵抗層１０２は、このＣＭＯＳ集積回路においてゲートとして用いられているポリシリコン抵抗材料をＣＭＯＳプロセスにより形成される。

抵抗層１０２上には絶縁層１０３が形成される。絶縁層１０３には、抵抗層１０２の両端にコンタクト１０４、１０５が形成される。絶縁層１０３の上には、配線１０６、１０７が形成される。

配線１０６は、絶縁層１０３に形成されたコンタクト１０４を通して抵抗層１０２に接続される。また、配線１０７は、絶縁層１０３に形成されたコンタクト１０５を通して抵抗層１０２に接続される。

配線１０７は、コンタクト１０５上だけでなく、抵抗層１０２上に延在され、抵抗層１０２を絶縁層１０３を介してシールドするシールド部１０８を有する。配線１０６、１０７上に保護層９が積層される。

本実施例によれば、半導体基板２にアイソレーション層３により分離された形成されたエピタキシャル層４上に絶縁層１０１を介して抵抗層１０２を形成したため、エピタキシャル層４にバイアス電圧を印加することがないので、抵抗層１０２への入出力配線１０６、１０７を配置すればよく、よって、配線を簡略化できるとともに、占有面積を小さくでき、半導体装置全体の小型化に寄与できる。

また、抵抗に電圧依存性がないので、回路を正確に動作させることができる。

特に、図４（Ａ）に示すような反転アンプ１０の入力抵抗Ｒg 、帰還抵抗Ｒfとして用いた場合に、入力信号によって入力抵抗Ｒg 、帰還抵抗Ｒf の抵抗値が変動してしまうことがない。よって、入力抵抗Ｒg 、帰還抵抗Ｒf の比を入力信号によらずに一定に保持できるため、反転アンプ１０の増幅率を一定にでき、したがって、信号に歪みを生じさせることがなくなる。

なお、非反転アンプの帰還抵抗に用いても同様な作用を奏する。

また、このとき、上記のポリシリコン抵抗は、両端に印加される電圧に対して電圧依存性を有する。

図２は本発明の一実施例の抵抗素子の電圧依存性を示す図を示す。

図２に示すように、ポリシリコン抵抗の抵抗の電圧依存性は、その両端に印加される電圧がシールド部１０８が接続される電極側を基準とし、印加される電圧が順方向に大きいほど大きくなり、逆方向に大きいほど、小さくなる特性を有する。

入力抵抗Ｒg と帰還抵抗Ｒf との電圧依存性が一致するようにシールド部１０８を接続することにより、入力抵抗Ｒg と帰還抵抗Ｒf との電圧依存性を同等にでき、よって、入力抵抗Ｒg と帰還抵抗Ｒf との抵抗比を略一定にできる。

入力抵抗Ｒg と帰還抵抗Ｒf との抵抗比が略一定になることにより、反転アンプ１００の増幅度を一定にできる。増幅度が一定になることにより、歪率を小さくできる。

２半導体基板
３アイソレーション層
４エピタキシャル層
１００半導体装置
１０１絶縁層
１０２抵抗層
１０３絶縁層
１０４、１０５電極
１０８シールド部

Claims

オペアンプと、
前記オペアンプの反転入力端子に接続される入力抵抗と、
前記オペアンプの出力端子と前記反転入力端子との間に接続される帰還抵抗と、から構成される反転アンプを有する半導体装置であって、
アイソレーションにより分離された半導体基板に形成され、前記半導体基板を絶縁する絶縁層と、
前記絶縁層上に形成され、前記入力抵抗と、前記帰還抵抗とを形成する抵抗層とを有することを特徴とする半導体装置。
前記半導体基板に形成されたエピタキシャル層を有することを特徴とする請求項１記載の半導体装置。
前記半導体基板上に形成されたバイポーラ素子を含むことを特徴とする請求項１記載の半導体装置。
前記抵抗層上に絶縁層を介して形成され、前記抵抗層を前記抵抗層の一方の電極に接続され、前記抵抗層を該電極の電位でシールドするシールド層を有することを特徴とする請求項１乃至３のいずれか一項記載の半導体装置。
前記抵抗層は、ポリシリコン抵抗材料からなることを特徴とする請求項１乃至３のいずれか一項記載の半導体装置。
前記ポリシリコン抵抗材料は、ＣＭＯＳ集積回路においてゲートとして用いられているポリシリコン抵抗材料からなることを特徴とする請求項５に記載の半導体装置。
前記抵抗層は、金属抵抗材料からなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。