TWI503648B - 能隙電路及產生參考電壓的方法 - Google Patents

能隙電路及產生參考電壓的方法 Download PDF

Info

Publication number
TWI503648B
TWI503648B TW099125983A TW99125983A TWI503648B TW I503648 B TWI503648 B TW I503648B TW 099125983 A TW099125983 A TW 099125983A TW 99125983 A TW99125983 A TW 99125983A TW I503648 B TWI503648 B TW I503648B
Authority
TW
Taiwan
Prior art keywords
resistor
order compensation
voltage
current source
transistor
Prior art date
Application number
TW099125983A
Other languages
English (en)
Other versions
TW201126305A (en
Inventor
Philippe Deval
Yann Johner
Fabien Vaucher
Original Assignee
Microchip Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Inc filed Critical Microchip Tech Inc
Publication of TW201126305A publication Critical patent/TW201126305A/zh
Application granted granted Critical
Publication of TWI503648B publication Critical patent/TWI503648B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Description

能隙電路及產生參考電壓的方法
本發明之技術領域大體上係關於能隙電路，且特定言之，本發明之技術領域係關於能隙補償電路。
本申請案主張2009年9月25日申請之題名為「用於能隙胞之簡單通用二階溫度補償技術」(SIMPLE UNIVERSAL SECOND-ORDER TEMPERATURE COMPENSATION TECHNIQUE FOR BANDGAP CELLS)之美國臨時申請案第61/245,908號，該案全文被併入本文中。
在類比電路設計中，因為類比組件具有許多隨處理、溫度及/或所供應電源而改變之參數，所以獲得精確電壓或測量係困難的。因此，可自一能隙參考電壓電路產生用於一積體電路之一或更多參考電壓。然而，若由於溫度變化(特定言之)該能隙參考電壓不準確，則源自該能隙參考電壓之所有參考電壓將都不準確。此在該積體電路之操作中可引起重大的誤差。
一標準能隙電壓參考之二階弓在一擴展溫度操作範圍明顯減小該能隙電壓之準確性。當能隙胞在低溫或高溫下進行操作時，該二階弓亦可將雜訊加至該參考電壓。
存在對一較小溫度相依能隙之一需要。
根據一實施例，一能隙電路可包括：一個一階補償能隙單元，其產生一第一輸出電壓；及一個二階補償電路，該二階補償電路將一第二輸出電壓加至該第一輸出電壓且包括與一第一電阻器並聯耦接之一第一金屬氧化物半導體(MOS)電晶體，其中該第一MOS電晶體利用一反比於絕對溫度(PTAT)電壓予以加偏壓。
根據又一實施例，該一階補償能隙單元可包括第一及第二雙極電晶體。根據又一實施例，該二階補償電路可包括一第一可控電流源，該第一可控電流源之輸出經由與一接成二極體形式(diode-connected)的第二MOS電晶體串聯連接之一接成二極體形式的第三雙極電晶體而與一參考電位耦接，其中該第一電流源之該輸出控制該第一MOS電晶體。根據又一實施例，藉由串聯耦接該二階補償電路與該一階補償能隙單元可增加一個二階補償電壓。
根據一第一類型實施例，該一階補償能隙單元可包括：一電流鏡，其與該第一雙極電晶體及該第二雙極電晶體耦接，介於該第一雙極電晶體及一參考電位間串聯耦接第二及第三電阻器，其中該第二雙極電晶體與介於該第二電阻器及該第三電阻器間之一節點連接；及一運算放大器，其之輸入分別與該電流鏡及介於該第一雙極電晶體及該第二雙極電晶體間之節點連接且其之輸出控制該第一雙極電晶體及該第二雙極電晶體。根據又一實施例，可藉由MOS電晶體形成該電流鏡。根據又一實施例，可藉由一MOS電晶體形成該可控電流源且該可控電流源與該電流鏡耦接。
根據該能隙電路之另一類型實施例，該一階補償能隙單元可包括：一第二可控電流源，其經由串聯連接的第二及第三電阻器與該第一雙極電晶體耦接且經由一第四電阻器與該第二雙極電晶體耦接；且包括一運算放大器，該運算放大器具有：一第一輸入，其與介於該第二電阻器及該第三電阻器間之一節點耦接；一第二輸入，其與介於該第四電阻器及該第二雙極電晶體間之一節點耦接；及一輸出，其控制該第一可控電流源及該第二可控電流源。
根據該能隙電路之又一類型實施例，該二階補償電路可包括第一及第二可控電流源及與介於該第一可控電流源及一參考電位間之一接成二極體形式的第一雙極電晶體串聯連接之一接成二極體形式的第二MOS電晶體，其中介於該第一可控電流源及該MOS電晶體間之該節點控制該第一MOS電晶體，且其中該第二可控電流源與並聯耦接的第一MOS電晶體及第一電阻器耦接。根據又一實施例，可藉由利用一個二階補償電壓控制該一階補償能隙單元之該等雙極電晶體以增加該二階補償電壓。根據又一實施例，該一階補償能隙單元可包括：一第三可控電流源，其通過包括第二及第三電阻器與該第一雙極電晶體之一串聯連接之一第一支路且通過包括一第四電阻器與該第二雙極電晶體之一串聯連接之一第二支路與接地耦接；一運算放大器，其之輸入與介於該第二電阻器及該第三電阻器間之一節點及介於該第四電阻器及該第二雙極電晶體間之一節點耦接，其中該運算放大器之一輸出控制該第一電流源、該第二電流源及該第三電流源。根據又一實施例，可藉由MOS電晶體形成該第一可控電流源、該第二可控電流源及該第三可控電流源。
根據另一實施例，一種用於產生一參考電位之方法可包括以下步驟：產生一個一階補償能隙電壓，且使用與一第一電阻器並聯耦接之一第一金屬氧化物半導體(MOS)電晶體產生一個二階補償電壓，其中該第一MOS電晶體利用一反比於絕對溫度(PTAT)電壓予以加偏壓；及將該二階補償電壓加至該一階補償能隙電壓。
根據該方法之又一實施例，該MOS電晶體可在三極體區域進行操作。根據該方法之又一實施例，可藉由利用一控制信號控制該第一MOS電晶體產生該二階補償電壓，該控制信號由饋送與一接成二極體形式的第二MOS電晶體串聯連接之一接成二極體形式的第三雙極電晶體之一可控電流產生。根據該方法之又一實施例，可藉由饋送一第一電流至該並聯耦接的第一MOS電晶體及第一電阻器且利用一信號控制該第一MOS電晶體產生該二階補償電壓，該信號由饋送與一接成二極體形式的第一雙極電晶體串聯連接之一接成二極體形式的第二MOS電晶體之一第二電流產生。
根據又一實施例，一能隙電路可包括：一個一階補償能隙單元，其包括產生一第一輸出電壓之第一及第二雙極電晶體；及一個二階補償電路，其將一第二輸出電壓加至該第一輸出電壓且包括與一第一電阻器並聯耦接之一第一金屬氧化物半導體(MOS)電晶體，其中該第一MOS電晶體利用一反比於絕對溫度(PTAT)電壓予以加偏壓，其中該二階補償電路可包括一可控電流源及與介於該可控電流源及一參考電位間之一接成二極體形式的第二MOS電晶體串聯連接之一接成二極體形式的第三雙極電晶體，其中利用該可控電流源產生之一電壓控制該第一MOS電晶體。
根據該能隙電路之又一實施例，可藉由串聯耦接該二階補償電路與該一階補償能隙單元增加一個二階補償電壓。根據該能隙電路之又一實施例，該一階補償能隙單元可包括：一電流鏡，其與該第一雙極電晶體及該第二雙極電晶體耦接，介於該第一雙極電晶體及一參考電位間串聯耦接第二及第三電阻器，其中該第二雙極電晶體與介於該第二電阻器及該第三電阻器間之一節點連接；及一運算放大器，其之輸入分別與該電流鏡及介於該第一雙極電晶體及該第二雙極電晶體間之節點連接且其之輸出控制該第一雙極電晶體及該第二雙極電晶體。根據該能隙電路之又一實施例，該一階補償能隙單元可包括：一第三可控電流源，其通過包括第二及第三電阻器及該第一雙極電晶體之一串聯連接之一第一支路且通過包括一第四電阻器及該第二雙極電晶體之一串聯連接之一第二支路與接地耦接；一運算放大器，其之輸入與介於該第二電阻器及該第三電阻器間之一節點及介於該第四電阻器及該第二雙極電晶體間之一節點耦接，其中該運算放大器之一輸出控制該第一電流源、該第二電流源及該第三電流源。根據該能隙電路之又一實施例，可藉由利用該二階補償電壓控制該一階補償能隙單元之該等雙極電晶體以增加一個二階補償電壓。
可藉由參考下文描述並結合隨附圖式獲得本發明之實施例及其等之優點之一更完整的理解，其中相同的參考數字指示相同的部份。
藉由參考圖1至圖5可最好理解較佳實施例及其等之優點，其中相同的數字用於指示相同的或對應的部份。
圖8展示一習知能隙之原理：一PTAT(與絕對溫度成比例)電壓被加至一接面電壓，該接面電壓在0 K(絕對零)時等於能隙電壓且以2 mV/K(等於2 mV/℃)之速率減小。當該PTAT電壓等於2 mV/K時，無論溫度係多少，二極體電壓(Vbandgap -2 mv/K)與該PTAT電壓之總和係等於該能隙電壓。
圖6a繪示一習知能隙產生電路。由MOSFET電晶體105及115組成之電流鏡形成兩個電流源。此電流鏡之第一支路包含一第一雙極電晶體140(具有尺寸A(A>1))，該第一雙極電晶體之射極節點142經由兩個串聯連接的電阻器145及150耦接至接地，其之基極連接至該輸出電壓節點125且其之集極連接至一電流鏡輸入節點107。該第二支路包含一第二雙極電晶體135(具有尺寸1)，該第二雙極電晶體之射極節點147通過電阻器150耦接至接地。因此電晶體135之射極連接至介於電阻器145及150間之中間點147。一運算放大器連接至該第一雙極電晶體140及該第二雙極電晶體135之集極，其中該運算放大器之輸出與雙極電晶體135、140兩者之基極耦接且與載送參考輸出電壓之一輸出終端125耦接。圖6a可分為兩部份：一PTAT電流產生器及一PTAT電壓產生器。
該PTAT電流產生器包括MOS電流鏡105與115、兩個雙極電晶體135與140、電阻器145及放大器130。可展現出在該電流鏡之每一支路中流動之電流之一階估量等於
T*ln(A)*Ut /R145 ,
其中T係凱氏(Kelvin)絕對溫度，ln(A)係A的自然對數，Ut 熱力學電壓等於86 μV，且R145 係電阻器145之值。因為ln(A)*Ut /R145 係取決於A及R145 之一電路常數，所以在該電流鏡之每一支路中流動之電流與絕對溫度成比例。
應注意有一接面電壓，介於該輸出節點125及中間電阻器點節點147間之基極射極接面。因此，介於該輸出節點125及節點147間之電壓差以2 mV/K減小。
達到該PTAT電壓而迫使兩個PTAT電流之總和至該變阻器150。跨電阻器150之電壓變為2*T*86 μV*ln(A)*(R150 /R145 )，其中R150 係電阻器150之值。因此當(R150 /R145 )電阻率被設定為1 mV/(86 μV*ln(A))時，在該節點147上達到2 mV/K PTAT電壓。
在輸出節點125上之電壓係雙極電晶體135基極射極接面電壓(以2 mV/K減小)與該節點147上之電壓的總和。因此當(R150 /R145 )電阻率被設定為1 mV/(86 μV*ln(A))時，其變得不受溫度支配。
在實施上，該PTAT電流及接面電壓兩者具有引發標準能隙胞之熟知鐘形特性之高階分量。此等高階分量引發跨該能隙胞之標準-50℃至150℃操作範圍之能隙電壓之少量mV改變。此對於許多應用不是問題。然而當要求高準確性時，需要最小化該鐘形振幅。消除二階分量(在較高階分量中佔主導)已顯著改良該能隙電壓在各溫度上之準確性。
用於消除該能隙電壓之該二階分量之習知方式係使用具有用於R150 之一正溫度係數之一材料。遺憾地，具有用於R150 之一正確的正溫度係數之一材料幾乎是不可能的。通常，可用的材料具有一太高的正溫度係數。因此藉由兩個不同材料電阻器R150a 及R150b 之一串聯組合實現該R150 以達到剩餘溫度係數之正確值，如圖6b中展示。但是現在，係以不同材料實現R150 及R145 ，因此，顯著減小該R150 /R145 比例之準確性且R150 需要具有修整能力。此修整影響該R150 正溫度係數之剩餘值(及此正溫度係數之過程分散)且因此減小該鐘形特性補償之準確性，如圖7中展示。
藉由產生一補償電壓來補償一能隙電路之典型弓以解決前面提到的問題且實現其它及另外的優點，該補償電壓具有相對於該二階分量之一低的一階分量。根據本發明之教示，對於能隙弓之一簡單且通用解決方案可應用於大部分類型能隙電路架構，且藉由將一小振幅(10-20 mV最大值)凹電壓加至初始能隙電壓以用於補償其二階凸特性僅以少許修改現有能隙胞而可應用於現有能隙胞。
根據各種實施例，此可藉由使用在三極體區域中進行操作之一MOS裝置而實現。在該三極體區域中所使用之一MOS裝置具有由一反比PTAT電壓加偏壓之閘極電壓。因此其「接通」電阻隨溫度而顯著增加。此模擬用於該「接通」電阻器之一極高正溫度係數。利用一PTAT電流加偏壓於該電阻器產生具有一顯著的二階分量之一電壓。
如上文提到的，舉例而言，透過用作為對溫度之可變電阻之一金屬氧化物半導體(MOS)電晶體可實現此一凹(二階)電壓。該MOS電晶體裝置之閘極電壓經由一反比於絕對溫度(PTAT)電壓予以加偏壓，藉此引發隨溫度之該「接通電阻」之一凹特性，其主要包括二階分量。此凹特性引發在該「接通電阻」上之一凹壓降，其顯著減小該能隙胞之初始二階凸特性。在實施上，該引發之凹電壓在高溫處具有太高增益。此是為何其與箝制高溫處之增益之一標準電阻並行使用。
圖1展示一習知能隙電路，其如圖6所示具有一額外補償電路。該補償電路包括與電阻器150串聯連接之一額外電阻器155。平行於電阻器155而耦接一MOSFET電晶體160。此MOSFET電晶體160之閘極與另一雙極電晶體165之基極及集極耦接，該雙極電晶體165由與MOSFET 115並聯耦接之MOSFET 120形成之另一電流源饋送。此外，另一MOSFET 170耦接雙極電晶體165至接地。MOSFET 170之閘極與介於雙極電晶體165及MOSFET 170對應的部份間之節點耦接。根據其他實施例，裝置165及170不需要以圖1中展示之次序予以耦接而可交換。
圖2a展示如圖1中介紹之具有額外補償電路之另一標準能隙胞。此電路包括與一電壓源Vdd耦接之MOSFET電晶體205、210及215。MOSFET 205與輸出終端270耦接，且與電阻器220及235及雙極電晶體260串聯連接至接地。此外，MOSFET 205經由包含電阻器225及雙極電晶體255之一第二支路與接地耦接。運算放大器230在其之輸入側分別與介於電阻器220及235間之節點及介於電阻器225及雙極電晶體255間之節點耦接。運算放大器230之輸出控制三個MOSFET 205、210及215。MOSFET 210經由與MOSFET 240並聯耦接之電阻器250與接地耦接。介於MOSFET 210及並聯耦接的雙極電晶體240及電阻器250間之節點控制雙極電晶體255及260之基極。MOSFET 215經由與雙極電晶體265串聯耦接之MOSFET 245與接地耦接。雙極電晶體265之基極與接地耦接且MOSFET 245之閘極與MOSFET 240之閘極耦接且與MOSFET 215耦接。
通常無法進接垂直PNP裝置255及260之集極，因為基板係其等之集極。此係為何需要通過其等之基極端子施加該補償電壓。但是垂直PNP電晶體255及260之基極電流相比於其等之射極電流通常係非常小的。此外，該基極電流具有一強溫度相依性(通常其隨溫度減小)且在過程期間具有彌散。此在沒有一外部偏壓電流時使得補償無效率。此係為何要求該外部偏壓源210具有此等裝置。
然而，當浮動雙極(或二極體)裝置可用時，可如圖2b中展示連接該補償電路且不再需要該外部偏壓源210。而且，由電阻器250'及電晶體255'、260'取代電阻器250及電晶體255及260。電晶體255'及260'之基極及集極現在被連接且與MOSFET 240耦接且通過電阻器250'與接地耦接。否則，該電路保持與圖2a中展示之相同。
圖1中之MOSFET電晶體160及圖2a、圖2b中之MOSFET 240之閘極電壓經由一反比PTAT電壓予以加偏壓，該反比PTAT電壓引發其之「接通」電阻之一PTAT行為。利用一PTAT電流加偏壓於此PTAT電阻器引發該「接通電阻」上之一凹壓降，該凹壓降顯著減小該能隙電路之初始二階凸特性。在實踐中，該引發之凹電壓在高溫處具有太高增益。因此，並行使用該引發凹電壓與箝制高溫處之增益之一標準電阻。可藉由使用此技術而改良溫度上之能隙電壓改變三至十倍。結合此凸補償方法則不要求校準。可通過產生該初始電壓之該MOSFET電晶體170(圖1中)或MOSFET 245(圖2中)及產生有效反比PTAT分量之雙極電晶體165(圖1中)或雙極電晶體265(圖2中)之串聯組合產生該反比PTAT電壓。該凹補償具有可在相應減小PTAT回路之增益之總能隙電壓中消除之一階易控項目。最終，該總一階可經修整以達到該能隙胞之最低可能溫度相依性。
圖1(圖2a、圖2b)展示用於裝置165及170(裝置245及265)之局部偏壓。此等裝置也可自一外部偏壓源予以加偏壓。然而當裝置165及170(裝置245及265)通過一外部電源予以加偏壓時，該反比PTAT電壓準確性較小。當該能隙胞必須傳送一電流至一外部負載時，此外部偏壓對圖2a及圖2b佈局可係強制的。
圖1及圖2亦指示該能隙電壓Vbg0及該二階補償電壓Vcomp。圖3展示此等電壓在溫度上之相關曲線及理論所得能隙參考電壓。針對根據圖1之電路之在溫度上之模擬所得參考輸出電壓展示於圖4中而針對圖2a中展示之電路者則展示於圖5中。
雖然已參考本發明之實例實施例描繪、描述及定義本發明之實施例，但此等參考並不暗示對本發明之限制，且不應推斷此等限制。揭示之主旨在形式及功能上可具有相當多的修改、變更及等效物，此等修改、變更及等效物將由有關技術及具有本發明之權利之一般技術者做出。
100．．．能隙電路
105．．．MOSFET電晶體
107．．．節點
115．．．MOSFET電晶體
120．．．MOSFET電晶體
125．．．輸出節點
130．．．放大器
135．．．雙極電晶體
140．．．雙極電晶體
142．．．射極節點
145．．．電阻器
147．．．射極節點
150．．．電阻器
155．．．電阻器
160．．．MOSFET電晶體
165．．．雙極電晶體
170．．．MOSFET
200．．．標準能隙胞
205．．．MOSFET電晶體
210．．．MOSFET電晶體
215．．．MOSFET電晶體
220．．．電阻器
225．．．電阻器
230．．．放大器
235．．．電阻器
240．．．MOSFET電晶體
245．．．MOSFET電晶體
250．．．電阻器
255．．．雙極電晶體/垂直PNP裝置
260．．．雙極電晶體/垂直PNP裝置
265．．．雙極電晶體
270．．．輸出終端
圖1展示根據一第一實施例之一能隙電路。
圖2a及圖2b展示一能隙電路之又一實施例。
圖3展示不同實施例之功能。
圖4係展示圖1中展示之電路之模擬參考電壓對溫度之一第一曲線圖。
圖5係展示圖2a中展示之電路之模擬參考電壓對溫度之一第二曲線圖。
圖6a及圖6b展示習知能隙電路。
圖7及圖8繪示習知能隙之功能。
100‧‧‧能隙電路
105‧‧‧MOSFET電晶體
115‧‧‧MOSFET電晶體
120‧‧‧MOSFET電晶體
125‧‧‧輸出節點
130‧‧‧放大器
135‧‧‧雙極電晶體
140‧‧‧雙極電晶體
145‧‧‧電阻器
150‧‧‧電阻器
155‧‧‧電阻器
160‧‧‧MOSFET電晶體
165‧‧‧雙極電晶體
170‧‧‧MOSFET電晶體

Claims (21)

  1. 一種能隙電路，其包括：一個一階補償能隙單元，其產生一第一輸出電壓；及一個二階補償電路，其將一第二輸出電壓加至該第一輸出電壓，且包括與一第一電阻器並聯耦接之一第一金屬氧化物半導體(MOS)電晶體，其中該第一MOS電晶體利用一反比於絕對溫度(PTAT)電壓予以加偏壓(biased)。
  2. 如請求項1之能隙電路，其中該一階補償能隙單元包括第一及第二雙極電晶體。
  3. 如請求項2之能隙電路，其中該二階補償電路包括一第一可控電流源，該第一可控電流源之輸出經由與一接成二極體形式的第二MOS電晶體串聯連接之一接成二極體形式的第三雙極電晶體而與一參考電位耦接，其中該第一電流源之該輸出控制該第一MOS電晶體。
  4. 如請求項3之能隙電路，其中藉由串聯耦接該二階補償電路與該一階補償能隙單元增加一個二階補償電壓。
  5. 如請求項4之能隙電路，其中該一階補償能隙單元包括：一電流鏡，其與該第一雙極電晶體及該第二雙極電晶體耦接，介於該第一雙極電晶體及一參考電位間串聯耦接第二電阻器及第三電阻器，其中該第二雙極電晶體與介於該第二電阻器及該第三電阻器間之一節點連接；及一運算放大器，其輸入分別與介於該電流鏡及該第一雙極電晶體及該第二雙極電晶體間之節點連接，且其輸出控制該第一雙極電晶體及該第二雙極電晶體。
  6. 如請求項5之能隙電路，其中藉由MOS電晶體形成該電流鏡。
  7. 如請求項5之能隙電路，其中藉由一MOS電晶體形成該可控電流源且與該電流鏡耦接。
  8. 如請求項4之能隙電路，其中該一階補償能隙單元包括：一第二可控電流源，其經由串聯連接的第二電阻器及第三電阻器與該第一雙極電晶體耦接且經由一第四電阻器與該第二雙極電晶體耦接；且包括一運算放大器，其具有與介於該第二電阻器及該第三電阻器間之一節點耦接之一第一輸入、及與介於該第四電阻器及該第二雙極電晶體間之一節點耦接之一第二輸入、及控制該第一可控電流源及該第二可控電流源之一輸出。
  9. 如請求項2之能隙電路，其中該二階補償電路包括第一可控電流源及第二可控電流源及與介於該第一可控電流源及一參考電位間之一接成二極體形式的第一雙極電晶體串聯連接之一接成二極體形式的第二MOS電晶體，其中介於該第一可控電流源及該接成二極體形式的第二MOS電晶體間之該節點控制該第一MOS電晶體，且其中該第二可控電流源與並聯耦接的第一MOS電晶體及第一電阻器耦接。
  10. 如請求項9之能隙電路，其中藉由利用一個二階補償電壓控制該一階補償能隙單元之該等雙極電晶體以增加該二階補償電壓。
  11. 如請求項9之能隙電路，其中該一階補償能隙單元包 括：一第三可控電流源，其通過包括第二電阻器及第三電阻器與該第一雙極電晶體之一串聯連接之一第一支路且通過包括一第四電阻器與該第二雙極電晶體之一串聯連接之一第二支路與接地耦接；一運算放大器，其輸入與介於該第二電阻器及該第三電阻器間之一節點及介於該第四電阻器及該第二雙極電晶體間之一節點耦接，其中該運算放大器之一輸出控制該第一電流源、該第二電流源及該第三電流源。
  12. 如請求項11之能隙電路，其中藉由MOS電晶體形成該第一可控電流源、該第二可控電流源及該第三可控電流源。
  13. 一種用於產生一參考電壓之方法，其包括以下步驟：產生一個一階補償能隙電壓，且使用與一第一電阻器並聯耦接之一第一金屬氧化物半導體(MOS)電晶體產生一個二階補償電壓，其中該第一MOS電晶體利用一反比於絕對溫度(PTAT)電壓予以加偏壓；及將該二階補償電壓加至該一階補償能隙電壓。
  14. 如請求項13之方法，其中該第一MOS電晶體在三極體區域進行操作。
  15. 如請求項13之方法，其中藉由利用一控制信號控制該第一MOS電晶體以產生該二階補償電壓，該控制信號由饋送與一接成二極體形式的第二MOS電晶體串聯連接之一接成二極體形式的第三雙極電晶體之一可控電流產生。
  16. 如請求項13之方法，其中藉由饋送一第一電流至該並聯耦接的第一MOS電晶體及第一電阻器且利用一信號控制該第一MOS電晶體以產生該二階補償電壓，該信號由饋送與一接成二極體形式的第一雙極電晶體串聯連接之一接成二極體形式的第二MOS電晶體之一第二電流產生。
  17. 一種能隙電路，其包括：一個一階補償能隙單元，其包括產生一第一輸出電壓之第一雙極(bipolar)電晶體及第二雙極電晶體；及一個二階補償電路，其將一第二輸出電壓加至該第一輸出電壓且包括與一第一電阻器並聯耦接之一第一金屬氧化物半導體(MOS)電晶體，其中該第一MOS電晶體利用一反比於絕對溫度(PTAT)電壓予以加偏壓，其中該二階補償電路包括一第一可控電流源及一接成二極體形式的第三雙極電晶體，該第三雙極電晶體與介於該第一可控電流源及一參考電位間之一接成二極體形式的第二MOS電晶體串聯連接，其中利用該第一可控電流源產生之一電壓控制該第一MOS電晶體。
  18. 如請求項17之能隙電路，其中藉由串聯耦接該二階補償電路與該一階補償能隙單元增加一個二階補償電壓。
  19. 如請求項17之能隙電路，其中該一階補償能隙單元包括：一電流鏡，其與該第一雙極電晶體及該第二雙極電晶體耦接，介於該第一雙極電晶體及一參考電位間串聯耦接第二電阻器及第三電阻器，其中該第二雙極電晶體與介於該第二電阻器及該第三電阻器間之一節點連接； 及一運算放大器，其輸入分別與介於該電流鏡及該第一雙極電晶體與該第二雙極電晶體間之節點連接且其輸出控制該第一雙極電晶體及該第二雙極電晶體。
  20. 如請求項17之能隙電路，其中該一階補償能隙單元包括：一第二可控電流源，其通過包括第二電阻器及第三電阻器與該第一雙極電晶體之一串聯連接之一第一支路且通過包括一第四電阻器與該第二雙極電晶體之一串聯連接之一第二支路與接地耦接；一運算放大器，其輸入與介於該第二電阻器及該第三電阻器間之一節點及介於該第四電阻器及該第二雙極電晶體間之一節點耦接，其中該運算放大器之一輸出控制該第一可控電流源及該第二可控電流源。
  21. 如請求項17之能隙電路，其中藉由利用一個二階補償電壓控制該一階補償能隙單元之該等雙極電晶體以增加該二階補償電壓。
TW099125983A 2009-09-25 2010-08-04 能隙電路及產生參考電壓的方法 TWI503648B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24590809P 2009-09-25 2009-09-25
US12/818,887 US8222955B2 (en) 2009-09-25 2010-06-18 Compensated bandgap

Publications (2)

Publication Number Publication Date
TW201126305A TW201126305A (en) 2011-08-01
TWI503648B true TWI503648B (zh) 2015-10-11

Family

ID=43779638

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099125983A TWI503648B (zh) 2009-09-25 2010-08-04 能隙電路及產生參考電壓的方法

Country Status (6)

Country Link
US (1) US8222955B2 (zh)
EP (1) EP2480947B1 (zh)
KR (1) KR101829416B1 (zh)
CN (1) CN102483637B (zh)
TW (1) TWI503648B (zh)
WO (1) WO2011037693A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536854B2 (en) * 2010-09-30 2013-09-17 Cirrus Logic, Inc. Supply invariant bandgap reference system
FR2975513A1 (fr) * 2011-05-20 2012-11-23 St Microelectronics Rousset Generation d'une reference de tension stable en temperature
CN103078528A (zh) * 2011-10-26 2013-05-01 鸿富锦精密工业（深圳）有限公司 电源适配器
US9092044B2 (en) * 2011-11-01 2015-07-28 Silicon Storage Technology, Inc. Low voltage, low power bandgap circuit
JP5839953B2 (ja) 2011-11-16 2016-01-06 ルネサスエレクトロニクス株式会社 バンドギャップリファレンス回路及び電源回路
US8816756B1 (en) * 2013-03-13 2014-08-26 Intel Mobile Communications GmbH Bandgap reference circuit
CN103365331B (zh) * 2013-07-19 2014-12-17 天津大学 一种二阶补偿基准电压产生电路
EP2977849A1 (en) * 2014-07-24 2016-01-27 Dialog Semiconductor GmbH High-voltage to low-voltage low dropout regulator with self contained voltage reference
TWI564692B (zh) * 2015-03-11 2017-01-01 晶豪科技股份有限公司 能隙參考電路
US9582021B1 (en) * 2015-11-20 2017-02-28 Texas Instruments Deutschland Gmbh Bandgap reference circuit with curvature compensation
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
EP3553625A1 (en) * 2018-04-13 2019-10-16 NXP USA, Inc. Zener diode voltage reference circuit
US10496122B1 (en) * 2018-08-22 2019-12-03 Nxp Usa, Inc. Reference voltage generator with regulator system
EP3680745B1 (en) 2019-01-09 2022-12-21 NXP USA, Inc. Self-biased temperature-compensated zener reference
EP3812873A1 (en) 2019-10-24 2021-04-28 NXP USA, Inc. Voltage reference generation with compensation for temperature variation
CN111464145B (zh) * 2020-04-07 2023-04-25 成都仕芯半导体有限公司 一种数字步进衰减器
CN111596717B (zh) * 2020-06-03 2021-11-02 南京微盟电子有限公司 一种二阶补偿基准电压源
US11853096B2 (en) * 2021-10-21 2023-12-26 Microchip Technology Incorporated Simplified curvature compensated bandgap using only ratioed components
US11619551B1 (en) * 2022-01-27 2023-04-04 Proteantecs Ltd. Thermal sensor for integrated circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI269955B (en) * 2005-08-17 2007-01-01 Ind Tech Res Inst Circuit for reference current and voltage generation
US20070146059A1 (en) * 2005-12-28 2007-06-28 Dongbu Electronics Co., Ltd. Band gap reference voltage generation circuit
US20090160538A1 (en) * 2007-12-21 2009-06-25 Analog Devices, Inc. Low voltage current and voltage generator
TW200928656A (en) * 2007-12-26 2009-07-01 Dongbu Hitek Co Ltd Bandgap reference voltage generating circuit
TW200937168A (en) * 2007-10-02 2009-09-01 Qualcomm Inc Bandgap reference circuit with reduced power consumption

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291122A (en) 1992-06-11 1994-03-01 Analog Devices, Inc. Bandgap voltage reference circuit and method with low TCR resistor in parallel with high TCR and in series with low TCR portions of tail resistor
US6407622B1 (en) 2001-03-13 2002-06-18 Ion E. Opris Low-voltage bandgap reference circuit
CN100456197C (zh) * 2005-12-23 2009-01-28 深圳市芯海科技有限公司 低温度系数带隙基准参考电压源
US7636010B2 (en) * 2007-09-03 2009-12-22 Elite Semiconductor Memory Technology Inc. Process independent curvature compensation scheme for bandgap reference

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI269955B (en) * 2005-08-17 2007-01-01 Ind Tech Res Inst Circuit for reference current and voltage generation
US20070146059A1 (en) * 2005-12-28 2007-06-28 Dongbu Electronics Co., Ltd. Band gap reference voltage generation circuit
TW200937168A (en) * 2007-10-02 2009-09-01 Qualcomm Inc Bandgap reference circuit with reduced power consumption
US20090160538A1 (en) * 2007-12-21 2009-06-25 Analog Devices, Inc. Low voltage current and voltage generator
TW200928656A (en) * 2007-12-26 2009-07-01 Dongbu Hitek Co Ltd Bandgap reference voltage generating circuit

Also Published As

Publication number Publication date
CN102483637A (zh) 2012-05-30
EP2480947A1 (en) 2012-08-01
EP2480947B1 (en) 2020-03-25
CN102483637B (zh) 2015-04-01
US8222955B2 (en) 2012-07-17
TW201126305A (en) 2011-08-01
WO2011037693A1 (en) 2011-03-31
US20110074495A1 (en) 2011-03-31
KR101829416B1 (ko) 2018-03-29
KR20120080567A (ko) 2012-07-17

Similar Documents

Publication Publication Date Title
TWI503648B (zh) 能隙電路及產生參考電壓的方法
US7636009B2 (en) Bias current generating apparatus with adjustable temperature coefficient
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
US7750728B2 (en) Reference voltage circuit
US7633333B2 (en) Systems, apparatus and methods relating to bandgap circuits
US8212606B2 (en) Apparatus and method for offset drift trimming
TWI321900B (en) Differential amplifier and semiconductor circuit
US9395740B2 (en) Temperature coefficient factor circuit, semiconductor device, and radar device
CN106200732A (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
US8026756B2 (en) Bandgap voltage reference circuit
US10078016B2 (en) On-die temperature sensor for integrated circuit
GB2429307A (en) Bandgap reference circuit
US11768513B2 (en) Signal generating device, bandgap reference device and method of generating temperature-dependent signal
US4763028A (en) Circuit and method for semiconductor leakage current compensation
JPH0784659A (ja) 電圧基準のための曲率補正回路
US7843231B2 (en) Temperature-compensated voltage comparator
US20160252923A1 (en) Bandgap reference circuit
JP6270002B2 (ja) 擬似抵抗回路及び電荷検出回路
US20090108913A1 (en) Mos resistor with second or higher order compensation
US8556506B2 (en) Temperature-current transducer
US20120153997A1 (en) Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage
KR100942275B1 (ko) 기준 전압 발생기
JPH03139873A (ja) 温度検出回路
US20180076776A1 (en) Semiconductor circuit
US20090189683A1 (en) Circuit for generating a reference voltage and method thereof