JPH0312960A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、能動素子とコンテン１ノと薄膜抵抗とを集
積した半導体装置に関するものである。

［従来技術］ 従来、Ｃｒ５ｉ系薄膜抵抗はシート抵抗が高く、同時に
抵抗の温度係数（丁ＣＲ）か小さいことにより、ＩＣや
ＩｓＩに集積化する薄膜抵抗として用いられてぎた。

［発明が解決しにうとする課題］ しかし、粘度の高い二１ンデンリを含んだＩＣでは、薄
膜抵抗のエツチング時にコンデンサ部分の誘電体となる
酸化シリコン膜もエツチングされ、コンデン°リ−の容
量不良−■絶縁耐圧不良になる問題があった。

この発明の目的は、容量不良・亡絶縁耐圧不良を回避し
て精度の高いコンデンサを有り−る半導体装置及びその
製造方法を提供刃ることにおる。

１課題を解決するための手段」 第１の発明は、能動素子と］ンデンリと薄膜抵抗とを集
積した半導体装置において、 能動素子を形成した半導体基板上の絶縁膜上の薄膜抵抗
形成領域に薄膜抵抗体を配置するとともに、当該半導体
基板上のコンデンーリー形成領域の誘電体となる酸化膜
上に薄膜抵抗体と配線金属とを順に積層した半導体装置
を要旨とする。

第２の発明は、能動素子を形成した３Ｆ″導体基板上に
形成された絶縁膜のうら−Ｉンデンリ形成領域とコンタ
クトホール形成領域の絶縁膜を除去り−る第１工程と、
第１工程での絶縁膜除去部分に酸化膜を形成する第２工
程と、第２］二程で形成した酸化膜のうちのコンテン１
ノ形成領域の酸化膜上に薄膜抵抗体を配置するとともに
、前記絶縁膜上の薄膜抵抗形成領域に薄膜抵抗体を配置
り−る第３工程と、第３工程で形成したコンデンサ形成
領域の薄膜抵抗体をマスクとして第２工程で形成したコ
ンタクトホール形成領域の酸化膜をエツチング除去する
第４工程とからなる半導体装置の製造方法を要旨とする
。

第３の発明は、第１の発明に７ＪＯえて、薄膜抵抗体と
配線金属との間にバリア金属を配置した半導体装置を要
旨とする。

第４の発明は、第１の発明に加えて、シート抵抗が高い
薄膜抵抗体上にシート抵抗が低い薄膜抵抗体を積層して
なる薄膜低抵抗と、この二層構造での配線電極以外のシ
ート抵抗が低い薄膜抵抗体が除去されてなる薄膜高抵抗
と、を右する半導体装置を要旨とするものである。

１作用］ 第１の発明は、能動素子を形成した半導体基板上の絶縁
膜上の薄膜抵抗形成領域に薄膜抵抗体が配置されるとと
もに、当該半導体基板上のコンデンサ形成領域の誘電体
となる酸化膜上に薄膜抵抗体と配線金属とが順に積層さ
れる３、その結果、コンデンサの酸化膜が薄膜抵抗体に
−Ｃ覆われ、薄膜抵抗体のエツチング時にコンデンサの
酸化膜がエツチングされることにより発生するコンデン
サの容量不良や絶縁耐圧不良が回避される。

第２の発明は、第１工程により能動素子を形成した半導
体基板−Ｆに形成された絶縁膜のうちコンデンサ形成領
域とコンタクトホール形成領域の絶縁膜が除去され、第
２工程により第１工程での絶縁膜除去部分に酸化膜が形
成され、第３工程により第２工程で形成した酸化膜のう
らのコンデンサ形成領域の酸化膜上に薄膜抵抗体か配置
されるとともに、前記絶縁膜上の薄膜抵抗形成領域に薄
膜抵抗体が配置され、第４工程により第３工程で形５コ 成したコンデンサ形成領域の薄膜抵抗体をマスクとして
第２工程で形成した」ンタク１〜ホール形成領域の酸化
膜がエツチング除去される。その結果、マスク枚数を少
なくして、第１の発、明の半導体装置を製造することが
できる。

第３の発明は、第１の発明の作用に加え、薄膜抵抗体と
配線金属との間にバリア金属が配置される。その結果、
このバリア金属によりＨＩＩＩ抵抗体のエツチング時に
、コンデンＩすの酸化膜がエツチングされることにより
発生ずるコンデンサーの容量不良や絶縁耐圧不良が回避
される。

第４の発明は、第１の発明の作用に加え、薄膜抵抗とし
て、シート抵抗が高い薄膜抵抗体上にシート抵抗が低い
薄膜抵抗体を積層してなる薄膜低抵抗と、この二層構造
での配線電極以外のシート抵抗が低い薄膜抵抗体が除去
されてなる薄膜高抵抗と、の２種類の抵抗値を持つもの
となる。

［実施例］ 以下、この発明を具体化した一実施例を図面に従って説
明する。

第１図に＆Ｊ、本実施例の単導体装置を示し、第２〜第
６図にはそのＩＲ造工程を丞り。第１図に示すように、
本実施例の半導体装置は、能動素子としてのバイポーラ
１へレンジスタ１とコンデンサ２と高い抵抗値を乃゛つ
薄膜高抵抗３と低い抵抗値を持つ薄膜低抵抗４とか集積
されている。

第２図に示す一二〇に、（１１１）Ｐ−型シリコン基板
５に、アンチ−Ｅンを不純物原子に用いＮ　＋型領域（
即込み層）６を形成する。次に、エピタキシャル法を用
いて、２〜３Ω・ｃｍのＮ型領域７を形成する。そして
、ボ「」ン及びリンを不純物原子として１１５０’Ｃで
熱処理することによりアイソレーション領域８及びディ
ープＮ゛領域９を形成する。引続き、熱処理中に形成さ
れる酸化シリコン膜をＬＩＦ系エツヂング液で除去した
後、１０００　’Ｃｖｅｔ　０２　雰囲気中Ｆ６０００
Ａのｌ化シリコン膜１０を形成する。

次工程を第３図を用いて説明づると、バイポーラ１〜ラ
ンジスタのベース形成領域１１、バイポーラ１〜シンジ
スタのコレクタコンタクト形成領域１２、コンデンサ形
成部分１３の酸化シリコン膜１０を通常のホトエツチン
グ技術を用いて除去する。

次に、８６０’Ｃｗｅｔ　ｌ−Ｉ　ＧＯ酸化を用イテ、
”ｃ　（７）　Ｉッヂング部分に薄い酸化シリコン膜１
４を形成刃る。

そして、小ロンイオン注入を全面に行うことにより、酸
化シリコン膜１０をイオン注入のス１〜ツバ−に用いホ
１〜工程なしでバイポーラ１〜シンジスタのベース領域
にボロン原子を注入り−る。引続き、１１００’Ｃで熱
処理することによりバイポーラ１〜ランジスタのベース
領域１５が形成される。このとき、コレクタコンタク１
〜領域１２及びコンデンサ形成領域１３にもボロンが注
入されるか、デイプＮ＋領域９がベース不純物濃度より
濃いためこの領域がＰ型に反転することはない。

さらに、レジストをマスクにしてリンをイオン注入し、
１０５０°Ｃで熱処理することによりバイポーラ１〜ラ
ンジスタのエミッタ領域１６が形成される。その結果、
第３図のようになる。

次工程を第４図を用いて説明すると、常圧ＣＶＤ法を用
いて全面に１３　Ｐ　Ｓ　Ｇ膜１７を７０００Ａ形成し
た後、９５０’Ｃで熱処理を行ない段差部の平坦化処理
（リフＬ１−）を行なう。さらに、ホトエツチング技術
を用いて、酸化シリコン膜１／′ｌ及びＢＰＳＧ膜１７
膜薄７けるコンタクトホール形成領域１８，１９．２０
．２１及び」ンデンリ形成領域２２を除去覆る。その結
果、第４図のようになる。

次工程を第５図を用いて説明すると、ｗｏｔｔ−１０ｆ
Ｊ酸化により薄い酸化シリコン膜２３を１０００Ａ形成
する。その後、スパッタ法を用いて全面にＣｒ５ｉ薄膜
抵抗体２４を２００への厚さで形成し、さらに、その上
にバリア金属としてのＴｉＷ膜２５を１８００Ａ形成す
る。そして、ホ１〜エッチ技術を用いて、レジスト２６
をマスクにして薄い酸化シリコン膜２３をスＩ〜ツバ−
として薄膜抵抗形成領域及びコンデンサ形成領域以外の
前記Ｃｒ５ｉｉ膜抵抗体２／ｌ及びＴｉＷＩＪｍ２５を
除去する。その結果、第５図のようになる。

次工程を第６図を用いて説明すると、レジスト２６を残
したまま、■［系エツヂンク゛液でコンタクトホール形
成領域１８．１９．２０．２１１Ｊｒ１３（プる薄い酸
化シリコン膜２３を除去すると、コンタク１〜ボールか
第６図のように形成される。このとき、ＢＰＳＧ膜１７
膜薄７酸化シリニ］ン膜２３のエツチング速度はほとん
ど同じのため、ＰＳＧ膜を使用した場合に比べＢＳＰＧ
膜１７の膜厚減少はほとんどない。

次工程を第１図を用いて説明すると、スパッタ法を用い
アルミ配線層２７を形成した後、ホトエツチング技術を
用いて薄膜高抵抗３のＴｉＷ膜２５を除去した後、／４
５０’Ｃ，Ｈ２−Ｎ２ガス中でアルミ配線層する。その
結果、高い抵抗値を持つ薄膜高抵抗３と低い抵抗値を持
つ薄膜低抵抗４か形成される。即ち、０ｒ３ｉのシート
抵抗５００Ω／口とＣｒ　Ｓｉ　＋Ｔｉ　Ｗ積層１ｍの
シート抵抗１０Ω／口の２種類の薄膜抵抗３，４が形成
される。このようにして、２つの薄膜抵抗３，４とコン
デンサ２とバイポーラ１〜ランジスタ１とを集積した半
導体装置が形成される。このとぎ、アルミ０ シンクの際の熱処理時に、ＴｉＷ膜２５はＣｒＳｉ薄膜
抵抗体２／Ｉとアルミ配線の相互拡散による抵抗値変化
及びＴＣＲ（抵抗温度係数）変化防止の働きをする。

このにうに本実施例において（Ｊｌ、バイポーラトラン
ジスタ１（能動素子）を形成したシリコン基板（ディー
プＮ・領域９）上の酸化シリコン膜１０（絶縁Ｉｌｌり
十の薄膜抵抗形成領域にＣｒ　３　ｉ薄膜抵抗体２／′
Ｉを配置するとともに、シリコン基板上のコンデンリ形
成領域の誘電体となる酸化シリコン膜２３上にＣｒ５ｉ
ｌ膜抵抗体２４とＴｉＷ膜２５（バリア金属）とアルミ
配線層２７（配線金属）とを順に積層し、コンデンリ部
分をＡβ／ＴＩ　Ｗ／Ｃｒ　ｓｉ　／Ｓｉ　０２　’ａ
造とした。その結果、通常の］ンデンザ構造であるシリ
コン基板（ディープＮ＋領域）の上に酸化シリコン膜と
配線金属とを順に積層したΔρ／　Ｓ　！　０２構造に
比べ、コンデンサの酸化シリコン膜２３がＣｒＳ薄膜抵
抗体２４とＴｉＷ膜２５にて覆われ、酸化シリコン膜２
３は熱酸化により形成された後、工１ ッチング雰囲気にさらされることが全くないので、膜厚
減少やピンホールの発生がなく、＝１ンデンリーの容量
不良や絶縁耐圧不良の発生がない。又、アルミシンタ時
及びＴＣ製造後のＩＣ使用時の高温雰囲気下においてＴ
ｉ　Ｗ−ｒＪｃｒ　３ｉがバリア層の役目を果し、４Δ
Ｂ＋３Ｓｉ○２→２Δ、Ｑ２０３十３３ｉ反応が防止さ
れ、酸化シリコン膜２３の食われがない。これは、Ｔｉ
Ｗがら密でありへ〃が拡散しないこと、及び、ｃｒ　、
　ｗ、−ｒ；の酸化物の生成自由エネルギーの絶対値が
アルミ酸化物に比べ小さくｓ＊　ｏ２と反応しにくいた
めである。

又、第７図に示すように、上述したＴｉＷ膜２５を用い
ずに、シリコン基板（ディープＮ　領域９）の上に誘電
体となる酸化シリコン膜２３とＣｒ５ｉ薄膜抵抗体２４
と配線金属（アルミ配線層２７）とを順に積層し、Δ、
Ｑ　／　Ｃｒ　Ｓ　ｉ　／　Ｓ　ｉ　０２１ｆＩＳ造と
してもよい。

ざらに、本実施例では、シート抵抗が高いＣｒＳｉ薄膜
抵抗体２４上にシート抵抗が低い］−１Ｗ膜２５（薄膜
抵抗体）を積層してなる薄膜低抵抗２ ４と、この二層構造での配線電極以外のシート抵抗か低
いＴｉＷ膜２５（薄膜抵抗体）が除去されてなる薄膜高
抵抗３とを配置した。即ら、薄膜抵抗３，４はシート抵
抗５００Ω／口（Ｃｒ　Ｓｉ　）とシート抵抗１０Ω７
全の（Ｃｒ　Ｓｉ　＋Ｔｉ　Ｗ積層構造）の２種類を形
成できる。従来ては複数の抵抗値をもつ複数の抵抗素子
を集積化するときには基板全面にＣｒ５ｉ等を蒸着等で
形成した後に所望の抵抗値となるように種々の長さ及び
幅のパターンになるようにエツチングしていたが、この
従来方法で（Ｊ、薄膜抵抗体のシート抵抗が一種類のた
め必要とする抵抗体の抵抗値によっては抵抗体のパター
ン面積が広くなりチップ面積が拡大して歩留りの低下や
コストアップを招くという問題があった。しかしながら
、本実施例ではそのようなことがなく、抵抗体パターン
面積を小さくできチップ面積が小さくでき、さらに、Ｈ
膜抵抗形成工程が簡単なので半導体装置の小形化とコス
トダウンを図ることができる。

さらに、Ｃｒ　Ｓｉ　＋Ｔｉ　Ｗ積層構造抵抗（薄膜３ 低抵抗４）は膜厚が２００ＯＡであり、ＣｒＳ薄膜抵抗
（薄膜高抵抗３）の膜厚の２００△に比べ１０倍厚く、
溶断許容電流値を大きくできる。

従って、リーージやノイズに強く、モノリシックＩＣの
入力保護抵抗に用いることができる。

さらには、薄膜抵抗３，４と］ンデンリ−２とバイポー
ラ１〜ランジスタ１とを集積化するとぎの製造工程とし
て、バイポーン１〜ランジスタ１（能動素子）を形成し
たシリコン基板上に形成された酸化シリコン膜１０．１
４（絶縁膜）のうちコンデンザ形成領域２２とコンタク
トホール形成領域１８．１９，２０．２１の酸化シリコ
ン膜１４（絶縁膜）を除去する第１工程と、第１工程で
の酸化シリコン膜１４（絶縁膜〉除去部分に酸化シリコ
ン膜２３を形成する第２工程と、第２工程で形成した酸
化シリコン膜２３のうちのコンデンーリー形成領域２２
の酸化シリコン膜２３上にＣｒ５ｉ薄膜抵抗体２４を配
置するとともに、酸化シリコン膜１０（絶縁膜〉上の薄
膜抵抗形成領域にＯｒ、５ｉ薄膜低抵抗２４を配置する
第３工程と、第３工稈４ で形成したコンデンサ形成領域２２のＣｒ５ｉＦ＃肱抵
抗体２４をマスクとして第２工程で形成したコンタク１
〜小−ル形成領域１８．１９．２０．２１の酸化シリコ
ンＭｔＡ２３をエツチング除去する第４工程とを設りた
。よって、従来ではバイポーラ１〜ランジスタ１に対し
薄膜抵抗３，４とコンデンサ２とを集積化リ−るときに
マスク枚数の増加ヤ）工程数か増加して」ス１〜アップ
となっていたが、本実施例−Ｃはそのようなことがなく
、バイポーラトランジスタ１の製造■稈に対しマスクを
一枚追加するだｃｊで′］ンデンリー２と薄膜抵抗４を
形成することかできる。ざらに、マスクをもう一枚追加
するだけで薄膜抵抗３を形成することができることとな
る。

又、コンタクトホールは、コンテン９部分の薄い酸化シ
リコン膜２３かＣｒ５ｉ薄膜抵抗体２４、ＴｉＷ膜２５
及びレジスト２６にて覆われているので゛、小１〜工程
なしのウォッシュアウト法を用いて形成できる。

従来、Ｃｒ５ｉ系薄膜の下地にはＰＳＧ膜が用５５ いられＣｒ５ｉ系薄膜のエツチングの際にＰＳＧ膜がエ
ツチングされるという問題があったが、本実施例のよう
に、ＢＰＳＧ膜１７膜用７るとエツチング速度が酸化シ
リコン膜２３とほぼ同じであり、ＰＳＧ膜では酸化シリ
コン膜２３よりエツチング速度が２〜３倍速いという欠
点が回避される。

これにより、コンタクドウＡツシコーアウト時やＣｒ５
ｉ薄膜抵抗体２４のエツチング［）５のフィールドｙＡ
（酸化シリコン膜１０〉の膜厚の減少やリン最の減少が
防止される。

さらに、バイポーラ１〜ランジスタのＴミッタ拡散時に
ＰＳＧ膜が形成され、素子部のＰＳＧ膜が除去されると
Ｎａ等の可動イオンのゲッタリング効果がなくなり高温
特性不良や信頼性不良となる欠点があったが、本実施例
ではＢＰＳＧ膜１７膜用７しており、Ｎａなどの可動イ
オン汚染のゲッタリングとして重要なリンは、ＢＰＳＧ
膜１７中に深さ方向に広い範囲で存在している。このた
め、Ｃｒ５ｉｌ膜抵抗体２４のエツチングに用いるＩ」
Ｆ系エツチング液、あるいはＣ「４系エツチング６ カスによるエツチング局のリン最の減少が少ない３、又
、バイポーラ１〜ランジスタのエミッタ領域１６をイオ
ン注入により形成したので、カス拡散にて形成゛りる場
合に比べてバシッキが少なく高い安定した素子特性が得
られる。

尚、この発明は上記実施例に限定されるものではなく、
例えば、能＠素子はバイポーラトランジスタの他にもＭ
ＯＳ　ｌ〜ランジスタであってもよく、ＣＭＯ８Ｉ　Ｃ
，Ｂｉ−ＭＯＳ　Ｉ　Ｃ，Ｂ　ｉ　−０ＭＯ３ＩＣに適
用しても良い。又、Ｉ−Ｌなど他の能動素子や受動素子
を含んだバイポーンＩＣに適用しても良い。さらに、絶
縁膜はＬＯＧＯ３酸化膜等でもよい。

［発明の効果］ 以上詳述したようにこの発明によれば、容最不良や絶縁
耐圧不良を回避して精度の高いコンデンサを有する半導
体装置を提供することができる優れた効果を発揮する。

【図面の簡単な説明】

第１図は実施例の半導体装置を示づ一断面図、第７ ２図は半導体装置の製造工程を説明するだめの断面図、
第３図は半導体装置の製造工程を説明するための断面図
、第４図は半導体装置の製造工程を説明するだめの断面
図、第５図は半導体装置の製造工程を説明するための断
面図、第６図は半導体装置の製造工程を説明するための
断面図、第７図は別個の半導体装置を示す断面図である
。 １はバイポーラトランジスタ、２はコンデンサ、３は薄
膜高抵抗、４は薄膜低抵抗、１０は絶縁膜としての酸化
シリコン膜、１４は絶縁膜としての酸化シリコン膜、１
８はコンタクトホール形成領域、１９はコンタクトホー
ル形成領域、２０はコンタクトホール形成領域、２１は
コンタクトホール形成領域、２２はコンデンサ形成領域
、２３は酸化シリコン膜、２４はＣｒ５ｉ薄膜抵抗体、
２５はバリア金属としての丁ＩＷ膜、２７は配線金属と
してのアルミ配線層。

Claims (1)

1. 【特許請求の範囲】 １、能動素子とコンデンサと薄膜抵抗とを集積した半導
   体装置において、 能動素子を形成した半導体基板上の絶縁膜上の薄膜抵抗
   形成領域に薄膜抵抗体を配置するとともに、当該半導体
   基板上のコンデンサ形成領域の誘電体となる酸化膜上に
   薄膜抵抗体と配線金属とを順に積層したことを特徴とす
   る半導体装置。 ２、能動素子を形成した半導体基板上に形成された絶縁
   膜のうちコンデンサ形成領域とコンタクトホール形成領
   域の絶縁膜を除去する第１工程と、第１工程での絶縁膜
   除去部分に酸化膜を形成する第２工程と、 第２工程で形成した酸化膜のうちのコンデンサ形成領域
   の酸化膜上に薄膜抵抗体を配置するとともに、前記絶縁
   膜上の薄膜抵抗形成領域に薄膜抵抗体を配置する第３工
   程と、 第３工程で形成したコンデンサ形成領域の薄膜抵抗体を
   マスクとして第２工程で形成したコンタクトホール形成
   領域の酸化膜をエッチング除去する第４工程と からなる半導体装置の製造方法。 ３、薄膜抵抗体と配線金属との間にバリア金属を配置し
   たことを特徴とする請求項１に記載の半導体装置。 ４、シート抵抗が高い薄膜抵抗体上にシート抵抗が低い
   薄膜抵抗体を積層してなる薄膜低抵抗と、この二層構造
   での配線電極以外のシート抵抗が低い薄膜抵抗体が除去
   されてなる薄膜高抵抗と、を有する請求項１に記載の半
   導体装置。