JP2011100519A - メモリシステム - Google Patents

メモリシステム Download PDF

Info

Publication number
JP2011100519A
JP2011100519A JP2009255314A JP2009255314A JP2011100519A JP 2011100519 A JP2011100519 A JP 2011100519A JP 2009255314 A JP2009255314 A JP 2009255314A JP 2009255314 A JP2009255314 A JP 2009255314A JP 2011100519 A JP2011100519 A JP 2011100519A
Authority
JP
Japan
Prior art keywords
read
memory cell
read level
reading
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009255314A
Other languages
English (en)
Other versions
JP5349256B2 (ja
Inventor
Hiroyuki Nagashima
宏行 永嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009255314A priority Critical patent/JP5349256B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to CN201080040585XA priority patent/CN102483952A/zh
Priority to PCT/JP2010/069608 priority patent/WO2011055749A1/ja
Priority to KR1020127006488A priority patent/KR20120054066A/ko
Priority to TW099138212A priority patent/TWI459391B/zh
Publication of JP2011100519A publication Critical patent/JP2011100519A/ja
Priority to US13/462,022 priority patent/US8929140B2/en
Application granted granted Critical
Publication of JP5349256B2 publication Critical patent/JP5349256B2/ja
Priority to US14/565,522 priority patent/US9524786B2/en
Priority to US15/343,484 priority patent/US9767913B2/en
Priority to US15/673,512 priority patent/US10020063B2/en
Priority to US15/982,024 priority patent/US10373692B2/en
Priority to US16/502,302 priority patent/US10916312B2/en
Priority to US17/137,547 priority patent/US11475962B2/en
Priority to US17/967,006 priority patent/US11984167B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

【課題】プログラムディスターブ、リードディスターブの影響やデータリテンションの劣化の影響を除去して信頼性を向上することが可能なメモリシステムを提供する。
【解決手段】複数のメモリセルを含む複数のブロックを有するメモリセルアレイと、前記メモリセルの読み出しレベルを変更可能な電圧生成部と、を有する不揮発性半導体記憶装置と、前記不揮発性半導体記憶装置の書き込み、読み出し、消去を制御する制御部とを具備し、前記制御部は、前記不揮発性半導体記憶装置の使用開始時と時間経過後とで読み出しレベルを変える。
【選択図】図１０

Description

本発明は、例えばＮＡＮＤ型フラッシュメモリを用いたメモリシステムに関する。
ハードディスク装置の代替として、例えば、ＮＡＮＤ型フラッシュメモリを用いたＳＳＤ（Solid State Drive）が開発されている（例えば特許文献１参照）。特許文献１に係る技術によれば、コントローラ部およびメモリモジュールからなる半導体ディスク装置において、コントローラ部内のメモリ管理コントローラは、Ｒ／Ｗ制御回路を通じてメモリモジュール内の制御管理テーブルを読み、その内容をコントローラ側のＲＡＭに書込むと共に、制御管理テーブルに記憶されている管理テーブルの所在番地を見て、その管理テーブルの内容をＲＡＭに書込む。
また、近年ＮＡＮＤ型フラッシュメモリの微細化が進行するに伴い、隣接セル間の干渉ノイズの影響が相対的に大きくなってきている（例えば特許文献２及び特許文献３参照）。特許文献２及び特許文献３に係る技術によれば、読み出し対象である選択ワード線に隣接し、且つ、これより後にデータ書込みがなされる非選択ワード線のデータを考慮した条件下で読み出しが行われる。
さらに、ＮＡＮＤ型フラッシュメモリを用いたメモリシステムでは、読み出しデータを修復するため、ＥＣＣ(Error Correction Code)を用いた誤り訂正が行われている。しかし、ＥＣＣを用いた誤り訂正も万能ではないため、読み出しデータに含まれる誤りビット数が訂正可能なビット数を超えてＥＣＣエラーが発生した場合の技術が開発されている（例えば特許文献４参照）。
特開平５−２８２８８０号公報 特開２００４−３２６８６６号公報 特開２００９−７０５０１号公報 特開２００９−４８７５８号公報 特開２００８−１１７４７１号公報 特開２００４−３２６８６７号公報 特開２００８−２６９４７３号公報 特開２００９−２０５５７８号公報
本発明は、プログラムディスターブ、リードディスターブの影響やデータリテンションの劣化の影響を除去して信頼性を向上することが可能なメモリシステムを提供しようとするものである。
本発明のメモリシステムの第１の態様は、複数のメモリセルを含む複数のブロックを有するメモリセルアレイと、前記メモリセルの読み出しレベルを変更可能な電圧生成部と、を有する不揮発性半導体記憶装置と、前記不揮発性半導体記憶装置の書き込み、読み出し、消去を制御する制御部とを具備し、前記制御部は、前記不揮発性半導体記憶装置の使用開始時と時間経過後とで読み出しレベルを変えることを特徴とする。
本発明のメモリシステムの第２の態様は、複数のメモリセルを含む複数のブロックを有するメモリセルアレイと、前記メモリセルの読み出しレベルを変更可能な電圧生成部と、を有する不揮発性半導体記憶装置と、前記不揮発性半導体記憶装置の書き込み、読み出し、消去を制御する制御部とを具備し、前記制御部は、読み出されたデータからエラーを検出するエラー検知部を有し、前記エラー検出部によりエラーが検出された場合、再度読み出しを繰り返すリトライ読み出しを行うことを特徴とする。
本発明のメモリシステムの第３の態様は、複数のメモリセルを含む複数のブロックを有するメモリセルアレイと、前記メモリセルの読み出しレベルを変更可能な電圧生成部と、を有する不揮発性半導体記憶装置と、前記不揮発性半導体記憶装置の書き込み、読み出し、消去を制御する制御部とを具備し、前記制御部は、読み出されたデータからエラーを検出するエラー検知部と、管理データを記録する管理領域とを有し、前記制御部は、前記エラー検出部によりエラーが検出された場合、メモリセルの本来の読み出しレベルより高くシフトされた読み出しレベルと、前記本来の読み出しレベルより低い読み出しレベルを用いてリトライ読み出しを行い、これらリトライ読み出しの結果が良好な読み出しレベルのデータを前記管理領域に記録することを特徴とする。
本発明のメモリシステムの第４の態様は、複数のメモリセルを含む複数のブロックを有するメモリセルアレイと、前記メモリセルの読み出しレベルを変更可能な電圧生成部と、を有する不揮発性半導体記憶装置と、前記不揮発性半導体記憶装置の書き込み、読み出し、消去を制御する制御部とを具備し、前記制御部は、読み出されたデータからエラーを検出するエラー検知部を有し、前記制御部は、前記エラー検出部によりエラーが検出された場合、メモリセルの本来の読み出しレベルより高くシフトされた読み出しレベルで読み出し動作を行い、エラー検知部の判定の結果、エラーが少ない場合、次の読み出し動作を前記高くシフトされた読み出しレベルで行うことを特徴とする。
本発明は、プログラムディスターブ、リードディスターブの影響やデータリテンションの劣化の影響を除去して信頼性を向上することが可能なメモリシステムを提供する。
第１の実施形態に係るメモリシステムを示す構成図。 図２（ａ）は、ＮＡＮＤメモリチップに含まれる物理ブロックの一例を示す回路図、図２（ｂ）はメモリセルトランジスタの閾値分布の例を示す模式図。 図１に示すドライブ制御回路の一例を示す構成図。 図１に示す１つのチップに含まれるＮＡＮＤ型フラッシュメモリの一例を示す構成図。 メモリセルアレイの１ページの構成の一例を示す図。 図１に示すＤＲＡＭの記憶内容の一例を示す図。 図７（ａ）は多値レベルを記憶するメモリセルの閾値変化の一例を示す図、図７（ｂ）はメモリセルの閾値変化の他の例を示す図。 図８（ａ）は２値レベルを記憶するメモリセルの閾値変化の一例を示す図、図８（ｂ）はメモリセルの閾値変化の他の例を示す図。 管理テーブルのフィールド構成の一例を示す図。 第１の実施形態に係るシフト読み出し動作の一例を示すフローチャート。 管理テーブルのフィールド構成の他の例を示す図。 第１の実施形態の変形例を示すフローチャート。 第２の実施形態に係るリトライ読み出し動作の一例を示すフローチャート。 第２の実施形態に係るリトライ読み出し動作の一例を示すフローチャート。 第３の実施形態に係る読み出し動作を示すフローチャート。 第４の実施形態に係る読み出し動作を示すフローチャート。
ＮＡＮＤ型フラッシュメモリは、メモリセルのサイズが微細化され、メモリセル内に記憶される電子の数が減少されている。このため、隣接セル間の干渉ノイズの影響が相対的に増大し、一方のメモリセルにデータの書き込み（プログラム）や読み出しを行うことにより、隣接する他方のメモリセルのデータが変化する可能性がある。
例えばデータの書き込みは、ワード線とビット線により選択されたメモリセルに対して行われる。しかし、選択セルでの非書き込みセルへの強いストレスと、非選択セルにおいても弱い書き込み状態となり、閾値電圧が高くなるように変化する２種類のプログラムディスターブ（以下、ＰＤとも称す）という現象が発生する。
また、データの読み出しにおいても、非選択のメモリセルに電圧が印加される。このため、非選択メモリセルが弱い書き込み状態となり、閾値電圧が高くなるように変化するリードディスターブ（以下、ＲＤとも称す）という現象が発生する。
さらに、メモリセルに書き込まれたデータが、長時間アクセスされなかったような場合、メモリセルの浮遊ゲートから電子が放出され、閾値電圧が低くなるように変化する現象が発生する。これによりデータリテンション（以下、ＤＲとも称す）が劣化する。
ＳＳＤのように、大容量のメモリシステムは、パーソナルコンピュータやサーバーに実装され、長期間使用される。このため、ＰＤ、ＲＤの発生、ＤＲの劣化の伴う影響をシステム的に救済し、安定な動作が可能な高い信頼性を実現することが求められている。
以下、本発明の実施の形態について、図面を参照して説明する。
（第１の実施形態）
図１は、メモリシステムとしてのＳＳＤ１００の構成例を示すブロック図である。ＳＳＤ１００は、ＡＴＡインタフェース（ＡＴＡ Ｉ／Ｆ）２などのメモリ接続インタフェースを介してパーソナルコンピュータあるいはＣＰＵコアなどのホスト装置（以下、ホストと略す）１と接続され、ホスト１の外部メモリとして機能する。また、ＳＳＤ１００は、ＲＳ２３２Ｃインタフェース（ＲＳ２３２Ｃ Ｉ／Ｆ）などの通信インタフェース３を介して、デバッグ用／製造検査用機器２００との間でデータを送受信することができる。
ＳＳＤ１００は、不揮発性半導体メモリとしてのＮＡＮＤ型フラッシュメモリ（以下、ＮＡＮＤメモリと略す）１０と、コントローラとしてのドライブ制御回路４と、揮発性半導体メモリとしてのＤＲＡＭ２０と、電源回路５と、状態表示用のＬＥＤ６と、ドライブ内部の温度を検出する温度センサ７と、フューズ８とを備えている。
電源回路５は、ホスト１側の電源回路から供給される外部直流電源から複数の異なる内部直流電源電圧を生成し、これら内部直流電源電圧をＳＳＤ１００内の各回路に供給する。また、電源回路５は、外部電源の立ち上がりを検知し、パワーオンリセット信号を生成して、ドライブ制御回路４に供給する。
フューズ８は、ホスト１側の電源回路とＳＳＤ１００内部の電源回路５との間に設けられている。外部電源回路から過電流が供給された場合、フューズ８が切断され、内部回路の誤動作を防止する。
ＮＡＮＤメモリ１０は、例えば４並列動作を行う４つの並列動作要素１０ａ〜１０ｄを有し、４つの並列動作要素１０ａ〜１０ｄは、４つのチャネル（ｃｈ０〜ｃｈ３）によってドライブ制御回路４に接続されている。各並列動作要素１０ａ〜１０ｄは、バンクインターリーブが可能な複数のバンクによって構成されている。すなわち、各並列動作要素は、例えば４バンク（Ｂａｎｋ０〜Ｂａｎｋ３）によって構成されており、各バンクは、複数のＮＡＮＤメモリチップ、例えば２つのメモリチップ（Ｃｈｉｐ０、Ｃｈｉｐ１）により構成されている。
各メモリチップは、例えば、それぞれ複数の物理ブロックを含むプレーン０、プレーン１の２つの領域（District）に分割されている。プレーン０およびプレーン１は、互いに独立した周辺回路（例えば、ロウデコーダ、カラムデコーダ、ページバッファ、データキャッシュ等）を備えており、倍速モードを使用することにより、同時に消去／書き込み／読み出しを行うことが可能である。
このように、ＮＡＮＤメモリ１０の各ＮＡＮＤメモリチップは、複数のチャネルによる並列動作、複数のバンクによるバンクインターリーブ動作、同一バンク内の複数チップのインターリーブ動作、複数のプレーンを用いた倍速モードによる並列動作が可能である。なお、各メモリチップは、２つ以上の複数のプレーンに分割された構成であってもよいし、あるいは、全く分割されていなくてもよい。
ＤＲＡＭ２０は、ホスト１とＮＡＮＤメモリ１０との間で、データ転送用キャッシュ及び作業領域用メモリなどとして機能する。ＤＲＡＭ２０の作業領域用メモリに記憶される内容は、例えばＮＡＮＤメモリ１０に記憶されている各種管理テーブルが、起動時などに展開されたマスターテーブル（スナップショット）、あるいは管理テーブルの変更差分であるログ情報などがある。
尚、ＤＲＡＭ２０の代わりに、ＦｅＲＡＭ（Ferroelectric Random Access Memory）、ＭＲＡＭ（Magnetoresistive Random Access Memory）、ＰＲＡＭ（Phase change Random Access Memory）などの不揮発性ランダムアクセスメモリを使用することも可能である。不揮発性ランダムアクセスメモリを利用する場合、電源切断時に各種管理テーブルなどをＮＡＮＤメモリ１０に退避させる動作の一部又は全部を省略することができる。
ドライブ制御回路４は、ホスト１とＮＡＮＤメモリ１０との間でＤＲＡＭ２０を介してデータ転送制御を行うとともに、ＳＳＤ１００内の各構成要素を制御する。また、ドライブ制御回路４は、状態表示用ＬＥＤ６にステータス表示用信号を供給するとともに、電源回路５からのパワーオンリセット信号を受けて、リセット信号およびクロック信号をドライブ制御回路４内及びＳＳＤ１００内の各部に供給する機能も有している。
各ＮＡＮＤメモリチップは、データ消去の単位である物理ブロックを複数配列して構成されている。
図２（ａ）は、ＮＡＮＤメモリチップに含まれる１個の物理ブロックの構成例を示す回路図である。各物理ブロックは、Ｘ方向に沿って順に配列された（ｐ＋１）個のＮＡＮＤストリングを備えている（ｐは、０以上の整数）。各ＮＡＮＤストリングに含まれる選択トランジスタＳＴ１は、ドレインがビット線ＢＬ０〜ＢＬｐに接続され、ゲートが選択ゲート線ＳＧＤに共通接続されている。また、選択トランジスタＳＴ２は、ソースがソース線ＳＬに共通接続され、ゲートが選択ゲート線ＳＧＳに共通接続されている。
各メモリセルトランジスタ（メモリセルとも言う）ＭＣＴは、半導体基板上に形成された積層ゲート構造を備えたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）により構成されている。積層ゲート構造は、半導体基板上にゲート絶縁膜を介在して形成された電荷蓄積層（浮遊ゲート電極）、及び電荷蓄積層上にゲート間絶縁膜を介在して形成された制御ゲート電極を含んでいる。メモリセルトランジスタＭＣＴは、浮遊ゲート電極に蓄えられる電子の数に応じて閾値電圧が変化し、この閾値電圧の違いに応じてデータを記憶する。メモリセルトランジスタＭＣＴは、１ビットを記憶するように構成されていてもよいし、多値（２ビット以上のデータ）を記憶するように構成されていてもよい。
また、メモリセルトランジスタＭＣＴは、浮遊ゲート電極を有する構造に限らず、ＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）型など、電荷蓄積層としての窒化膜界面に電子をトラップさせることにより閾値電圧が調整可能な構造であってもよい。ＭＯＮＯＳ構造のメモリセルトランジスタＭＣＴについても同様に、１ビットを記憶するように構成されていてもよいし、多値（２ビット以上のデータ）を記憶するように構成されていてもよい。
各ＮＡＮＤストリングにおいて、（ｑ＋１）個のメモリセルトランジスタＭＣＴは、選択トランジスタＳＴ１のソースと選択トランジスタＳＴ２のドレインとの間に、それぞれの電流経路が直列接続されるように配置されている。すなわち、複数のメモリセルトランジスタＭＣＴは、隣接するもの同士で拡散領域（ソース領域若しくはドレイン領域）を共有するような形でＹ方向に直列接続される。
各ＮＡＮＤストリングにおいて、最もドレイン側に位置するメモリセルトランジスタＭＣＴから順に、制御ゲート電極がワード線ＷＬ０〜ＷＬｑにそれぞれ接続されている。従って、ワード線ＷＬ０に接続されたメモリセルトランジスタＭＣＴのドレインは選択トランジスタＳＴ１のソースに接続され、ワード線ＷＬｑに接続されたメモリセルトランジスタＭＣＴのソースは選択トランジスタＳＴ２のドレインに接続されている。
ワード線ＷＬ０〜ＷＬｑは、物理ブロック内のＮＡＮＤストリング間で、メモリセルトランジスタＭＣＴの制御ゲート電極を共通に接続している。つまり、ブロック内において同一行にあるメモリセルトランジスタＭＣＴの制御ゲート電極は、同一のワード線ＷＬに接続される。この同一のワード線ＷＬに接続される（ｐ＋１）個のメモリセルトランジスタＭＣＴは１ページ（物理ページ）として取り扱われ、この物理ページごとにデータの書き込みおよびデータの読み出しが行われる。
また、ビット線ＢＬ０〜ＢＬｐは、ブロック間で、選択トランジスタＳＴ１のドレインを共通に接続している。つまり、複数のブロック内において同一列にあるＮＡＮＤストリングは、同一のビット線ＢＬに接続される。
図２（ｂ）は、例えば、１個のメモリセルトランジスタＭＣＴに２ビットの記憶を行う４値データ記憶方式での閾値分布を示す模式図である。４値データ記憶方式は、上位ページデータ“ｘ”と下位ページデータ“ｙ”で定義される４値データ“ｘｙ”の何れか１つをメモリセルトランジスタＭＣＴに保持可能である。
４値データ“ｘｙ”は、メモリセルトランジスタＭＣＴの閾値電圧の順に、例えば、データ“１１”、“０１”、“００”、“１０”が割り当てられる。データ“１１”は、メモリセルトランジスタＭＣＴの閾値電圧が例えば負とされた消去状態である。尚、データの割り当て規則はこれに限らない。また、１個のメモリセルトランジスタＭＣＴに３ビット以上の記憶を行う構成であってもよい。
下位ページの書き込み動作において、データ“１１”（消去状態）のメモリセルトランジスタＭＣＴに対して選択的に、下位ビットデータ“ｙ”を書き込むことによって、データ“１０”が書き込まれる。上位ページの書き込み前のデータ“１０”の閾値分布は、上位ページ書き込み後のデータ“０１”とデータ“００”の閾値分布の中間程度に位置しており、上位ページの書き込み後の閾値分布よりブロードであってもよい。上位ページの書き込み動作において、データ“１１”のメモリセルと、データ“１０”のメモリセルに対して、それぞれ選択的に上位ビットデータ“ｘ”が書き込まれることにより、データ“０１”及びデータ“００”が書き込まれる。擬似ＳＬＣモードは、下位ページのみを使用して書き込みを行う。下位ページの書き込みは、上位ページの書き込みに比べて高速である。
図３は、ドライブ制御回路４のハードウェア的な内部構成例を示すブロック図である。ドライブ制御回路４は、データアクセス用バス１０１、第１の回路制御用バス１０２、及び第２の回路制御用バス１０３を備えている。第１の回路制御用バス１０２には、ドライブ制御回路４全体を制御するプロセッサ１０４が接続されている。第１の回路制御用バス１０２には、ブートＲＯＭ１０５がＲＯＭコントローラ１０６を介して接続されている。ブートＲＯＭ１０５には、ＮＡＮＤメモリ１０に記憶された各管理プログラム（ＦＷ：ファームウエア）をブートするブート用プログラムが格納されている。
また、第１の回路制御用バス１０２には、クロックコントローラ１０７が接続されている。このクロックコントローラ１０７は、図１に示した電源回路５からのパワーオンリセット信号を受けて、リセット信号およびクロック信号を各部に供給する。
第２の回路制御用バス１０３は、第１の回路制御用バス１０２に接続されている。第２の回路制御用バス１０３には、図１に示した温度センサ７からのデータを受けるためのＩ 2Ｃ回路１０８、状態表示用ＬＥＤ６にステータス表示用信号を供給するパラレルＩＯ（ＰＩＯ）回路１０９、ＲＳ２３２Ｃ Ｉ／Ｆ３を制御するシリアルＩＯ（ＳＩＯ）回路１１０が接続されている。
ＡＴＡインタフェースコントローラ（ＡＴＡコントローラ）１１１、第１のＥＣＣ（Error Checking and Correction）回路１１２、ＮＡＮＤコントローラ１１３、及びＤＲＡＭコントローラ１１４は、データアクセス用バス１０１と第１の回路制御用バス１０２との両方に接続されている。ＡＴＡコントローラ１１１は、ＡＴＡインタフェース２を介してホスト１との間でデータを送受信する。データアクセス用バス１０１には、データ作業領域およびファームウェア展開領域として使用されるＳＲＡＭ１１５がＳＲＡＭコントローラ１１６を介して接続されている。ＮＡＮＤメモリ１０に記憶されているファームウェアは起動時、ブートＲＯＭ１０５に記憶されたブート用プログラムによってＳＲＡＭ１１５に転送される。
ＮＡＮＤコントローラ１１３は、ＮＡＮＤ Ｉ／Ｆ１１７、第２のＥＣＣ回路１１８、及びＤＭＡ転送制御用ＤＭＡコントローラ１１９を備えている。ＮＡＮＤ Ｉ／Ｆ１１７は、ＮＡＮＤメモリ１０とのインタフェース処理を行う。ＤＭＡ転送制御用ＤＭＡコントローラ１１９は、ＮＡＮＤメモリ１０とＤＲＡＭ２０間のアクセス制御を行う。第２のＥＣＣ回路１１８は第２の訂正符号のエンコードを行い、また、第１の誤り訂正符合のエンコード及びデコードを行う。第１のＥＣＣ回路１１２は、第２の誤り訂正符号のデコードを行う。第１の誤り訂正符号、第２の誤り訂正符号は、例えば、ハミング符号、ＢＣＨ（Bose Chaudhuri Hocqenghem）符号、ＲＳ(Reed Solomon)符号、或いはＬＤＰＣ（Low Density Parity Check）符号等であり、第２の誤り訂正符号の訂正能力は、第１の誤り訂正符号の訂正能力よりも高いとする。
図１に示したように、ＮＡＮＤメモリ１０において、４つの並列動作要素１０ａ〜１０ｄは各複数ビットの４つのチャネルを介して、ドライブ制御回路４内部のＮＡＮＤコントローラ１１２に並列接続されており、４つの並列動作要素１０ａ〜１０ｄを並列動作させることが可能である。また、各チャネルのＮＡＮＤメモリ１０は、バンクインターリーブが可能な４つのバンクに分割されており、各メモリチップのプレーン０およびプレーン１に対しても、同時にアクセスを行うことが可能である。したがって、１チャネルに付き、最大８つの物理ブロック（４バンク×２プレーン）を、ほぼ同時に制御することが可能である。すなわち、最大８つの物理ブロックに対して同時に書き込みなどの処理を実行することが可能である。
図４は、図１に示す１つのＮＡＮＤメモリチップに含まれるＮＡＮＤ型フラッシュメモリの一例を示す機能ブロック図である。
メモリセルアレイ２０１は、複数のビット線と複数のワード線と共通ソース線を含み、例えばＥＥＰＲＯＭセルからなる電気的にデータを書き換え可能なメモリセルがマトリクス状に配置されている。このメモリセルアレイ２０１には、ビット線を制御するためのビット制御回路２０２とワード線制御回路２０６が接続されている。
ビット線制御回路２０２は、ビット線を介してメモリセルアレイ２０１中のメモリセルのデータを読み出したり、ビット線を介してメモリセルアレイ２０１中のメモリセルの状態を検出したり、ビット線を介してメモリセルアレイ２０１中のメモリセルに書き込み制御電圧を印加してメモリセルに書き込みを行なう。ビット線制御回路２０２には、カラムデコーダ２０３、データ入出力バッファ２０４が接続されている。
ビット線制御回路２０２内のデータ記憶回路はカラムデコーダ２０３によって選択される。データ記憶回路に読み出されたメモリセルのデータは、前記データ入出力バッファ２０４を介してデータ入出力端子２０５から外部へ出力される。データ入出力端子２０５は、メモリチップ外部のドライブ制御回路４に接続される。
このドライブ制御回路４は、データ入出力端子２０５から出力されたデータを受ける。さらに、ドライブ制御回路４は、ＮＡＮＤ型フラッシュメモリの動作を制御する各種コマンドＣＭＤ、アドレスＡＤＤ、及びデータＤＴを出力する。ドライブ制御回路４からデータ入出力端子２０５に入力された書き込みデータは、データ入出力バッファ２０４を介して、カラムデコーダ２０３によって選択されたデータ記憶回路に供給され、コマンド及びアドレスは制御信号及び制御電圧発生回路２０７に供給される。
ワード線制御回路２０６は、メモリセルアレイ２０１に接続されている。このワード線制御回路２０６は、メモリセルアレイ２０１中のワード線を選択し、選択されたワード線に読み出し、書き込みあるいは消去に必要な電圧を印加する。
メモリセルアレイ２０１、ビット線制御回路２０２、カラムデコーダ２０３、データ入出力バッファ２０４、及びワード線制御回路２０６は、制御信号及び制御電圧発生回路２０７に接続され、この制御信号及び制御電圧発生回路２０７によって制御される。
制御信号及び制御電圧発生回路２０７は、制御信号入力端子２０８に接続され、ドライブ制御回路４から制御信号入力端子２０８を介して入力されるＡＬＥ（アドレス・ラッチ・イネーブル）、ＣＬＥ（コマンド・ラッチ・イネーブル）、ＷＥ（ライト・イネーブル）などの各種制御信号、及びドライブ制御回路４からデータ入出力端子２０５及びデータ入出力バッファ２０４を介して入力されるコマンドＣＭＤによって制御される。
この制御信号及び制御電圧発生回路２０７は、データの書き込み時にワード線やビット線の電圧を発生するとともに、ウェルに供給される電圧を発生する。制御信号及び制御電圧発生回路２０７は、例えばチャージポンプ回路のような昇圧回路を含み、プログラム電圧や読み出し電圧、消去電圧を生成可能とされている。
さらに、制御信号及び制御電圧発生回路２０７は、後述するように、読み出し電圧のレベルを変更可能とされている。すなわち、制御信号及び制御電圧発生回路２０７は、制御信号入力端子２０８を介して入力される各種制御信号、データ入出力端子２０５及びデータ入出力バッファ２０４を介して入力されるコマンドＣＭＤを受けて、読み出し動作時にワード線に印加する電圧を＋方向、または−方向にシフトさせる機能を有している。
前記ビット線制御回路２０２、カラムデコーダ２０３、ワード線制御回路２０６、制御信号及び制御電圧発生回路２０７は書き込み回路、及び読み出し回路を構成している。
メモリセルアレイ２０１は、本体データを格納するための記憶領域に加えて、ＥＣＣ(Error Correction Code)を記憶する記憶領域２０１−１を有している。
図５は、メモリセルアレイ２０１の１ページの構成を示している。各ページは、ユーザデータを記憶するデータ領域とＥＣＣを記憶するＥＣＣ領域により構成されている。なお、各ページには、制御信号及び制御電圧発生回路２０７が利用する内部フラグデータなどが含まれていても良い。
図６は、図１に示されたＤＲＡＭ２０の記憶内容を示している。ＤＲＡＭ２０は、ファームウェア領域２０−１、テーブル領域２０−２、データ領域２０−３により構成されている。ファームウェア領域２０−１には、ドライブ制御回路４の動作に必要なファームウェアが記憶されている。テーブル領域２０−２には、例えば後述する読み出し動作に必要な管理テーブルが記憶されている。データ領域２０−３は、例えばライトキャッシュ、またはリードキャッシュとして利用される。
ファームウェア領域２０−１は、ドライブ制御回路４の動作に必要なファームウェアのうち、図３に示されたＳＲＡＭ１１５に格納しきれない分の展開領域として利用することができる。テーブル領域２０−２は、ＤＲＡＭ２０のデータ領域２０−３におけるライトキャッシュ、リードキャッシュ機構を管理するためのキャッシュ管理テーブル、及び、ホスト装置１から入力される論理アドレスとＮＡＮＤメモリ１０の物理アドレスとの対応関係を管理するための論理−物理アドレス変換テーブルなどを含んでいる。
ＤＲＡＭ２０の記憶内容のうち、特にテーブル領域２０−２に含まれる論理−物理アドレス変換テーブルなどのマスターテーブルは、メモリシステムの電源がオフとされるとき、ＮＡＮＤメモリ１０の例えばセーブ領域にセーブされる。また、このマスターテーブルは、メモリシステムの電源がオンとされたとき、ＮＡＮＤメモリ１０のセーブ領域から読み出され、ＤＲＡＭ２０のテーブル領域２０−２にロードされる。また、データ領域２０−３に含まれる最新のデータは、メモリシステムの電源がオフとされるときに、論理−物理アドレス変換テーブルによって指し示されるＮＡＮＤメモリ１０の所定の位置に記憶され不揮発化される。
（シフト読み出し動作）
第１の実施形態は、メモリシステムの信頼性を向上するため、メモリシステムの使用の初期と所定の時間経過後とで、ＮＡＮＤ型フラッシュメモリの読み出しレベルを変化させている。使用の初期とは、例えば、メモリシステム出荷後、ユーザが実際にメモリシステムを使用し始める時を指す。所定の時間経過後とは、実時間を計測することで決定しても良いし、メモリシステム内部でＮＡＮＤ型フラッシュメモリに所定の動作（書き込み、読み出し、または消去動作）を繰り返した回数によって決定しても良い。
メモリセルに記憶されたデータに対応する閾値電圧は、前述したようにプログラムディスターブ（ＰＤ）、リードディスターブ（ＲＤ）、データリテンションにより変化する。
図７（ａ）に示すように、メモリセルがＰＤ及びＲＤの影響を受けた場合、メモリセルの閾値電圧の分布は、破線で示すように高くなるように変化する。このため、デフォルトで設定された各閾値電圧を読み出すための読み出し電圧（レベル）ＶＡ，ＶＢ，ＶＣ、及び非選択セルに供給される読み出し電圧Ｖｒｅａｄは、変化した各閾値電圧より低くなるため、正しくデータを読み出すことができなくなる。
メモリセルが受けるプログラムディスターブの影響に関しては、例えば、特許文献５に開示されている。メモリセルが受けるリードディスターブの影響に関しては、例えば、特許文献６に開示されている。これらの全内容は本出願に援用される。
一方、図７（ｂ）に示すように、メモリセルがＤＲの影響を受けた場合、メモリセルの閾値電圧の分布は、破線で示すように低くなるように変化する、このため、デフォルトで設定された各閾値電圧を読み出すための読み出しレベルＶＡ，ＶＢ，ＶＣは、変化した各閾値電圧より高くなるため、正しくデータを読み出すことができなくなる。
メモリセルのデータリテンション特性に関しては、例えば、特許文献７に開示されており、これらの全内容は本出願に援用される。
ＰＤ、ＲＤ、ＤＲに関連する現象は、図７（ａ）（ｂ）に示すように、３値以上のデータを記憶するメモリセル（ＭＬＣ：Multi Level Cell）の場合に限らず、図８（ａ）（ｂ）に示すように、２値データを記憶するメモリセル（ＳＬＣ：Single Level Cell）の場合も同様である。ただし、ＭＬＣの場合は、ＳＬＣの場合に比較して閾値分布間のマージンに係る制約が厳しいため、ＰＤ、ＲＤ、ＤＲの影響はより顕著である。
第１の実施形態では、不揮発性半導体記憶装置の使用状況に応じて読み出しレベルを変化可能としている。すなわち、ＰＤ，ＲＤの影響を受けたメモリセルからデータを読み出す場合、図７（ａ）、図８（ａ）に破線で示すように、読み出しレベルＶＡ，ＶＢ，ＶＣがデフォルトの読み出しレベルより高く設定される。このため、各読み出しレベルＶＡ，ＶＢ，ＶＣは、各閾値電圧分布の間に位置するため、正しくデータを読み出すことができる。また、読み出し電圧Ｖｒｅａｄもデフォルトの読み出しレベルより高く設定される。このため、読み出し電圧Ｖｒｅａｄは、最も高い閾値電圧分布よりも高く設定されるため、正しくデータを読み出すことができる。
一方、ＤＲの影響を受けたメモリセルからデータを読み出す場合、図７（ｂ）、図８（ｂ）に破線で示すように、読み出しレベルＶＡ，ＶＢ，ＶＣがデフォルトの読み出しレベルより低く設定される。このため、各読み出しレベルＶＡ，ＶＢ，ＶＣは、各閾値電圧分布の間に位置するため、正しくデータを読み出すことができる。
メモリセルがＰＤ，ＲＤの影響を受けたかどうかは、例えばメモリセルの書き込み回数、消去回数、読み出し回数、1回の書き込みにおいてプログラム電圧が印加された回数（プログラムループ回数）、1回の消去において消去電圧が印加された回数（イレーズループ回数）などにより判別することができる。
また、メモリセルが、ＤＲの影響を受けたかどうかは、メモリセルが長期時間アクセスされなかったかどうかにより判断することができる。メモリセルが長期時間放置されていたかどうかは、例えばメモリシステムが搭載されたパーソナルコンピュータのログなどから判断することが可能である。
上記書き込み回数、消去回数、読み出し回数、ループ回数、放置時間、環境温度は、メモリシステム内の管理テーブルにより管理される。
図９は、図６に示すＤＲＡＭ２０のテーブル領域２０−２に記憶された管理テーブルＭＴのフィールド構成の一例を示している。管理テーブルに記録するデータは、メモリシステムの用途に応じて任意に設定することが可能である。図９に示す管理テーブルの場合、例えば物理ブロック番号に対応して、消去回数、プログラム回数、ループ回数、読み出し回数、放置時間、環境温度が設定されている。
ブロックの消去回数またはプログラム回数で規定される書き換え回数（Ｗ（Ｗｒｉｔｅ）／Ｅ（Ｅｒａｓｅ）回数）が増加するに従いゲート絶縁膜が劣化し、書き込み速度は早くなる。したがって、書き換え回数が多い（所定の時間経過後）メモリセルは、書き換え回数が少ない（初期）メモリセルに比較して、ＰＤ及びＲＤの影響を受けやすくなっている。すなわち、書き換え回数が多いメモリセルは、書き換え回数が少ないメモリセルに比較して、同じストレスを受けた場合であっても閾値電圧が高くなる量が大きい。
そこで、本実施形態に係るメモリシステムは、書き換え回数を規定する消去回数またはプログラム回数が任意の規定値に達した場合、読み出しレベルＶＡ、ＶＢ、ＶＣや、読み出し電圧Ｖｒｅａｄを僅かに高くシフトする（＋シフト）ことにより正確な読出しが可能となる。任意の規定値は、例えば、ＮＡＮＤ型フラッシュメモリ製造時のメモリセル特性の評価段階で定められるものであり、書き換え保証回数よりも小さい値に設定すれば良い。
書き換え回数を規定するために、消去回数を用いるか、書き込み回数を用いるかは任意であり、何れか一方を用いても良いし、両方を用いても良い。書き込みはページ単位で行われ、消去はブロック単位で行われるが、ＮＡＮＤ型フラッシュメモリは一般に、消去するまでは１ページに１回の書込みしか行わないので、書き換え回数をモニタする用途においては、消去回数を管理すれば十分である場合が多い。
また一方で、書き込み回数自体によってＰＤの影響をある程度見積もることも可能である。ブロックを構成する各ページに対してどのような順番でプログラムをしていくかは仕様上定められており、各ページには１回ずつ書込みが行われる。このため、ブロック内のどのページまで書込みが行われたかを管理すれば、当該ブロック内のメモリセルに記憶されたデータが＋方向にシフトしているか否かを判断できる。
そこで、本実施形態に係るメモリシステムは、書き込み回数が任意の規定値（例えば、ブロックを構成する全ページの半分まで書き込みを行った場合の書き込み回数）に達した場合、読み出しレベルＶＡ、ＶＢ、ＶＣや、読み出し電圧Ｖｒｅａｄを僅かに高くシフトする（＋シフト）ことにより正確な読出しが可能となる。任意の規定値は、例えば、ＮＡＮＤ型フラッシュメモリ製造時のメモリセル特性の評価段階や、各ページへの書き込みの順序などに従って定められるものである。
また、読み出し回数が増加するに従い、非選択メモリセルに注入される電子の量が増加する。ＮＡＮＤ型フラッシュメモリに記憶されるデータの中には、例えばドライブ制御回路４のファームウェアなど、一度書込みが行われた後は更新されず、読み出し動作のみが行われるものがある。従って、書き換え回数が少ない場合であっても、ＲＤの影響を繰り返し受けることでデータが＋方向にシフトする可能性がある。
そこで、本実施形態に係るメモリシステムは、読み出し回数が任意の規定値に達した場合、読み出しレベルＶＡ、ＶＢ、ＶＣや、読み出し電圧Ｖｒｅａｄを僅かに高くシフトする（＋シフト）ことにより正確な読出しが可能となる。任意の規定値は、例えば、ＮＡＮＤ型フラッシュメモリ製造時のメモリセル特性の評価段階で定められるものである。
なお、読み出し回数の増加によってもゲート絶縁膜が劣化し、書き込み速度が早くなる可能性がある。したがって、読み出し回数が多いメモリセルは、読み出し回数が少ないメモリセルに比較して、ＰＤ及びＲＤの影響を受けやすくなる可能性がある。そこで、本実施形態に係るメモリシステムは、読み出し回数が任意の規定値に達した場合、読み出しレベルＶＡ、ＶＢ、ＶＣや、読み出し電圧Ｖｒｅａｄを僅かに高くシフトするとしても良い。すなわち、読み出し回数を、書き換え回数と同様に絶縁膜の劣化を指し示すファクタとして利用しても良い。
また、ループ回数は、１つの閾値電圧を設定するために、プログラム電圧が印加された回数を示している。上述したように、メモリセルは書き込み回数が増加するに従いゲート絶縁膜が劣化し、書き込み速度が早くなる。このため、所定のデータに対応した閾値電圧を設定するために例えば１０回のプログラム電圧の印加が必要であった場合において、８回のプログラム電圧の印加で書き込みが終了したということは、メモリセルが劣化し、閾値電圧が高く書かれる傾向にあることを意味する。
そこで、本実施形態に係るメモリシステムは、書き込みループ回数が任意の規定値に達した場合、読み出しレベルＶＡ、ＶＢ、ＶＣや、読み出し電圧Ｖｒｅａｄを僅かに高くシフトする（＋シフト）ことにより正確な読出しが可能となる。任意の規定値は、例えば、ＮＡＮＤ型フラッシュメモリ製造時のメモリセル特性の評価段階で定められるものである。
また、メモリセルは書き込み回数が増加するに従いゲート絶縁膜が劣化し、消去速度が遅くなる。このため、消去状態に対応した閾値電圧を設定するために例えば１回の消去電圧の印加が必要であった場合において、３回の消去電圧の印加で消去終了したということは、メモリセルが劣化し、閾値電圧が高く書かれる傾向にあることを意味する。
そこで、本実施形態に係るメモリシステムは、消去ループ回数が任意の規定値に達した場合、読み出しレベルＶＡ、ＶＢ、ＶＣや、読み出し電圧Ｖｒｅａｄを僅かに高くシフトする（＋シフト）ことにより正確な読出しが可能となる。任意の規定値は、例えば、ＮＡＮＤ型フラッシュメモリ製造時のメモリセル特性の評価段階で定められるものである。
各々のブロックに対する消去回数、プログラム回数、読み出し回数、ループ回数は、例えばドライブ制御回路４によりカウントされ、管理テーブルＭＴにカウント値が書き込まれる。なお、読み出し回数をＲＤによる閾値電圧のシフトを見積もるために利用する場合については、ブロック内のデータが消去、あるいは無効化された場合に値をリセットする。当該ブロックに新たに書き込まれるデータは、最初に読み出される前は、ＲＤの影響を受けていないからである。一方で、読み出し回数を書き換え回数と同様に絶縁膜の劣化を指し示すファクタとして利用する場合については、ブロック内のデータが消去、あるいは無効化された場合でも値を保持し続ける。絶縁膜の劣化は当該ブロック固有の物理的な問題だからである。
放置時間は、前述したように、システムログなどにより設定される。また例えば、各々のブロックに書き込まれたデータの放置時間は、最初にメモリセルにデータが書き込まれた時の時刻を記憶しておき、この書き込まれた時刻と、例えばホスト装置１から通知される現在時刻との差分から求めることができる。あるいは、メモリシステム内で特定のイベントが行われた回数によって放置時間を求めても良い。例えば、ＮＡＮＤ型フラッシュメモリでブロック内のデータが消去される度にインクリメントされるカウンタを備え、データ書き込み時にカウント値を記憶するとすれば、現在のカウント値との差分によってある程度の放置時間を見積もる事ができる。あるいは、メモリシステム内部のタイマによって放置時間を測定するとしても良い。
環境温度は、例えば温度センサ７の出力信号に基づき、ドライブ制御回路４により管理テーブルＭＴに記録される。例えば、ブロックにデータを書き込んだときの温度が管理テーブルＭＴに記録される。あるいは、上述した放置時間内における平均温度が所定のタイミングで記憶されるとしても良い。
図１０は、シフト読み出し動作の一例を示している。シフト読み出し動作は、種々の方法が可能であり、メモリシステムの使用環境に応じて最適な読み出しを選択して使用すればよい。
図１０において、ドライブ制御回路４は、シフト読み出し動作時、先ず、管理テーブルＭＴを参照する（Ｓ１１）。次いで、管理テーブルＭＴに記録された消去回数、プログラム回数、ループ回数、読み出し回数が規定値内であるか否かを判別する（Ｓ１２−Ｓ１５）。すなわち、メモリセルがＰＤ，ＲＤの影響を受けているかどうかが判別される。この結果、全ての回数が規定値以内である場合、ドライブ制御回路４は、ＰＤ、ＲＤの影響を受けていないと判断し、デフォルトの読み出しレベルを用いて読み出し動作が実行する（Ｓ１６）。
一方、消去回数、プログラム回数、ループ回数、読み出し回数のうち、いずれかが規定値を越えている場合、ドライブ制御回路４は、放置時間が長いか否かを判別する（Ｓ１７）。放置時間の判断基準は、例えば１日以上の任意に定められた時間である。放置時間が短い場合、ＤＲの影響よりＰＤ、ＲＤの影響の方が大きいと考えられるため、読み出しレベルＶＡ，ＶＢ，ＶＣ及び読み出し電圧Ｖｒｅａｄが高くシフトされ、＋シフト読み出し動作が実行される（Ｓ１８）。また、ステップＤ１７において、放置時間が長いと判断された場合、ＰＤ、ＲＤの影響より、ＤＲの影響の方が大きいと考えられるため、少なくとも読み出しレベルＶＡ，ＶＢ，ＶＣが低くシフトされ、−シフト読み出し動作が実行される（Ｓ１９）。
ドライブ制御回路４は、＋シフト読み出し動作、−シフト読み出し動作時に、ＮＡＮＤメモリ１０に入力するコマンドＣＭＤ、アドレスＡＤＤ、及びデータＤＴにより読み出しレベルＶＡ，ＶＢ，ＶＣ、及びＶｒｅａｄを設定することができる。ドライブ制御回路４は、例えばコマンドにより＋シフト又は−シフトを指定し、アドレスにより読み出しレベルＶＡ，ＶＢ，ＶＣ、又は読み出し電圧Ｖｒｅａｄを指定する。さらに、データによりシフト量を指定する。図４に示す制御信号及び制御電圧発生回路２０７は、これらコマンドとアドレス信号及びデータに基づき、＋シフト読み出し動作及び−シフト読み出し動作に必要な電圧を発生する。
上記各読み出し動作の後、ＥＣＣ判定が行われる（Ｓ２０）。エラービット数が規定値より多い場合、すなわち、＋シフト又は−シフト読み出し動作を行って読み出しデータのＥＣＣ訂正が可能であった場合であっても、エラービット数が規定値より多い場合は今後シフト読み出しを行ってもデータの読み出しが不可能となる可能性があるため、そのブロックに対してリフレッシュ動作が実行される（Ｓ２１，Ｓ２２）。つまり、読み出し対象のブロックのデータが新たな消去ブロックにコピーされる。
リフレッシュ動作でデータをコピーする先の消去ブロックは消去回数、プログラム回数が少ないブロックである方が、絶縁膜の劣化が小さく望ましい。リフレッシュ動作によって少なくともＤＲの影響による閾値電圧の低下を解消することができるが、本実施形態においてはＳ２１，Ｓ２２に係るステップは必ずしも実行しなくとも良い。
なお、例えばＳ１２で消去回数が規定値内であったとしても、放置時間が長ければメモリセルの閾値電圧は−方向にシフトしている可能性がある。したがってＳ１２−Ｓ１５に係る判断で規定値以内と判断された場合であっても、Ｓ１７と同一または異なる基準で、放置時間が長いか否かを判断し、判断結果に応じてデフォルト読み出し、＋シフト読み出し、−シフト読み出しを行っても良い。
また、Ｓ１７における放置時間に複数の段階を設け、ＰＤ，ＲＤによる影響とＤＲによる影響がバランスするような時間である第１の放置時間を越えていなければ＋シフト読み出し、第１の放置時間を超え、デフォルトの閾値を下回るような時間である第２の放置時間を越えていなければデフォルト読み出し、第２の放置時間を越えていれば−シフト読み出しを実行するとしても良い。
上記第１の実施形態によれば、プログラムディスターブＰＤ、リードディスターブＲＤ、データリテンションＤＲの影響を考慮して読み出しレベルＶＡ，ＶＢ，ＶＣ、及び読み出し電圧ＶＲＥＡＤを＋方向、又は−方向にシフトしている。このため、ＰＤ，ＲＤ，ＤＲの影響に拘わらず、正確にデータを読み出すことが可能である。したがって、信頼性の高いメモリシステムを構築することができる。
図１１は、第１の実施形態の変形例を示すものであり、ステータスデータを用いた管理テーブルの例を示している。モニタリードステータスは、例えば電源起動時、又は予め定められたタイミングでページ又はブロック毎に、例えばドライブ制御回路４の制御の下でモニタリードを行い、そのときのステータスを管理テーブルに記録しておく。モニタリードは、読み出しレベルを変えて例えば３回行う。
具体的には、例えばデフォルトの読み出しレベルでの読み出し、読み出しレベルを高くシフトしての読み出し、及び読み出しレベルを低くシフト（−シフト）しての読み出しを行う。これらに読み出し毎にＥＣＣエラービット数を検知し、エラービット数の最も少ない読み出しレベルをステータスデータとして管理テーブルに記録する。ステータスデータとしては、デフォルトリード、＋シフトリード、−シフトリードのうちの１つである。実際の読み出しの際、管理テーブルに記憶されたステータスデータに基づき読み出しレベルが設定される。また、このときのシフト値は前記のようなＷ／Ｅ回数毎に任意の電圧を設定可能である。
図１２は、第１の実施形態の変形例を示すものであり、ステータスデータを用いた読み出し動作の例を示している。この例の場合、読み出し動作が開始されると、管理テーブルＭＴが参照され（Ｓ１１）、ステータスデータの内容が判別される（Ｓ２３）。ここで、管理テーブルは例えば各ページ、ブロック、プレーン、またはチップ毎にどのような条件で読むことが出来たかをステータスデータとして持つ。どのような条件で読めたのかとは、デフォルトリード、＋シフトリード、−シフトリード等の条件である。この結果、ステータスデータがデフォルトリードである場合、読み出しレベル及び読み出し電圧ＶＲＥＡＤがデフォルトのレベルで読み出し動作が実行され（Ｓ１６）、＋シフトリードの場合、読み出しレベルＶＡ，ＶＢ，ＶＣ、及び読み出し電圧ＶＲＥＡＤが高くシフトされ、＋シフト読み出し動作が実行される（Ｓ１８）。また、ステータスデータが−シフトリードである場合、読み出しレベルＶＡ，ＶＢ，ＶＣが低くシフトされ、−シフト読み出し動作が実行される（Ｓ１９）。
これら読み出し動作の後、図１０に示す例と同様に、ＥＣＣ判定が行われる（Ｓ２０）。この結果、エラービット数が規定値より多い場合、そのブロックに対してリフレッシュ動作が実行される（Ｓ２１，Ｓ２２）。すなわち、ブロックのデータが新たな消去ブロックにコピーされる。
図１１及び図１２に示す変形例によっても、プログラムディスターブＰＤ、リードディスターブＲＤ、データリテンションＤＲの影響を考慮して読み出しレベルＶＡ，ＶＢ，ＶＣ、及び読み出し電圧ＶＲＥＡＤを＋方向、又は−方向にシフトしているため、ＰＤ，ＲＤ，ＤＲの影響に拘わらず、正確にデータを読み出すことが可能である。
シフト読み出し動作は、図１０乃至図１２に示す場合に限らず、例えば管理テーブルに記録された温度データを用いて読み出しレベル、読み出し電圧を変化することも可能である。例えば温度が高い場合において、ＰＤ、ＲＤの影響を除去した読み出しを行う場合、読み出しレベルＶＡ，ＶＢ，ＶＣ、及び読み出し電圧ＶＲＥＡＤが＋方向にシフトされた＋シフト読み出し動作を実行すればよい。また、ＤＲの影響を除去した読み出しを行う場合、読み出しレベルＶＡ，ＶＢ，ＶＣが−方向にシフトされた−シフト読み出し動作を実行すればよい。この読み出し動作によっても、ＰＤ、ＲＤ、ＤＲの影響を除去して正確なデータを読み出すことが可能である。
尚、ＤＲを無視することが可能なシステム、例えば絶えず高速にデータが上書きされるシステムや、ＤＲが悪いブロックを更新する機能を有するシステム（例えば、特許文献８）に本メモリシステムを適用する場合、ＤＲの劣化を考慮する必要性は小さい。このため、−方向のシフト読み出しを省略して、読み出しレベルを＋方向（閾値電圧が高くなる方向）にシフトして１回読むだけの構成とすることも可能である。
また、サーバー等の読み出し動作が支配的な常時稼動システムに本メモリシステムを適用する場合、＋方向のシフト読み出しを省略して、放置時間を参照し、放置時間が規定値以上である場合、読み出しレベルＶＡ，ＶＢ，ＶＣが−方向にシフトされた−シフト読み出し動作を、１回実行するだけの構成とすることも可能である。
さらに、メモリセルからデータを読み出す場合、読み出し時間を変えて読むことも可能である。すなわち、読み出し時に、セル間のカップリングをキャンセルするような読み出しや、隣接ビット線のノイズをキャンセルするような読み出しや、メモリセルのセンスノードのプリチャージ電圧を変えたり、読み出し時のセンス回数やセンス時間を変えたりすることが可能である。
（第２の実施形態）
次に、第２の実施形態について説明する。上記第１の実施形態はＰＤ，ＲＤ、ＤＲの影響を除去するため、管理領域を参照し、読み出しレベルＶＡ，ＶＢ，ＶＣや、読み出し電圧Ｖｒｅａｄを＋方向又は−方向に変化させて読み出し動作を行った。この読み出し動作の後、ＥＣＣを判定し、エラービット数が多い場合、そのブロックをリフレッシュした。
これに対して、第２の実施形態は、最初の読み出しの際のＥＣＣによる誤り訂正でエラービット数が多くＥＣＣによる誤り訂正が不可能（ＥＣＣエラー）であった場合、シフト読み出し（リトライ読み出し）を行い、再度ＥＣＣによる誤り訂正を実行することで、システムとしての不良率を改善する。
図１３、図１４は、第２の実施形態を示している。図１３に示すように、先ず、例えばデフォルトの読み出しレベルによりメモリセルからデータが読み出される（Ｓ３１）。次いで、ＥＣＣが判定される（Ｓ３２）。この結果、エラービット数少なくＥＣＣによる誤り訂正が可能である場合、読み出し動作が終了される。また、エラービット数が多くＥＣＣによる誤り訂正が不可能である場合、リトライ読み出しが実行される（Ｓ３３）。
図１４は、リトライ読み出しの一例を示している。このリトライ読み出しにおいて、先ず、読み出しレベルが、デフォルトの読み出しレベルより例えば高くシフトされ、＋シフト読み出し動作が行われる（Ｓ４１）。この後、ＥＣＣが判定され、誤り訂正が正常に実行できるかどうか判定される（Ｓ４２）。
誤り訂正が正常に実行できない場合、＋シフト読み出し動作が規定回数、例えば２回行われたかどうか判別される（Ｓ４３）。この結果、２回以下である場合、再度＋シフト読み出し動作が行われる（Ｓ４１）。この際、読み出しレベルが前回より高くシフトされ、＋シフト読み出し動作が行われる。この後、ＥＣＣが判定され、誤り訂正が正常に実行できるかどうか判定される（Ｓ４２）。
誤り訂正が正常に実行できる場合はリトライ読み出しが終了され、まだ誤り訂正が正常に実行できない場合、＋シフト読み出し動作が規定回数、例えば２回行われたかどうか判別される（Ｓ４３）。この場合、２回目であるため、読み出しレベルのシフト方向が反転される。
すなわち、デフォルトの読み出しレベルより例えば低くシフトされ、−シフト読み出し動作が行われる（Ｓ４４）。この後、ＥＣＣが判定され、誤り訂正が正常に実行できるどうか判定される（Ｓ４５）。
誤り訂正が正常に実行できない場合、−シフト読み出し動作が規定回数、例えば２回行われたかどうか判別される（Ｓ４６）。この結果、２回以下である場合、再度−シフト読み出し動作が行われる（Ｓ４４）。この際、読み出しレベルが前回より低くシフトされ、−シフト読み出し動作が行われる。この後、ＥＣＣが判定され、誤り訂正が正常に実行できるかどうか判定される（Ｓ４５）。
誤り訂正が正常に実行できる場合はリトライ読み出しが終了され、まだ誤り訂正が正常に実行できない場合、−シフト読み出し動作が規定回数、例えば２回行われたかどうか判別される（Ｓ４６）。この場合、２回目であるため、シフト読み出しを行ってもデータ読み出しが不可能であると判断し、ドライブ制御回路４はホスト装置１に対して読み出しがエラー終了したことを示すステータスを返す（Ｓ４７）。
上記リトライ読み出しにおいて、リトライ回数は、＋方向、−方向とも２回とした。しかし、これに限定されるものではなく、＋方向、−方向とも１回、又は３回以上とすることも可能である。
また、上記リトライ読み出しにおいて、Ｓ４７で読み出しがエラー終了したことを示すステータスを返すとしたが、メモリシステムが図３に示すように２段階の誤り訂正を行う場合は、Ｓ３２，Ｓ４２，Ｓ４５でのＥＣＣ訂正では第２のＥＣＣ回路１１８でエラー訂正が可能であるかを判断することとし、Ｓ４７では、第１のＥＣＣ回路１１２による誤り訂正を行うこととしても良い。これにより、消費電力が大きく処理に時間のかかる第１のＥＣＣ回路１１２による誤り訂正が発動する機会を少なくすることができる。
上記第２の実施形態によれば、データ読み出しにおいて、ＥＣＣエラービット数が規定値以上である場合、読み出しレベルを＋方向、又は−方向にシフトしてリトライ読み出しを行っている。このため、プログラムディスターブＰＤ、リードディスターブＲＤの影響、又はデータリテンションＤＲの劣化の影響を除去することができ、正確にデータを読み出すことができる。したがって、メモリシステムの信頼性を向上することが可能である。
上記第２の実施形態において、リトライ読み出し動作は、図１４に示す方法に限定されるものではなく、読み出し時間を変えて読むことも可能である。具体的には、例えば隣接メモリセルの先読み技術を適用することが可能である。この先読み技術に関しては、特許文献２、特許文献３に開示されている。これらの全内容は本出願に援用される。
特許文献２に開示された先読み技術では、例えばワード線ＷＬｎに接続されたメモリセルのデータを読み出す場合、先ず、ワード線ＷＬｎ＋１に接続されたメモリセルのデータを読み出す。ワード線ＷＬｎに接続されたメモリセルを読み出すとき、ワード線ＷＬｎ＋１に接続されたメモリセルから読み出されたデータの閾値電圧に基づき、読み出しレベルＶＡ，ＶＢ，ＶＣを僅かに高くシフトして読み出し動作を実行する。これにより隣接セルの書き込みの影響を除去でき、正確にデータを読み出すことができる。
また、特許文献３に開示された先読み技術では、例えばワード線ＷＬｎに接続されたメモリセルのデータを読み出す場合、先ず、ワード線ＷＬｎ＋１に接続されたメモリセルのデータを読み出す。ワード線ＷＬｎに接続されたメモリセルを読み出すとき、ワード線ＷＬｎ＋１に接続されたメモリセルから読み出されたデータの閾値電圧に基づき、非選択ワード線ＷＬｎ＋１に印加される読み出し電圧Ｖｒｅａｄが高くシフトされ、カップリングにより選択ワード線ＷＬｎのレベルが上昇する。これにより隣接セルの書き込みの影響を除去でき、正確にデータを読み出すことができる。
上記隣接メモリセルの先読み技術は、選択ワード線に接続されたメモリセルのデータを読み出す前に、非選択ワード線に接続されたメモリセルのデータを読み出す必要があるため、読み出し時間が遅れる。このため、隣接メモリセルの先読み技術採用するＮＡＮＤ型フラッシュメモリをメモリシステムが採用する場合は、先読み技術を、システムの用途に応じて切り替え可能とするとよい。例えば、リトライ読み出しの際に先読みをＯＮにし、通常読み出し時は先読みをＯＦＦにすれば良い。
さらに、第２の実施形態は、読み出し時のセンス時間を変更することも可能である。上述したように、ＰＤの影響を受けたメモリセルは、閾値電圧が高くシフトしている。このため、読み出し電圧Ｖｒｅａｄに対して、セルトランジスタはオンしにくくなっている。そこで、非選択ワード線に印加される読み出し電圧ＶＲＥＡＤを上げてリトライ読み出しを行う。この場合、選択ワード線の電位は、非選択ワード線とのカップリングにより上昇する。このため、選択ワード線に接続されたセルトランジスタに流れる電流Ｉｃｅｌｌを増加することができる。したがって、正確にデータを読み出すことができ、システムの信頼性を向上することが可能である。
また、リトライ読み出しにおいて、読み出し時のセンスノードのプリチャージ電圧を変えたり、読み出し時のセンス回数を変えたりすることも可能である。
（第３の実施形態）
図１５は、第３の実施形態を示している。第３の実施形態は、第１、第２の実施形態を組み合わせた読み出し動作である。すなわち、第１に実施形態において説明したモニタリードは、電源起動時、又は任意のタイミングで実行された。これに対して、第３の実施形態は、読み出し動作において、ＥＣＣエラーが発生した場合、読み出しレベルを＋／−の両方にシフトして読み出し動作を行い、そのときのシフトデータを管理テーブルに記録し、次の読み出し動作において、管理テーブルに記録されたシフトデータに基づき読み出し動作を行うものである。
図１５に示すように、例えばデフォルトの読み出しレベルにより読み出し動作が行われる（Ｓ５１）。この後、ＥＣＣが判定される（Ｓ５２）。この判定の結果、ＥＣＣエラーが発生している場合、例えば先ず読み出しレベルが僅かに高くシフトされ、＋シフト読み出しが実行される（Ｓ５３）。この読み出し後、再度ＥＣＣが判定される（Ｓ５４）。この判定の結果、ＥＣＣエラーが発生していない場合、＋シフトを示す＋シフトデータが管理テーブルＭＴに記録される。＋シフトデータには、例えば、＋方向へのシフトを示すデータ、及びシフト量を示すデータが含まれる。
一方、ステップＳ５４の判定の結果、ＥＣＣエラーが発生している場合、例えばデフォルトの読み出しレベルが僅かに低くシフトされ、−シフト読み出しが実行される（Ｓ５６）。この読み出し後、ＥＣＣが判定される（Ｓ５７）。この判定の結果、ＥＣＣエラーが発生していない場合、−シフトを示す−シフトデータが管理テーブルＭＴに記録される。−シフトデータには、例えば、−方向へのシフトを示すデータ、及びシフト量を示すデータが含まれる。
また、Ｓ５７での判定の結果、ＥＣＣエラーが発生している場合、＋方向へ読み出しレベルをシフトさせても（Ｓ５３）、−方向に読み出しレベルをシフトさせても（Ｓ５６）、ＥＣＣエラーが解消されなかったことを意味するので、ドライブ制御回路４はホスト装置１に対して読み出しがエラー終了したことを示すステータスを返す。管理テーブルには、例えば、読み出し対象の領域が使用不可であることを示すデータを記録する。（Ｓ５６）。
なお、本実施形態では、＋方向のシフト読み出しと−方向のシフト読み出しをそれぞれ１回ずつ行うこととしたが、第２の実施形態のように、複数回のシフト読み出しを行っても良い。例えば、Ｓ５３で＋シフト読み出しを行ってもＥＣＣエラーが解消されない場合は、＋方向へのシフト量を増加させた後、再度ＥＣＣ判定を行っても良い。また、例えば、Ｓ５６で＋シフト読み出しを行ってもＥＣＣエラーが解消されない場合は、−方向へのシフト量を増加させた後、再度ＥＣＣ判定を行っても良い。
また、Ｓ５２でのＥＣＣ判定は、ＥＣＣエラーが発生したか否かではなく、ＥＣＣ訂正が可能であった場合であっても、誤りビット数が規定値以下であるかを判断するとしても良い。例えば、Ｓ５２で訂正可能な範囲であるが、誤りビット数が規定値を超えている場合、Ｓ５３で＋シフト読み出しを実行する。Ｓ５４で再度ＥＣＣ判定を行った際、誤りビット数がＳ５２の場合よりも減少していれば、Ｓ５５で＋シフト量を管理テーブルに記録する。
一方、Ｓ５３で＋シフト読み出しを実行し、Ｓ５４で再度ＥＣＣ判定を行った際、誤りビット数が増加、またはＥＣＣエラーが発生した場合は、Ｓ５６で−シフト読み出しを実行する。Ｓ５７で再度ＥＣＣ判定を行った際、誤りビット数がＳ５２の場合よりも減少していれば、Ｓ５８で−シフト量を管理テーブルに記録する。Ｓ５６で−シフト読み出しを実行し、Ｓ５７で再度ＥＣＣ判定を行った際、誤りビット数が増加、またはＥＣＣエラーが発生した場合は、デフォルトの読み出しレベルが最適であったと考えられるので、管理テーブルにデフォルトの読み出しレベルを記録すれば良い。この場合も、＋方向のシフト読み出しと−方向のシフト読み出しをそれぞれ１回ずつ行うこととしたが、第２の実施形態のように、複数回のシフト読み出しを行っても良い。複数回のシフト読み出しを行う場合、規定回数のシフトを行わなくても、前回シフト量でＥＣＣ判定した場合よりも誤りビット数が増えていれば、同方向では再度のシフトを行わずに、シフト方向が反転されても良い。
このようにして、管理テーブルＭＴにそのブロックを読むための最適な読み出しレベルのシフトデータが記録される。この後、このブロックの読み出し動作が実行される場合、第１の実施形態と同様に、先ず、管理テーブルＭＴが参照され、この管理テーブルＭＴに記録されたシフトデータが読み出される。この読み出されたシフトデータに基づき読み出しレベルが設定され、読み出し動作が実行される。
上記第３の実施形態によれば、ＥＣＣエラーが発生した場合、読み出しレベルを＋／−の両方にシフトして読み出し動作を行い、ＥＣＣエラーが発生しない読み出しレベルを検出し、そのときのシフトデータを管理テーブルＭＴに記録し、次の読み出し動作において、管理テーブルＭＴに記録されたシフトデータに基づき読み出しレベルを設定して読み出し動作を行っている。このため、そのブロックに最適な読み出しレベルによりデータを読み出すことができるため、正確にデータを読み出すことができ、システムの信頼性を向上することが可能である。
また、第３の実施形態によれば、読み出し動作において、ＥＣＣエラーが発生した場合、直ちに管理テーブルが更新されるため、前述したモニタリードに比べて即効性を有している。
さらに、ブロックのデータを読み出すとき、管理テーブルＭＴに記録されたシフトデータに基づき、最初から最適な読み出しレベルでデータを読み出すことが可能であるため、リトライ読み出しに比べて読み出し速度を高速化することができ、パフォーマンスを向上することが可能である。
（第４の実施形態）
図１６は、第４の実施形態を示している。第４の実施形態は、リフレッシュ動作によりＤＲの影響が低減されたシステムに適用される。このようなシステムの場合、ＰＤ、ＲＤの影響を考慮して読み出し動作が実行される。
図１６に示すように、先ず、デフォルトの読み出しレベルを用いてデータが読み出され、ＥＣＣ判定が行われる（Ｓ６１，Ｓ６２）。この結果、エラービット数が規定値より少ない場合、処理が終了される。また、エラービット数が規定値より多い場合、＋シフト読み出し動作、及びＥＣＣ判定が行われる（Ｓ６３，Ｓ６４）。この結果、エラービット数が規定値より少ない場合、処理が終了される。また、エラービット数が規定値より多い場合、デフォルトの読み出しレベルより低いレベルにより、−シフト読み出し動作が実行される（Ｓ７１）。この後、ＥＣＣ判定が行われる（Ｓ７２）。この結果、エラービット数が規定値より少ない場合、このまま、終了とすることも可能であるが、ＤＲが劣化していることが分かっているため、例えばリフレッシュ動作が実行され、ＤＲが改善される（Ｓ７４）。また、エラービット数が規定値より多い場合、例えばリードソロモン処理が実行され、データの復活が試みられる。
一方、ステップＳ６４でエラービット数が規定値より少ない状態で処理が終了した後、例えば別の読み出しのためのコマンドが設定された場合（Ｓ６５）、ステップＳ６３と同じシフトレベルで、＋シフト読み出し動作が行われる（Ｓ６６）。この後、ＥＣＣ判定が行われ（Ｓ６７）、エラービット数が規定値より少ない場合、処理が終了され、エラービット数が規定値より多い場合、例えばデフォルトの読み出しレベルを用いて読み出し動作が実行される（Ｓ６８）。この後、ＥＣＣ判定が行われ（Ｓ６９）、エラービット数が規定値より少ない場合、このまま、終了とすることも可能であるが、ＤＲが劣化していることが分かっているため、例えばリフレッシュ動作が実行され、ＤＲが改善される（Ｓ７４）。また、エラービット数が規定値より多い場合、ステップＳ７１に制御が移行される。
上記第４の実施形態によれば、ＤＲの影響が低減されたシステムにおいて、シフト読み出しの回数を低減することが可能であるため、読み出し動作を高速化することが可能である。しかも、必要なシフト読み出しは実行されるため、正確な読み出し動作が可能であり、システムの信頼性を向上させることができる。
本発明は、上記各実施形態に限定されるものではなく、発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
４…データ制御回路、１０…ＮＡＮＤ型フラッシュメモリ、２０…ＤＲＡＭ、１００…ＳＳＤ、１０４…プロセッサ、２０１…メモリセルアレイ、ＭＴ…管理テーブル。

Claims (17)

  1. 複数のメモリセルを含む複数のブロックを有するメモリセルアレイと、
    前記メモリセルの読み出しレベルを変更可能な電圧生成部と、
    を有する不揮発性半導体記憶装置と、
    前記不揮発性半導体記憶装置の書き込み、読み出し、消去を制御する制御部とを具備し、
    前記制御部は、前記不揮発性半導体記憶装置の使用開始時と時間経過後とで読み出しレベルを変えることを特徴とするメモリシステム。
  2. 前記制御部は、前記不揮発性半導体記憶装置の書き込み回数、消去回数、読み出し回数の少なくとも１つに応じて前記読み出しレベルを変えることを特徴とする請求項１記載のメモリシステム。
  3. 前記制御部は、前記メモリセルに設定された閾値電圧を読み出すための本来の読み出しレベルより高い読み出しレベルと、前記本来の読み出しレベルより低い読み出しレベルとの一方で、前記メモリセルから１回データを読み出すことを特徴とする請求項２記載のメモリシステム。
  4. 前記制御部は、前記メモリセルに設定された閾値電圧を読み出すための本来の読み出しレベルより高い読み出しレベルと、前記本来の読み出しレベルより低い読み出しレベルの両方で、前記メモリセルからデータを読み出すことを特徴とする請求項２記載のメモリシステム。
  5. 前記制御部は、前記不揮発性半導体記憶装置の放置時間を記録する管理領域を有し、前記管理領域に記録された放置時間が規定時間以上である場合、前記メモリセルに設定された閾値電圧を読み出すための本来の読み出しレベルより低い読み出しレベルで、前記メモリセルからデータを読み出すことを特徴とする請求項２記載のメモリシステム。
  6. 前記制御部は、前記不揮発性半導体記憶装置の前記複数のブロックのブロック毎の書き込み回数、消去回数、読み出し回数、及び書き込み、消去時の電圧印加回数を管理する管理部を有し、前記管理部により管理されたデータに基づき、メモリセルの読み出しレベルを変えることを特徴とする請求項２記載のメモリシステム。
  7. 前記制御部は、前記システムの起動時、又は予め定められたタイミングで、異なる複数の読み出しレベルを用いてブロック毎にモニタリードを実行し、エラービット数の最も少ない読み出しレベルをステータスデータとして管理領域に記録し、データの読み出し時、前記管理領域に記録されたステータスデータに基づき、読み出しレベルを設定することを特徴とする請求項１記載のメモリシステム。
  8. 複数のメモリセルを含む複数のブロックを有するメモリセルアレイと、
    前記メモリセルの読み出しレベルを変更可能な電圧生成部と、
    を有する不揮発性半導体記憶装置と、
    前記不揮発性半導体記憶装置の書き込み、読み出し、消去を制御する制御部とを具備し、
    前記制御部は、読み出されたデータからエラーを検出するエラー検知部を有し、
    前記エラー検出部によりエラーが検出された場合、再度読み出しを繰り返すリトライ読み出しを行うことを特徴とするメモリシステム。
  9. 前記制御部は、メモリセルの本来の読み出しレベルより高くシフトされた読み出しレベルと、前記本来の読み出しレベルより低い読み出しレベルを用いて前記リトライ読み出しを行うことを特徴とする請求項８記載のメモリシステム。
  10. 前記制御部は、読み出し時間を変えて前記リトライ読み出しを行うことを特徴とする請求項８記載のメモリシステム。
  11. 前記制御部は、メモリセルのセンスノードのプリチャージ電圧を変えること、読み出し時のセンス回数を変えることのうちの１により前記読み出し時間を変えることを特徴とする請求項１０記載のメモリシステム。
  12. 前記制御部は、選択ワード線に隣接する非選択ワード線の読み出し電圧を、本来の読み出し電圧より高く設定して前記リトライ読み出しを行うことを特徴とする請求項１０記載のメモリシステム。
  13. 複数のメモリセルを含む複数のブロックを有するメモリセルアレイと、
    前記メモリセルの読み出しレベルを変更可能な電圧生成部と、
    を有する不揮発性半導体記憶装置と、
    前記不揮発性半導体記憶装置の書き込み、読み出し、消去を制御する制御部とを具備し、
    前記制御部は、読み出されたデータからエラーを検出するエラー検知部と、
    管理データを記録する管理領域とを有し、
    前記制御部は、前記エラー検出部によりエラーが検出された場合、メモリセルの本来の読み出しレベルより高くシフトされた読み出しレベルと、前記本来の読み出しレベルより低い読み出しレベルを用いてリトライ読み出しを行い、これらリトライ読み出しの結果が良好な読み出しレベルのデータを前記管理領域に記録することを特徴とするメモリシステム。
  14. 前記制御部は、読み出し時、前記管理領域に記録されたデータに基づき読み出しレベルを設定することを特徴とする請求項１２記載のメモリシステム。
  15. 複数のメモリセルを含む複数のブロックを有するメモリセルアレイと、
    前記メモリセルの読み出しレベルを変更可能な電圧生成部と、
    を有する不揮発性半導体記憶装置と、
    前記不揮発性半導体記憶装置の書き込み、読み出し、消去を制御する制御部とを具備し、
    前記制御部は、読み出されたデータからエラーを検出するエラー検知部を有し、
    前記制御部は、前記エラー検出部によりエラーが検出された場合、メモリセルの本来の読み出しレベルより高くシフトされた読み出しレベルで読み出し動作を行い、エラー検知部の判定の結果、エラーが少ない場合、次の読み出し動作を前記高くシフトされた読み出しレベルで行うことを特徴とするメモリシステム。
  16. 前記制御部は、前記メモリセルの本来の読み出しレベルより高くシフトされた読み出しレベルで読み出し動作を行い、エラー検知部の判定の結果、エラーが多い場合、前記メモリセルの本来の読み出しレベルより低くシフトされた読み出しレベルで読み出し動作を行うことを特徴とする請求項１５記載のメモリシステム。
  17. 前記制御部は、前記メモリセルの本来の読み出しレベルより低くシフトされた読み出しレベルで読み出し動作を行った場合、リフレッシュ動作を行うことを特徴とする請求項１６記載のメモリシステム。
JP2009255314A 2009-11-06 2009-11-06 メモリシステム Active JP5349256B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP2009255314A JP5349256B2 (ja) 2009-11-06 2009-11-06 メモリシステム
CN201080040585XA CN102483952A (zh) 2009-11-06 2010-11-04 存储系统
PCT/JP2010/069608 WO2011055749A1 (ja) 2009-11-06 2010-11-04 メモリシステム
KR1020127006488A KR20120054066A (ko) 2009-11-06 2010-11-04 메모리 시스템
TW099138212A TWI459391B (zh) 2009-11-06 2010-11-05 Memory system
US13/462,022 US8929140B2 (en) 2009-11-06 2012-05-02 Memory system in which a read level is changed based on standing time and at least one of a read, write or erase count
US14/565,522 US9524786B2 (en) 2009-11-06 2014-12-10 Memory system changing a memory cell read voltage upon detecting a memory cell read error
US15/343,484 US9767913B2 (en) 2009-11-06 2016-11-04 Memory system performing read of nonvolatile semiconductor memory device
US15/673,512 US10020063B2 (en) 2009-11-06 2017-08-10 Memory system performing read of nonvolatile semiconductor memory device
US15/982,024 US10373692B2 (en) 2009-11-06 2018-05-17 Memory system performing read of nonvolatile semiconductor memory device
US16/502,302 US10916312B2 (en) 2009-11-06 2019-07-03 Memory system performing read of nonvolatile semiconductor memory device
US17/137,547 US11475962B2 (en) 2009-11-06 2020-12-30 Memory system performing read operation with read voltage
US17/967,006 US11984167B2 (en) 2009-11-06 2022-10-17 Memory system performing read operation with read voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009255314A JP5349256B2 (ja) 2009-11-06 2009-11-06 メモリシステム

Publications (2)

Publication Number Publication Date
JP2011100519A true JP2011100519A (ja) 2011-05-19
JP5349256B2 JP5349256B2 (ja) 2013-11-20

Family

ID=43969987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009255314A Active JP5349256B2 (ja) 2009-11-06 2009-11-06 メモリシステム

Country Status (6)

Country Link
US (8) US8929140B2 (ja)
JP (1) JP5349256B2 (ja)
KR (1) KR20120054066A (ja)
CN (1) CN102483952A (ja)
TW (1) TWI459391B (ja)
WO (1) WO2011055749A1 (ja)

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890621A (zh) * 2011-07-22 2013-01-23 弗森-艾奥公司 确定固态存储介质配置参数的装置、系统和方法
US8385126B2 (en) 2011-04-06 2013-02-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2013041634A (ja) * 2011-08-11 2013-02-28 Fujitsu Ltd 不揮発性半導体記憶装置
WO2013099387A1 (ja) * 2011-12-28 2013-07-04 国立大学法人東京大学 メモリコントローラ，フラッシュメモリシステムおよびフラッシュメモリの制御方法
JP2013145625A (ja) * 2011-12-28 2013-07-25 Apple Inc アナログメモリセルにおける最適スレッシュホールドのサーチ
JP2013246849A (ja) * 2012-05-25 2013-12-09 Toshiba Corp メモリシステム
US8625347B2 (en) 2011-09-22 2014-01-07 Kabushiki Kaisha Toshiba Memory device and control method of memory device
KR20140020041A (ko) * 2012-08-07 2014-02-18 삼성전자주식회사 메모리 장치의 독출 전압 제어 방법 및 이를 이용한 데이터 독출 방법
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
KR20140032790A (ko) * 2012-09-07 2014-03-17 삼성전자주식회사 중앙처리장치에서의 점유시간을 최소화하는 방어코드 운영 방법 및 그에 따른 메모리 시스템
US8804435B2 (en) 2011-12-09 2014-08-12 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
US8830746B2 (en) 2011-12-28 2014-09-09 Apple Inc. Optimized threshold search in analog memory cells using separator pages of the same type as read pages
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US8867269B2 (en) 2012-02-10 2014-10-21 Kabushiki Kaisha Toshiba Semiconductor memory device
KR20150017301A (ko) * 2013-08-06 2015-02-16 실리콘 모션 인코포레이티드 데이터 저장 디바이스 및 이의 액세스 제한 방법
JP2015032316A (ja) * 2013-08-06 2015-02-16 慧榮科技股▲分▼有限公司 データ記憶装置、および、データメンテナンス方法
US8984375B2 (en) 2011-12-16 2015-03-17 Kabushiki Kaisha Toshiba Semiconductor storage device, method for controlling the same and control program
JP2015056198A (ja) * 2013-09-13 2015-03-23 株式会社東芝 メモリチップ、記憶装置および読み出し方法
WO2015145552A1 (ja) * 2014-03-24 2015-10-01 株式会社日立製作所 不揮発メモリデバイス、及び、不揮発メモリデバイスを有するストレージ装置
US9164881B2 (en) 2012-10-17 2015-10-20 Samsung Electronics Co., Ltd. Method of determining deterioration state of memory device and memory system using the same
US9189313B2 (en) 2012-08-27 2015-11-17 Kabushiki Kaisha Toshiba Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module
US9196371B2 (en) 2013-03-08 2015-11-24 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and read method thereof
JP2015219913A (ja) * 2014-05-13 2015-12-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ストレージ装置と、その動作方法、及びそのアクセス方法
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
JP2016504703A (ja) * 2012-12-06 2016-02-12 マイクロン テクノロジー， インク． 誤り訂正に基づくデフォルト読み出し信号の設定
CN105468534A (zh) * 2014-09-30 2016-04-06 Emc公司 使用读取阈值表提高闪存利用率的方法和系统
KR20160055310A (ko) * 2014-11-07 2016-05-18 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법
JP2016517609A (ja) * 2013-03-15 2016-06-16 マイクロン テクノロジー， インク． メモリデバイスにおけるエラー訂正動作
JP2016139446A (ja) * 2015-01-28 2016-08-04 株式会社東芝 半導体装置および読み出し方法
WO2016203631A1 (ja) * 2015-06-19 2016-12-22 株式会社日立製作所 フラッシュメモリデバイス
US9697075B2 (en) 2015-09-08 2017-07-04 Apple Inc. Efficient search for optimal read thresholds in flash memory
US9779818B2 (en) 2015-07-09 2017-10-03 Apple Inc. Adaptation of high-order read thresholds
JP2018045744A (ja) * 2016-09-14 2018-03-22 東芝メモリ株式会社 メモリシステムおよび方法
US10095417B1 (en) 2016-12-13 2018-10-09 EMC IP Holding Company LLC Method and system for improving flash storage read performance in partially programmed blocks
KR20190010745A (ko) * 2016-06-29 2019-01-30 마이크론 테크놀로지, 인크 오류 정정 코드 이벤트 검출
US10289550B1 (en) 2016-12-30 2019-05-14 EMC IP Holding Company LLC Method and system for dynamic write-back cache sizing in solid state memory storage
US10290331B1 (en) 2017-04-28 2019-05-14 EMC IP Holding Company LLC Method and system for modulating read operations to support error correction in solid state memory
US10310942B2 (en) 2016-09-20 2019-06-04 Toshiba Memory Corporation Memory system
US10338983B2 (en) 2016-12-30 2019-07-02 EMC IP Holding Company LLC Method and system for online program/erase count estimation
US10388394B2 (en) 2017-07-25 2019-08-20 Apple Inc. Syndrome weight based evaluation of memory cells performance using multiple sense operations
US10403366B1 (en) 2017-04-28 2019-09-03 EMC IP Holding Company LLC Method and system for adapting solid state memory write parameters to satisfy performance goals based on degree of read errors
US10824353B2 (en) 2017-09-22 2020-11-03 Toshiba Memory Corporation Memory system
US10831395B2 (en) 2018-03-23 2020-11-10 Toshiba Memory Corporation Memory system, control method, and control device

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5349256B2 (ja) 2009-11-06 2013-11-20 株式会社東芝 メモリシステム
JP2011164994A (ja) * 2010-02-10 2011-08-25 Toshiba Corp メモリシステム
KR101925384B1 (ko) * 2011-05-17 2019-02-28 삼성전자주식회사 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 제어 방법
KR101882681B1 (ko) * 2011-10-27 2018-07-31 삼성전자 주식회사 메모리 장치 및 그 구동 방법
US9645177B2 (en) * 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
TWI493339B (zh) * 2012-06-13 2015-07-21 Silicon Motion Inc 資料儲存裝置及資料清除方法
TWI484333B (zh) * 2012-07-12 2015-05-11 Phison Electronics Corp 彈性緩衝器模組及傳輸介面之彈性緩衝方法
US8918699B2 (en) * 2012-07-31 2014-12-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage apparatus
US9081664B2 (en) * 2012-08-10 2015-07-14 Kabushiki Kaisha Toshiba Memory system capable of preventing data destruction
US8792281B2 (en) 2012-08-21 2014-07-29 Apple Inc. Read threshold estimation in analog memory cells using simultaneous multi-voltage sense
KR102048765B1 (ko) * 2013-01-15 2020-01-22 삼성전자주식회사 메모리 시스템의 동작 방법 및 메모리 시스템
US9324398B2 (en) * 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
JP2014157650A (ja) 2013-02-18 2014-08-28 Toshiba Corp 半導体記憶装置
KR101742462B1 (ko) * 2013-02-27 2017-06-01 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 메모리 디바이스들을 위한 선형 프로그래밍 기반 디코딩
KR102131802B1 (ko) * 2013-03-15 2020-07-08 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법, 비휘발성 메모리 장치, 및 메모리 시스템의 구동 방법
US10475523B2 (en) 2013-05-31 2019-11-12 Western Digital Technologies, Inc. Updating read voltages triggered by the rate of temperature change
US9728263B2 (en) * 2013-05-31 2017-08-08 Sandisk Technologies Llc Method and device for iteratively updating read voltages
US9697905B2 (en) 2013-05-31 2017-07-04 Sandisk Technologies Llc Updating read voltages using syndrome weight comparisons
US9218890B2 (en) * 2013-06-03 2015-12-22 Sandisk Technologies Inc. Adaptive operation of three dimensional memory
US9563551B2 (en) 2013-06-20 2017-02-07 Silicon Motion, Inc. Data storage device and data fetching method for flash memory
TWI584117B (zh) * 2013-06-20 2017-05-21 慧榮科技股份有限公司 資料儲存裝置及用於快閃記憶體之資料讀取方法
KR102065664B1 (ko) 2013-08-09 2020-01-13 삼성전자 주식회사 메모리 장치의 열화 상태 추정 방법 및 이를 이용한 메모리 시스템에서의 웨어 레벨링 방법
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9348697B2 (en) 2013-09-10 2016-05-24 Kabushiki Kaisha Toshiba Magnetic random access memory
WO2015037159A1 (ja) * 2013-09-13 2015-03-19 株式会社 東芝 半導体記憶装置及びメモリシステム
US9257175B2 (en) * 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
US9612773B2 (en) * 2013-11-21 2017-04-04 Samsung Electronics Co., Ltd. User device having a host flash translation layer (FTL), a method for transferring an erase count thereof, a method for transferring reprogram information thereof, and a method for transferring a page offset of an open block thereof
US9859925B2 (en) 2013-12-13 2018-01-02 Empire Technology Development Llc Low-complexity flash memory data-encoding techniques using simplified belief propagation
US9430328B2 (en) 2014-01-24 2016-08-30 Stmicroelectronics S.R.L. Error correction in memory devices by multiple readings with different references
US9349490B2 (en) 2014-01-24 2016-05-24 Stmicroelectronics S.R.L. Error correction in differential memory devices with reading in single-ended mode in addition to reading in differential mode
KR102233808B1 (ko) 2014-03-14 2021-03-30 삼성전자주식회사 저장 장치 및 그것의 테이블 관리 방법
KR102222463B1 (ko) * 2014-03-14 2021-03-03 삼성전자주식회사 저장 장치 및 그것의 타이머 설정 방법 및 구동 방법들
US9552251B2 (en) * 2014-04-22 2017-01-24 Sandisk Technologies Llc Neighboring word line program disturb countermeasure for charge-trapping memory
KR102211865B1 (ko) 2014-05-20 2021-02-04 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102248276B1 (ko) 2014-05-26 2021-05-07 삼성전자주식회사 스토리지 장치의 동작 방법
KR20160005264A (ko) 2014-07-04 2016-01-14 삼성전자주식회사 저장 장치 및 그것의 읽기 방법들
KR102219293B1 (ko) 2014-07-28 2021-02-23 삼성전자 주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR102188061B1 (ko) 2014-07-29 2020-12-07 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US9965345B2 (en) * 2014-09-24 2018-05-08 Macronix International Co., Ltd. Health management of non-volatile memory
KR102263046B1 (ko) 2014-10-29 2021-06-09 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR102252378B1 (ko) 2014-10-29 2021-05-14 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR102287760B1 (ko) 2014-10-29 2021-08-09 삼성전자주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
US9424944B2 (en) 2014-10-31 2016-08-23 Sandisk Technologies Llc Detecting voltage threshold drift
US9431116B2 (en) 2014-11-19 2016-08-30 Sandisk Technologies Llc Configuration parameter management using a configuration tool
US9852799B2 (en) 2014-11-19 2017-12-26 Sandisk Technologies Llc Configuration parameter management for non-volatile data storage
US10691531B2 (en) 2014-12-04 2020-06-23 Western Digital Technologies, Inc. Systems and methods for multi-zone data tiering for endurance extension in solid state drives
US10067823B2 (en) * 2014-12-04 2018-09-04 Western Digital Technologies, Inc. Systems and methods for adaptive error corrective code mechanisms
KR102282947B1 (ko) 2014-12-15 2021-07-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102253592B1 (ko) 2014-12-23 2021-05-18 삼성전자주식회사 초기 문턱 전압 분포 변화를 보상할 수 있는 데이터 저장 장치, 이의 작동 방법, 및 이를 포함하는 데이터 처리 시스템
US20160196062A1 (en) * 2015-01-05 2016-07-07 Kabushiki Kaisha Toshiba Memory system
TWI566094B (zh) * 2015-02-04 2017-01-11 慧榮科技股份有限公司 資料儲存裝置及其資料更新方法
US9959067B2 (en) 2015-02-04 2018-05-01 Sandisk Technologies Llc Memory block allocation by block health
KR102239356B1 (ko) 2015-02-17 2021-04-13 삼성전자주식회사 클록 제어 유닛 또는 전원 제어 유닛을 포함하는 저장 장치와 메모리 시스템, 그리고 그것의 동작 방법
US9928138B2 (en) 2015-02-17 2018-03-27 Toshiba Memory Corporation Memory system
US9502123B2 (en) 2015-04-21 2016-11-22 Sandisk Technologies Llc Adaptive block parameters
JP2017027541A (ja) * 2015-07-28 2017-02-02 株式会社東芝 半導体装置及び電子機器
US9940274B2 (en) 2015-08-10 2018-04-10 Toshiba Memory Corporation Memory system and control method of memory system
KR102309841B1 (ko) 2015-08-24 2021-10-12 삼성전자주식회사 표면 실장 기술의 적용에 따른 메모리 셀의 문턱 전압 산포 변화 복구 기능을 갖는 데이터 스토리지 및 그것의 동작 방법
US10528287B2 (en) * 2015-10-09 2020-01-07 Sony Corporation Memory, memory controller, storage apparatus, information processing system, and control method for tracking erase count and rewrite cycles of memory pages
US9870834B2 (en) * 2015-10-19 2018-01-16 California Institute Of Technology Error characterization and mitigation for 16nm MLC NAND flash memory under total ionizing dose effect
US20170110194A1 (en) * 2015-10-19 2017-04-20 Silicon Storage Technology, Inc. Power Driven Optimization For Flash Memory
US9852786B2 (en) * 2015-10-21 2017-12-26 Toshiba Memory Corporation Semiconductor memory device that varies voltage levels depending on which of different memory regions thereof is accessed
KR102449337B1 (ko) 2015-12-14 2022-10-04 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
CN107204204B (zh) * 2016-03-16 2020-01-31 建兴储存科技(广州)有限公司 固态储存装置的断电期间估计方法
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US9852024B2 (en) * 2016-04-19 2017-12-26 Winbond Electronics Corporation Apparatus and method for read time control in ECC-enabled flash memory
CN111679787B (zh) 2016-04-27 2023-07-18 慧荣科技股份有限公司 闪存装置、闪存控制器及闪存存储管理方法
CN107391026B (zh) 2016-04-27 2020-06-02 慧荣科技股份有限公司 闪存装置及闪存存储管理方法
US10019314B2 (en) 2016-04-27 2018-07-10 Silicon Motion Inc. Flash memory apparatus and storage management method for flash memory
US10025662B2 (en) 2016-04-27 2018-07-17 Silicon Motion Inc. Flash memory apparatus and storage management method for flash memory
US10110255B2 (en) 2016-04-27 2018-10-23 Silicon Motion Inc. Method for accessing flash memory module and associated flash memory controller and memory device
US10133664B2 (en) 2016-04-27 2018-11-20 Silicon Motion Inc. Method, flash memory controller, memory device for accessing 3D flash memory having multiple memory chips
US9910772B2 (en) * 2016-04-27 2018-03-06 Silicon Motion Inc. Flash memory apparatus and storage management method for flash memory
US10289487B2 (en) 2016-04-27 2019-05-14 Silicon Motion Inc. Method for accessing flash memory module and associated flash memory controller and memory device
US10558381B2 (en) * 2016-12-16 2020-02-11 Sandisk Technologies Llc Dynamic read table generation
US11069418B1 (en) 2016-12-30 2021-07-20 EMC IP Holding Company LLC Method and system for offline program/erase count estimation
JP6785168B2 (ja) 2017-02-28 2020-11-18 キオクシア株式会社 メモリシステム
US10229749B2 (en) 2017-03-31 2019-03-12 Samsung Electronics Co., Ltd. Nonvolatile memory storage system
US10381090B2 (en) 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
CN107247636B (zh) * 2017-06-06 2020-05-26 苏州浪潮智能科技有限公司 一种固态硬盘中数据重建优化的方法及装置
CN109273037B (zh) * 2017-07-17 2022-08-26 深圳大心电子科技有限公司 数据读取方法以及存储控制器
US10446197B2 (en) 2017-08-31 2019-10-15 Micron Technology, Inc. Optimized scan interval
US10140042B1 (en) 2017-09-13 2018-11-27 Toshiba Memory Corporation Deterministic read disturb counter-based data checking for NAND flash
US10777271B2 (en) * 2017-09-29 2020-09-15 Intel Corporation Method and apparatus for adjusting demarcation voltages based on cycle count metrics
US10366763B2 (en) * 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
US11062197B2 (en) 2017-11-06 2021-07-13 Macronix International Co., Ltd. Neuromorphic computing system and current estimation method using the same
US10418097B2 (en) 2017-11-27 2019-09-17 Western Digital Technologies, Inc. Non-volatile storage system with read calibration
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
JP2019149219A (ja) 2018-02-28 2019-09-05 東芝メモリ株式会社 メモリシステム
JP2019160195A (ja) * 2018-03-16 2019-09-19 東芝メモリ株式会社 メモリシステム
US10365854B1 (en) 2018-03-19 2019-07-30 Micron Technology, Inc. Tracking data temperatures of logical block addresses
JP2019168813A (ja) 2018-03-22 2019-10-03 東芝メモリ株式会社 メモリシステム
KR102544144B1 (ko) * 2018-03-26 2023-06-16 에스케이하이닉스 주식회사 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10908986B2 (en) 2018-04-02 2021-02-02 Sandisk Technologies Llc Multi-level recovery reads for memory
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
JP7053399B2 (ja) * 2018-07-31 2022-04-12 キオクシア株式会社 情報処理システム
CN109240615B (zh) * 2018-08-30 2021-10-15 浪潮电子信息产业股份有限公司 一种固态硬盘的数据读取方法、装置及设备
JP2020047353A (ja) 2018-09-20 2020-03-26 キオクシア株式会社 メモリシステム
US10811091B2 (en) 2018-10-12 2020-10-20 Western Digital Technologies, Inc. Adaptive processing for read threshold voltage calibration
US11037637B2 (en) 2018-12-10 2021-06-15 Micron Technology, Inc. Defect detection in memories with time-varying bit error rate
KR20200076519A (ko) * 2018-12-19 2020-06-29 에스케이하이닉스 주식회사 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
CN111897682A (zh) * 2019-05-05 2020-11-06 北京兆易创新科技股份有限公司 一种测试结果记录方法、装置、电子设备及存储介质
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
JP2021039810A (ja) 2019-09-04 2021-03-11 キオクシア株式会社 メモリシステム
JP2021044043A (ja) 2019-09-13 2021-03-18 キオクシア株式会社 メモリシステム
CN111158589B (zh) * 2019-12-16 2023-10-20 绿晶半导体科技(北京)有限公司 存储阵列的动态管理方法和装置
KR20210100404A (ko) 2020-02-06 2021-08-17 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
TWI736225B (zh) * 2020-04-20 2021-08-11 瑞昱半導體股份有限公司 影像處理晶片測試方法
CN111785316B (zh) * 2020-06-29 2021-03-05 深圳市芯天下技术有限公司 一种克服擦除干扰的方法、系统、存储介质和终端
WO2022015963A1 (en) * 2020-07-17 2022-01-20 Kkt Holdings Syndicate Quaternary field effect transistor
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
TWI767584B (zh) * 2021-02-24 2022-06-11 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
JP2022144291A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 メモリシステム
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
TWI807542B (zh) * 2021-12-17 2023-07-01 華邦電子股份有限公司 記憶體系統
US11894080B2 (en) * 2022-04-29 2024-02-06 Sandisk Technologies Llc Time-tagging read levels of multiple wordlines for open block data retention

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255487A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体メモリ装置
JP2007507804A (ja) * 2003-10-03 2007-03-29 サンディスク　コーポレイション フラッシュメモリのデータ修正およびスクラブ技術
JP2009026436A (ja) * 2007-05-14 2009-02-05 Sandisk Il Ltd 集合的特性を用いてメモリの閾電圧分布を測定する方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3178909B2 (ja) 1992-01-10 2001-06-25 株式会社東芝 半導体メモリ装置
JP3450456B2 (ja) * 1994-08-31 2003-09-22 株式会社東芝 半導体記憶装置
JP3561640B2 (ja) * 1998-11-11 2004-09-02 三洋電機株式会社 １チップマイクロコンピュータ
US7333364B2 (en) * 2000-01-06 2008-02-19 Super Talent Electronics, Inc. Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory
US6662263B1 (en) * 2000-03-03 2003-12-09 Multi Level Memory Technology Sectorless flash memory architecture
JP3913704B2 (ja) 2003-04-22 2007-05-09 株式会社東芝 不揮発性半導体記憶装置及びこれを用いた電子装置
JP4256198B2 (ja) 2003-04-22 2009-04-22 株式会社東芝 データ記憶システム
US7023735B2 (en) * 2003-06-17 2006-04-04 Ramot At Tel-Aviv University Ltd. Methods of increasing the reliability of a flash memory
US7817469B2 (en) * 2004-07-26 2010-10-19 Sandisk Il Ltd. Drift compensation in a flash memory
US7495966B2 (en) * 2006-05-01 2009-02-24 Micron Technology, Inc. Memory voltage cycle adjustment
JP2009536423A (ja) * 2006-05-05 2009-10-08 ハネウェル・インターナショナル・インコーポレーテッド 不揮発性メモリをリフレッシュする方法
US7447096B2 (en) * 2006-05-05 2008-11-04 Honeywell International Inc. Method for refreshing a non-volatile memory
JP4896605B2 (ja) * 2006-07-04 2012-03-14 株式会社東芝 不揮発性半導体記憶システム
JP2008117471A (ja) 2006-11-02 2008-05-22 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性メモリシステム
US7558109B2 (en) * 2006-11-03 2009-07-07 Sandisk Corporation Nonvolatile memory with variable read threshold
JP2008269473A (ja) 2007-04-24 2008-11-06 Toshiba Corp データ残存期間管理装置及び方法
KR101397549B1 (ko) 2007-08-16 2014-05-26 삼성전자주식회사 고속 프로그램이 가능한 불휘발성 반도체 메모리 시스템 및그것의 독출 방법
KR100859258B1 (ko) * 2007-09-10 2008-09-18 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
JP4510060B2 (ja) 2007-09-14 2010-07-21 株式会社東芝 不揮発性半導体記憶装置の読み出し／書き込み制御方法
US7945825B2 (en) * 2007-11-25 2011-05-17 Spansion Isreal, Ltd Recovery while programming non-volatile memory (NVM)
KR101406279B1 (ko) 2007-12-20 2014-06-13 삼성전자주식회사 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
KR101466698B1 (ko) * 2008-02-19 2014-11-28 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
JP4489127B2 (ja) 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
WO2009110142A1 (en) * 2008-03-07 2009-09-11 Kabushiki Kaisha Toshiba Information processing apparatus and non-volatile semiconductor memory drive
US20090228640A1 (en) 2008-03-07 2009-09-10 Kabushiki Kaisha Toshiba Information processing apparatus and non-volatile semiconductor memory drive
US8026544B2 (en) * 2009-03-30 2011-09-27 Sandisk Technologies Inc. Fabricating and operating a memory array having a multi-level cell region and a single-level cell region
JP5349256B2 (ja) * 2009-11-06 2013-11-20 株式会社東芝 メモリシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255487A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体メモリ装置
JP2007507804A (ja) * 2003-10-03 2007-03-29 サンディスク　コーポレイション フラッシュメモリのデータ修正およびスクラブ技術
JP2009026436A (ja) * 2007-05-14 2009-02-05 Sandisk Il Ltd 集合的特性を用いてメモリの閾電圧分布を測定する方法

Cited By (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8873286B2 (en) 2010-01-27 2014-10-28 Intelligent Intellectual Property Holdings 2 Llc Managing non-volatile media
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
US11817155B2 (en) 2011-04-06 2023-11-14 Kioxia Corporation Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage
US8385126B2 (en) 2011-04-06 2013-02-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US10186321B2 (en) 2011-04-06 2019-01-22 Toshiba Memory Corporation Nonvolatile semiconductor memory device
US11621041B2 (en) 2011-04-06 2023-04-04 Kioxia Corporation Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage
US8649221B2 (en) 2011-04-06 2014-02-11 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US11004520B2 (en) 2011-04-06 2021-05-11 Toshiba Memory Corporation Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage
US9947415B2 (en) 2011-04-06 2018-04-17 Toshiba Memory Corporation Nonvolatile semiconductor memory device having a control circuit that controls voltage applied to non-selected word lines connected to unselected memory cells
US9691489B2 (en) 2011-04-06 2017-06-27 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with first and second read operations with different read voltages
US10818362B2 (en) 2011-04-06 2020-10-27 Toshiba Memory Corporation Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage
US9025387B2 (en) 2011-04-06 2015-05-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US10490286B2 (en) 2011-04-06 2019-11-26 Toshiba Memory Corporation Electrically-rewritable nonvolatile semiconductor memory device
US9472295B2 (en) 2011-04-06 2016-10-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2013025821A (ja) * 2011-07-22 2013-02-04 Fusion-Io Inc ソリッドステート記憶媒体に関する設定パラメーターを判定するための装置、システム、及び方法
CN102890621A (zh) * 2011-07-22 2013-01-23 弗森-艾奥公司 确定固态存储介质配置参数的装置、系统和方法
JP2015079495A (ja) * 2011-07-22 2015-04-23 フュージョン−アイオー・インコーポレーテッド ソリッドステート記憶媒体に関する設定パラメーターを判定するための装置、システム、及び方法
JP2013041634A (ja) * 2011-08-11 2013-02-28 Fujitsu Ltd 不揮発性半導体記憶装置
US8625347B2 (en) 2011-09-22 2014-01-07 Kabushiki Kaisha Toshiba Memory device and control method of memory device
US9466370B2 (en) 2011-12-09 2016-10-11 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
US8804435B2 (en) 2011-12-09 2014-08-12 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
US11631468B2 (en) 2011-12-09 2023-04-18 Kioxia Corporation Non-volatile semiconductor storage device
US10762969B2 (en) 2011-12-09 2020-09-01 Toshiba Memory Corporation Non-volatile semiconductor storage device
US9666299B2 (en) 2011-12-09 2017-05-30 Kabushiki Kaisha Toshiba Non-volatile semiconductor storage device
US10269436B2 (en) 2011-12-09 2019-04-23 Toshiba Memory Corporation Non-volatile semiconductor storage device
US11069414B2 (en) 2011-12-09 2021-07-20 Toshiba Memory Corporation Non-volatile semiconductor storage device
US9953716B2 (en) 2011-12-09 2018-04-24 Toshiba Memory Corporation Non-volatile semiconductor storage device
US8984375B2 (en) 2011-12-16 2015-03-17 Kabushiki Kaisha Toshiba Semiconductor storage device, method for controlling the same and control program
US9239758B2 (en) 2011-12-16 2016-01-19 Kabushiki Kaisha Toshiba Semiconductor storage device, method for controlling the same and control program
US8773904B2 (en) 2011-12-28 2014-07-08 Apple Inc. Optimized threshold search in analog memory cells
US8830746B2 (en) 2011-12-28 2014-09-09 Apple Inc. Optimized threshold search in analog memory cells using separator pages of the same type as read pages
TWI511146B (zh) * 2011-12-28 2015-12-01 Apple Inc 用於記憶體單元中之最佳化臨限搜尋之方法及裝置
WO2013099387A1 (ja) * 2011-12-28 2013-07-04 国立大学法人東京大学 メモリコントローラ，フラッシュメモリシステムおよびフラッシュメモリの制御方法
JP2013145625A (ja) * 2011-12-28 2013-07-25 Apple Inc アナログメモリセルにおける最適スレッシュホールドのサーチ
US8867269B2 (en) 2012-02-10 2014-10-21 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2013246849A (ja) * 2012-05-25 2013-12-09 Toshiba Corp メモリシステム
KR20140020041A (ko) * 2012-08-07 2014-02-18 삼성전자주식회사 메모리 장치의 독출 전압 제어 방법 및 이를 이용한 데이터 독출 방법
KR101979734B1 (ko) * 2012-08-07 2019-05-17 삼성전자 주식회사 메모리 장치의 독출 전압 제어 방법 및 이를 이용한 데이터 독출 방법
US9189313B2 (en) 2012-08-27 2015-11-17 Kabushiki Kaisha Toshiba Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module
KR20140032790A (ko) * 2012-09-07 2014-03-17 삼성전자주식회사 중앙처리장치에서의 점유시간을 최소화하는 방어코드 운영 방법 및 그에 따른 메모리 시스템
KR101961318B1 (ko) 2012-09-07 2019-07-17 삼성전자주식회사 중앙처리장치에서의 점유시간을 최소화하는 방어코드 운영 방법 및 그에 따른 메모리 시스템
US9164881B2 (en) 2012-10-17 2015-10-20 Samsung Electronics Co., Ltd. Method of determining deterioration state of memory device and memory system using the same
US10535419B2 (en) 2012-12-06 2020-01-14 Micron Technology, Inc. Setting a default read signal based on error correction
US9582362B2 (en) 2012-12-06 2017-02-28 Micron Technology, Inc. Setting a default read signal based on error correction
US9941022B2 (en) 2012-12-06 2018-04-10 Micron Technology, Inc. Setting a default read signal based on error correction
JP2016504703A (ja) * 2012-12-06 2016-02-12 マイクロン テクノロジー， インク． 誤り訂正に基づくデフォルト読み出し信号の設定
US9196371B2 (en) 2013-03-08 2015-11-24 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and read method thereof
JP2016517609A (ja) * 2013-03-15 2016-06-16 マイクロン テクノロジー， インク． メモリデバイスにおけるエラー訂正動作
KR101677532B1 (ko) 2013-08-06 2016-11-18 실리콘 모션 인코포레이티드 데이터 저장 디바이스 및 이의 액세스 제한 방법
KR20150017301A (ko) * 2013-08-06 2015-02-16 실리콘 모션 인코포레이티드 데이터 저장 디바이스 및 이의 액세스 제한 방법
JP2015032316A (ja) * 2013-08-06 2015-02-16 慧榮科技股▲分▼有限公司 データ記憶装置、および、データメンテナンス方法
US9368226B2 (en) 2013-08-06 2016-06-14 Silicon Motion, Inc. Data storage device and method for restricting access thereof
US9543027B2 (en) 2013-09-13 2017-01-10 Kabushiki Kaisha Toshiba Memory chip, memory device, and reading method
US9685236B2 (en) 2013-09-13 2017-06-20 Kabushiki Kaisha Toshiba Memory chip, memory device, and reading method
JP2015056198A (ja) * 2013-09-13 2015-03-23 株式会社東芝 メモリチップ、記憶装置および読み出し方法
US9898201B2 (en) 2014-03-24 2018-02-20 Hitachi, Ltd. Non-volatile memory device, and storage apparatus to reduce a read retry occurrence frequency and prevent read performance from lowering
WO2015145552A1 (ja) * 2014-03-24 2015-10-01 株式会社日立製作所 不揮発メモリデバイス、及び、不揮発メモリデバイスを有するストレージ装置
JP2015219913A (ja) * 2014-05-13 2015-12-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ストレージ装置と、その動作方法、及びそのアクセス方法
JP2016071894A (ja) * 2014-09-30 2016-05-09 イーエムシー コーポレイションＥｍｃ Ｃｏｒｐｏｒａｔｉｏｎ 持続性記憶装置からデータを読み取る方法およびシステム、ならびに非一時的記憶媒体
CN105468534A (zh) * 2014-09-30 2016-04-06 Emc公司 使用读取阈值表提高闪存利用率的方法和系统
CN105468534B (zh) * 2014-09-30 2019-01-18 Emc公司 使用读取阈值表提高闪存利用率的方法和系统
JP2018018557A (ja) * 2014-09-30 2018-02-01 イーエムシー コーポレイションＥｍｃ Ｃｏｒｐｏｒａｔｉｏｎ 持続性記憶装置からデータを読み取る方法およびシステム、ならびに非一時的記憶媒体
KR102292183B1 (ko) 2014-11-07 2021-08-25 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법
KR20160055310A (ko) * 2014-11-07 2016-05-18 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법
JP2016139446A (ja) * 2015-01-28 2016-08-04 株式会社東芝 半導体装置および読み出し方法
US9665426B2 (en) 2015-01-28 2017-05-30 Kabushiki Kaisha Toshiba Semiconductor device and reading method
US10229742B2 (en) 2015-06-19 2019-03-12 Hitachi, Ltd. Flash memory device
JPWO2016203631A1 (ja) * 2015-06-19 2017-12-28 株式会社日立製作所 フラッシュメモリデバイス
WO2016203631A1 (ja) * 2015-06-19 2016-12-22 株式会社日立製作所 フラッシュメモリデバイス
US9779818B2 (en) 2015-07-09 2017-10-03 Apple Inc. Adaptation of high-order read thresholds
US9697075B2 (en) 2015-09-08 2017-07-04 Apple Inc. Efficient search for optimal read thresholds in flash memory
US10949300B2 (en) 2016-06-29 2021-03-16 Micron Technology, Inc. Error correction code event detection
US10496475B2 (en) 2016-06-29 2019-12-03 Micron Technology, Inc. Error correction code event detection
KR101970454B1 (ko) 2016-06-29 2019-04-18 마이크론 테크놀로지, 인크 오류 정정 코드 이벤트 검출
KR20190010745A (ko) * 2016-06-29 2019-01-30 마이크론 테크놀로지, 인크 오류 정정 코드 이벤트 검출
JP2018045744A (ja) * 2016-09-14 2018-03-22 東芝メモリ株式会社 メモリシステムおよび方法
US10310942B2 (en) 2016-09-20 2019-06-04 Toshiba Memory Corporation Memory system
US10095417B1 (en) 2016-12-13 2018-10-09 EMC IP Holding Company LLC Method and system for improving flash storage read performance in partially programmed blocks
US10289550B1 (en) 2016-12-30 2019-05-14 EMC IP Holding Company LLC Method and system for dynamic write-back cache sizing in solid state memory storage
US10338983B2 (en) 2016-12-30 2019-07-02 EMC IP Holding Company LLC Method and system for online program/erase count estimation
US10403366B1 (en) 2017-04-28 2019-09-03 EMC IP Holding Company LLC Method and system for adapting solid state memory write parameters to satisfy performance goals based on degree of read errors
US10290331B1 (en) 2017-04-28 2019-05-14 EMC IP Holding Company LLC Method and system for modulating read operations to support error correction in solid state memory
US10861556B2 (en) 2017-04-28 2020-12-08 EMC IP Holding Company LLC Method and system for adapting solid state memory write parameters to satisfy performance goals based on degree of read errors
US10388394B2 (en) 2017-07-25 2019-08-20 Apple Inc. Syndrome weight based evaluation of memory cells performance using multiple sense operations
US11733888B2 (en) 2017-09-22 2023-08-22 Kioxia Corporation Memory system
US10824353B2 (en) 2017-09-22 2020-11-03 Toshiba Memory Corporation Memory system
US10831395B2 (en) 2018-03-23 2020-11-10 Toshiba Memory Corporation Memory system, control method, and control device

Also Published As

Publication number Publication date
US9767913B2 (en) 2017-09-19
JP5349256B2 (ja) 2013-11-20
US20170365350A1 (en) 2017-12-21
US10373692B2 (en) 2019-08-06
US20190325970A1 (en) 2019-10-24
TWI459391B (zh) 2014-11-01
US20180268910A1 (en) 2018-09-20
TW201137884A (en) 2011-11-01
US20170053704A1 (en) 2017-02-23
KR20120054066A (ko) 2012-05-29
CN102483952A (zh) 2012-05-30
US9524786B2 (en) 2016-12-20
US20120268994A1 (en) 2012-10-25
US10916312B2 (en) 2021-02-09
US20210118514A1 (en) 2021-04-22
US20150138888A1 (en) 2015-05-21
US11475962B2 (en) 2022-10-18
US8929140B2 (en) 2015-01-06
US11984167B2 (en) 2024-05-14
WO2011055749A1 (ja) 2011-05-12
US10020063B2 (en) 2018-07-10
US20230031541A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US11984167B2 (en) Memory system performing read operation with read voltage
TWI574270B (zh) 記憶體裝置之平均抹寫
JP5364750B2 (ja) メモリシステム、及び不揮発性メモリデバイスの制御方法
US11194655B2 (en) Storage controller and storage device including the same
JP2013122793A (ja) 不揮発性半導体記憶装置
JP2012203957A (ja) メモリシステム
JP2011164994A (ja) メモリシステム
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
CN114253465A (zh) 存储器系统及其操作方法
US11372766B2 (en) Memory system, memory controller, and method of operating memory system
US20220083255A1 (en) Memory system and operating method thereof
US11495319B2 (en) Memory system, memory controller, and method for operating memory system performing integrity check operation on target code when voltage drop is detected
US11500771B2 (en) Memory system, memory controller, and method of operating memory system
US11307794B2 (en) Memory system, memory controller, and operation method of memory system
US20230195367A1 (en) Memory system, memory controller, and operation method of memory system
US20230376211A1 (en) Controller for controlling one-time programmable memory, system, and operation method thereof
US20220058125A1 (en) Memory system, memory controller and method for operating memory system
CN116301569A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

R151 Written notification of patent or utility model registration

Ref document number: 5349256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350