JP2015219913A - ストレージ装置と、その動作方法、及びそのアクセス方法 - Google Patents

ストレージ装置と、その動作方法、及びそのアクセス方法 Download PDF

Info

Publication number
JP2015219913A
JP2015219913A JP2015097615A JP2015097615A JP2015219913A JP 2015219913 A JP2015219913 A JP 2015219913A JP 2015097615 A JP2015097615 A JP 2015097615A JP 2015097615 A JP2015097615 A JP 2015097615A JP 2015219913 A JP2015219913 A JP 2015219913A
Authority
JP
Japan
Prior art keywords
weighted
time
memory
data
weighted time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015097615A
Other languages
English (en)
Other versions
JP6502164B2 (ja
JP2015219913A5 (ja
Inventor
世 正 張
Se-Jeong Jang
世 正 張
経 綸 金
Kyungryun Kim
経 綸 金
男 鎬 金
Nam-Ho Kim
男 鎬 金
Original Assignee
三星電子株式会社Samsung Electronics Co.,Ltd.
Samsung Electronics Co Ltd
三星電子株式会社Samsung Electronics Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2014-0057301 priority Critical
Priority to KR1020140057301A priority patent/KR20150130632A/ko
Application filed by 三星電子株式会社Samsung Electronics Co.,Ltd., Samsung Electronics Co Ltd, 三星電子株式会社Samsung Electronics Co.,Ltd. filed Critical 三星電子株式会社Samsung Electronics Co.,Ltd.
Publication of JP2015219913A publication Critical patent/JP2015219913A/ja
Publication of JP2015219913A5 publication Critical patent/JP2015219913A5/ja
Application granted granted Critical
Publication of JP6502164B2 publication Critical patent/JP6502164B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626Temperature related aspects of refresh operations
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data

Abstract

【課題】向上した信頼性を有するストレージ装置と、その動作方法、及びそのアクセス方法を提供する。
【解決手段】本発明の動作方法は、温度情報を獲得する段階と、獲得された温度情報を利用して現在の加重時間を計算する段階と、加重時間を利用して不揮発性メモリからデータを読み出す段階と、により構成される。現在の加重時間は、データを保存するメモリセルから温度により流出する電荷の量にしたがって決定される。
【選択図】図6

Description

本発明はストレージ装置と、その動作方法、及びそのアクセス方法に係り、より詳しくは、温度変化を考慮したデータの読出しを行うストレージ装置と、その動作方法、及びそのアクセス方法に関する。

ストレージ装置はコンピューター、スマートフォン、スマートパッド等のホスト装置の制御によってデータを格納する装置である。ストレージ装置はハードディスクドライブ(HDD、Hard Disk Drive)のように磁気ディスクにデータを格納する装置、ソリッドステートドライブ(SSD、Solid State Drive)、メモリカード等の半導体メモリ、特に不揮発性メモリにデータを格納する装置を含む。

不揮発性メモリ装置はROM(Read Only Memory)、PROM(Programmable ROM)、EPROM(Electrically Programmable ROM)、EEPROM(登録商標)(Electrically Erasable and Programmable ROM)、フラッシュメモリ装置、PRAM(Phase−change RAM)、MRAM(Magnetic RAM)、RRAM(登録商標)(Resistive RAM)、FRAM(登録商標)(Ferroelectric RAM)等である。

半導体の製造技術の発展に伴って半導体メモリの集積度が持続的に向上している。半導体メモリの集積度の向上は、半導体メモリにより構成されたストレージ装置の容量を大幅に向上させる長所を有する。反面、半導体メモリの集積度の向上は、半導体メモリに書き込まれたデータにおいてエラーが発生する確率、即ちエラー率を増加させる短所を有する。したがって、半導体メモリを含むストレージ装置のエラー率を減少させ、信頼性を向上させる新しい技術に対する要求が持続的に提起されている。

米国特許第8,542,537号公報 米国特許第8,576,651号公報 米国特許第8,472,274号公報 米国特許第8,467,249号公報 米国特許第8,363,478号公報

本発明の目的は、向上した信頼性を有するストレージ装置と、その動作方法、及びそのアクセス方法を提供することにある。

不揮発性メモリ及び前記不揮発性メモリを制御するように構成されるメモリコントローラを含む本発明の実施形態によるストレージ装置の動作方法は、温度情報を獲得する段階と、前記獲得された温度情報を利用して現在の加重時間を計算する段階と、前記現在の加重時間に基づいて調節される読出し電圧レベルを利用して、前記不揮発性メモリからデータを読み出す段階とを含む。

実施形態として、前記温度は、第1周期により周期的に検出され、前記現在の加重時間の計算は、前記検出された温度に基づいて第2周期により周期的に遂行され、前記現在の加重時間を計算する段階は、前記検出された温度に基づいて前記第2周期の時間を調節することによって加重経過時間を計算する段階と、前記加重経過時間を以前の加重時間に合算して前記現在の加重時間を計算する段階と、を含む。

実施例として、前記検出された温度が増加するほど、前記加重経過時間が増加する。

実施形態として、前記現在の加重時間が計算される第2周期の時間が増加するほど、前記加重経過時間が増加する。

実施形態として、前記第2周期の前記時間は、前記ストレージ装置の消去回数を利用してさらに調節され、前記消去回数が増加するほど、前記加重経過時間が増加する。

実施形態として、前記消去回数は、前記不揮発性メモリの複数のメモリブロックにおいて各々遂行された消去回数の平均値である。

実施形態として、前記現在の加重時間が計算される第2周期は、前記温度情報が獲得される第1周期より短い。

実施形態として、前記温度は、前記ストレージ装置の内部温度センサー又は前記ストレージ装置の外部温度センサーから受信される。

実施形態として、前記データを前記不揮発性メモリに書き込む段階と、前記不揮発性メモリに書き込まれた前記データと関連した加重時間を前記データの加重時間スタンプとして登録する段階と、をさらに含む。

実施形態として、前記データの前記現在の加重時間スタンプと前記データの前記現在の加重時間との差を計算する段階をさらに含み、前記読出し電圧レベルは、前記計算された差に基づいて調節される。

実施形態として、電源が遮断された後、供給されれば、直近の加重時間スタンプから前記データを読み出すための最適の読出し電圧レベルを検出する段階と、前記最適の読出し電圧レベルと初期読出し電圧レベルとの差を計算する段階と、前記差を利用して加重時間を計算する段階と、を含み、前記加重時間は、以前の加重時間として使用される。

実施形態として、前記加重時間スタンプは、前記データが書き込まれた前記不揮発性メモリの物理アドレス情報を含む。

本発明の実施形態によるストレージ装置は、温度センサーと、不揮発性メモリと、前記不揮発性メモリを制御するように構成されるメモリコントローラと、を含み、前記メモリコントローラは、前記温度センサーを通じて検出される温度の変化を反映して現在の加重時間を計算し、前記現在の加重時間によって調節される読出し電圧レベルを利用して前記不揮発性メモリからデータを読み出すように構成される。

実施形態として、ランダムアクセスメモリをさらに含み、前記メモリコントローラは、周期的に前記温度センサーから温度を検出し、前記検出された温度を周期的に前記ランダムアクセスメモリに格納するように構成される。

実施形態として、前記メモリコントローラは、前記不揮発性メモリに前記データを書き込み、前記ランダムアクセスメモリから前記加重時間を読み出し、そして前記加重時間を前記データの加重時間スタンプとして登録するように構成される。

実施形態として、前記不揮発性メモリに書き込まれるデータの加重時間スタンプは、時間スタンプテーブルとして前記ランダムアクセスメモリにより管理される。

実施形態として、前記時間スタンプテーブルは、前記不揮発性メモリにさらに格納される。

実施形態として、前記メモリコントローラは、前記現在の加重時間を前記ランダムアクセスメモリから読み出し、前記加重時間スタンプと前記現在の加重時間との差を計算し、前記計算された差によって読出しレベルを調節するように構成される。

実施形態として、前記不揮発性メモリは、垂直に積層されたメモリセルを含む。

実施形態として、各メモリセルは、電荷捕獲型である。

不揮発性メモリを含むストレージ装置をアクセスする本発明の実施形態によるアクセス方法は、前記不揮発性メモリにデータを書き込む段階と、加重時間を前記データの加重時間スタンプに登録する段階と、を含み、前記加重時間は、温度の変化を反映して反復的に更新される時間である。

本発明の実施形態によれば、時間の経過による温度の変化を考慮してデータの書込み及び読出しが遂行される。したがって、向上した信頼性を有するストレージ装置、ストレージ装置の動作方法、及びストレージ装置のアクセス方法が提供される。

本発明の実施形態によるストレージ装置を示すブロック図である。 本発明の実施形態による不揮発性メモリを示すブロック図である。 本発明の実施形態によるメモリブロックを示す回路図である。 時間及び温度にしたがって不揮発性メモリのメモリセルから流出する電荷の量を示すグラフである。 不揮発性メモリのメモリセルの閾値電圧を示す。 本発明の実施形態によるストレージ装置の動作方法を示す順序図である。 本発明の実施形態による加重時間計算部及び加重時間計算部と関連したRAM及び温度センサーを示すブロック図である。 本発明の実施形態によって感知温度を検出する方法を示す順序図である。 本発明の実施形態によって加重時間を計算する方法を示す順序図である。 加重経過時間の計算に使用される、本発明の第1実施形態によるテーブルを示す。 加重経過時間の計算に使用される、本発明の第2実施形態によるテーブルを示す。 加重経過時間の計算に使用される、本発明の第3実施形態によるテーブルを示す。 加重経過時間の計算に使用される、本発明の第4実施形態によるテーブルを示す。 本発明の他の実施形態による加重時間計算部及び加重時間計算部と関連したRAM及び温度センサーを示すブロック図である。 本発明の実施形態によって不揮発性メモリにデータを書き込む方法を示す順序図である。 第1時間スタンプテーブルに登録された加重時間スタンプの例を示すテーブルである。 本発明の実施形態によって不揮発性メモリからデータを読み出す方法を示す順序図である。 本発明の他の実施形態によって不揮発性メモリからデータを読み出す方法を示す順序図である。 メモリコントローラが計算された差を補償する例を示すテーブルである。 ストレージ装置の電源が切られた後、再供給される時に、ストレージ装置が加重時間を復元する方法を示す順序図である。 メモリコントローラが読出しレベルと初期読出しレベルとの差によって加重時間を計算する例を示すテーブルである。 本発明の実施形態によるコンピューティング装置を示すブロック図である。 本発明の実施形態によるコンピューティング装置の動作方法を示す順序図である。 本発明の他の実施形態によるメモリブロックを示す回路図である。 本発明の実施形態によるメモリコントローラを示すブロック図である。 本発明の他の実施形態によるストレージ装置を示すブロック図である。 本発明の他の実施形態によるコンピューティング装置を示すブロック図である。 本発明の他の実施形態によるストレージ装置の動作方法を示す順序図である。 本発明のその他の実施形態によるコンピューティング装置を示すブロック図である。

以下において、本発明が属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるように詳細に説明するために、本発明の実施形態を添付した図面を参照して説明する。

図1は本発明の実施形態によるストレージ装置100を示すブロック図である。図1を参照すれば、ストレージ装置100は不揮発性メモリ110、メモリコントローラ120、RAM(130、Random Access Memory)、及び温度センサー140を含む。ストレージ装置100はソリッドステートドライブ(SSD)、メモリカード、又は実装型メモリを形成できる。

不揮発性メモリ110はメモリコントローラ120の制御によって書込み、読出し、及び消去を遂行する。不揮発性メモリ110はフラッシュメモリを含む。しかし、不揮発性メモリ110はフラッシュメモリに限定されない。不揮発性メモリ110はPRAM(Phase−change RAM)、MRAM(Magnetic RAM)、RRAM(登録商標)(Resistive RAM)、FeRAM(Ferroelectric RAM)等の多様な不揮発性メモリの中の少なくとも1つである。

メモリコントローラ120は外部ホスト装置の要請にしたがって、又は予め定められたスケジュールにしたがって不揮発性メモリ110を制御するように構成される。例えば、メモリコントローラ120は不揮発性メモリ110が書込み、読出し、又は消去を遂行するように制御する。

メモリコントローラ120はランダムアクセスメモリ(RAM)130をバッファメモリ、キャッシュメモリ、又は動作メモリとして使用する。メモリコントローラ120は外部ホスト装置から受信したデータをランダムアクセスメモリ(RAM)130に格納し、ランダムアクセスメモリ(RAM)130に格納したデータを不揮発性メモリ110に書き込む。メモリコントローラ120は不揮発性メモリ110から読み出したデータをランダムアクセスメモリ(RAM)130に格納し、ランダムアクセスメモリ(RAM)130に格納したデータを外部ホスト装置に出力する。メモリコントローラ120は不揮発性メモリ110から読み出したデータをランダムアクセスメモリ(RAM)130に格納し、ランダムアクセスメモリ(RAM)130に格納したデータを再び不揮発性メモリ110に書き込む。例示的に、メモリコントローラのコマンドキューに登録された書込み要請のデータはランダムアクセスメモリ(RAM)130により管理される。

メモリコントローラ120は不揮発性メモリ110を管理するために必要であるデータ又はコードをランダムアクセスメモリ(RAM)130に格納する。例えば、メモリコントローラ120は不揮発性メモリ110を管理するために必要とするデータ又はコードを不揮発性メモリ110から読み出し、ランダムアクセスメモリ(RAM)130により駆動する。

例示的に、ストレージ装置100がソリッドステートドライブ(SSD)を形成する場合、ランダムアクセスメモリ(RAM)130は不揮発性メモリ110及びメモリコントローラ120の外部に配置されてもよい。ストレージ装置100が埋め込み型(embedded)装置を形成する場合、ランダムアクセスメモリ(RAM)130はメモリコントローラ120の内部に配置されてもよい。

メモリコントローラ120は加重時間計算部221を含む。加重時間計算部221は温度センサー140から感知温度STを受信する。例えば、加重時間計算部221は温度センサー140から感知温度STを読み出す。加重時間計算部221は受信した感知温度STをランダムアクセスメモリ(RAM)130に格納する。

加重時間計算部221は感知温度STを反映して加重時間WTを計算する。加重時間計算部221は計算された加重時間WTをランダムアクセスメモリ(RAM)130に格納する。

メモリコントローラ120はランダムアクセスメモリ(RAM)130に格納された加重時間WTを利用して不揮発性メモリ110にデータDATAを書き込むか、あるいは不揮発性メモリ110からデータDATAを読み出す。例えば、メモリコントローラ120は不揮発性メモリ110にデータDATAを書き込む時に、加重時間スタンプ(Weighted Time Stamp)を生成する。加重時間スタンプは第1時間スタンプテーブルTST1に登録される。メモリコントローラ120は第1時間スタンプテーブルTST1をランダムアクセスメモリ(RAM)130に格納し、管理する。メモリコントローラ120は第1時間スタンプテーブルTST1を第2時間スタンプテーブルTST2として不揮発性メモリ110にバックアップする。

例えば、メモリコントローラ120は不揮発性メモリ110からデータDATAを読み出す時に、ランダムアクセスメモリ(RAM)130に格納された第1時間スタンプテーブルTST1から加重時間スタンプを読み出し、ランダムアクセスメモリ(RAM)130から加重時間WTを読み出す。メモリコントローラ120は読み出された加重時間スタンプ及び加重時間WTを利用してデータDATAを読み出す。

加重時間計算部221、感知温度ST、加重時間WT、加重時間スタンプ、及び時間スタンプテーブルTST1、TST2と関連した詳細な説明は添付した図面を参照して後述する。

ランダムアクセスメモリ(RAM)130はDRAM(Dynamic RAM)、SRAM(Static RAM)、SDRAM(Synchronous DRAM)、PRAM(Phase−change RAM)、MRAM(Magnetic RAM)、RRAM(登録商標)(Resistive RAM)、FeRAM(Ferroelectric RAM)等の多様なランダムアクセスメモリの中の少なくとも1つである。

図2は本発明の実施形態による不揮発性メモリ110を示すブロック図である。図2を参照すれば、不揮発性メモリ110はメモリセルアレイ111、アドレスデコーダー回路113、ページバッファ回路115、データ入出力回路117、及び制御ロジック回路119を含む。

メモリセルアレイ111は複数のメモリブロックBLK1乃至BLKzを含む。各メモリブロックは複数のメモリセルを含む。各メモリブロックは少なくとも1つの接地選択ラインGSL、複数のワードラインWL、及び少なくとも1つのストリング選択ラインSSLを通じてアドレスデコーダー回路113に連結される。各メモリブロックは複数のビットラインBLを通じてページバッファ回路115に連結される。複数のメモリブロックBLK1乃至BLKzは複数のビットラインBLに共通に連結される。複数のメモリブロックBLK1乃至BLKzのメモリセルは同一な構造を有する。

アドレスデコーダー回路113は複数の接地選択ラインGSL、複数のワードラインWL、及び複数のストリング選択ラインSSLを通じてメモリセルアレイ111に連結される。アドレスデコーダー回路113は制御ロジック回路119の制御によって動作する。アドレスデコーダー回路113はメモリコントローラ120(図1参照)からアドレスを受信する。アドレスデコーダー回路113は受信したアドレスADDRをデコーディングし、デコーディングされたアドレスにしたがってワードラインWLに印加される電圧を制御する。例えば、プログラムの時に、アドレスデコーダー回路113は、制御ロジック回路119の制御によって、ワードラインWLにパス電圧を印加する。プログラムの時に、アドレスデコーダー回路113は、制御ロジック回路119の制御によって、ワードラインWLの中のアドレスADDRが示すワードラインにプログラム電圧をさらに印加する。

ページバッファ回路115は複数のビットラインBLを通じてメモリセルアレイ111に連結される。ページバッファ回路115は複数のデータラインDLを通じてデータ入出力回路117と連結される。ページバッファ回路115は制御ロジック回路119の制御によって動作する。

ページバッファ回路115はメモリセルアレイ111のメモリセルにプログラムされるデータ又はメモリセルから読み出されるデータを格納する。プログラムの時に、ページバッファ回路115はメモリセルにプログラムされるデータを格納する。格納されたデータに基づいてページバッファ回路115は複数のビットラインBLをバイアスする。プログラムの時に、ページバッファ回路115は書込みドライバーとして機能する。読出しの時に、ページバッファ回路115はビットラインBLの電圧をセンシングし、センシング結果を格納する。読出しの時に、ページバッファ回路115は感知増幅器として機能する。

データ入出力回路117は複数のデータラインDLを通じてページバッファ回路115と連結される。データ入出力回路117はメモリコントローラ120(図1参照)とデータDATAを交換する。

データ入出力回路117はメモリコントローラ120から受信されるデータDATAを臨時的に格納する。データ入出力回路117は格納されたデータをページバッファ回路115へ伝達する。データ入出力回路117はページバッファ回路115から伝達されるデータDATAを臨時的に格納する。データ入出力回路117は格納されたデータDATAをメモリコントローラ120へ伝送する。データ入出力回路117はバッファメモリとして機能する。

制御ロジック回路119はメモリコントローラ120からコマンドCMDを受信する。制御ロジック回路119は受信されたコマンドCMDをデコーディングし、デコーディングされたコマンドにしたがって不揮発性メモリ110の諸般動作を制御する。制御ロジック回路119はメモリコントローラ120(図1参照)から多様な制御信号及び電圧をさらに受信する。

図3は本発明の実施形態によるメモリブロックBLKaを示す回路図である。図3を参照すれば、メモリブロックBLKaは複数のセルストリングCS11、CS21、CS12、及びCS22を含む。複数のセルストリングCS11、CS21、CS12、及びCS22は行方向(row direction)及び列方向(column direction)に沿って配列されて行及び列を形成する。

例えば、行方向(row direction)に沿って配列されたセルストリングCS11、CS12は第1行を形成し、行方向(row direction)に沿って配列されたセルストリングCS21、CS22は第2行を形成する。列方向(column direction)に沿って配列されたセルストリングCS11、CS21は第1列を形成し、列方向(column direction)に沿って配列されたセルストリングCS12、CS22は第2列を形成する。

各セルストリングは複数のセルトランジスタを含む。複数のセルトランジスタは接地選択トランジスタGSTa、GSTb、メモリセルMC1乃至MC6、及びストリング選択トランジスタSSTa、SSTbを含む。各セルストリングの接地選択トランジスタGSTa、GSTb、メモリセルMC1乃至MC6、及びストリング選択トランジスタSSTa、GSTbはセルストリングCS11、CS21、CS12、及びCS22が行及び列に沿って配列される平面(例えば、メモリブロックBLKaの基板の上の平面)と垂直になる高さ方向に積層される。

複数のセルトランジスタは絶縁膜に捕獲された電荷量にしたがって可変する閾値電圧を有する電荷捕獲型(charge trap type)トランジスタである。

最下端の接地選択トランジスタGSTaは共通ソースラインCSLに共通に連結される。

複数のセルストリングCS11、CS21、CS12、及びCS22の接地選択トランジスタGSTa、GSTbは接地選択ラインGSLに共通に連結される。

例示的に、同一の高さ(又は順序)の接地選択トランジスタは同一の接地選択ラインに連結され、互に異なる高さ(又は順序)を有する接地選択トランジスタは互に異なる接地選択ラインに連結される。例えば、第1高さの接地選択トランジスタGSTaは第1接地選択ラインに共通に連結され、第2高さの接地選択トランジスタGSTbは第2接地選択ラインに共通に連結される。

例示的に、同一の行の接地選択トランジスタは同一の接地選択ラインに連結され、互に異なる行の接地選択トランジスタは互に異なる接地選択ラインに連結される。例えば、第1行のセルストリングCS11、CS12の接地選択トランジスタGSTa、GSTbは第1接地選択ラインに連結され、第2行のセルストリングCS21、CS22の接地選択トランジスタGSTa、GSTbは第2接地選択ラインに連結される。

基板(又は接地選択トランジスタGST)から同一の高さ(又は順序)に位置したメモリセルMCは1つのワードラインに共通に連結され、互に異なる高さ(又は順序)に位置したメモリセルMCは互に異なるワードラインWL1乃至WL6に各々連結される。例えば、メモリセルMC1はワードラインWL1に共通に連結される。メモリセルMC2はワードラインWL2に共通に連結される。メモリセルMC3はワードラインWL3に共通に連結される。メモリセルMC4はワードラインWL4に共通に連結される。メモリセルMC5はワードラインWL5に共通に連結される。メモリセルMC6はワードラインWL6に共通に連結される。

複数のセルストリングCS11、CS21、CS12、及びCS22の同一の高さ(又は順序)には、第1ストリング選択トランジスタSSTaがあって、互に異なる行の第1ストリング選択トランジスタSSTaは互に異なるストリング選択ラインSSL1a、SSL2aに各々連結される。例えば、セルストリングCS11、CS12の第1ストリング選択トランジスタSSTaはストリング選択ラインSSL1aに共通に連結される。セルストリングCS21、CS22の第1ストリング選択トランジスタSSTaはストリング選択ラインSSL2aに共通に連結される。

複数のセルストリングCS11、CS21、CS12、及びCS22の同一の高さ(又は順序)には第2ストリング選択トランジスタSSTbがあって、互に異なる行の第2ストリング選択トランジスタSSTbは互に異なるストリング選択ラインSSL1b、SSL2bに各々連結される。例えば、セルストリングCS11、CS12の第2ストリング選択トランジスタSSTbはストリング選択ラインSSL1bに共通に連結される。セルストリングCS21、CS22の第2ストリング選択トランジスタSSTbはストリング選択ラインSSL2bに共通に連結される。

即ち、互に異なる行のセルストリングは互に異なるストリング選択ラインに連結される。同一の行のセルストリングの同一の高さ(又は順序)のストリング選択トランジスタは同一のストリング選択ラインに連結される。同一の行のセルストリングの互に異なる高さ(又は順序)のストリング選択トランジスタは互に異なるストリング選択ラインに連結される。

例示的に、同一の行のセルストリングのストリング選択トランジスタは1つのストリング選択ラインに共通に連結される。例えば、第1行のセルストリングCS11、CS12のストリング選択トランジスタSSTa、SSTbは1つのストリング選択ラインに共通に連結される。第2行のセルストリングCS21、CS22のストリング選択トランジスタSSTa、SSTbは1つのストリング選択ラインに共通に連結される。

複数のセルストリングCS11、CS21、CS12、及びCS22の列は互に異なるビットラインBL1、BL2に各々連結される。例えば、第1列のセルストリングCS11、CS21のストリング選択トランジスタSSTbはビットラインBL1に共通に連結される。第2列のセルストリングCS12、CS22のストリング選択トランジスタSSTはビットラインBL2に共通に連結される。

図3に示したメモリブロックBLKaは例示的なものである。本発明の技術的思想は図3に示したメモリブロックBLKaに限定されない。例えば、セルストリングの行の数は増加又は減少できる。セルストリングの行の数が変更されることによって、セルストリングの行に連結されるストリング選択ライン又は接地選択ラインの数、及び1つのビットラインに連結されるセルストリングの数もまた変更される。

セルストリングの列の数は増加又は減少できる。セルストリングの列の数が変更されることによって、セルストリングの列に連結されるビットラインの数、及び1つのストリング選択ラインに連結されるセルストリングの数もまた変更される。

セルストリングの高さは増加又は減少できる。例えば、セルストリングの各々に積層される接地選択トランジスタ、メモリセルMC、又はストリング選択トランジスタの数は増加又は減少できる。

例示的に、書込み及び読出しはセルストリングCS11、CS21、CS12、及びCS22の行の単位に遂行される。ストリング選択ラインSSL1a、SSL1b、SSL2a、SSL2bによって、セルストリングCS11、CS21、CS12、及びCS22が1つの行単位に選択される。

セルストリングCS11、CS21、CS12、及びCS22の選択された行において、書込み及び読出しはワードラインの単位に遂行される。セルストリングCS11、CS21、CS12、及びCS22の選択された行において、選択されたワードラインに連結されたメモリセルMCがプログラムされる。

図4は時間及び温度にしたがって不揮発性メモリ110のメモリセルMCから流出する電荷の量を示すグラフである。図4において、横軸は時間Tを示し、縦軸は流出する電荷の量を示す。図5は不揮発性メモリ110のメモリセルMCの閾値電圧を示す。

図2乃至図5を参照すれば、不揮発性メモリ110のメモリセルMCは電荷(例えば、電子)の量に基づいてデータを格納する。例えば、不揮発性メモリ110の各メモリセルMCに蓄積又は捕獲された電荷の量にしたがって、各メモリセルMCの閾値電圧が異なる。各メモリセルMCが有する閾値電圧によって、各メモリセルMCが示すデータビットの値が決定される。各メモリセルMCにデータを書き込む動作は、各メモリセルMCが予め定められた範囲内の閾値電圧を有するように制御することによって、遂行される。各メモリセルMCからデータを読み出す動作は、各メモリセルMCが有する閾値電圧の範囲を判別することによって、遂行される。

図5に示したように、第1時刻T1に、メモリセルMCにデータが書き込まれる。各メモリセルMCは第1乃至第8状態S1乃至S8の中の1つの状態に対応する閾値電圧範囲に属する閾値電圧を有するように制御される。第1時刻T1に書き込まれたデータは、初期読出しレベル第1乃至第7電圧V1乃至V7を利用して読み出される。

各メモリセルMCの閾値電圧が第1電圧V1より低い場合、各メモリセルMCに書き込まれたデータは第1状態S1に対応する値を有すると読み出される。各メモリセルMCの閾値電圧が第1電圧V1と第2電圧V2との間である場合、各メモリセルMCに書き込まれたデータは第2状態S2に対応する値を有すると読み出される。各メモリセルMCの閾値電圧が第2電圧V2と第3電圧V3との間である場合、各メモリセルMCに書き込まれたデータは第3状態S3に対応する値を有すると読み出される。各メモリセルMCの閾値電圧が第3電圧V3と第4電圧V4との間である場合、各メモリセルMCに書き込まれたデータは第4状態S4に対応する値を有すると読み出される。各メモリセルMCの閾値電圧が第4電圧V4と第5電圧V5との間である場合、各メモリセルMCに書き込まれたデータは第5状態S5に対応する値を有すると読み出される。各メモリセルMCの閾値電圧が第5電圧V5と第6電圧V6との間である場合、各メモリセルMCに書き込まれたデータは第6状態S6に対応する値を有すると読み出される。各メモリセルMCの閾値電圧が第6電圧V6と第7電圧V7との間である場合、各メモリセルMCに書き込まれたデータは第7状態S7に対応する値を有すると読み出される。各メモリセルMCの閾値電圧が第7電圧V7より大きい場合、各メモリセルMCに書き込まれたデータは第8状態S8に対応する値を有すると読み出される。

図4に示したように、不揮発性メモリ110のメモリセルMCは時間の経過につれて電荷を失う。図4において、第1ラインL1は不揮発性メモリ110又は不揮発性メモリ110の周辺の温度が第1温度(例えば、COLD)である時に、不揮発性メモリ110のメモリセルMCから流出する電荷の量(例えば、平均的に流出する電荷の量)を示す。第2ラインL2は不揮発性メモリ110又は不揮発性メモリ110の周辺の温度が第1温度より高い第2温度(例えば、AVERAGE)である時に、不揮発性メモリ110のメモリセルMCから流出する電荷の量(例えば、平均的に流出する電荷の量)を示す。第3ラインL3は不揮発性メモリ110又は不揮発性メモリ110の周辺の温度が第2温度より高い第3温度(例えば、HOT)である時に、不揮発性メモリ110のメモリセルMCから流出する電荷の量(例えば、平均的に流出する電荷の量)を示す。

不揮発性メモリ110のメモリセルMCは時間Tが経過するにつれてさらに多くの量の電荷を失う。不揮発性メモリ110のメモリセルMCは温度がさらに高いほど、さらに多くの量の電荷を失う。メモリセルMCにデータが書き込まれた後、初期時間ITが経過するまで失われる電荷の量は、メモリセルMCにデータが書き込まれた後、初期時間ITの後に失われる電荷の量より多い。

不揮発性メモリ110又は不揮発性メモリ110の周辺の温度は、不揮発性メモリ110の動作状態又は不揮発性メモリ110が置かれた環境にしたがって変わる。例えば、不揮発性メモリ110が遊休状態である時に、不揮発性メモリ110又は不揮発性メモリ110の周辺の温度は低くなる。不揮発性メモリ110がビジー(busy)状態である時に、不揮発性メモリ110又は不揮発性メモリ110の周辺の温度は高くなる。不揮発性メモリ110が高い温度を有するところに位置する時、不揮発性メモリ110又は不揮発性メモリ110の周辺の温度は高くなる。不揮発性メモリ110が低い温度を有するところに位置する時、不揮発性メモリ110又は不揮発性メモリ110の周辺の温度は低くなる。

不揮発性メモリ110のメモリセルMCから電荷が流出すれば、メモリセルMCに書き込まれたデータにおいてエラーが発生することがあり得る。例えば、図5に示したように、第2時刻T2に読出しが遂行される。第1時刻T1にデータが書き込まれた後、第2時刻T2まで時間の経過につれてメモリセルMCから電荷が流出する。メモリセルMCから電荷が流出すれば、メモリセルMCの閾値電圧が低くなる。例示的に、第2時刻T2に、メモリセルMCに書き込まれたデータを読み出すための最適の電圧は第1乃至第7電圧V1a乃至V7aである。第1乃至第7電圧V1a乃至V7aは各々の第1時刻T1の第1乃至第7電圧V1乃至V7より低いレベルを有する。例示的に、データを読み出すための最適の電圧は、最も少ないエラー率によりデータを読み出す電圧である。

また、図5に示したように、第3時刻T3に読出しが遂行される。第1時刻T1にデータが書き込まれた後、第2時刻T2を経て第3時刻T3まで時間の経過につれてメモリセルMCから電荷が流出する。メモリセルMCから電荷が流出すれば、メモリセルMCの閾値電圧が低くなる。例示的に、第3時刻T3にメモリセルMCに書き込まれたデータを読み出すための最適の電圧は第1乃至第7電圧V1b乃至V7bである。第1乃至第7電圧V1b乃至V7bは各々の第2時刻T2の第1乃至第7電圧V1a乃至V7aより低いレベルを有する。

上述したように、メモリセルMCから流出する電荷の量は、メモリセルMCからデータを読み出すための最適の電圧のレベルに影響を与える。最適の電圧を利用して読出しが遂行されない場合、読出しの時にエラーの発生があり得る。メモリセルMCから流出する電荷の量は、時間の経過だけでなく、温度の影響も受ける。電荷の流出によって読出しの時にエラーが発生することを防止するために、本発明の実施形態によるストレージ装置100はメモリセルMCに書き込まれたデータを読み出す時にメモリセルMCから流出した電荷の量を考慮する。ストレージ装置100はメモリセルMCにデータが書き込まれた後の時間の経過だけでなく、温度の変化まで反映してメモリセルMCから流出した電荷の量を計算する。ストレージ装置100は流出した電荷の量を反映してメモリセルMCに書き込まれたデータを読出す。

図6は本発明の実施形態によるストレージ装置100の動作方法を示す順序図である。図1及び図6を参照すれば、S110段階において、ストレージ装置100は温度を検出する。例えば、ストレージ装置100は温度センサー140を利用して不揮発性メモリ110又は不揮発性メモリ110の周辺の温度を検出する。

S120段階において、ストレージ装置100は検出された温度を利用して加重時間を計算する。加重時間は、検出された温度を反映した経過時間である。ストレージ装置100は周期的に加重時間を計算する。加重時間を計算する毎に、ストレージ装置100は検出された温度に基づいて1つの加重時間計算周期の間に経過した加重経過時間(WET、Weighted Elapse Time)を計算する。検出された温度が高いほど、加重経過時間は増加する。検出された温度が低いほど、加重経過時間は減少する。即ち、検出された温度が高いほど、加重時間は速く経過する。検出された温度が低いほど、加重時間は遅く経過する。加重時間は、温度にしたがってメモリセルMCから流出する電荷の量が反映されて正規化(normalize)された時間である。

S130段階において、加重時間を利用して不揮発性メモリ110にデータが書き込まれるか、あるいは不揮発性メモリ110からデータが読み出される。即ち、ストレージ装置100は時間の経過による温度の変化を考慮して不揮発性メモリ110にデータを書き込むか、あるいは不揮発性メモリ110からデータを読み出すように構成される。不揮発性メモリ110に対する書込み及び読出しの時に、時間の経過及び温度の変化につれて変化する電荷の流出量が反映されるので、ストレージ装置100の信頼性が向上する。

図7は本発明の実施形態による加重時間計算部221及び加重時間計算部221と関連したランダムアクセスメモリ(RAM)130及び温度センサー140を示すブロック図である。図7を参照すれば、加重時間計算部221はクロック信号出力部222、インタラプト生成部223、感知温度制御部224、及び計算部225を含む。

クロック信号出力部222はクロック信号CLKを出力する。クロック信号CLKは周期的に振動する信号である。クロック信号出力部222はクロック信号CLKを生成して出力する。クロック信号出力部222は外部装置から受信される外部クロック信号を加工無しで又は加工してクロック信号CLKとして出力する。

インタラプト生成部223はクロック信号出力部222からクロック信号CLKを受信する。受信したクロック信号CLKに応答してインタラプト生成部223は第1インタラプト信号INT1及び第2インタラプト信号INT2を出力する。例えば、インタラプト生成部223はクロック信号CLKが第1回数振動する毎に第1インタラプト信号INT1を出力する。即ち、インタラプト生成部223は第1周期毎に第1インタラプト信号INT1を出力する。インタラプト生成部223はクロック信号CLKが第2回数振動する毎に第2インタラプト信号INT2を出力する。即ち、インタラプト生成部223は第2周期毎に第2インタラプト信号INT2を出力する。

感知温度制御部224は第1インタラプト信号INT1に応答して温度センサー140から感知温度STを読み出す。感知温度制御部224は温度センサー140から受信した感知温度STをランダムアクセスメモリ(RAM)130に格納する。

計算部225は第2インタラプト信号INT2に応答してランダムアクセスメモリ(RAM)130から感知温度ST及び加重時間WTを読み出す。感知温度ST及び加重時間WTに基づいて計算部225はランダムアクセスメモリ(RAM)130に格納された加重時間WTを更新する。例えば、計算部225は感知温度ST、第2インタラプト信号INT2にしたがう固定時間(例えば、第2インタラプト信号INT2の活性化周期)及び加重時間WTを利用して新しい加重時間WTを計算し、計算された新しい加重時間WTをランダムアクセスメモリ(RAM)130に格納する。

図8は本発明の実施形態によって感知温度STを検出する方法を示す順序図である。図7及び図8を参照すれば、S210段階において、感知温度制御部224は第1インタラプト信号INT1が活性化されたか否かを判別する。第1インタラプト信号INT1が活性化されなければ、感知温度STの検出は遂行されない。第1インタラプト信号INT1が活性化されれば、S220段階において、感知温度制御部224は温度センサー140から感知温度STを読み出す。その後、S230段階において、感知温度制御部224は読み出された感知温度STをランダムアクセスメモリ(RAM)130に格納する。例えば、感知温度STはランダムアクセスメモリ(RAM)130の定められた位置に格納される。既にランダムアクセスメモリ(RAM)130に感知温度STが格納されている場合、既にランダムアクセスメモリ(RAM)130に格納されていた感知温度STは新しい感知温度STに更新(例えば、上書き)される。

例示的に、第1インタラプト信号INT1は1秒の周期により活性化される。即ち、ランダムアクセスメモリ(RAM)130に格納された感知温度STは1秒の周期毎に更新される。不揮発性メモリ110又は不揮発性メモリ110の周辺の温度は1秒の周期によりモニターされ、ランダムアクセスメモリ(RAM)130により管理される。

図9は本発明の実施形態によって加重時間WTを計算する方法を示す順序図である。図7及び図9を参照すれば、S310段階において、計算部225は第2インタラプト信号INT2が活性化されたか否かを判別する。第2インタラプト信号INT2が活性化されなければ、加重時間WTの計算は遂行されない。第2インタラプト信号INT2が活性化されれば、S320段階において、計算部225はランダムアクセスメモリ(RAM)130から感知温度ST及び加重時間WTを読み出す。

S330段階において、計算部225は読み出された感知温度ST及び加重時間WTを利用して新しい加重時間WTを計算する。例えば、計算部225は感知温度STに基づいて加重経過時間(WET、Weighted Elapse Time)を計算する。加重経過時間WETは、ランダムアクセスメモリ(RAM)130から読み出された加重時間WTが計算された時から現在まで経過した時間を感知温度STを反映して加重計算した時間を示す。計算部225はランダムアクセスメモリ(RAM)130から読み出された加重時間WTと計算された加重経過時間とを合算して新しい加重時間WTを計算する。

S340段階において、計算部225は計算された新しい加重時間WTをランダムアクセスメモリ(RAM)130に格納する。例えば、加重時間WTはランダムアクセスメモリ(RAM)130の定められた位置に格納される。既存にランダムアクセスメモリ(RAM)130に格納された加重時間WTは新しい加重時間WTとして更新(例えば、上書き)される。

例示的に、第2インタラプト信号INT2は10ミリ秒の周期により活性化される。即ち、ランダムアクセスメモリ(RAM)130に格納された加重時間WTは10ミリ秒の周期により更新される。不揮発性メモリ110又は不揮発性メモリ110の加重時間は10ミリ秒の周期毎に更新され、ランダムアクセスメモリ(RAM)130により管理される。

例示的に、加重経過時間WETは予め格納されたテーブル(PDT、PreDetermined Table)によって計算される。図10は加重経過時間WETの計算に使用される、本発明の第1実施形態によるテーブルPDT1を示す。図10を参照すれば、テーブルPDT1は感知温度STにしたがう加重経過時間WETに対する情報を含む。例えば、感知温度STが第1範囲R1_STに属する時、第1加重経過時間WET1が選択される。第1加重経過時間WET1は、感知温度STが第1範囲R1_STに属する時の加重経過時間WETの平均値(又は加重平均値)である。

感知温度STが第1範囲R1_STより高い温度範囲を有する第2範囲R2_STに属する時、第1加重経過時間WET1より長い第2加重経過時間WET2が選択される。第2加重経過時間WET2は、感知温度STが第2範囲R2_STに属する時の加重経過時間WETの平均値(又は加重平均値)である。

感知温度STが第2範囲R2_STより高い温度範囲を有する第3範囲R3_STに属する時、第2加重経過時間WET2より長い第3加重経過時間WET3が選択される。第3加重経過時間WET3は、感知温度STが第3範囲R3_STに属する時の加重経過時間WETの平均値(又は加重平均値)である。

感知温度STが上昇するほど、テーブルPDT1から選択される加重経過時間WETは長くなる。言い換えれば、感知温度STが上昇するほど、加重経過時間WETは速く経過し、感知温度STが低くなるほど、加重経過時間WETは遅く経過する。

計算部225はテーブルPDT1から選択された加重経過時間WETをランダムアクセスメモリ(RAM)130から読み出された加重時間WTと合算して新しい加重経過時間WETを計算する。即ち、感知温度STが上昇するほど、加重時間WTは速く経過し、感知温度STが低くなるほど、加重時間WTは遅く経過する。

例示的に、テーブルPDT1はメモリコントローラ120内の不揮発性格納媒体(例えば、ROM等)に格納される。計算部225はメモリコントローラ120内の不揮発性格納媒体に格納されたテーブルPDT1を利用して加重時間WTを計算する。テーブルPDT1は不揮発性メモリ110に格納される。不揮発性メモリ110に格納されたテーブルPDT1はランダムアクセスメモリ(RAM)130にローディングされる。計算部225はランダムアクセスメモリ(RAM)130に格納されたテーブルPDT1を利用して加重時間WTを計算する。

他の例として、加重時間WTは数式1に基づいて計算される。
[数1]
WTn=WTo+F1(ST)

数式1によれば、新しい加重時間WTnは関数F1(ST)及び既存の加重時間WToの合算によって計算される。関数F1(ST)は感知温度STにしたがって決定される値を有し、実験的に定められる。関数F1(ST)は感知温度STが増加するほど、高い値を有し、感知温度STが減少するほど、少ない値を有する。

計算部225は数式1によって計算を遂行するように構成されるソフトウェアを駆動するか、或いは数式1によって計算を遂行するように構成されるロジック回路を含む。計算部225はソフトウェア及びロジック回路の組合を利用して数式1の計算を遂行する。

図10において、テーブルPDT1は感知温度STの範囲を第1乃至第3範囲R1_ST乃至R3_STに区分すると説明した。しかし、テーブルPDT1において区分される感知温度STの範囲は限定されない。感知温度STの範囲はより多くの数にさらに精密に区分され、又はより少ない数にさらにラフ(rough)に区分されて定義される。

図11は加重経過時間WETの計算に使用される、本発明の第2実施形態によるテーブルPDT2を示す。図11を参照すれば、テーブルPDT2は感知温度ST及び時間間隔TIにしたがう加重経過時間WETに対する情報を含む。時間間隔TIは第2インタラプト信号INT2が活性化される時間間隔を示す。

例えば、加重時間計算部221のインタラプト生成部223が第2インタラプト信号INT2を生成する時間間隔は、ストレージ装置100内部の条件又はスケジュールにしたがって、又は外部装置の制御によって調節される。加重時間計算部221は感知温度STの変化のみならず、時間間隔TIの変化にしたがって、加重経過時間WETを計算する。

例えば、感知温度STが第1範囲R1_STに属し、第2インタラプト信号INT2が活性化される時間間隔TIが第1時間間隔TI1である時、テーブルPDT2から第1加重経過時間WET1が選択される。第1加重経過時間WET1は、感知温度STが第1範囲R1_STに属し、時間間隔TIが第1時間間隔TI1である時の加重経過時間WETの平均値(又は加重平均値)である。

感知温度STが第1範囲R1_STより高い温度範囲を有する第2範囲R2_STに属し、時間間隔TIが第1時間間隔TI1である時、テーブルPDT2から第1加重経過時間WET1より長い第2加重経過時間WET2が選択される。第2加重経過時間WET2は、感知温度STが第2範囲R2_STに属し、時間間隔TIが第1時間間隔TI1である時の加重経過時間WETの平均値(又は加重平均値)である。

感知温度STが第2範囲R2_STより高い温度範囲を有する第3範囲R3_STに属し、時間間隔TIが第1時間間隔TI1である時、テーブルPDT2から第2加重経過時間WET2より長い第3加重経過時間WET3が選択される。第3加重経過時間WET3は、感知温度STが第3範囲R3_STに属し、時間間隔TIが第1時間間隔TI1である時の加重経過時間WETの平均値(又は加重平均値)である。

感知温度STが第1範囲R1_STに属し、時間間隔TIが第1時間間隔TI1より長い第2時間間隔TI2である時、テーブルPDT2から第1加重経過時間WET1より長い第4加重経過時間WET4が選択される。

感知温度STが第2範囲R2_STに属し、時間間隔TIが第1時間間隔TI1より長い第2時間間隔TI2である時、テーブルPDT2から第2加重経過時間WET2及び第4加重経過時間WET4より長い第5加重経過時間WET5が選択される。

感知温度STが第3範囲R3_STに属し、時間間隔TIが第1時間間隔TI1より長い第2時間間隔TI2である時、テーブルPDT2から第3加重経過時間WET3及び第5加重経過時間WET5より長い第6加重経過時間WET6が選択される。

感知温度STが第1範囲R1_STに属し、時間間隔TIが第2時間間隔TI2より長い第3時間間隔TI3である時、テーブルPDT2から第4加重経過時間WET4より長い第7加重経過時間WET7が選択される。

感知温度STが第2範囲R2_STに属し、時間間隔TIが第2時間間隔TI2より長い第3時間間隔TI3である時、テーブルPDT2から第5加重経過時間WET5及び第7加重経過時間WET7より長い第8加重経過時間WET8が選択される。

感知温度STが第3範囲R3_STに属し、時間間隔TIが第2時間間隔TI2より長い第3時間間隔TI3である時、テーブルPDT2から第6加重経過時間WET6及び第8加重経過時間WET8より長い第9加重経過時間WET9が選択される。

図11に示したように、感知温度STが上昇するほど、そして時間間隔TIが長くなるほど、テーブルPDT2から選択される加重経過時間WETは長くなる。感知温度STが低くなるほど、そして時間間隔TIが減少するほど、テーブルPDT2から選択される加重経過時間WETは短くなる。

他の例として、加重時間WTは数式2に基づいて計算される。
[数2]
WTn=WTo+F2(ST,TI)

数式2によれば、新しい加重時間WTnは関数F2(ST,TI)及び既存の加重時間WToの合算によって計算される。関数F2(ST,TI)は感知温度ST及び時間間隔TIにしたがって決定される値を有し、実験的に定められる。関数F2(ST,TI)は感知温度STが増加するほど、高い値を有し、感知温度STが減少するほど、少ない値を有する。関数F2(ST,TI)は時間間隔TIが増加するほど、高い値を有し、時間間隔TIが減少するほど、低い値を有する。

図11において、テーブルPDT2中、時間間隔TIは第1乃至第3時間間隔TI1乃至TI3の中の1つであると説明した。しかし、テーブルPDT2において時間間隔TIの値の数は限定されない。時間間隔TIはより多くの区分数又はより少ない区分数を有する。

図12は加重経過時間WETの計算に使用される、本発明の第3実施形態によるテーブルPDT3を示す。図12を参照すれば、テーブルPDT3は感知温度ST及び消去回数PEにしたがう加重経過時間WETに対する情報を含む。消去回数PEは不揮発性メモリ110により遂行された消去回数(例えば、平均回数)を示す。プログラム及び消去が遂行されるほど、不揮発性メモリ110のメモリセルMCは劣化する。メモリセルMCが劣化すれば、メモリセルMCから流出する電荷の量が増加する。加重時間計算部221は感知温度STのみならず、不揮発性メモリ110の消去回数PEを反映して加重時間WTを計算する。

例えば、感知温度STが第1範囲R1_STに属し、消去回数PEが第1範囲R1_PEに属する時、テーブルPDT3から第1加重経過時間WET1が選択される。第1加重経過時間WET1は、感知温度STが第1範囲R1_STに属し、消去回数PEが第1範囲R1_PEに属する時の加重経過時間WETの平均値(又は加重平均値)である。

感知温度STが第1範囲R1_STより高い温度範囲を有する第2範囲R_STに属し、消去回数PEが第1範囲R1_PEに属する時、テーブルPDT3から第1加重経過時間WET1より長い第2加重経過時間WET2が選択される。

感知温度STが第2範囲R2_STより高い温度範囲を有する第3範囲R3_STに属し、消去回数PEが第1範囲R1_PEに属する時、テーブルPDT3から第2加重経過時間WET2より長い第3加重経過時間WET3が選択される。

感知温度STが第1範囲R1_STに属し、消去回数PEが第1範囲R1_PEより多くの消去回数の範囲を有する第2範囲R2_PEに属する時、テーブルPDT3から第1加重経過時間WET1より長い第4加重経過時間WET4が選択される。

感知温度STが第2範囲R2_STに属し、消去回数PEが第1範囲R1_PEより多い回数の範囲を有する第2範囲R2_PEに属する時、テーブルPDT3から第2加重経過時間WET2及び第4加重経過時間WET4より長い第5加重経過時間WET5が選択される。

感知温度STが第3範囲R3_STに属し、消去回数PEが第1範囲R1_PEより多くの消去回数の範囲を有する第2範囲R2_PEに属する時、テーブルPDT3から第3加重経過時間WET3及び第5加重経過時間WET5より長い第6加重経過時間WET6が選択される。

感知温度STが第1範囲R1_STに属し、消去回数PEが第2範囲R2_PEより多くの消去回数の範囲を有する第3範囲R3_PEに属する時、テーブルPDT3から第4加重経過時間WET4より長い第7加重経過時間WET7が選択される。

感知温度STが第2範囲R2_STに属し、消去回数PEが第2範囲R2_PEより多くの消去回数の範囲を有する第3範囲R3_PEに属する時、テーブルPDT3から第5加重経過時間WET5及び第7加重経過時間WET7より長い第8加重経過時間WET8が選択される。

感知温度STが第3範囲R3_STに属し、消去回数PEが第2範囲R2_PEより多くの消去回数の範囲を有する第3範囲R3_PEに属する時、テーブルPDT3から第6加重経過時間WET6及び第8加重経過時間WET8より長い第9加重経過時間WET9が選択される。

図12に示したように、感知温度STが上昇するほど、そして消去回数PEが増加するほど、テーブルPDT3から選択される加重経過時間WETは長くなる。感知温度STが低くなるほど、そして消去回数PEが減少するほど、テーブルPDT2から選択される加重経過時間WETは短くなる。

他の例として、加重時間WTは数式3に基づいて計算される。
[数3]
WTn=WTo+F3(ST,PE)

数式3によれば、新しい加重時間WTnは関数F3(ST,PE)及び既存の加重時間WToの合算によって計算される。関数F3(ST,PE)は感知温度ST及び消去回数PEにしたがって決定される値を有し、実験的に定められる。関数F2(ST,PE)は感知温度STが増加するほど、高い値を有し、感知温度STが減少するほど、少ない値を有する。関数F2(ST,PE)は消去回数PEが増加するほど、高い値を有し、消去回数PEが減少するほど、低い値を有する。

図12において、テーブルPDT3は消去回数PEの範囲を第1乃至第3範囲R1_PE乃至R3_PETに区分すると説明した。しかし、テーブルPDT3において区分される消去回数PEの範囲は限定されない。消去回数PEの範囲をより多くの数にさらに精密に区分し、又はより少ない数にさらにラフ(rough)に区分して定義できる。

図13は加重経過時間WETの計算に使用される、本発明の第4実施形態によるテーブルPDT4、PDT5を示す。例示的に、感知温度ST、時間間隔TI及び消去回数PEを全て考慮して加重経過時間WETが計算される時のテーブルを図13に示している。

第1例として、第4テーブルPDT4が使用される。第4テーブルPDT4は第1乃至第3サブテーブルを含む。第1サブテーブルはインタラプト生成部223が第1時間間隔TI1の周期によって第2インタラプト信号INT2を生成する時、感知温度STと消去回数PEとにしたがう加重経過時間WETの情報を含む。第2サブテーブルはインタラプト生成部223が第2時間間隔TI2の周期によって第2インタラプト信号INT2を生成する時、感知温度STと消去回数PEにしたがう加重経過時間WETの情報を含む。第3サブテーブルはインタラプト生成部223が第3時間間隔TI3の周期によって第2インタラプト信号INT2を生成する時、感知温度STと消去回数PEにしたがう加重経過時間WETの情報を含む。例示的に、第1乃至第3サブテーブルの各々は図12に示したテーブルPDT3と類似の形態を有する。

第2例として、第5テーブルPDT5が使用される。第5テーブルPDT5は第1乃至第3サブテーブルを含む。第1サブテーブルは不揮発性メモリ110の消去回数PEが第1範囲R1_PEに属する時、感知温度ST及び時間間隔TIにしたがう加重経過時間WETの情報を含む。第2サブテーブルは不揮発性メモリ110の消去回数PEが第2範囲R2_PEに属する時、感知温度ST及び時間間隔TIにしたがう加重経過時間WETの情報を含む。第3サブテーブルは不揮発性メモリ110の消去回数PEが第3範囲R3_PEに属する時、感知温度ST及び時間間隔TIにしたがう加重経過時間WETの情報を含む。例示的に、第1乃至第3サブテーブルの各々は図11に示したテーブルPDT2と類似の形態を有する。

図14は本発明の他の実施形態による加重時間計算部221’及び加重時間計算部221’と関連したランダムアクセスメモリ(RAM)130及び温度センサー140’を示すブロック図である。図14を参照すれば、加重時間計算部221’はクロック信号出力部222、インタラプト生成部223’、感知温度制御部224、及び計算部225を含む。

クロック信号出力部222はクロック信号CLKを出力する。
インタラプト生成部223’はクロック信号出力部222からクロック信号CLKを受信する。受信したクロック信号CLKに応答してインタラプト生成部223’は第2インタラプト信号INT2を出力する。

感知温度制御部224は第1インタラプト信号INT1に応答して温度センサー140から感知温度STを読み出す。感知温度制御部224は温度センサー140’から受信した感知温度STをランダムアクセスメモリ(RAM)130に格納する。

計算部225は第2インタラプト信号INT2に応答してランダムアクセスメモリ(RAM)130から感知温度ST及び加重時間WTを読み出す。感知温度ST及び加重時間WTに基づいて計算部225はランダムアクセスメモリ(RAM)130に格納された加重時間WTを更新する。

図7に示した加重時間計算部221と比較すれば、加重時間計算部221’のインタラプト生成部223’は第1インタラプト信号INT1を出力しない。第1インタラプト信号INT1は温度センサー140’から出力される。温度センサー140’は感知温度STが予め定められた値変化する毎に、第1インタラプト信号INT1を活性化する。例えば、温度センサー140’は感知温度STが1℃ずつ変化する毎に、第1インタラプト信号INT1を活性化する。

即ち、図7の加重時間計算部221が周期的に感知温度STをモニターするのに対して、加重時間計算部221’は感知温度STが変化する毎に感知温度STをモニターするように構成される。

図15は本発明の実施形態によって不揮発性メモリ110にデータを書き込む方法を示す順序図である。図1及び図15を参照すれば、S410段階において、メモリコントローラ120は不揮発性メモリ110にデータDATAを書き込む。例えば、メモリコントローラ120において内部的に発生した書込み要請にしたがって又は外部のホスト装置から受信された書込み要請にしたがって、メモリコントローラ120は不揮発性メモリ110にデータを書き込む。

S420段階において、メモリコントローラ120はランダムアクセスメモリ(RAM)130に格納された加重時間WTを読み出す。

S430段階において、メモリコントローラ120は加重時間WTを書き込まれたデータDATAの加重時間スタンプWTSとして登録する。加重時間スタンプWTSは不揮発性メモリ110にデータDATAが書き込まれた時を加重時間WTとして現わす。加重時間スタンプWTSはランダムアクセスメモリ(RAM)130の第1時間スタンプテーブルTST1に登録される。例えば、加重時間スタンプWTSはデータDATAのアドレス及び加重時間WTを含む。

メモリコントローラ120は不揮発性メモリ110に書き込まれるデータをランダムアクセスメモリ(RAM)130にバッファリングする。例えば、メモリコントローラ120は外部のホスト装置から書込み要請と共に伝達されるデータを不揮発性メモリ110に書き込まず、ランダムアクセスメモリ(RAM)130に格納する。即ち、複数の書込み要請に対応する複数のデータがランダムアクセスメモリ(RAM)130に蓄積される。予め定められたスケジュールにしたがって、外部のホスト装置の要請にしたがって、又は予め定められた条件が満足されるにしたがって、メモリコントローラ120はランダムアクセスメモリ(RAM)130にバッファリングされたデータを不揮発性メモリ110に書き込む。

ランダムアクセスメモリ(RAM)130にバッファリングされたデータが不揮発性メモリ110の書込みの単位より大きい場合、メモリコントローラ120はランダムアクセスメモリ(RAM)130にバッファリングされたデータを不揮発性メモリ110の書込みの単位に対応する大きさを有する複数の分割データに分割し、複数の分割データを複数の書込み要請と共に不揮発性メモリ110へ伝送する。

即ち、外部のホスト装置からの書込み要請に関わらず、そして不揮発性メモリ110の書込みの単位に関わらず、ランダムアクセスメモリ(RAM)130にバッファリングされたデータは同一の時に不揮発性メモリ110に書き込まれる。同一の時に不揮発性メモリ110に書き込まれるデータの加重時間スタンプWTSとして同一の加重時間WTが登録される。

即ち、ランダムアクセスメモリ(RAM)130にバッファリングされた後、不揮発性メモリ110に書き込まれるデータは、外部のホスト装置の書込み要請の単位及び不揮発性メモリ110の書込みの単位と異なる大きさを有する。

図16は第1時間スタンプテーブルTST1に登録された加重時間スタンプWTSの例を示すテーブルである。図1及び図16を参照すれば、第1アドレスADDR1に対して書込みが遂行される時、書込みが遂行された時を示す第1加重時間WT1が第1アドレスADDR1の加重時間スタンプWTSとして登録される。例えば、第1アドレスADDR1は書込みが遂行されたアドレスの範囲又は値を含む。

第1アドレスADDR1に対して書込みが遂行された後、第2アドレスADDR2に対して書込みが遂行される。第2アドレスADDR2に対して書込みが遂行される時、書込みが遂行された時を示す第2加重時間WT2が第2アドレスADDR2の加重時間スタンプWTSとして登録される。例えば、第2アドレスADDR2は書込みが遂行されたアドレスの範囲又は値を含む。第2加重時間WT2は第1加重時間WT1より遅い時間である。

第2アドレスADDR2に対して書込みが遂行された後、第3アドレスADDR3に対して書込みが遂行される。第3アドレスADDR3に対して書込みが遂行される時、書込みが遂行された時を示す第3加重時間WT3が第3アドレスADDR3の加重時間スタンプWTSとして登録される。例えば、第3アドレスADDR3は書込みが遂行されたアドレスの範囲又は値を含む。第3加重時間WT3は第2加重時間WT2より遅い時間である。

図17は本発明の実施形態によって不揮発性メモリ110からデータを読み出す方法を示す順序図である。図1、図16、及び図17を参照すれば、S510段階において、メモリコントローラ120は読出し要請に対応する加重時間スタンプWTSを読み出す。例えば、メモリコントローラ120において内部的に読出し要請が発生するか、又は外部のホスト装置から読出し要請が受信される。メモリコントローラ120は読出し要請にしたがって読み出されるデータに対応する加重時間スタンプWTSをランダムアクセスメモリ(RAM)130に格納された第1時間スタンプテーブルTST1から読み出す。例えば、メモリコントローラ120は読出し要請と関連したアドレスを第1時間スタンプテーブルTST1に登録されたアドレスと比較する。メモリコントローラ120は読出し要請と関連したアドレスに対応する加重時間スタンプWTSを第1時間スタンプテーブルTST1から読み出す。

S520段階において、メモリコントローラ120はランダムアクセスメモリ(RAM)130から加重時間WTを読み出す。例えば、メモリコントローラ120は現在時刻に対応する加重時間WTをランダムアクセスメモリ(RAM)130から読み出す。

S530段階において、メモリコントローラ120は加重時間スタンプWTSと加重時間WTとの差を計算する。例えば、メモリコントローラ120は現在時刻に対応する第1加重時間(例えば、WT1)及び加重時間スタンプWTSに属する第2加重時間(例えば、WT2)の差を計算する。計算された差は、読み出されるデータが書き込まれた時(即ち、第2加重時間WT2)の後に現在時刻(即ち、第1加重時間WT1)まで経過した時間を加重時間として示す値である。即ち、計算された差は、読み出されるデータが不揮発性メモリ110のメモリセルMCに書き込まれた後、メモリセルMCから流出した電荷の量を温度変化を考慮して数値化した値である。

S540段階において、メモリコントローラ120は計算された差にしたがって読出しレベルを調節する。例えば、メモリコントローラ120は、加重時間スタンプWTS及び加重時間WTの差を利用して読み出されるデータが格納されたメモリセルMCから流出した電荷の量を考慮して読出し電圧のレベルを調節する。メモリコントローラ120は時間の経過及び温度の変化を反映して読出し電圧のレベルを調節する。

S550段階において、メモリコントローラ120は調節された読出しレベルを利用してデータを読み出すように不揮発性メモリ110を制御する。例えば、メモリコントローラ120は読出し電圧のレベルを調節するコマンドを不揮発性メモリ110へ伝送する。メモリコントローラ120は読出し電圧のレベルを調節する制御信号を不揮発性メモリ110へ伝送する。メモリコントローラ120は調節された読出し電圧を利用して読出しを遂行するように、不揮発性メモリ110にコマンドを伝送する。メモリコントローラ120は調節された読出し電圧を示す情報を読出しコマンドと共に不揮発性メモリ110へ伝送する。

上述したように、本発明の実施形態によるストレージ装置100は時間の経過及び温度の変化にしたがう電荷の流出量を反映した加重時間WTを管理するように構成される。ストレージ装置100は不揮発性メモリ110にデータを書き込む時に、加重時間WTを利用して加重時間スタンプWTSを生成する。ストレージ装置100は不揮発性メモリ110からデータを読み出す時に、加重時間WT及び加重時間スタンプWTSの差を計算し、計算された差を利用して読出し電圧のレベルを調節するように構成される。調節された読出し電圧を利用して不揮発性メモリ110からデータが読み出される。したがって、時間の経過及び温度の変化を反映して読出し電圧が調節されることができ、向上した信頼性を有するストレージ装置100及びストレージ装置100の動作方法、及び不揮発性メモリ110のアクセス方法が提供される。

図18は本発明の他の実施形態によって不揮発性メモリ110からデータを読み出す方法を示す順序図である。図1、図16、及び図18を参照すれば、S610段階において、メモリコントローラ120は読出し要請に対応する加重時間スタンプWTSを読み出す。S620段階において、メモリコントローラ120はランダムアクセスメモリ(RAM)130から加重時間WTを読み出す。S630段階において、メモリコントローラ120は加重時間スタンプWTS及び加重時間WTの差を計算する。S610段階乃至S630段階は図17のS510段階乃至S530段階と同一の方法により遂行される。

S640段階において、メモリコントローラ120は計算された差によって計算された差を補償する。図4に示したように、メモリセルMCにデータが書き込まれた後、初期時間ITが経過するまでの電荷の単位時間当たり流出量(例えば、第1流出量)と初期時間ITが経過した後の電荷の単位時間当たり流出量(例えば、第2流出量)とは異なる。例えば、第1流出量は第2流出量より大きくなる。

計算された差が初期時間ITより短い時間を示す時、メモリセルMCにデータが書き込まれた後、経過した時間は初期時間ITより短くなる。この時、メモリコントローラ120は第1流出量を反映するように差を補償する。例えば、メモリコントローラ120は差を増加させる。

計算された差が初期時間ITより長い時間を示す時、メモリセルMCにデータが書き込まれた後、経過した時間は初期時間ITより長い。この時、メモリコントローラ120は第1流出量及び第2流出量を全て反映するように差を補償する。例えば、メモリコントローラ120は差を維持させるか、或いは増加させる。

S650段階において、メモリコントローラ120は補償された差によって読出しレベルを調節する。S660段階において、メモリコントローラ120は調節された読出しレベルを利用してデータを読み出すように不揮発性メモリ110を制御する。S650段階及びS660段階は図17のS540段階及びS550段階と類似の方法により遂行される。

図19はメモリコントローラ120が計算された差を補償(S640段階)する例を示すテーブルPDT6である。図19を参照すれば、計算された差が第1範囲R1_DIFに属する時、メモリコントローラ120は第1補償係数CC1を選択する。メモリコントローラ120は選択された第1補償係数CC1に計算された差を乗算して補償された差を獲得する。

計算された差が第1範囲R1_DIFより高い値を有する第2範囲R2_DIFに属する時、メモリコントローラ120は第2補償係数CC2を選択する。メモリコントローラ120は選択された第2補償係数CC2に計算された差を乗算して補償された差を獲得する。

計算された差が第2範囲R2_DIFより高い値を有する第3範囲R3_DIFに属する時、メモリコントローラ120は第3補償係数CC3を選択する。メモリコントローラ120は選択された第3補償係数CC2に計算された差を乗算して補償された差を獲得する。

例示的に、テーブルPDT6はメモリコントローラ120内の不揮発性格納媒体(例えば、ROM等)に格納される。メモリコントローラ120は内部の不揮発性格納媒体に格納されたテーブルPDT6を利用して補償された差を計算する。テーブルPDT6は不揮発性メモリ110に格納される。不揮発性メモリ110に格納されたテーブルPDT6はランダムアクセスメモリ(RAM)130にローディングされる。メモリコントローラ120はランダムアクセスメモリ(RAM)130に格納されたテーブルPDT6を利用して補償された差を計算する。

他の例として、補償された差は数式4によって計算される。
[数4]
DIF2=F4(DIF1)

数式4によれば、補償された差DIF2は関数F4(DIF1)によって計算される。関数F4(DIF1)は計算された差DIF1にしたがって決定される値を有し、実験的に定められる。

メモリコントローラ120は数式4によって計算を遂行するように構成されるソフトウェアを駆動するか、或いは数式4によって計算を遂行するように構成されるロジック回路を含む。メモリコントローラ120はソフトウェア及びロジック回路の組合を利用して数式4の計算を遂行する。

図19において、テーブルPDT6は計算された差の範囲を第1乃至第3範囲R1_DIF乃至R3_DIFに区分すると説明した。しかし、テーブルPDT6において区分される計算された差の範囲は限定されない。計算された差の範囲をより多くの数にさらに精密に区分し、又はより少ない数にさらにラフ(rough)に区分して定義される。

上述したように、メモリセルMCから単位時間当たり電荷が流出する量は、メモリセルMCにデータが書き込まれた後、経過した時間によって変わる。本発明の実施形態によるストレージ装置100は、単位時間当たり電荷の流出量が変化する特徴を反映して読出しレベルを調節する。したがって、向上した信頼性を有するストレージ装置100、ストレージ装置100の動作方法及び不揮発性メモリ110のアクセス方法が提供される。

図20はストレージ装置100の電源が切られた後、再供給される時に、ストレージ装置100が加重時間WTを復元する方法を示す順序図である。図1及び図20を参照すれば、S710段階において、ストレージ装置100においてパワーオンリセットが遂行される。

S720段階において、メモリコントローラ120は不揮発性メモリ110に格納された第2時間スタンプテーブルTST2を読み出す。読み出された第2時間スタンプテーブルTST2は第1時間スタンプテーブルTST1としてランダムアクセスメモリ(RAM)130に格納される。

S730段階において、メモリコントローラ120は第1時間スタンプテーブルTST1に登録された加重時間スタンプWTSの中の直近に登録された加重時間スタンプWTSを検出する。例えば、第1時間スタンプテーブルTST1が図16のように構成された場合、第3データDATA3の加重時間スタンプWTSが直近に登録された加重時間スタンプWTSとして検出される。

S740段階において、メモリコントローラ120は直近に登録された加重時間スタンプWTSに対応するメモリセルMCから読出しレベルを検出する。例えば、メモリコントローラ120は直近に登録された加重時間スタンプWTSに対応するメモリセルMCから、図5を参照して説明した最適の読出しレベルを検出する。

S750段階において、メモリコントローラ120は検出された読出しレベルと図5において第1乃至第7電圧V1乃至V7で示される初期読出しレベルとの差を計算する。

S760段階において、メモリコントローラ120は計算された読出しレベルと前記初期読出しレベルとの差に基づいて加重時間WTを計算する。計算された加重時間WTはランダムアクセスメモリ(RAM)130に格納される。

図21はメモリコントローラ120が読出しレベルと前記初期読出しレベルとの差によって加重時間WTを計算(S750段階)する例を示すテーブルPDT7である。図21を参照すれば、計算された差が第1範囲R1_Dに属する時、メモリコントローラ120は第1加重時間WT1を選択する。

計算された差が第1範囲R1_Dより高い値を有する第2範囲R2_Dに属する時、メモリコントローラ120は第2加重時間WT2を選択する。

計算された差が第2範囲R2_Dより高い値を有する第3範囲R3_Dに属する時、メモリコントローラ120は第3加重時間WT3を選択する。

例示的に、テーブルPDT7はメモリコントローラ120内の不揮発性格納媒体(例えば、ROM等)に格納される。メモリコントローラ120は内部の不揮発性格納媒体に格納されたテーブルPDT7を利用して補償された差を計算する。テーブルPDT7は不揮発性メモリ110に格納される。不揮発性メモリ110に格納されたテーブルPDT7はランダムアクセスメモリ(RAM)130にローディングされる。メモリコントローラ120はランダムアクセスメモリ(RAM)130に格納されたテーブルPDT7を利用して補償された差を計算する。

他の例として、補償された差は数式5によって計算される。
[数5]
WT2=WT1+F5(D)

数式5によれば、加重時間WT2は関数F5(D)と加重時間スタンプWTSの加重時間WT1との合算によって計算される。関数F5(D)は計算された差Dにしたがって決定される値を有し、実験的に定められる。計算された差Dが増加するほど、関数F5(D)は増加する値を有する。計算された差Dが減少するほど、関数F5(D)は減少する値を有する。

メモリコントローラ120は数式5によって計算を遂行するように構成されるソフトウェアを駆動するか、或いは数式5によって計算を遂行するように構成されるロジック回路を含む。メモリコントローラ120はソフトウェア及びロジック回路の組合を利用して数式5の計算を遂行する。

図21において、テーブルPDT7は計算された差Dの範囲を第1乃至第3範囲R1_D乃至R3_Dに区分すると説明した。しかし、テーブルPDT7において区分される計算された差Dの範囲は限定されない。計算された差Dの範囲をより多くの数にさらに精密に区分し、又はより少ない数にさらにラフ(rough)にくぶんして定義される。

上述したように、ストレージ装置100の電源が切られた間にも、不揮発性メモリ110のメモリセルMCから電荷が持続的に流出する。即ち、加重時間WTは続いて経過する。本発明の実施形態によるストレージ装置100は、直近に登録された加重時間スタンプWTSの最適の読出しレベル及び前記初期読出しレベルの差によって、電荷の流出量を計算する。さらに計算された電荷の流出量を基に、ストレージ装置100は不揮発性メモリ110に電源が供給された時の加重時間WTを計算する。したがって、ストレージ装置100に電源が供給されない間に発生する電荷の流出量を考慮して書込み及び読出しが遂行され、向上した信頼性を有するストレージ装置100、ストレージ装置100の動作方法及び不揮発性メモリ110のアクセス方法が提供される。

図22は本発明の実施形態によるコンピューティング装置1000を示すブロック図である。図22を参照すれば、コンピューティング装置1000はプロセッサ1100、ランダムアクセスメモリ(RAM)1200、ストレージ装置1300、モデム1400、及び使用者インターフェイス1500を含む。

プロセッサ1100はコンピューティング装置1000の諸般動作を制御し、論理演算を遂行する。例えば、プロセッサ1100はシステムオンチップ(SoC、System−on−Chip)により構成される。プロセッサ1100は汎用プロセッサ、特殊目的プロセッサ又はアプリケーションプロセッサである。

ランダムアクセスメモリ(RAM)1200はプロセッサ1100と通信できる。ランダムアクセスメモリ(RAM)1200はプロセッサ1100又はコンピューティング装置1000のメーンメモリである。プロセッサ1100はランダムアクセスメモリ(RAM)1200にコード又はデータを臨時的に格納する。プロセッサ1100はランダムアクセスメモリ(RAM)1200を利用してコードを実行し、データを処理できる。プロセッサ1100はランダムアクセスメモリ(RAM)1200を利用して運営体系、アプリケーション等の多様なソフトウェアを実行する。プロセッサ1100はランダムアクセスメモリ(RAM)1200を利用してコンピューティング装置1000の諸般動作を制御する。ランダムアクセスメモリ(RAM)1200はSRAM(Static RAM)、DRAM(Dynamic RAM)、SDRAM(Synchronous DRAM)等のような揮発性メモリ、又はPRAM(Phase−change RAM)、MRAM(Magnetic RAM)、RRAM(登録商標)(Resistive RAM)、FeRAM(Ferroelectric RAM)等の不揮発性メモリを含む。

ストレージ装置1300はプロセッサ1100と通信する。ストレージ装置1300は長期的に保存されなければならないデータを格納する。即ち、プロセッサ1100は長期的に保存されなければならないデータをストレージ装置1300に格納する。ストレージ装置1300はコンピューティング装置1000を駆動するためのブートイメージを格納する。ストレージ装置1300は運営体系、アプリケーションのような多様なソフトウェアのソースコードを格納する。ストレージ装置1300は運営体系、アプリケーションのような多様なソフトウェアによって処理されたデータを格納する。

例示的に、プロセッサ1100はストレージ装置1300に格納されたソースコードをランダムアクセスメモリ(RAM)1200にロードし、ランダムアクセスメモリ(RAM)1200にロードされたコードを実行することによって、運営体系、アプリケーション等の多様なソフトウェアを駆動する。プロセッサ1100はストレージ装置1300に格納されたデータをランダムアクセスメモリ(RAM)1200にロードし、ランダムアクセスメモリ(RAM)1200にロードされたデータを処理できる。プロセッサ1100はランダムアクセスメモリ(RAM)1200に格納されたデータの中の長期的に保存しようとするデータをストレージ装置1300に格納する。

ストレージ装置1300はフラッシュメモリ、PRAM(Phase−change RAM)、MRAM(Magnetic RAM)、RRAM(登録商標)(Resistive RAM)、FRAM(登録商標)(Ferroelectric RAM)等の不揮発性メモリを含む。

モデム1400はプロセッサ1100の制御によって外部装置と通信を遂行する。例えば、モデム1400は外部装置と有線又は無線通信を遂行する。モデム140はLTE(登録商標)(Long Term Evolution)、WiMax(登録商標)、GSM(登録商標)(Global System for Mobile communication)、CDMA(Code Division Multiple Access)、ブルートゥース(登録商標)(Bluetooth(登録商標))、NFC(Near Field Communication)、Wi−Fi(登録商標)、RFID(Radio Frequency IDentification)等の多様な無線通信方式、又はUSB(Universal Serial Bus)、SATA(Serial AT Attachment)、HSIC(High Speed Interchip)、SCSI(Small Computer System Interface)、Firewire)、PCI(Peripheral Component Interconnection)、PCIe(PCI express)、NVMe(NonVolatile Memory express)、UFS(Universal Flash Storage)、SD(Secure Digital)、SDIO、UART(Universal Asynchronous Receiver Transmitter)、SPI(Serial Peripheral Interface)、HS−SPI(High Speed SPI)、RS232、I2C(Inter−integrated Circuit)、HS−I2C、I2S、(Integrated−interchip Sound)、S/P DIF(Sony/Philips Digital Interface)、MMC(MultiMedia Card)、eMMC(embedded MMC)等の多様な有線通信方式の少なくとも1つに基づいて通信を遂行する。

使用者インターフェイス1500はプロセッサ1100の制御によって使用者と通信する。例えば、使用者インターフェイス1500はキーボード、キーパッド、ボタン、タッチパネル、タッチスクリーン、タッチパッド、タッチボール、カメラ、マイク、ジャイロスコープセンサー、振動センサー、等の使用者入力インターフェイスを含む。使用者インターフェイス1500はLCD(Liquid Crystal Display)、OLED(Organic Light Emitting Diode)表示装置、AMOLED(Active Matrix OLED)表示装置、LED、スピーカー、モーター等の使用者出力インターフェイスを含む。

ストレージ装置1300は本発明の実施形態によるストレージ装置100を含む。ストレージ装置1300は温度センサー140及び加重時間計算部221を含む。ストレージ装置1300は時間の経過及び温度の変化を反映した加重時間WTを計算し、加重時間WTを利用して書込み及び読出しを遂行する。

プロセッサ1100、ランダムアクセスメモリ(RAM)1200、モデム1400及び使用者インターフェイス1500はストレージ装置1300の外部のホスト装置を形成する。

図23は本発明の実施形態によるコンピューティング装置1000の動作方法を示す順序図である。図1、図22、及び図23を参照すれば、S810段階において、ホスト装置はメモリコントローラ120に書込み要請を伝送する。S815段階において、メモリコントローラ120は書込み要請と共に受信されたデータをランダムアクセスメモリ(RAM)130に格納するバッファリングを遂行する。

S820段階において、ホスト装置はメモリコントローラ120に書込み要請を伝送する。S825段階において、メモリコントローラ120は書込み要請と共に受信されたデータをランダムアクセスメモリ(RAM)130に格納するバッファリングを遂行する。

S830段階において、ホスト装置はメモリコントローラ120に書込み要請を伝送する。S835段階において、メモリコントローラ120は書込み要請と共に受信されたデータをランダムアクセスメモリ(RAM)130に格納するバッファリングを遂行する。

S840段階において、メモリコントローラ120はランダムアクセスメモリ(RAM)130にバッファリングされたデータを不揮発性メモリ110に書き込む。例えば、メモリコントローラ120はS815段階、S825段階及びS835段階においてバッファリングされたデータを不揮発性メモリ110に書き込む。

S845段階において、メモリコントローラ120はランダムアクセスメモリ(RAM)130に格納された加重時間WTを利用してS840段階において書き込まれたデータの加重時間スタンプWTSを設定する。

S850段階において、ホスト装置はメモリコントローラ120に読出し要請を伝送する。例えば、S840段階において不揮発性メモリ110に書き込まれたデータの一部又は全てに対する読出し要請が伝送される。

S855段階において、メモリコントローラ120は読出しレベルを調節する。例えば、メモリコントローラ120は加重時間スタンプWTS及び加重時間WTの差を計算し、計算された差によって読出しレベルを調節する。

S860段階において、メモリコントローラ120は調節された読出しレベルを利用して不揮発性メモリ110からデータを読み出す。

図23を参照して説明したように、ホスト装置はメモリコントローラ120に書込み要請及び読出し要請を伝送する。メモリコントローラ120は独立的に加重時間WT及び加重時間スタンプWTSを管理し、加重時間WT及び加重時間スタンプWTSにしたがって読出しレベルを調節する。

図24は本発明の他の実施形態によるメモリブロックBLKbを示す回路図である。図24を参照すれば、メモリブロックBLKbは複数のストリングSRを含む。複数のストリングSRは複数のビットラインBL1乃至BLnに各々連結される。各ストリングSRは接地選択トランジスタGST、メモリセルMC、及びストリング選択トランジスタSSTを含む。

各ストリングSRの接地選択トランジスタGSTはメモリセルMC及び共通ソースラインCSLの間に連結される。複数のストリングSRの接地選択トランジスタGSTは共通ソースラインCSLに共通に連結される。

各ストリングSRのストリング選択トランジスタSSTはメモリセルMC及びビットラインBLの間に連結される。複数のストリングSRのストリング選択トランジスタSSTは複数のビットラインBL1乃至BLnに各々連結される。

各ストリングSRにおいて、接地選択トランジスタGST及びストリング選択トランジスタSSTの間に複数のメモリセルMCが提供される。各ストリングSRにおいて、複数のメモリセルMCは直列連結される。

複数のストリングSRにおいて、共通ソースラインCSLから同一の順序に位置したメモリセルMCは1つのワードラインに共通に連結される。複数のストリングSRのメモリセルMCは複数のワードラインWL1乃至WLmに連結される。

図25は本発明の実施形態によるメモリコントローラ120を示すブロック図である。図25を参照すれば、メモリコントローラ120はバス121、プロセッサ122、ランダムアクセスメモリ(RAM)123、エラー訂正ブロック124、ホストインターフェイス125、バッファコントロール回路126、及びメモリインターフェイス127を含む。

バス121はメモリコントローラ120の構成要素の間にチャンネルを提供するように構成される。

プロセッサ122はメモリコントローラ120の諸般動作を制御し、論理演算を遂行する。プロセッサ122はホストインターフェイス230を通じて外部のホスト装置と通信する。プロセッサ122はホストインターフェイス125を通じて受信されるコマンド又はアドレスをランダムアクセスメモリ(RAM)123に格納する。プロセッサ122はホストインターフェイス125を通じて受信されるデータをバッファコントロール回路126を通じて出力するか、又はランダムアクセスメモリ(RAM)123に格納する。プロセッサ122はランダムアクセスメモリ(RAM)123に格納されたコマンド又はアドレスにしたがって内部コマンド及びアドレスを生成し、生成された内部コマンド及びアドレスをメモリインターフェイス127を通じて出力する。プロセッサ122はランダムアクセスメモリ(RAM)123に格納されたデータ又はバッファコントロール回路126を通じて受信されるデータをメモリインターフェイス127を通じて出力する。プロセッサ122はメモリインターフェイス127を通じて受信されるデータをランダムアクセスメモリ(RAM)123に格納するか、又はバッファコントロール回路126を通じて出力する。プロセッサ122はランダムアクセスメモリ(RAM)123に格納されたデータ又はバッファコントロール回路126を通じて受信されるデータをホストインターフェイス125又はメモリインターフェイス127を通じて出力する。例示的に、プロセッサ122はDMA(Direct Memory Access)を含み、DMAを利用してデータを出力する。

プロセッサ122は加重時間計算部221を含む。プロセッサ122は加重時間計算部221を利用して感知温度ST及び加重時間WTを管理し、加重時間スタンプWTSを生成する。

ランダムアクセスメモリ(RAM)123はプロセッサ122の動作メモリ、キャッシュメモリ、又はバッファメモリとして使用される。ランダムアクセスメモリ(RAM)123はプロセッサ122が実行するコード及び命令を格納する。ランダムアクセスメモリ(RAM)123はプロセッサ122によって処理されるデータを格納する。ランダムアクセスメモリ(RAM)123はSRAM(Static RAM)を含む。

エラー訂正ブロック124はエラー訂正を遂行する。エラー訂正ブロック124はメモリインターフェイス127に出力されるデータに基づいてエラー訂正を遂行するためのパリティーを生成する。データ及びパリティーはメモリインターフェイス127を通じて出力される。エラー訂正ブロック124はメモリインターフェイス127を通じて受信されるデータ及びパリティーを利用して受信されたデータのエラー訂正を遂行する。

ホストインターフェイス125はプロセッサ122の制御によって、外部のホスト装置と通信するように構成される。ホストインターフェイス125はUSB(Universal Serial Bus)、SATA(Serial AT Attachment)、HSIC(High Speed Interchip)、SCSI(Small Computer System Interface)、ファイアーワイヤ(Firewire)、PCI(Peripheral Component Interconnection)、PCIe(PCI express)、NVMe(NonVolatile Memory express)、UFS(Universal Flash Storage)、SD(Secure Digital)、MMC(MultiMedia Card)、eMMC(embedded MMC)等の多様な通信方法の中の少なくとも1つを利用して通信するように構成される。

バッファコントロール回路126はプロセッサ122の制御によって、ランダムアクセスメモリ(RAM)130(図1参照)を制御するように構成される。バッファコントロール回路126はランダムアクセスメモリ(RAM)130にデータを書き込み、ランダムアクセスメモリ(RAM)130からデータを読み出す。

メモリインターフェイス127はプロセッサ122の制御によって、不揮発性メモリ110(図1参照)と通信するように構成される。

例示的に、プロセッサ122はコードを利用してメモリコントローラ120を制御する。プロセッサ122はメモリコントローラ120の内部に提供される不揮発性メモリ(例えば、Read Only Memory)からコードをロードする。他の例として、プロセッサ122はメモリインターフェイス127から受信されるコードをロードする。

図26は本発明の他の実施形態によるストレージ装置300を示すブロック図である。図26を参照すれば、ストレージ装置300は不揮発性メモリ310、メモリコントローラ320、及び温度センサー340を含む。

図1のストレージ装置100と比較すれば、ストレージ装置300にはランダムアクセスメモリ(RAM)130が提供されない。メモリコントローラ320は内部メモリを利用して感知温度ST、加重時間WT及び第1時間スタンプテーブルTST1を管理する。例えば、図25を参照して説明したように、メモリコントローラ320は内部のランダムアクセスメモリ(RAM)123により感知温度ST、加重時間WT及び第1時間スタンプテーブルTST1を管理する。

例示的に、ストレージ装置300にランダムアクセスメモリ(RAM)130が提供されない場合、メモリコントローラ320にバッファコントロール回路126が提供されないこともある。

図27は本発明の他の実施形態によるコンピューティング装置2000を示すブロック図である。図27を参照すれば、コンピューティング装置2000はプロセッサ2100、ランダムアクセスメモリ(RAM)2200、ストレージ装置2300、モデム2400、及び使用者インターフェイス2500を含む。プロセッサ2100、ランダムアクセスメモリ(RAM)2200、モデム2400、及び使用者インターフェイス2500はストレージ装置2300のホスト装置を形成する。

図22のコンピューティング装置1000と比較すれば、加重時間計算部221はストレージ装置2300ではないプロセッサ2100、即ち、ホスト装置に提供される。

ストレージ装置2300は温度センサー140を含む。ストレージ装置2300は温度センサー140によって感知温度STをホスト装置のランダムアクセスメモリ(RAM)2200に格納する。例えば、温度センサー140は感知温度STが予め定められた値以上に変化する毎に、感知温度STをランダムアクセスメモリ(RAM)2200にアップロードする。他の例として、温度センサー140は周期的に感知温度STをランダムアクセスメモリ(RAM)2200にアップロードする。

感知温度STがストレージ装置2300の外部のホスト装置のランダムアクセスメモリ(RAM)2200に格納されることを除外すれば、感知温度STは図8を参照して説明した方法によって管理される。

加重時間計算部221はランダムアクセスメモリ(RAM)2200に格納された感知温度STを利用して加重時間WTを計算する。加重時間計算部221は計算された加重時間WTをランダムアクセスメモリ(RAM)2200に格納する。加重時間計算部221は図9を参照して説明した方法によって加重時間WTを管理する。

プロセッサ2100は加重時間WTに基づいて加重時間スタンプWTSを生成する。加重時間スタンプWTSは第1時間スタンプテーブルTST1に登録される。第1時間スタンプテーブルTST1はランダムアクセスメモリ(RAM)2200により管理され、ストレージ装置2300に第2時間スタンプテーブルTST2としてバックアップされる。

図28は本発明の他の実施形態によるストレージ装置2000の動作方法を示す順序図である。図27及び図28を参照すれば、S910段階において、ホスト装置はストレージ装置2300に書込み要請を伝送する。S915段階において、ホスト装置は伝送された書込み要請に対応する加重時間スタンプWTSを設定する。設定された加重時間スタンプWTSは第1時間スタンプテーブルTST1に登録される。

S920段階において、ホスト装置はストレージ装置2300に書込み要請を伝送する。S925段階において、ホスト装置は伝送された書込み要請に対応する加重時間スタンプWTSを設定する。設定された加重時間スタンプWTSは第1時間スタンプテーブルTST1に登録される。

S930段階において、ホスト装置はストレージ装置2300に書込み要請を伝送する。S935段階において、ホスト装置は伝送された書込み要請に対応する加重時間スタンプWTSを設定する。設定された加重時間スタンプWTSは第1時間スタンプテーブルTST1に登録される。

S940段階において、ホスト装置は加重時間WT及び加重時間スタンプWTS間の差を計算する。例えば、ホスト装置がストレージ装置2300に格納されたデータを読み出す時、読み出されるデータと関連した加重時間スタンプWTS及び加重時間WT間の差が計算される。

S945段階において、ホスト装置はストレージ装置2300に読出し要請及び差を伝送する。例えば、ホスト装置は差又は差が加工された情報をストレージ装置2300へ伝送する。差が加工された情報は、差に基づいて調節された読出しレベルを含む。

読出し要請にしたがって、差又は差が加工された情報に基づいてストレージ装置2300は読出しを遂行する。例えば、ストレージ装置2300は差又は差が加工された情報に基づいて読出しレベルを調節し、調節された読出しレベルを利用して読出しを遂行する。例えば、ストレージ装置2300はホスト装置から調節された読出しレベルを受信し、調節された読出しレベルを利用して読出しを遂行する。

上述したように、ストレージ装置2300は温度センサー140を含み、温度センサー140を通じて獲得される感知温度STをホスト装置に提供する。ホスト装置は感知温度STを利用して加重時間WTを計算し、加重時間WTを利用して加重時間スタンプWTSを生成し、時間スタンプテーブルTSTを利用して加重時間スタンプWTSを管理する。即ち、図1乃至図26においてメモリコントローラ120により遂行されると説明した機能の中の一部の機能がホスト装置により遂行される。

ストレージ装置2300はホスト装置に感知温度STを提供し、ホスト装置の要請にしたがって書込み及び読出しを遂行する。ストレージ装置2300はホスト装置の要請にしたがって読出しレベルを調節する。ストレージ装置2300は加重時間WT及び加重時間スタンプWTSを生成するか、或いは管理する動作を遂行しないこともがあり得る。

図29は本発明のその他の実施形態によるコンピューティング装置3000を示すブロック図である。図29を参照すれば、コンピューティング装置3000はプロセッサ3100、ランダムアクセスメモリ(RAM)3200、ストレージ装置3300、モデム3400、及び使用者インターフェイス3500を含む。プロセッサ3100、ランダムアクセスメモリ(RAM)3200、モデム3400、及び使用者インターフェイス3500はストレージ装置3300のホスト装置を形成する。

図27を参照して説明したコンピューティング装置2000と比較すれば、温度センサー140がストレージ装置3300ではないプロセッサ3100、即ち、ホスト装置に提供される。

ホスト装置はストレージ装置3300と独立的に感知温度ST、加重時間WT、及び加重時間スタンプWTSを生成及び管理する。ホスト装置3300は感知温度ST、加重時間WT、及び加重時間スタンプWTSに基づいてストレージ装置3300の読出しレベルを調節する。

ストレージ装置3300はホスト装置の要請にしたがって書込み及び読出しを遂行する。ストレージ装置3300はホスト装置の要請にしたがって読出しレベルを調節する。ストレージ装置3300は感知温度ST、加重時間WT、及び加重時間スタンプWTSを生成するか、或いは管理する動作を遂行しないことがあり得る。

本発明の詳細な説明においては具体的な実施形態に関して説明したが、本発明の範囲と技術的思想から逸脱しない限度内において様々な変形が可能である。したがって、本発明の範囲は上述した実施形態に限定されて定められてはならないし、後述する特許請求の範囲のみでなく、この発明の特許請求の範囲と均等なものによって定められる。

100、300 ストレージ装置
110、310 不揮発性メモリ
111 メモリセルアレイ
113 アドレスデコーダー回路
115 ページバッファ回路
117 データ入出力回路
119 制御ロジック回路
120、320 メモリコントローラ
121 バス
122 プロセッサ
123、130 ランダムアクセスメモリ(RAM)
124 エラー訂正ブロック
125、230 ホストインターフェイス
126 バッファコントロール回路
127 メモリインターフェイス
140、140’、340 温度センサー
221、221’ 加重時間計算部
222 クロック信号出力部
223、223’ インタラプト生成部
224 感知温度制御部
225 計算部
1000、2000、3000 コンピューティング装置
1100、2100、3100 プロセッサ
1200、2200、3200 ランダムアクセスメモリ(RAM)
1300、2300、3300 ストレージ装置
1400、2400、3400 モデム
1500、2500、3500 使用者インターフェイス

Claims (21)

  1. 不揮発性メモリ及び前記不揮発性メモリを制御するように構成されるメモリコントローラを含むストレージ装置の動作方法において、
    温度を検出する段階と、
    前記検出された温度情報を利用して現在の加重時間を計算する段階と、
    前記現在の加重時間に基づいて調節される読出し電圧レベルを利用して前記不揮発性メモリからデータを読み出す段階と、を含むことを特徴とするストレージ装置の動作方法。
  2. 前記温度は、第1周期により周期的に検出され、前記現在の加重時間の計算は、前記検出された温度に基づいて第2周期により周期的に遂行され、
    前記現在の加重時間を計算する段階は、
    前記検出された温度に基づいて前記第2周期の時間を調節することによって加重経過時間を計算する段階と、
    前記加重経過時間を以前の加重時間に合算して前記現在の加重時間を計算する段階と、を含むことを特徴とする請求項1に記載のストレージ装置の動作方法。
  3. 前記検出された温度が増加するほど、前記加重経過時間が増加することを特徴とする請求項2に記載のストレージ装置の動作方法。
  4. 前記現在の加重時間が計算される第2周期の時間が増加するほど、前記加重経過時間が増加することを特徴とする請求項2に記載のストレージ装置の動作方法。
  5. 前記第2周期の前記時間は、前記ストレージ装置の消去回数を利用してさらに調節され、
    前記消去回数が増加するほど、前記加重経過時間が増加することを特徴とする請求項2に記載のストレージ装置の動作方法。
  6. 前記消去回数は、前記不揮発性メモリの複数のメモリブロックにおいて各々遂行された消去回数の平均値であることを特徴とする請求項5に記載のストレージ装置の動作方法。
  7. 前記現在の加重時間が計算される前記第2周期は、前記温度が検出される前記第1周期より短いことを特徴とする請求項2に記載のストレージ装置の動作方法。
  8. 前記温度は、前記ストレージ装置の内部温度センサー又は前記ストレージ装置の外部温度センサーを利用して検出されることを特徴とする請求項1に記載のストレージ装置の動作方法。
  9. 前記データを前記不揮発性メモリに書き込む段階と、
    前記不揮発性メモリに書き込まれた前記データと関連した加重時間を前記データの加重時間スタンプとして登録する段階と、をさらに含むことを特徴とする請求項1に記載のストレージ装置の動作方法。
  10. 前記データの前記加重時間スタンプと前記データの前記現在の加重時間との差を計算する段階をさらに含み、
    前記読出し電圧レベルは、前記計算された差に基づいて調節されることを特徴とする請求項9に記載のストレージ装置の動作方法。
  11. 電源が遮断された後、供給されれば、直近の加重時間スタンプから前記データを読み出すための最適の読出し電圧レベルを検出する段階と、前記最適の読出し電圧レベルと初期読出し電圧レベルとの差を計算する段階と、前記差を利用して加重時間を計算する段階と、を含み、
    前記加重時間は、電源遮断時の加重時間として使用されることを特徴とする請求項9に記載のストレージ装置の動作方法。
  12. 前記加重時間スタンプは、前記データが書き込まれた前記不揮発性メモリの物理アドレス情報を含むことを特徴とする請求項9に記載のストレージ装置の動作方法。
  13. 温度センサーと、
    不揮発性メモリと、
    前記不揮発性メモリを制御するように構成されるメモリコントローラと、を含み、
    前記メモリコントローラは、前記温度センサーを通じて検出される温度の変化を反映して現在の加重時間を計算し、前記現在の加重時間によって調節される読出し電圧レベルを利用して前記不揮発性メモリからデータを読み出すように構成されることを特徴とするストレージ装置。
  14. ランダムアクセスメモリをさらに含み、
    前記メモリコントローラは、周期的に前記温度センサーにより温度を検出し、前記検出された温度を周期的に前記ランダムアクセスメモリに格納するように構成されることを特徴とする請求項13に記載のストレージ装置。
  15. 前記メモリコントローラは、前記不揮発性メモリに前記データを書き込み、前記ランダムアクセスメモリから加重時間を読み出し、そして前記加重時間を前記データの加重時間スタンプとして登録するように構成されることを特徴とする請求項14に記載のストレージ装置。
  16. 前記不揮発性メモリに書き込まれるデータの加重時間スタンプは、時間スタンプテーブルとして前記ランダムアクセスメモリにより管理されることを特徴とする請求項15に記載のストレージ装置。
  17. 前記時間スタンプテーブルは、前記不揮発性メモリにさらに格納されることを特徴とする請求項16に記載のストレージ装置。
  18. 前記メモリコントローラは、前記現在の加重時間を前記ランダムアクセスメモリから読み出し、前記加重時間スタンプと前記現在の加重時間との差を計算するように構成され、
    前記読出し電圧レベルは、前記計算された差によって調節されることを特徴とする請求項15に記載のストレージ装置。
  19. 前記不揮発性メモリは、垂直に積層されたメモリセルを含むことを特徴とする請求項13に記載のストレージ装置。
  20. 各メモリセルは、電荷捕獲型であることを特徴とする請求項19に記載のストレージ装置。
  21. 不揮発性メモリを含むストレージ装置のアクセス方法において、
    前記不揮発性メモリにデータを書き込む段階と、
    加重時間を前記データの加重時間スタンプとして登録する段階と、を含み、
    前記加重時間は、温度の変化を反映して反復的に更新される時間であることを特徴とするストレージ装置のアクセス方法。
JP2015097615A 2014-05-13 2015-05-12 ストレージ装置と、その動作方法、及びそのアクセス方法 Active JP6502164B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2014-0057301 2014-05-13
KR1020140057301A KR20150130632A (ko) 2014-05-13 2014-05-13 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 스토리지 장치를 액세스하는 액세스 방법

Publications (3)

Publication Number Publication Date
JP2015219913A true JP2015219913A (ja) 2015-12-07
JP2015219913A5 JP2015219913A5 (ja) 2018-06-14
JP6502164B2 JP6502164B2 (ja) 2019-04-17

Family

ID=54539063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015097615A Active JP6502164B2 (ja) 2014-05-13 2015-05-12 ストレージ装置と、その動作方法、及びそのアクセス方法

Country Status (4)

Country Link
US (1) US9343121B2 (ja)
JP (1) JP6502164B2 (ja)
KR (1) KR20150130632A (ja)
CN (1) CN105097027A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US9404812B2 (en) * 2013-03-14 2016-08-02 Samsung Electronics Co., Ltd. Method for detecting environmental value in electronic device and electronic device
US9431121B2 (en) * 2014-10-24 2016-08-30 Micron Technology, Inc. Read voltage adjustment
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US9886214B2 (en) * 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9837146B2 (en) * 2016-01-08 2017-12-05 Sandisk Technologies Llc Memory system temperature management
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
CN106128507A (zh) * 2016-06-27 2016-11-16 联想(北京)有限公司 信息处理方法及存储设备
US9679661B1 (en) 2016-06-28 2017-06-13 Sandisk Technologies Llc Non-volatile storage system with self-test for read performance enhancement feature setup
KR20180005391A (ko) 2016-07-06 2018-01-16 삼성전자주식회사 메모리 장치와 이를 포함하는 메모리 시스템
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10157677B2 (en) 2016-07-28 2018-12-18 Ip Gem Group, Llc Background reference positioning and local reference positioning using threshold voltage shift read
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
US9672940B1 (en) * 2016-08-18 2017-06-06 Sandisk Technologies Llc Non-volatile memory with fast read process
US9934859B1 (en) * 2016-12-27 2018-04-03 Intel Corporation Determining demarcation voltage via timestamps
CN106843771B (zh) * 2017-01-26 2019-11-19 合肥兆芯电子有限公司 存储器重读方法、存储器控制电路单元及存储器存储装置
CN106910528A (zh) * 2017-02-27 2017-06-30 郑州云海信息技术有限公司 一种固态硬盘数据巡检的优化方法及装置
US10163471B2 (en) 2017-03-30 2018-12-25 Intel Corporation Time tracking with trits
US10446254B1 (en) * 2018-05-03 2019-10-15 Western Digital Technologies, Inc. Method for maximizing power efficiency in memory interface block

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011671A (ja) * 1998-06-29 2000-01-14 Hitachi Ltd 半導体記憶装置
JP2002163895A (ja) * 2000-08-18 2002-06-07 Trw Automot Electronics & Components Gmbh & Co Kg フラッシュメモリの安全な高温作動のための装置及び方法
JP2009026119A (ja) * 2007-07-20 2009-02-05 Denso Corp メモリ制御装置、信頼性判定期間の更新方法、及びデータの書込み方法
JP2011100519A (ja) * 2009-11-06 2011-05-19 Toshiba Corp メモリシステム
JP2014509769A (ja) * 2011-03-02 2014-04-21 アップル インコーポレイテッド メモリ装置での温度センサの使用
JP2014154169A (ja) * 2013-02-10 2014-08-25 Lsi Corp リテンションドリフト履歴ベースの不揮発性メモリ読出し閾値最適化

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957189B2 (en) 2004-07-26 2011-06-07 Sandisk Il Ltd. Drift compensation in a flash memory
JP2008251138A (ja) 2007-03-30 2008-10-16 Toshiba Corp 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
US7743203B2 (en) 2007-05-11 2010-06-22 Spansion Llc Managing flash memory based upon usage history
US7796424B2 (en) 2007-06-21 2010-09-14 Qimonda North America Corp. Memory device having drift compensated read operation and associated method
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US7755946B2 (en) 2008-09-19 2010-07-13 Sandisk Corporation Data state-based temperature compensation during sensing in non-volatile memory
KR101504340B1 (ko) 2008-11-04 2015-03-20 삼성전자주식회사 온도 보상 기능을 가지는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
US8363478B1 (en) 2010-02-17 2013-01-29 Marvell International Ltd. Group based read reference voltage management in flash memory
US8213255B2 (en) 2010-02-19 2012-07-03 Sandisk Technologies Inc. Non-volatile storage with temperature compensation based on neighbor state information
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US8467249B2 (en) 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8248856B2 (en) 2010-10-20 2012-08-21 Seagate Technology Llc Predictive read channel configuration
KR101184814B1 (ko) 2010-10-26 2012-09-20 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 프로그램 방법
KR101844963B1 (ko) * 2011-03-07 2018-04-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 동작 방법
US8542537B2 (en) 2011-04-29 2013-09-24 Spansion Llc Method and apparatus for temperature compensation for programming and erase distributions in a flash memory
US8576651B2 (en) 2012-01-20 2013-11-05 Sandisk 3D Llc Temperature compensation of conductive bridge memory arrays

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011671A (ja) * 1998-06-29 2000-01-14 Hitachi Ltd 半導体記憶装置
JP2002163895A (ja) * 2000-08-18 2002-06-07 Trw Automot Electronics & Components Gmbh & Co Kg フラッシュメモリの安全な高温作動のための装置及び方法
JP2009026119A (ja) * 2007-07-20 2009-02-05 Denso Corp メモリ制御装置、信頼性判定期間の更新方法、及びデータの書込み方法
JP2011100519A (ja) * 2009-11-06 2011-05-19 Toshiba Corp メモリシステム
JP2014509769A (ja) * 2011-03-02 2014-04-21 アップル インコーポレイテッド メモリ装置での温度センサの使用
JP2014154169A (ja) * 2013-02-10 2014-08-25 Lsi Corp リテンションドリフト履歴ベースの不揮発性メモリ読出し閾値最適化

Also Published As

Publication number Publication date
US20150332780A1 (en) 2015-11-19
KR20150130632A (ko) 2015-11-24
CN105097027A (zh) 2015-11-25
JP6502164B2 (ja) 2019-04-17
US9343121B2 (en) 2016-05-17

Similar Documents

Publication Publication Date Title
KR20120100826A (ko) 메모리 디바이스에서의 온도 센서들의 이용
KR20140020056A (ko) 불휘발성 랜덤 액세스 메모리 및 낸드 플래시 메모리를 포함하는 메모리 시스템의 동작 방법
US8069300B2 (en) Solid state storage device controller with expansion mode
US9298608B2 (en) Biasing for wear leveling in storage systems
US9916087B2 (en) Method and system for throttling bandwidth based on temperature
JP2012195047A (ja) ページフラッグを有する不揮発性メモリ装置、それを含む駆動方法、及びメモリシステム
US20130145079A1 (en) Memory system and related wear-leveling method
KR20150131449A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 스토리지 장치의 동작 방법
US9343121B2 (en) Storage device, including nonvolatile memory and memory controller, operating method of storage device and method of accessing storage device
KR20140043500A (ko) 메모리 장치용 웨어 레벨링
US9799400B2 (en) Three-dimensional nonvolatile memory and related read method designed to reduce read disturbance
KR20130087230A (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 블록 관리 방법, 프로그램 방법 및 소거 방법
KR101891378B1 (ko) 메모리 블록에 대한 프로그래밍 단계 사이즈를 조정하는 시스템 및 방법
US8391067B2 (en) Nonvolatile memory
KR20090055314A (ko) 읽기 디스터번스를 줄일 수 있는 불휘발성 메모리 장치
US9141534B2 (en) Tracking read accesses to regions of non-volatile memory
US9064545B2 (en) Nonvolatile memory device having adjustable program pulse width
KR101669550B1 (ko) 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US10042754B2 (en) User device including a nonvolatile memory device and a data write method thereof
US10162748B2 (en) Prioritizing garbage collection and block allocation based on I/O history for logical address regions
KR20150130634A (ko) 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
KR20110125029A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8331155B2 (en) Method for programming nonvolatile memory device
US20160132256A1 (en) Operating method for nonvolatile memory device, memory controller, and nonvolatile memory system including them
US10198214B2 (en) Memory system capable of controlling operation performance according to temperature and method of operating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190320

R150 Certificate of patent or registration of utility model

Ref document number: 6502164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150