JP2011071497A - プラズマｃｖｄ装置、微結晶半導体膜の作製方法、及び半導体装置の作製方法 - Google Patents

プラズマｃｖｄ装置、微結晶半導体膜の作製方法、及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2011071497A
JP2011071497A JP2010186895A JP2010186895A JP2011071497A JP 2011071497 A JP2011071497 A JP 2011071497A JP 2010186895 A JP2010186895 A JP 2010186895A JP 2010186895 A JP2010186895 A JP 2010186895A JP 2011071497 A JP2011071497 A JP 2011071497A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor film
microcrystalline semiconductor
film
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010186895A
Other languages
English (en)
Other versions
JP2011071497A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010186895A priority Critical patent/JP2011071497A/ja
Publication of JP2011071497A publication Critical patent/JP2011071497A/ja
Publication of JP2011071497A5 publication Critical patent/JP2011071497A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】緻密な半導体膜を作製するためのプラズマＣＶＤ装置の構成を提供する。また、結晶粒間に鬆がない緻密な結晶性半導体膜（例えば微結晶半導体膜）を作製する技術を提供する。
【解決手段】プラズマＣＶＤ装置の反応室にプラズマを生成するための電力が供給される電極を有する。この電極は、基板と対向する面に共通平面を有し、この共通平面に、凹状の開口部を有している。また、ガス供給口は、凹状の開口部の底部または電極の共通平面に設けられている。また、凹状の開口部はそれぞれが孤立するように設けられている。
【選択図】図２

Description

本発明の一態様は、半導体膜を作製するためのプラズマＣＶＤ装置に関する。また、本発明の一態様は、気相成長法を用いた結晶性半導体膜及び当該結晶性半導体膜を有する半導体装置の作製方法に関する。
薄膜トランジスタの技術分野において、半導体膜の作製に用いられるプラズマＣＶＤ（Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が用いられ、より良い製品を製造するために様々な改良が試みられている。
例えば、反応室内にプラズマを生成するための電極に筒状の凹部を設け、該凹部の径より幅の狭い溝により凹部が相互に連結されたプラズマＣＶＤ装置の電極構造が開示されている（特許文献１を参照）。
また、ガスを処理チャンバー内に分散させ、膜厚や膜特性を均一とするために、中心部から縁部に向かって、径、深さ及び表面積が徐々に増加するガス流路を有するガスディフューザプレート（所謂シャワー板）が開示されている（特許文献２を参照）。他の例として、より高品質な膜をより効率良く製造するために、梯子状電極を用い、４００Ｐａのガス圧力で１００ＭＨｚの超高周波電力を供給し、梯子状電極と基板との間隔を６ｍｍとした状態で成膜速度を２ｎｍ／秒として膜を成膜する技術が開示されている（特許文献３を参照）。
特開２００４−２９６５２６号公報 特開２００５−３２８０２１号公報 特開２００５−２５９８５３号公報
しかし、従来のプラズマＣＶＤ装置では、局部的に電界が集中してしまう構造的な欠陥が存在していたため、緻密な微結晶半導体膜を作製することができなかった。すなわち、平板状の電極の表面に凹部又は凸部が設けられたことにより、その凹部又は凸部の角部において電界が集中する構造となっていた。そのため電界が集中する領域で反応ガスが激しく反応し、また気相中の反応で異常成長した粉体が堆積膜中に含まれることにより、緻密な半導体膜を形成することができなかった。
このような状況に鑑み、本明細書で開示される発明の一形態は、緻密な半導体膜を作製するためのプラズマＣＶＤ装置の構成を提供することを目的としている。また、本明細書で開示される発明の一形態は、結晶粒間に鬆がない緻密な結晶性半導体膜（例えば微結晶半導体膜）を作製する技術を提供することを目的とする。
本発明の一形態は、プラズマＣＶＤ装置の反応室にプラズマを生成するための電力が供給される電極を有するプラズマＣＶＤ装置である。この電極は、基板と対向する面に共通平面を有し、この共通平面に、凹状の開口部を有している。また、ガス供給口は、凹状の開口部の底部または電極の共通平面に設けられている。また、凹状の開口部はそれぞれが孤立するように設けられている。
当該電極に設けられた凹状の開口部は、その近傍においてプラズマ密度が高くなるように作用する。なお、当該凹状の開口部の開口端は鋭利な端面を有さず、なめらかな曲線形状を有していることが好ましい。すなわち、電極に設けられた凹状の開口部はガス供給口が存在する部分のプラズマ密度を高めつつ、当該開口部の開口端の角部に強電界の発生を防ぐ形状を有していることが好ましい。例えば、凹状の開口部の構造体はテーパ形状を有し、且つ面取りされていることが好ましい。
また、凹状の開口部の開口端は、反応室内にプラズマを生成するために所定の電力が印加された場合であっても、電界が緩和される形状を有している。例えば、凹状の開口部の側壁と電極の一面（共通平面）とのなす角部は、鋭端とされず、なめらかな曲線形状を有している。さらに、凹状の開口部は、共通平面から見て深部が狭く、開口端に向けて広がるラッパ型（末広型）の形状を有するものが含まれる。すなわち、凹状の開口部の断面形状として連続的に曲率半径が変化する曲面形状を有するものが含まれる。
この電極における凹状の開口部は、内部にプラズマが入り込む口径と深さを有している。もっとも、凹状の開口部の口径、深さは、成膜条件、すなわちグロー放電プラズマを生成する圧力、ガスの平均自由行程、電力によって最適値が変わってくる。しかし、電子密度を高くしつつ、電子温度を低くするためには、４５０Ｐａ以上１３３３２Ｐａ以下、好ましくは４５０Ｐａ以上２０００Ｐａ以下、好ましくは５００Ｐａ以上１５００Ｐａ以下の圧力範囲とすることが好ましく、その場合開口部の口径は概略２ｍｍ以上２０ｍｍ以上、好ましくは２ｍｍ以上１２ｍｍ以下とし、深さは２ｍｍ以上２０ｍｍ以下、好ましくは４ｍｍ以上１２ｍｍ以下とし、電極間隔は１ｍｍ以上２０ｍｍ以下、好ましくは４ｍｍ以上１６ｍｍ以下とするものが含まれる。
プラズマを生成するための電力が供給される電極のガス供給口の近傍で高密度プラズマ領域が形成される構成とし、その領域に反応ガスを供給することで、反応ガスの分解が促進され、堆積前駆体（ナノクリスタルともいう。）の気相中での反応が増進する。反応ガスの分解を助長するために、電極に加熱手段が設けられていても良い。
本発明の一形態は、反応室に供給される反応ガスの供給口の近傍でプラズマの高密度領域を形成しつつ、その高密度プラズマ領域を含む気相中で半導体の結晶を成長させ、それを膜として堆積させる方法である。
気相中で半導体の結晶を成長させるためには反応圧力を高くし、電極間隔を狭くすることが好ましい。反応圧力が高い程、グロー放電によって生成されたラジカル同士、及びラジカルと反応ガス分子との衝突反応を生ずる確率が高くなり、電極間隔を狭くすることにより結晶性を有する堆積前駆体が肥大化する前に基板の堆積表面に到達させ、堆積表面で結晶核となり、当該結晶核を結晶成長させることで、緻密な結晶性を有する微結晶半導体膜を形成することができる。そして、気相中で結晶性を有する堆積前駆体を生成することで、堆積初期段階から結晶性の良い微結晶半導体膜を作製することができる。
本発明の一形態は、反応室内に反応ガスを導入することによって、該反応室内を４５０Ｐａ以上１３３３２Ｐａ以下、好ましくは４５０Ｐａ以上２０００Ｐａ以下の圧力に調整し、被膜が形成される基板が載置された一方の電極と対向する凹状の開口部を有する電極に６０ＭＨｚ以下の高周波電力を供給することによって、共通平面の近傍に高密度プラズマ領域を形成し被膜を基板上にする方法である。反応ガスは、電極の共通平面または凹状の開口部に設けられたガス供給口から供給され、高密度プラズマ領域に反応ガスが流れるようにして堆積前駆体を生成する。堆積前駆体を基板の被堆積面に堆積させることにより、５ｎｍ以上１５ｎｍ以下の結晶核を形成し、該結晶核から結晶を結晶成長させる。この場合において、一対の電極の間隔は１ｍｍ以上２０ｍｍ以下、好ましくは４ｍｍ以上１６ｍｍ以下であることが好ましく、凹状の開口部の構造体は電界集中が起きないようにテーパ形状を有し且つ面取りされていることが好ましい。
また、反応ガスに希ガスを加えることは好ましい。反応ガスと共に反応室に導入された希ガスは、電子温度を下げ電子密度を高くする作用がある。それによりラジカルの生成量が増大し、成膜速度が向上し、微結晶半導体膜の結晶性が向上し、微結晶半導体膜が緻密化するように作用する。このような作用を得るためには、希ガスを準安定状態に励起させる必要があり、そのためには希ガスの励起種を生成させ、あるいは希ガスを電離させることができる程度の電界を生成する必要がある。例えば、反応ガスであるシランガスと水素ガスに加え、希ガスとしてアルゴンを加えると、水素ラジカルが増大し微結晶半導体膜の結晶性を向上させることが可能となる。
平板状の電極表面に構造体を設け、その構造体の角部を曲面形状とすることにより、当該角部に電界を集中させずに高密度プラズマ領域を形成することができる。そして、ガス供給口から供給される反応ガスを高密度プラズマ領域に流すことで、気相中で堆積前駆体を生成し、その反応を促進することができる。
また、電極間隔を狭くすることでナノクリスタルとなった堆積前駆体同士の衝突は生ずることはなく、非晶質成分を生じさせにくい。
上記構成の電極を用いることにより、堆積される微結晶半導体膜に含まれる非晶質成分を低減することができ、緻密な微結晶半導体膜を作製することができる。
微結晶半導体膜の作製方法を説明する図である。 プラズマＣＶＤ装置の一例を説明する図である。 プラズマＣＶＤ装置の上部電極の形状を説明する図である。 プラズマＣＶＤ装置の上部電極の形状を説明する図である。 プラズマＣＶＤ装置の上部電極の形状を説明する図である。 プラズマＣＶＤ装置の上部電極の形状を説明する図である。 成膜装置の一例を説明する図である。 プラズマＣＶＤ装置中のプラズマの強度を説明する図である。 プラズマＣＶＤ装置の上部電極の形状を説明する図である。 薄膜トランジスタ構造を説明する図である。 表示装置を説明する図である。 表示装置を説明する図である。 薄膜トランジスタを適用した電子機器である。 光電変換装置の作製方法を説明する図である。 光電変換装置の作製方法を説明する図である。 太陽光発電システムの構造を説明する図である。 プラズマＣＶＤ装置の上部電極の形状を説明する図である。 プラズマＣＶＤ装置の上部電極の形状に伴う時間平均ポテンシャル分布を説明する図である。 プラズマＣＶＤ装置の上部電極の形状に伴うシラン密度分布を説明する図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、各図面において示す各構成の、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されて表記している場合がある。従って、必ずしもそのスケールに限定されない。
（実施の形態１）
本実施の形態では、結晶性の高い微結晶半導体膜の形成方法について、図１乃至図８、図１７乃至図１９を用いて説明する。
本実施の形態に示す微結晶半導体膜の形成方法は、図１（Ａ）に示すように、気相中で堆積前駆体４３を形成し、基板４０上に形成された下地膜４２上に当該堆積前駆体４３を堆積させ、結晶核４４を形成する。次に、図１（Ｂ）に示すように、結晶核４４上に微結晶半導体膜を形成することで、結晶核４４を結晶成長の核として、結晶成長した微結晶半導体膜４６を形成することができる。
堆積前駆体４３はプラズマ中で原料ガスと電子の反応により形成されるものであり、成膜室内の圧力を従来の微結晶半導体膜の成膜圧力３００Ｐａより高い圧力、代表的には４５０Ｐａ以上１３３３２Ｐａ以下、好ましくは４５０Ｐａ以上２０００Ｐａ以下、より好ましくは５００Ｐａ以上１５００Ｐａ以下とすることで生成することができる。堆積前駆体は、大きさが数ｎｍであり、複数のラジカルが逐次反応し、ある程度秩序性を有する高次ラジカル（ＳｉＨｎ）ｘ（ｎ＝１、２、３）ともいえる。原料ガスがシリコンまたはゲルマニウムを含む堆積性気体の場合、堆積前駆体４３は、シリコン、ゲルマニウム、またはシリコンゲルマニウムで形成される。このため、下地膜４２上に堆積した堆積前駆体４３は結晶核４４となる。または、下地膜４２上に堆積した堆積前駆体４３にプラズマ中で解離された活性なラジカルが結合し、結晶核４４となる。結晶核４４は、５ｎｍ以上１５ｎｍ以下であり、粒子内に単結晶とみなせる微小結晶である結晶子を有するため、秩序性を有する。このため、結晶核４４にプラズマ中で解離された活性なラジカルが到達すると、結晶核４４を核として結晶成長するため、下地膜との界面から結晶性の高い微結晶半導体膜４６を形成することができる。
本実施の形態では、反応室の圧力を従来の微結晶半導体膜の成膜圧力より高い圧力、代表的には４５０Ｐａ以上１３３３２Ｐａ以下、好ましくは４５０Ｐａ以上２０００Ｐａ以下、より好ましくは５００Ｐａ以上１５００Ｐａ以下とすることで、結晶核４４を下地膜４２上に緻密に堆積させることが可能である。即ち、隣接する結晶核４４が密に接した状態で下地膜４２上に堆積させることが可能である。このため、結晶核４４を核として結晶成長させると、結晶粒が緻密となり、結晶粒の間における非晶質半導体や低密度領域が低減するため、結晶性の高い微結晶半導体膜４６を形成することができる。
なお、下地膜４２とは、微結晶半導体膜４６が形成される被形成面を有する膜をいう。基板４０及び下地膜４２は適宜用いることができる。
ここで、本実施の形態の特徴である堆積前駆体４３及び結晶核４４を作製することが可能なプラズマＣＶＤ装置について図２乃至図８を用いて説明する。
図２はプラズマＣＶＤ装置の反応室の一構成を示す。反応室１００ｂはアルミニウム又はステンレスなど剛性のある素材で形成され、内部を真空排気できるように構成されている。本実施の形態で示す反応室１００ｂは、機械的強度を高めるためにチャンバーの素材をステンレスとし、内面にアルミニウム溶射を施したものである。また、本実施の形態で示すプラズマＣＶＤ装置は、メンテナンスのため分解が可能なチャンバー構成とし、定期的に再度のアルミニウム溶射を施すことが可能な構成とするとよい。反応室１００ｂには第１の電極１０１（上部電極とも呼ぶ。）と、第１の電極１０１と対向する第２の電極１０２（下部電極とも呼ぶ。）が備えられている。
第１の電極１０１には高周波電力供給手段１０３が連結されている。第２の電極１０２は接地され、基板４０を載置できるように構成されている。第１の電極１０１は絶縁材１１６により反応室１００ｂと絶縁分離されることで、高周波電力が漏洩しないように構成されている。絶縁材１１６として、例えばセラミック材料を用いる場合には、上部電極のシールにナイフエッジ型メタルシールフランジを用いることが困難であるため、Ｏリングシールを用いるとよい。
なお、図２では、第１の電極１０１と第２の電極１０２を有する容量結合型（平行平板型）の構成を示しているが、これに限定されない。高周波電力を供給して反応室１００ｂの内部にグロー放電プラズマを発生させることができるものであれば、誘導結合型など他の構成を適用してもよい。
第１の電極１０１は、凸部１４１及び凹部１４３が規則的に、好ましくは等間隔で配置された凹凸電極である。即ち、第２の電極と対向する共通平面に凹の開口部である凹部１４３が規則的に、好ましくは等間隔で配置されている。また、第１の電極１０１の凹部１４３には、ガス供給手段１０８に接続される中空部１４４のガス供給口が設けられている。なお、ここでは、第２の電極１０２の表面との距離が近いガス供給口を有する領域を凸部１４１とし、第２の電極１０２の表面との距離が遠いガス供給口を有する領域を凹部１４３として示す。
また、中空部１４４は、ガスライン１４６を介してガス供給手段１０８のシリコンまたはゲルマニウムを含む堆積性気体が充填されたシリンダ１１０ａに接続されている。
ガス供給手段１０８は、ガスが充填されたシリンダ１１０、圧力調整弁１１１、ストップバルブ１１２、マスフローコントローラ１１３などで構成されている。また、ガス供給手段１０８は、シリコンまたはゲルマニウムを含む堆積性気体が充填されたシリンダ１１０ａと、水素が充填されたシリンダ１１０ｂと、希釈ガスが充填されたシリンダ１１０ｃとを有する。なお、ここでは、希釈ガスが充填されたシリンダ１１０ｃを設けたが、必ずしも必要としない。
シリンダ１１０ａに充填されたシリコンまたはゲルマニウムを含む堆積性気体としては、代表的には、シラン（ＳｉＨ４）ガス、ジシラン（Ｓｉ２Ｈ６）ガス、ゲルマン（ＧｅＨ４）ガス、ジゲルマン（Ｇｅ２Ｈ６）ガス等があるが、他の堆積性気体を用いることもできる。
シリンダ１１０ｃに充填された希釈ガスとしては、アルゴン、キセノン、クリプトン等の希ガスがある。
ヒータコントローラ１１５により温度制御される基板加熱ヒータ１１４は、第２の電極１０２内に設けられている。基板加熱ヒータ１１４が第２の電極１０２内に設けられる場合、熱伝導加熱方式が採用される。基板加熱ヒータ１１４は、例えばシーズヒータで構成される。
高周波電力供給手段１０３には、高周波電源１０４、整合器１０６、高周波カットフィルタ１２９が含まれている。高周波電源１０４から供給される高周波電力は、第１の電極１０１に供給される。
高周波電源１０４は、６０ＭＨｚ以下の高周波電力を供給する。また、第２の電極１０２上に載置される基板が第７世代以上の大面積基板の場合は、高周波電源１０４として、波長が概ね１０ｍ以上の高周波電力を供給することが好ましい。代表的には、１３．５６ＭＨｚ以下、例えば３ＭＨｚ以上１３．５６ＭＨｚ以下の高周波電力を供給することが好ましい。高周波電源１０４が、上記範囲の高周波電力を供給することで、第７世代以上の大面積基板を第２の電極１０２上に載置してグロー放電を行っても、表面定在波の影響を受けることなく均一なプラズマを発生させることができるため、基板が大面積であっても基板全体に均質で良質な膜を形成することができる。
また、高周波電源１０４として周波数１３．５６ＭＨｚで発振する電源を用いる場合、高周波カットフィルタ１２９として１０ｐＦ〜１００ｐＦの可変コンデンサを用いることが好ましい。
また、高周波カットフィルタ１２９として、さらにコイルを用いて、コイルと可変コンデンサとを用いる並列共振回路を構成してもよい。
反応室１００ｂに接続されている排気手段１０９には真空排気する機能と、反応ガスを流す場合に反応室１００ｂ内を所定の圧力に保持するように制御する機能が含まれている。排気手段１０９の構成としては、バタフライバルブ１１７、バタフライバルブ１１８、ストップバルブ１１９〜１２４、ターボ分子ポンプ１２５、ターボ分子ポンプ１２６、ドライポンプ１２７などが含まれる。なお、ターボ分子ポンプ１２６はストップバルブ１２４を介してドライポンプ１２７と連結されている。
反応室１００ｂ内を真空排気する場合には、まず、粗引き用のストップバルブ１１９と粗引き用のストップバルブ１２１を開き、反応室１００ｂ内をドライポンプ１２７で排気した後、ストップバルブ１１９を閉じて、バタフライバルブ１１７、ストップバルブ１２０を開き、真空排気を行う。さらに、反応室１００ｂ内を１０−５Ｐａよりも低い圧力の超高真空まで排気する場合には、反応室１００ｂ内をドライポンプによって排気した後、バタフライバルブ１１７、ストップバルブ１２０およびストップバルブ１２１を閉じ、バタフライバルブ１１８からストップバルブ１２２、１２３、１２４のすべてを開き、直列接続されたターボ分子ポンプ１２５、ターボ分子ポンプ１２６、およびドライポンプ１２７による排気を行って真空排気する。また、真空排気を行った後に、反応室１００ｂ内を加熱処理して内壁からの脱ガス処理を行うことが好ましい。
第１の電極１０１と第２の電極１０２の間隔（ギャップ間隔とも呼ぶ）は適宜変更できるように構成されている。このギャップ間隔の調節は、反応室１００ｂ内で第２の電極１０２の高さの調整により行うことができる。ベローズ１０７を用いることで、反応室１００ｂ内を真空に保持しつつ、ギャップ間隔の調節を行うことができる。
ここで、第１の電極１０１の形状の一形態について、図３及び図４を用いて説明する。図３（Ａ）及び図４（Ａ）は第１の電極１０１を第２の電極１０２側からみた平面図であり、図３（Ｂ）及び図４（Ｂ）は、図３（Ａ）及び図４（Ａ）のＡ−Ｂにおける断面図である。なお、図３（Ａ）及び図４（Ａ）において、凹凸の様子を分かりやすくするため、第２の電極１０２側に突出している領域（即ち、凸部）を間隔の広いハッチパターンで示し、窪んでいる領域（即ち、凹部）を間隔の狭いハッチパターンで示す。
図３（Ａ）及び図３（Ｂ）に示すように、凹部１４３に形成される中空部１４４のガス供給口が規則的に、好ましくは等間隔で配置される。また、凹部１４３には中空部１４４のガス供給口が設けられている。複数の凹部１４３の底部はそれぞれは分離されており、凸部１４１のそれぞれは繋がった一の平面（共通平面）である。ここでは、凹部１４３の形状を四角錐台としている。なお、凹部１４３の形状はこれに限定されず、適宜、三角錐台、五角錐台、六角錐台その他の多角錐台としてもよい。また、凹部１４３の稜及び角に丸み面取りを施して、角丸の多角錐台とすることが好ましい。凸部１４１及び凹部１４３の稜及び角に丸み面取りを施すことにより、過剰な電界集中を低減することが可能である。このため、局所的なアーク放電を低減することが可能であり、パーティクルの発生を低減することができる。
また、図４（Ａ）及び図４（Ｂ）に示すように、凹部１４３が円錐台となっていてもよい。また、凹部１４３には中空部１４４のガス供給口が設けられている。なお、凹部１４３の稜に丸み面取りを施して、角丸の円錐台とすることが好ましい。凸部１４１及び凹部１４３の稜及び角に丸み面取りを施すことにより、過剰な電界集中を低減することが可能である。このため、局所的なアーク放電を低減することが可能であり、パーティクルの発生を低減することができる。
また、図３及び図４に示す凹部１４３においては、角丸の多角錐台または円錐台を示したが、図５（Ａ）に示すように、多角錐台または円錐台の稜及び角に丸みを帯びないように面取りを施すことができる。代表的には、凹部をテーパ形状とし角１５１を面取りすることができる。また、凸部をテーパ形状とし角１５３を面取りすることができる。凸部１４１及び凹部１４３においては、断面形状をテーパ形状とすることで、当該領域の電界集中を低減することが可能であり、パーティクルの発生を低減することができる。
また、図３及び図４に示す凹部１４３において、図５（Ｂ）に示すように中空部１４４のガス供給口周辺の稜１５５または角を丸めてもよい。さらには、図示しないが、中空部１４４のガス供給口周辺で面取りをしてもよい。この結果、ガス供給口付近における電界集中を低減することが可能であり、パーティクルの発生を低減することができる。
また、図６（Ａ）及び図６（Ｂ）に示すように、凹部１４３において、平坦部を有せずともよい。具体的には、中空部１４４のガス供給口から凸部１４１の側面となる形状でもよい。
ここで、第１の電極１０１の断面形状と電界の強度について、図８を用いて説明する。図８（Ａ）及び図８（Ｂ）はそれぞれ、計算に用いた第１の電極１０１の断面形状を示し、図８（Ｃ）及び図８（Ｄ）はそれぞれ、電界シミュレーターによって計算した電界の強度を示す。
図８（Ａ）は第１の電極１０１の凸部の側面が凹部の表面と垂直な形状（第１の形状）を示し、図８（Ｂ）は第１の電極１０１の凸部の断面形状がテーパ形状（第２の形状）を示す。即ち、第１の電極１０１の凸部の側面と凹部の表面の延長線が凸部内でなす角をθとし、凸部の頂部の表面と側面がなす角をγとすると、θが９０°未満であり、γが９０°より大きい形状である。なお、凸部の断面形状がテーパ形状である場合（図８（Ｂ）の場合）には、頂部に向かうにつれ断面積が単調に小さくなる。
図８（Ａ）においては、凹部の深さｄ１を４０ｍｍ、隣接する凸部の間隔ｄ２を２０ｍｍ、第１の電極１０１及び第２の電極１０２の間隔ｄ３を２０ｍｍとした。
図８（Ｂ）においては、凹部の深さｄ４を４０ｍｍ、隣接する凸部において第２の電極１０２の頂部側の間隔ｄ５を６０ｍｍ、第１の電極１０１及び第２の電極１０２の間隔ｄ６を２０ｍｍとした。なお、凹部においてガス供給口が形成される平面の直径ｄ７を２０ｍｍとした。また、凸部の稜及び角の曲率半径Ｒを１０ｍｍとした。
また、図８（Ａ）及び図８（Ｂ）のそれぞれにおいて、ガス供給口近傍をＡ、凹部の中央近傍をＢ、凹部の第２の電極１０２近傍をＣ、第１の電極１０１の凸部の極近傍をＤとし、これらの電界の強度について計算した結果を表１に示す。なお、表１は、図８（Ａ）に示す第１の電極１０１の凸部の近傍Ｄの電界強度を１として、その他の領域の電界強度を規格化したものである。このとき、第１の電極１０１に供給した電力の周波数は１３．５６ＭＨｚである。
Figure 2011071497
図８（Ｃ）は、図８（Ａ）に示す第１の電極において計算した電界強度の分布を示し、図８（Ｄ）は、図８（Ｂ）に示す第１の電極において計算した電界強度の分布を示す。
図８（Ｃ）において、隣接する凸部の間の凹部表面の近傍（Ａの近傍）には電界が極端に弱い領域１８１が形成され、凸部とプラズマ１８７の間（第１の電極１０１の凸部の近傍（Ｄの近傍））には電界の強い領域１８５が形成される。
一方、図８（Ｄ）において、テーパ角θが小さいほど凹部の表面まで電磁波が回り込むため、凹部では電界が緩和された領域１９１が形成され、隣接する凸部の間に中程度の電界の領域１９３が形成される。
図８（Ｃ）と図８（Ｄ）を比較すると、第１の電極の形状を図８（Ｂ）の形状とすることで、凸部の頂部、特に凸部の稜及び角近傍における電界を緩和することができ、基板表面へのプラズマダメージを低減すると共に、アーク放電が原因のパーティクルの発生を低減することができる。
次に、第１の電極１０１の断面形状と、プラズマポテンシャル、シランの密度分布、及びシランの生成レートについて、図１７乃至図１９を用いて説明する。ここでは、ＣＦＤ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎによって開発されたマルチフィジックス解析ソフトウェアＣＦＤ−ＡＣＥ＋を用いて計算した。
計算に用いたモデルを図１７に示す。図１７（Ａ）は第１の電極１０１の凹部が円柱状であり、図１７（Ｂ）は第１の電極１０１の凹部が円錐台状である。
図１７（Ａ）においては、第１の電極１０１及び第２の電極１０２の間隔ｄ１を８ｍｍ、凹部の深さ（即ち円柱の高さ）ｄ２を１５ｍｍ、隣接する凸部の間隔（即ち円柱の直径）ｄ３を４ｍｍとした。
図１７（Ｂ）においては、第１の電極１０１及び第２の電極１０２の間隔ｄ４を８ｍｍ、凹部の深さ（即ち円錐台の高さ）ｄ５を１５ｍｍ、隣接する凸部において第２の電極１０２の頂部側の間隔（即ち円錐台の底面の直径）ｄ６を１１．６ｍｍ、とした。なお、凹部においてガス供給口が形成される平面の幅（即ち円錐台の上面の直径）ｄ７を４ｍｍとした。
図１７に示す第１の電極１０１及び第２の電極１０２を有するプラズマＣＶＤ装置の反応室に流量１５ｓｃｃｍの水素及び流量０．１ｓｃｃｍのシランを導入し、圧力を１０００Ｐａとし、水素及びシランの温度を２５０℃とし、周波数１３．５６ＭＨｚの高周波電力（電圧振幅が２００Ｖ）を供給したと仮定して計算により得られた、時間平均のポテンシャル分布を図１８に示す。また、同様の計算により得られた、シランの密度分布を図１９に示す。
図１８（Ａ）は、図１７（Ａ）の時間平均のポテンシャル分布を等高線で示し、図１８（Ｂ）は、図１７（Ｂ）の時間平均のポテンシャル分布を等高線で示す。図１８（Ａ）と比較して、図１８（Ｂ）は、第１の電極の凹部内全体において高いポテンシャルが分布していることが分かる。
図１９（Ａ）は、図１７（Ａ）のシランの密度分布を等高線で示し、図１９（Ｂ）は、図１７（Ｂ）のシランの密度分布を等高線で示す。図１９（Ａ）と比較して、図１９（Ｂ）は、第１の電極の凹部内の大部分において、シランの密度分布が低減していることがわかる。
図１９より、凹部の形状を円錐台にすることで、シランの分解が促進し、活性なラジカルであるＳｉＨ３が増加することが分かる。この結果、活性なラジカル同士が反応し、図１（Ａ）に示すように堆積前駆体４３が形成されやすい。
図７は、複数の反応室を備えたマルチ・チャンバ・プラズマＣＶＤ装置の一形態の概略図を示す。この装置は、共通室１３０、ロード／アンロード室１３１、第１の反応室１００ａ、第２の反応室１００ｂ、第３の反応室１００ｃ、及び第４の反応室１００ｄを備えている。ロード／アンロード室１３１は、カセットに装填される基板が共通室１３０の搬送機構１３４によって各反応室に搬出入される枚葉式の構成である。共通室１３０と各室の間にはゲートバルブ１３３が備えられ、各反応室で行われる処理が、相互に干渉しないように構成されている。
各反応室は、形成する薄膜の種類によって区分されている。勿論、反応室の数はこれに限定されるわけではなく、必要に応じて任意に増減させることができる。また、一の反応室で一の膜を成膜するようにしてもよいし、一の反応室で複数の膜を成膜するように構成しても良い。
各反応室には、排気手段１０９が接続されている。排気手段は図２及び図７に示す真空ポンプの組み合わせに限定されるものではなく、概略１０−５Ｐａから１０−１Ｐａの真空度にまで排気できるものであれば他の真空ポンプを適用してもよい。
なお、ロード／アンロード室１３１に、ドライポンプ１３６の他に超高真空まで真空排気が可能なクライオポンプ１３５を連結してもよい。クライオポンプ１３５を用いることで、ロード／アンロード室１３１の圧力を１０−５Ｐａよりも低い圧力の超高真空とすることができ、反応室中の基板に堆積される膜の不純物濃度を低減することができる。また、クライオポンプ１３５は、ターボ分子ポンプ及びドライポンプと比較して、排気速度が速いため、開閉頻度の高いロード／アンロード室１３１にクライオポンプ１３５を設けることで、スループットを向上させることができる。
ガス供給手段１０８は、ガスが充填されたシリンダ１１０、圧力調整弁１１１、ストップバルブ１１２、マスフローコントローラ１１３などで構成されている。ここでは図示しないが、ガスが充填されたシリンダは、シリコンまたはゲルマニウムを含む堆積性気体が充填されたシリンダ、水素が充填されたシリンダ、希釈ガスが充填されたシリンダ、反応性ガス（酸化性ガス、窒化性ガス、ハロゲンガス等）が充填されたシリンダ、一導電型を付与する不純物元素を有するガスが充填されたシリンダ等を有する。
各反応室にはプラズマを形成するための高周波電力供給手段が連結されている。高周波電力供給手段には、少なくとも高周波電源１０４と整合器１０６含まれる。
各反応室は形成する薄膜の種類によって使い分けることが可能である。それぞれの薄膜には最適な成膜温度があるので、反応室を個別に分けておくことで成膜温度を形成する膜ごとに管理することが容易となる。さらに、同じ膜種を繰り返し成膜することができるので、前に形成された膜に起因する残留不純物の影響を排除することができる。
図２に示すプラズマＣＶＤ装置の反応室１００ｂにおいて、反応室の圧力を従来の微結晶半導体膜の成膜圧力より高い圧力、代表的には４５０Ｐａ以上１３３３２Ｐａ以下、好ましくは４５０Ｐａ以上２０００Ｐａ以下、より好ましくは５００Ｐａ以上１５００Ｐａ以下とし、原料ガスとしてシリコンまたはゲルマニウムを含む堆積性気体及び水素を反応室に導入し、第１の電極１０１に高周波電力を供給して、グロー放電させると、電子及び分子の平均自由行程が短くなり、プラズマ中において電子が気体分子に衝突する確率が高くなり、反応確率が増加する。このため、プラズマ中で活性なラジカルが生成されやすい。特に、プラズマ密度の高い領域では寿命の短い活性なラジカルが生成され、これが気相中で反応して核が形成される。核が形成されると気相中で逐次反応が進みナノメートルサイズの堆積前駆体の成長が促進される。このような従来の微結晶半導体膜の成膜圧力より高い圧力での放電は、第１の電極１０１及び第２の電極１０２の距離が短く、代表的には４ｍｍ以上１６ｍｍ以下、好ましくは５ｍｍ以上１０ｍｍ以下の場合に発生させやすい。なお、ここでは、第１の電極１０１及び第２の電極１０２の距離とは、第１の電極１０１の凸部１４１及び第２の電極１０２の間隔をいう。
堆積前駆体の核が発生すると、活性なラジカルが核に付着して堆積前駆体が成長する。核発生に必要なラジカルは核成長で消費されるので、新たな核の生成は抑制される。よって、反応室の圧力と共に、第１の電極１０１に供給する電力の供給時間（例えば、パルス波電力におけるパルス幅、パルス周波数）、ガス流量、ガスの排気速度を制御することで、堆積前駆体のサイズ及び生成量を制御することが可能である。
また、第１の電極１０１は凸部１４１及び凹部１４３を有するため、凸部１４１の頂部に高密度プラズマ領域を形成することが可能である。このため、高密度プラズマ領域において反応性が高まり、核及び堆積前駆体の生成を促進させることができる。
堆積前駆体の組成は、供給するガスの選択によって制御することができる。ガスの種類によって、プラズマ中で生成されるラジカルが異なるからである。よって、堆積前駆体の成長の途中で堆積性気体の種類を切り替えることによって、多層構造の堆積前駆体の生成も可能である。なお、原料ガスがシリコンまたはゲルマニウムを含む堆積性気体の場合、堆積前駆体は、シリコン、ゲルマニウム、またはシリコンゲルマニウムで形成される。
プラズマ中で堆積前駆体は負に帯電しやすいため、クーロン力により堆積前駆体同士の凝集は抑制される性質がある。よって、本実施の形態により、単分散に近い堆積前駆体を高密度に得ることができる。
堆積前駆体の構造は、成長に寄与するラジカルの種類の他に、堆積前駆体の温度が重要である。堆積前駆体の温度は、その表面（堆積前駆体の表面）に入射するイオン、電子の運動エネルギー、表面における化学反応によるエネルギーの放出又は吸収、中性ガス分子の衝突による加熱又は冷却などの影響を受けて決まる。
例えば、シリコンの堆積前駆体を生成する場合、シラン（ＳｉＨ４）を水素で希釈することで結晶構造とすることができる。これは、微結晶シリコン膜を堆積する場合に起こる表面反応と同様なメカニズムであると考えられ、シランが解離して生成されたラジカルと水素との反応が、結晶構造を有するシリコンの堆積前駆体の生成に主として寄与しているためと考えられる。
このことにより、気相中で形成された秩序性を有する堆積前駆体を基板表面に堆積させ結晶核とし、当該結晶核を基板上での結晶成長の核として使用することができる。また、堆積する膜中に結晶性の堆積前駆体を含ませることができる。更に、結晶核上に微結晶半導体膜を堆積すると、秩序性を有する結晶核を結晶成長の核として下地膜との界面から結晶成長するため、下地膜界面から結晶性の高い微結晶半導体膜を形成することができる。さらには、反応室の圧力を従来の微結晶半導体膜の成膜圧力より高い圧力、代表的には４５０Ｐａ以上１３３３２Ｐａ以下、好ましくは４５０Ｐａ以上２０００Ｐａ以下、好ましくは５００Ｐａ以上１５００Ｐａ以下とすると共に、凸部近傍において高密度プラズマ領域を形成することで、堆積前駆体の生成速度が増加するため、隣接する結晶核４４が密に接した状態で下地膜４２上に形成させることが可能であると共に、結晶粒の間における非晶質半導体や低密度領域（鬆ともいう。）が低減するため、結晶性の高い微結晶半導体膜の成膜速度を高めることができる。
（実施の形態２）
本実施の形態では、第１の電極１０１の形状の一形態について、図９を用いて説明する。図９（Ａ）は第１の電極１０１を第２の電極１０２側からみた平面図であり、図９（Ｂ）は、図９（Ａ）のＡ−Ｂにおける断面図である。なお、図９（Ａ）及び図９（Ｂ）において、凹凸の様子を分かりやすくするため、第２の電極１０２側に突出している領域（即ち、凸部）を間隔の広いハッチパターンで示し、窪んでいる領域（即ち、凹部）を間隔の狭いハッチパターンで示す。
図９（Ａ）及び図９（Ｂ）に示すように、共通平面に形成される中空部１４２のガス供給口が規則的に、好ましくは等間隔で配置される。また、凸部１４１には中空部１４２のガス供給口が設けられている。複数の凹部１４３のそれぞれは分離されており、凸部１４１のそれぞれは繋がった一の平面（共通平面）に存在する。ここでは、凹部１４３の形状を四角錐台としている。なお、凹部１４３の形状はこれに限定されず、適宜、三角錐台、五角錐台、六角錐台その他の多角錐台としてもよい。また、凹部１４３の稜及び角を丸めて、角丸の多角錐台とすることが好ましい。また、図４に示すように、凹部１４３の形状が円錐台となっていてもよい。更には、凹部１４３の稜を丸めて、角丸の円錐台とすることが好ましい。凹部１４３の稜及び角を丸めることにより、過剰な電界集中を低減することが可能である。このため、局所的なアーク放電を低減することが可能であり、パーティクルの発生を低減することができる。
グロー放電により、凸部１４１の頂部において高密度プラズマ領域が形成されるため、凸部１４１のガス供給口から反応室に導入された原料ガスの反応が更に促進される。このため、堆積前駆体４３の生成が進み、下地膜上により多くの結晶核４４を緻密に堆積することができる。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２より更に結晶性の高い微結晶半導体膜の形成方法について説明する。
本実施の形態では、図１の堆積前駆体４３及び微結晶半導体膜４６の原料ガスとして、シリコンまたはゲルマニウムを含む堆積性気体及び水素の他、アルゴン、キセノン、クリプトン等の希ガスを用いることを特徴とする。
原料ガスとして、アルゴン、キセノン、クリプトンのような励起エネルギーが小さく、且つシラン及び水素の解離エネルギーに近い準安定エネルギーを有する希ガスを用いることで、プラズマ中における電子密度及び水素ラジカル量が増加する。また、電子温度が低下するため、プラズマ電位差が減少し、微結晶半導体膜へのダメージが低減し、結晶性の高い微結晶半導体膜４６を形成することができる。また、希ガスを原料ガスに用いることで、プラズマが安定し、シリコンまたはゲルマニウムを含む堆積性気体、及び水素の解離が促進され、活性なラジカルの量が増加する。このため、活性なラジカル同士の反応が促進され、堆積前駆体４３の生成速度及び微結晶半導体膜４６の成膜速度が高まる。また、成膜速度が高まると、微結晶半導体膜４６の堆積時間が短くなり、堆積中に取り込まれる反応室内の不純物量が低減するため、微結晶半導体膜４６に含まれる不純物量が低減し、微結晶半導体膜４６の結晶性を高めることができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３で示す形成方法を用いた微結晶半導体膜を有する薄膜トランジスタの構造について、図１０を用いて説明する。
実施の形態１乃至実施の形態３に示す形成方法を用いた微結晶半導体膜は、薄膜トランジスタのチャネル形成領域に用いることができる。薄膜トランジスタとしては、ボトムゲート型の薄膜トランジスタ及びトップゲート型の薄膜トランジスタの両方に用いることができるが、特にボトムゲート型の薄膜トランジスタに用いることで、薄膜トランジスタの特性を向上させることができる。ここでは、代表的はボトムゲート型の薄膜トランジスタの構造について、図１０を用いて説明する。
図１０（Ａ）に示す薄膜トランジスタは、チャネルエッチ型の薄膜トランジスタである。基板２０１上にゲート電極２０３が形成され、基板２０１及びゲート電極２０３を覆うゲート絶縁膜２０４が形成される。ゲート絶縁膜２０４上には、微結晶半導体膜２０７が形成される。微結晶半導体膜２０７上には、一対の不純物半導体膜２０９が形成される。また、一対の不純物半導体膜２０９それぞれに接して、一対の配線２１１が形成される。微結晶半導体膜２０７を、実施の形態１乃至実施の形態３に示す微結晶半導体膜を用いて形成することで、チャネル形成領域を結晶性の高い微結晶半導体膜で形成することができる。実施の形態１乃至実施の形態３により作製される微結晶半導体膜は結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域においてキャリアが移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
基板２０１は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。また、基板２０１として、第３の世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４の世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５の世代（１１００ｍｍ×１３００ｍｍ）、第６の世代（１５００ｍｍ×１８５０ｍｍ）、第７の世代（１８７０ｍｍ×２２００ｍｍ）、第８の世代（２２００ｍｍ×２４００ｍｍ）、第９の世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板を用いることができる。
ゲート電極２０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて、単層でもしくは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体膜やＡｇＰｄＣｕ合金を用いてもよい。
ゲート電極２０３の２層の積層構造としては、アルミニウム膜上にモリブデン膜が積層した二層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。ゲート電極２０３の三層構造としては、タングステン膜または窒化タングステン膜と、アルミニウム及びシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗が低く、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。
なお、ゲート電極２０３及び基板２０１との密着性向上として、上記の金属材料の窒化物膜を、基板２０１とゲート電極２０３との間に設けてもよい。
ゲート絶縁膜２０４は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を、単層若しくは積層して形成することができる。
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
微結晶半導体膜２０７は、代表的には、微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を用いて形成する。また、リン、砒素、またはアンチモンを含む微結晶シリコン膜、リン、砒素、またはアンチモンを含む微結晶シリコンゲルマニウム膜、リン、砒素、またはアンチモンを含む微結晶ゲルマニウム膜等を用いて形成してもよい。なお、薄膜トランジスタのしきい値電圧を制御するため、第１の半導体膜３０６に、ボロンを添加してもよい。
微結晶半導体膜を構成する微結晶半導体とは、結晶構造（単結晶、多結晶を含む）を有する半導体である。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または錐形状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または錐形状結晶の界面には、結晶粒界が形成される場合もある。
微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークを示す。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませてもよい。さらに、ヘリウム、ネオン、アルゴン、クリプトン、キセノンなどの希ガス元素を含ませてもよく、これにより格子歪みをさらに助長させることで、微結晶の構造の安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
また、微結晶半導体膜に含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、微結晶半導体膜２０７の結晶性を高めることができるため好ましい。
不純物半導体膜２０９は、薄膜トランジスタがｎチャネル型の場合は、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンで形成する。また、薄膜トランジスタがｐチャネル型の場合は、ボロンが添加されたアモルファスシリコン、またはボロンが添加された微結晶シリコンで形成する。
配線２１１は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極２０３に用いることができるアルミニウム−ネオジム合金等）により形成してもよい。不純物半導体膜２０９と接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、若しくはタングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。
図１０（Ｂ）に示す薄膜トランジスタは、チャネルストップ型の薄膜トランジスタである。基板２０１上にゲート電極２０３が形成され、基板２０１及びゲート電極２０３を覆うゲート絶縁膜２０４が形成される。ゲート絶縁膜２０４上には、微結晶半導体膜２２１が形成される。微結晶半導体膜２２１上には、チャネル保護膜２２３が形成される。また、微結晶半導体膜２２１及びチャネル保護膜２２３上には、一対の不純物半導体膜２２５が形成される。また、一対の不純物半導体膜２２５それぞれに接して、一対の配線２２７が形成される。微結晶半導体膜２２１を、実施の形態１乃至実施の形態３に示す微結晶半導体膜の形成方法を用いて形成することで、チャネル形成領域を結晶性の高い微結晶半導体膜で形成することができる。実施の形態１乃至実施の形態３により作製される微結晶半導体膜は結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域におけるキャリアが移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
チャネル保護膜２２３は、ゲート絶縁膜２０４と同様に形成することができる。または、ポリイミド、エポキシ樹脂、アクリル樹脂、その他の有機絶縁膜を用いて形成することができる。
一対の不純物半導体膜２２５は、図１０（Ａ）に示す一対の不純物半導体膜２０９と同様の材料及び構造を用いて形成することができる。
一対の配線２２７は、図１０（Ａ）に示す一対の配線２１１と同様の材料及び構造を用いて形成することができる。
チャネル保護型の薄膜トランジスタは、チャネル形成領域に実施の形態１乃至実施の形態３に示す微結晶半導体膜を用いて形成すると共に、チャネル保護膜を有するため、薄膜トランジスタのオン電流及び電界効果移動度を高めると共に、オフ電流を低減させることができる。
図１０（Ｃ）に示す薄膜トランジスタは、チャネルエッチ型の薄膜トランジスタであり、微結晶半導体膜２３１と一対の不純物半導体膜２３７の間に非晶質半導体膜を有する点が図１０（Ａ）及び図１０（Ｂ）と異なる。
基板２０１上にゲート電極２０３が形成され、基板２０１及びゲート電極２０３を覆うゲート絶縁膜２０４が形成される。ゲート絶縁膜２０４上には、微結晶半導体膜２３１が形成される。微結晶半導体膜２３１上には、非晶質半導体膜２３５が形成される。また、非晶質半導体膜２３５上には、一対の不純物半導体膜２３７が形成される。また、一対の不純物半導体膜２３７それぞれに接して、一対の配線２３９が形成される。微結晶半導体膜２３１を、実施の形態１乃至実施の形態３に示す微結晶半導体膜の形成方法を用いて形成することで、チャネル形成領域を結晶性の高い微結晶半導体膜で形成することができる。実施の形態１乃至実施の形態３により作製される微結晶半導体膜は結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域におけるキャリアが移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
非晶質半導体膜２３５は、アモルファスシリコン、窒素を含むアモルファスシリコン、塩素を含むアモルファスシリコン等で形成することができる。微結晶半導体膜２３１及び一対の不純物半導体膜２３７の間に非晶質半導体膜２３５を設けることで、薄膜トランジスタのオフ電流を低減することができる。
また、非晶質半導体膜２３５として、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、１．３１ｅＶ以上１．３９ｅＶ以下である半導体膜を用いることができる。当該半導体膜は、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜を形成することができる。即ち、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。当該半導体膜は価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、当該半導体膜をバックチャネル側に設けることで、薄膜トランジスタのオフ電流を低減しつつ、オン電流と電界効果移動度を高めることが可能である。
一対の不純物半導体膜２３７は、図１０（Ａ）に示す一対の不純物半導体膜２０９と同様の材料及び構造を用いて形成することができる。
一対の配線２３９は、図１０（Ａ）に示す一対の配線２１１と同様の材料及び構造を用いて形成することができる。
図１０（Ｃ）に示す薄膜トランジスタは、チャネル形成領域に実施の形態１乃至実施の形態３に示す微結晶半導体膜を用いて形成すると共に、非晶質半導体膜２３５を有するため、薄膜トランジスタのオン電流及び電界効果移動度を高めると共に、オフ電流を低減させることができる。
（実施の形態５）
本実施の形態では、実施の形態４で示す薄膜トランジスタを用いることが可能な、素子基板、及び当該素子基板を有する表示装置について、以下に示す。表示装置としては、液晶表示装置、発光表示装置、電子ペーパー等があるが、上記実施の形態の薄膜トランジスタは他の表示装置の素子基板にも用いることができる。ここでは、上記実施の形態５で示す薄膜トランジスタを有する液晶表示装置、代表的には、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図１１及び図１２を用いて説明する。
図１１において、液晶表示装置の画素部の断面構造を示す。基板４０１上に、上記実施の形態で作製される薄膜トランジスタ４０３及び容量素子４０５が形成される。また、薄膜トランジスタ４０３上に形成される絶縁膜４０８上に画素電極４０９が形成される。薄膜トランジスタ４０３のソース電極またはドレイン電極４０７と、画素電極４０９とは、絶縁膜４０８に設けられる開口部において、接続される。画素電極４０９上には配向膜４１１が形成される。
容量素子４０５は、薄膜トランジスタ４０３のゲート電極４０２と同時に形成される容量配線４０４と、ゲート絶縁膜４０６と、画素電極４０９とで構成される。
基板４０１から配向膜４１１までの積膜体を素子基板４１３という。
対向基板４２１には、薄膜トランジスタ４０３への光の入射を遮断する遮光膜４２３と、着色膜４２５とが形成される。また、遮光膜４２３及び着色膜４２５上に平坦化膜４２７が形成される。平坦化膜４２７上に対向電極４２９が形成され、対向電極４２９上に配向膜４３１が形成される。
なお、対向基板４２１上の、遮光膜４２３、着色膜４２５、及び平坦化膜４２７により、カラーフィルタとして機能する。なお、遮光膜４２３、平坦化膜４２７の何れか一方、または両方は、対向基板４２１上に形成されていなくともよい。
また、着色膜は、可視光の波長範囲のうち、任意の波長範囲の光を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光、それぞれを優先的に透過させる着色膜を組み合わせて、カラーフィルタに用いることが多い。しかしながら、着色膜の組み合わせに関しては、これに限られない。
基板４０１及び対向基板４２１は、シール材（図示しない）で固定され、基板４０１、対向基板４２１、及びシール材の内側に液晶層４４３が充填される。また、基板４０１及び対向基板４２１の間隔を保つために、スペーサ４４１が設けられている。
画素電極４０９、液晶層４４３、及び対向電極４２９が重なり合うことで、液晶素子が形成されている。
図１２に、図１１とは異なる液晶表示装置を示す。ここでは、対向基板４２１側に着色膜が形成されず、薄膜トランジスタ４０３が形成される基板４０１側に着色膜が形成されることを特徴とする。
図１２において、液晶表示装置の画素部の断面構造を示す。基板４０１上に、上記実施の形態で作製される薄膜トランジスタ４０３及び容量素子４０５が形成される。
また、薄膜トランジスタ４０３上に形成される絶縁膜４０８上に、着色膜４５１が形成される。また、着色膜４５１上には、着色膜４５１に含まれる不純物が液晶層４４３に混入するのを防ぐために、保護膜４５３が形成される。着色膜４５１及び保護膜４５３上に、画素電極４０９が形成される。着色膜４５１は、各画素毎に、任意の波長範囲の光（赤色、青色、または緑色）を優先的に透過させる膜で形成すればよい。また、着色膜４５１は平坦化膜としても機能するため、液晶層４４３の配向ムラを低減することができる。
薄膜トランジスタ４０３のソース電極またはドレイン電極４０７と、画素電極４０９とは、絶縁膜４０８、着色膜４５１、及び保護膜４５３に設けられる開口部において、接続される。画素電極４０９上には配向膜４１１が形成される。
容量素子４０５は、薄膜トランジスタ４０３のゲート電極４０２と同時に形成される容量配線４０４と、ゲート絶縁膜４０６と、画素電極４０９とで構成される。
基板４０１から配向膜４１１までの積層体を素子基板４５５という。
対向基板４２１には、薄膜トランジスタ４０３への光の入射を遮断する遮光膜４２３と、遮光膜４２３及び対向基板４２１を覆う平坦化膜４２７が形成される。平坦化膜４２７上に対向電極４２９が形成され、対向電極４２９上に配向膜４３１が形成される。
画素電極４０９、液晶層４４３、及び対向電極４２９が重なり合うことで、液晶素子が形成されている。
なお、ここでは、液晶表示装置として、ＶＡ型の液晶表示装置を示したが、これに限定されない。すなわち、実施の形態４に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置又はその他の液晶表示装置に用いることができる。
本実施の形態の液晶表示装置は、オン電流及び電界効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）の表示画質を高めることができる。また、薄膜トランジスタの大きさを小さくしても、薄膜トランジスタの電気特性が低減されないため、薄膜トランジスタの面積を小さくすることで、液晶表示装置の開口率を向上させることができる。または、画素の面積を小さくすることが可能であり、液晶表示装置の解像度を高めることができる。
また、図１２に示す液晶表示装置は、遮光膜４２３と、着色膜４５１を同一基板上に形成しない。このため、着色膜４５１の形成におけるマスクずれを回避するため、遮光膜４２３の面積を大きくする必要がなくなるため、画素における開口率を向上させることができる。
（実施の形態６）
実施の形態５で示す素子基板４１３、４５５において、配向膜４１１等を形成せず、発光素子を設けることにより、当該素子基板を発光表示装置や、発光装置に用いることができる。発光表示装置や発光装置は、発光素子として代表的には、エレクトロルミネッセンスを利用する発光素子がある。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって大別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
本実施の形態の発光表示装置及び発光装置は、オン電流及び電界効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い発光表示装置及び発光装置を作製することができる。
（実施の形態７）
上記実施の形態に係る薄膜トランジスタを有する表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、実施の形態５及び実施の形態６で示したように、上記実施の形態に係る薄膜トランジスタを液晶表示装置、発光装置、電気泳動方式表示装置などに適用することにより、電子機器の表示部に用いることができる。以下に具体的に例示する。
上記実施の形態に係る薄膜トランジスタを有する半導体装置は、電子ペーパーに適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１３（Ａ）に示す。
図１３（Ａ）は、電子書籍の一例を示している。図１３（Ａ）に示す電子書籍は、筐体１５００および筐体１５０１の２つの筐体で構成されている。筐体１５００および筐体１５０１は、蝶番１５０４により一体になっており、開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体１５００には表示部１５０２が組み込まれ、筐体１５０１には表示部１５０３が組み込まれている。表示部１５０２および表示部１５０３は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１３（Ａ）では表示部１５０２）に文章を表示し、左側の表示部（図１３（Ａ）では表示部１５０３）に画像を表示することができる。
また、図１３（Ａ）では、筐体１５００に操作部などを備えた例を示している。例えば、筐体１５００は、電源１５０５、操作キー１５０６、スピーカ１５０７などを備えている。操作キー１５０６により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、図１３（Ａ）に示す電子書籍は、電子辞書としての機能を持たせた構成としてもよい。
また、図１３（Ａ）に示す電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１３（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、図１３（Ｂ）に示すデジタルフォトフレームは、筐体１５１１に表示部１５１２が組み込まれている。表示部１５１２は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、図１３（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とするとよい。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部１５１２に表示させることができる。
また、図１３（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１３（Ｃ）は、テレビジョン装置の一例を示している。図１３（Ｃ）に示すテレビジョン装置は、筐体１５２１に表示部１５２２が組み込まれている。表示部１５２２により、映像を表示することが可能である。また、ここでは、スタンド１５２３により筐体１５２１を支持した構成を示している。表示部１５２２は、実施の形態５及び実施の形態６に示した表示装置を適用することができる。
図１３（Ｃ）に示すテレビジョン装置の操作は、筐体１５２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部１５２２に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とするとよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１３（Ｄ）は、携帯電話機の一例を示している。図１３（Ｄ）に示す携帯電話機は、筐体１５３１に組み込まれた表示部１５３２の他、操作ボタン１５３３、操作ボタン１５３７、外部接続ポート１５３４、スピーカ１５３５、マイク１５３６などを備えている。表示部１５３２には、実施の形態５及び実施の形態６に示した表示装置を適用することができる。
図１３（Ｄ）に示す携帯電話機は、表示部１５３２がタッチパネルになっており、指などの接触により、表示部１５３２の表示内容を操作することができる。また、電話の発信、或いはメールの作成は、表示部１５３２を指などで接触することにより行うことができる。
表示部１５３２の画面は主として３つのモードがある。第１のモードは、画像の表示を主とする表示モードであり、第２のモードは、文字等の情報の入力を主とする入力モードである。第３のモードは、表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話の発信、或いはメールを作成する場合は、表示部１５３２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１５３２の画面の大部分の領域にキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機の内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機の向き（縦または横）を判断して、表示部１５３２のモード（または表示情報）を自動的に切り替えるようにすることができる。
また、画面のモードの切り替えは、表示部１５３２への接触、又は筐体１５３１の操作ボタン１５３７の操作により行われる。また、表示部１５３２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えることができる。
また、入力モードにおいて、表示部１５３２の光センサで検出される信号を検知し、表示部１５３２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部１５３２は、イメージセンサとして機能させることもできる。例えば、表示部１５３２を掌や指で触れることで、掌紋、指紋等をイメージセンサで撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
本実施の形態では、光電変換装置の一形態について、説明する。本実施の形態に示す光電変換装置では、実施の形態１乃至実施の形態３で示す形成方法を用いた結晶性の高い微結晶半導体膜が採用される半導体膜としては、光電変換を奏する半導体膜や導電型を示す半導体膜などがあるが、特に、光電変換を奏する半導体膜に採用することが好適である。
上述のような構成を採用することで、光電変換を奏する半導体膜や導電型を示す半導体膜によって生じる抵抗（直列抵抗）を低減し、光電変換装置の特性を向上させることができる。以下、図１４及び図１５を用いて、光電変換装置の作製方法の一形態について説明する。
図１４（Ａ）に示すように、基板３００上に第１の電極３０２を形成する。
基板３００としては、代表的には、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板が採用される。他に、石英基板、サファイア基板などを用いることができる。また、有機材料を含む基板を用いることもできる。有機材料を含む基板としては、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂等の熱硬化性樹脂を含む基板や、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、フッ素樹脂等の熱可塑性樹脂を含む基板を用いると良い。
なお、基板３００の表面は、テクスチャー構造であってもよい。これにより、光電変換効率を向上させることが可能である。
また、本実施の形態では、光が基板３００の裏面側（図の下方）から入射する構成とするため、透光性を有する基板を採用するが、のちに形成される第２の電極側（図の上方）から光が入射する構成とする場合には、これに限られない。この場合、シリコンなどの材料を含む半導体基板や、金属材料などを含む導電性基板を用いても良い。
第１の電極３０２は、代表的には、光透過性を有する導電性材料を用いた電極が採用される。光透過性を有する導電性材料には、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系等の酸化物（金属酸化物）がある。特に、酸化インジウム、酸化インジウム・スズ合金（ＩＴＯ）、酸化亜鉛、酸化インジウム・酸化亜鉛合金などを用いるのが好適である。他に、Ｚｎ−Ｏ−Ａｌ−Ｎ系の材料を用いることもできる。また、無機材料に限らず、有機材料を用いても良い。有機材料としては、ポリアニリン、ポリピロール、ポリチオフェン、これらの誘導体などの材料（導電性高分子材料）を用いることができる。第１の電極３０２は、スパッタリング法、ＣＶＤ法、真空蒸着法、塗布法、印刷法などを用いて形成する。
第１の電極３０２は、１０ｎｍ乃至５００ｎｍ、望ましくは、５０ｎｍ乃至１００ｎｍの厚さで形成する。また、第１の電極３０２のシート抵抗は、２０Ω／ｓｑ．乃至２００Ω／ｓｑ．程度となるように形成する。
なお、本実施の形態では、光が基板３００の裏面側（図の下方）から入射する構成とするため、透光性を有する導電性材料を用いて第１の電極３０２を形成しているが、のちに形成される第２の電極側（図の上方）から光が入射する構成とする場合には、これに限られない。このような場合には、アルミニウム、白金、金、銀、銅、チタン、タンタル、タングステンなどの透光性を有しない導電性材料を用いて第１の電極３０２を形成することができる。特に、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いる場合には、光電変換効率を十分に向上させることが可能である。
基板３００の表面と同様、第１の電極３０２の表面を、テクスチャー構造としてもよい。また、第１の電極３０２に接するように、低抵抗な導電性材料からなる補助電極を別途形成してもよい。
次に、図１４（Ｂ）に示すように、第１の電極３０２上に第１の導電型を示す半導体膜３０４を形成し、第１の導電型を示す半導体膜３０４上に光電変換を奏する半導体膜３０６を形成し、光電変換を奏する半導体膜３０６上に第２の導電型を示す半導体膜３０８を形成する。
第１の導電型を示す半導体膜３０４は、代表的には、導電型を付与する不純物元素が添加された半導体材料を含む半導体膜を用いて形成する。半導体材料としては、生産性や価格などの点でシリコンを用いるのが好適である。半導体材料としてシリコンを用いる場合、導電型を付与する不純物元素としては、ｎ型を付与するリン、ヒ素、ｐ型を付与するホウ素、アルミニウム等が採用される。
なお、本実施の形態では、光が基板３００の裏面側（図の下方）から入射する構成としているため、第１の導電型を示す半導体膜３０４の導電型（第１の導電型）はｐ型とすることが望ましい。これは、ホールの寿命が電子の寿命の約半分と短く、結果としてホールの拡散長が短いこと、電子とホールの形成が、光電変換を奏する半導体膜の光が入射する側において多く行われること、などによるものである。このように、第１の導電型をｐ型とすることにより、ホールが消滅する前に電流として取り出すことが可能であるため、光電変換効率の低下を抑制することができる。なお、上記が問題とならないような状況、例えば、光電変換を奏する半導体膜が十分に薄い場合などにおいては、第１の導電型をｎ型としても良い。
第１の導電型を示す半導体膜３０４の結晶性についての要求は特にないが、第１の導電型を示す半導体膜３０４に、実施の形態１乃至実施の形態３で示す形成方法を用いた結晶性の高い微結晶半導体膜を採用することで、従来の微結晶半導体膜を採用する場合と比較して、直列抵抗を低減し、また、第１の導電型を示す半導体膜３０４と他の膜との界面における光学的・電気的な損失を抑制することができるため、好適である。もちろん、非晶質、多結晶、単結晶などの他の結晶性の半導体を採用することも可能である。
なお、第１の導電型を示す半導体膜３０４の表面を、基板３００の表面と同様、テクスチャー構造としてもよい。
第１の導電型を示す半導体膜３０４は、シリコンを含む堆積性ガス、及びジボランを用いたプラズマＣＶＤ法で、形成することができる。また、第１の導電型を示す半導体膜３０４は、１ｎｍ乃至１００ｎｍ、望ましくは、５ｎｍ乃至５０ｎｍの厚さとなるように形成する。
また、導電型を付与する不純物元素が添加されていないシリコン膜をプラズマＣＶＤ法などによって形成した後、イオン注入などの方法でホウ素を添加して、第１の導電型を示す半導体膜３０４を形成してもよい。
光電変換を奏する半導体膜３０６を形成する。光電変換を奏する半導体膜としては、半導体材料として、シリコン、シリコンゲルマニウムなどが用いられる。
ここでは、光電変換を奏する半導体膜３０６の作製方法として、実施の形態１乃至実施の形態３に示す微結晶半導体膜の作製工程を適用する。光電変換を奏する半導体膜３０６に、実施の形態１乃至実施の形態３に示す微結晶半導体膜を採用することにより、従来の微結晶半導体膜を採用する場合と比較して直列抵抗を低減し、また、半導体膜３０４と他の膜との界面における光学的・電気的な損失を抑制することができる。
なお、光電変換を奏する半導体膜３０６には十分な光吸収が求められるから、その厚みは、１００ｎｍ乃至１０μｍ程度とすることが望ましい。
本実施の形態では、第２の導電型をｎ型とする。第２の導電型を示す半導体膜３０８は、導電型を付与する不純物元素としてリンが添加されたシリコンなどの材料を用いて形成することができる。第２の導電型を示す半導体膜３０８に用いることができる半導体材料は、第１の導電型を示す半導体膜３０４と同様である。
第２の導電型を示す半導体膜３０８は、第１の導電型を示す半導体膜３０４と同様に形成することができる。例えば、シリコンを含む堆積性ガス、及びホスフィンを用いたプラズマＣＶＤ法で、形成することができる。第２の導電型を示す半導体膜３０８についても、実施の形態１乃至実施の形態３で示す形成方法を用いた結晶性の高い微結晶半導体膜を採用するのが好適である。
なお、本実施の形態では、光が基板３００の裏面側（図の下方）から入射する構成としているため、第２の導電型を示す半導体膜３０８の導電型（第２の導電型）をｎ型としているが、開示する発明の一形態はこれに限定されない。第１の導電型をｎ型とする場合には、第２の導電型がｐ型となる。
上述の工程により、第１の導電型を示す半導体膜３０４、光電変換を奏する半導体膜３０６、第２の導電型を示す半導体膜３０８を有するユニットセル３１０が完成する。
同一基板上に複数のユニットセルを形成するために、レーザ加工法によりユニットセル３１０及び第１の電極３０２を貫通する開口Ｃ０〜Ｃｎを形成する。当該工程により、第１の電極３０２が分割され、第１の電極Ｔ１〜Ｔｎとなる。また、ユニットセル３１０が分割され、ユニットセルＫ１〜Ｋｎとなる（図１４（Ｃ）参照）。
開口Ｃ０、Ｃ２、Ｃ４、・・・Ｃｎ−２、Ｃｎは絶縁分離用の開口である。開口Ｃ１、Ｃ３、Ｃ５、・・・Ｃｎ−１は、第１の電極３０２及び後に形成される第２の電極の接続を形成するための開口である。第１の電極３０２及びユニットセル３１０が積層された状態でレーザ加工を行うことにより、加工時において、基板３００からの第１の電極３０２の剥離を防ぐことができる。
次に、開口Ｃ０、Ｃ２、Ｃ４、・・・Ｃｎ−２、Ｃｎを充填しつつ、その開口の上端部を覆う絶縁樹脂層Ｚ０〜Ｚｎを形成する（図１４（Ｄ）参照）。絶縁樹脂層Ｚ０〜Ｚｎはスクリーン印刷法により、アクリル系、フェノール系、エポキシ系、ポリイミド系などの絶縁性のある樹脂材料を用いて形成すれば良い。例えば、フェノキシ樹脂にシクロヘキサン、イソホロン、高抵抗カーボンブラック、アエロジル、分散剤、消泡剤、レベリング剤を混合させた樹脂組成物を用い、スクリーン印刷法により開口Ｃ０、Ｃ２、Ｃ４、・・・Ｃｎ−２、Ｃｎを充填するように絶縁樹脂パターンを形成する。絶縁樹脂パターンを形成した後、１６０℃オーブン中にて２０分間熱硬化させ、絶縁樹脂層Ｚ０〜Ｚｎを得る。
次に、第２の電極Ｅ０〜Ｅｎを形成する（図１５参照）。第２の電極Ｅ０〜Ｅｎは、金属などの導電性材料を用いて形成する。例えば、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いて形成することができる。光を反射しやすい材料を用いて形成する場合、光電変換を奏する半導体膜において吸収しきれなかった光を再度、光電変換を奏する半導体膜に入射させることができ、光電変換効率を向上させることが可能であるため、好適である。
第２の電極Ｅ０〜Ｅｎの形成方法としては、スパッタリング法、真空蒸着法、ＣＶＤ法、塗布法、印刷法などがある。また、第２の電極Ｅ０〜Ｅｎは、１０ｎｍ乃至５００ｎｍ、望ましくは、５０ｎｍ乃至１００ｎｍの厚さで形成する。
なお、本実施の形態では、光が基板３００の裏面側（図の下方）から入射する構成とするため、透光性を有しない材料を用いて第２の電極Ｅ０〜Ｅｎを形成しているが、第２の電極Ｅ０〜Ｅｎの構成はこれに限られない。例えば、第２の電極Ｅ０〜Ｅｎ側（図の上方）から光が入射する構成とする場合には、第２の電極Ｅ０〜Ｅｎは、第１の電極３０２に示す透光性を有する導電性材料を用いて形成することができる。
それぞれの第２の電極Ｅ０〜Ｅｎは、開口Ｃ１、Ｃ３、Ｃ５、・・・Ｃｎ−１において第１の電極Ｔ１〜Ｔｎと接続するように形成する。すなわち開口Ｃ１、Ｃ３、Ｃ５、・・・Ｃｎ−１にも第２の電極Ｅ０〜Ｅｎを充填する。このようにして、例えば第２の電極Ｅ１は第１の電極Ｔ２と電気的に接続し、第２の電極Ｅｎ−１は第１の電極Ｔｎと電気的に接続する。すなわち、第２の電極は、隣接する第１の電極との電気的な接続を得ることができ、ユニットセルＫ１〜Ｋｎは直列に電気的な接続をする。
なお、第２の電極Ｅ０〜Ｅｎに接するように、低抵抗な導電性材料からなる補助電極を形成しても良い。
封止樹脂層３１２は、エポキシ樹脂、アクリル樹脂、シリコーン樹脂を用いて形成する。封止樹脂層３１２は、第２の電極Ｅ０と第２の電極Ｅｎ上に開口部３１４、開口部３１６を形成する。当該開口部３１４、３１６において、第２の電極Ｅ０と第２の電極Ｅｎはそれぞれ、外部配線と接続する。
以上のようにして、基板３００上に第１の電極Ｔｎ、ユニットセルＫｎ、及び第２の電極Ｅｎから成るユニットセルＵｎが形成される。また、第１の電極Ｔｎは隣接する第２の電極Ｅｎ−１と開口Ｃｎ−１において接続する。この結果、ｎ個のユニットセルが直列に接続する光電変換装置を作製することができる。第２の電極Ｅ０は、ユニットセルＵ１における第１の電極Ｔ１の取り出し電極となる。
上述の方法で、結晶性の高い微結晶半導体膜を、光電変換を奏する半導体膜、第１の導電型を示す半導体膜、第２の導電型を示す半導体膜のいずれかに用いた光電変換装置を作製することができる。そして、これにより、光電変換装置の変換効率を高めることができる。なお、結晶性を高めた微結晶半導体膜は、光電変換を奏する半導体膜、第１の導電型を示す半導体膜、第２の導電型を示す半導体膜、のいずれかに用いられていれば良く、そのいずれに用いるかは適宜変更が可能である。また、上記半導体膜の複数に結晶粒の間の隙間の数が極めて少なく、その大きさが極めて小さく、且つ結晶性の高い微結晶半導体膜を用いる場合には、より効果的である。
なお、本実施の形態では、一つのユニットセルを有する光電変換装置を示したが、適宜二つ以上のユニットセルを積層した、光電変換装置とすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態９）
図１６に、先の実施の形態で示した光電変換装置５０１を用いた太陽光発電システムの例を示す。充電制御回路５００は、一または複数の光電変換装置５０１から供給される電力を用いて、蓄電池５０２を充電する。また、蓄電池５０２が十分に充電されている場合には、光電変換装置５０１から供給される電力を負荷５０４に直接出力する。
蓄電池５０２として電気二重層キャパシタを用いると、充電に化学反応を必要としないため、急速な充電が可能である。また、化学反応を利用する鉛蓄電池などに比べ、寿命を８倍程度、充放電効率を１．５倍程度に高めることができる。本実施の形態において示す太陽光発電システムは、照明、電子機器など、電力を使用する様々な負荷５０４に対して用いることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。

Claims (7)

  1. 反応室内に第１の電極と第２の電極が備えられたプラズマＣＶＤ装置であって、
    前記反応室内に備えられ、基板が載置される前記第２の電極と、
    前記第２の電極と対向し、該対向する共通平面に複数の凹状の開口部が設けられ高周波電力が供給される前記第１の電極と、を有し、
    前記第１の電極は、前記高周波電力が供給されて前記反応室内に電子密度の高いグロー放電プラズマを形成する前記共通平面と、前記複数の凹状の開口部に設けられたガス供給口とを有し、
    前記凹状の開口部はテーパ形状を有し、且つ面取りされていることを特徴とするプラズマＣＶＤ装置。
  2. 反応室内に第１の電極と第２の電極が備えられたプラズマＣＶＤ装置であって、
    前記反応室内に備えられ、基板が載置される前記第２の電極と、
    前記第２の電極と対向し、該対向する共通平面に複数の凹状の開口部が設けられ高周波電力が供給される前記第１の電極と、を有し、
    前記第１の電極は、前記高周波電力が供給されて前記反応室内に電子密度の高いグロー放電プラズマを形成する前記共通平面と、前記共通平面に設けられたガス供給口とを有し、
    前記凹状の開口部はテーパ形状を有し、且つ面取りされていることを特徴とするプラズマＣＶＤ装置。
  3. 反応室内に第１の電極と第２の電極が備えられたプラズマＣＶＤ装置を用いた微結晶半導体膜の作製方法であって、
    前記第２の電極と対向し、該第２の電極と対向する共通平面に複数の凹状の開口部が設けられ高周波電力が供給される前記第１の電極のガス供給口から前記反応室に反応ガスを導入し、
    前記反応室の圧力を４５０Ｐａ以上１３３３２Ｐａ以下とし、
    前記第１の電極と前記第２の電極の間隔を１ｍｍ以上２０ｍｍ以下とし、
    前記第１の電極に６０ＭＨｚ以下の高周波電力を供給することにより、前記第１の電極および前記第２の電極の間にプラズマ領域を形成し、
    前記プラズマ領域を含む気相中において、結晶性を有する堆積前駆体を形成し、
    前記堆積前駆体を基板上に堆積させることにより、５ｎｍ以上１５ｎｍ以下の結晶核を形成し、
    前記結晶核から結晶成長させることにより微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。
  4. 請求項３において、
    前記反応ガスに希ガスを加えることにより、前記電子密度の高いグロー放電プラズマにおける電子温度を下げると共に、前記電子密度の高いグロー放電プラズマにおける電子密度を高め、前記微結晶半導体膜の結晶性を向上させることを特徴とする微結晶半導体膜の作製方法。
  5. 請求項３または請求項４において、前記ガス供給口は、前記複数の凹状の開口部に設けられることを特徴とする微結晶半導体膜の作製方法。
  6. 請求項３または請求項４において、前記ガス供給口は、前記共通平面に設けられることを特徴とする微結晶半導体膜の作製方法。
  7. 基板上にゲート電極を形成し、
    前記ゲート電極を覆うゲート絶縁膜を形成した後に、
    請求項３乃至請求項６のいずれか一に記載の微結晶半導体膜の作製方法を用いて、前記ゲート絶縁膜上に微結晶半導体膜を形成し、
    前記微結晶半導体膜に電気的に接続される配線を形成することを特徴とする薄膜トランジスタの作製方法。
JP2010186895A 2009-08-25 2010-08-24 プラズマｃｖｄ装置、微結晶半導体膜の作製方法、及び半導体装置の作製方法 Withdrawn JP2011071497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010186895A JP2011071497A (ja) 2009-08-25 2010-08-24 プラズマｃｖｄ装置、微結晶半導体膜の作製方法、及び半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009194870 2009-08-25
JP2010186895A JP2011071497A (ja) 2009-08-25 2010-08-24 プラズマｃｖｄ装置、微結晶半導体膜の作製方法、及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2011071497A true JP2011071497A (ja) 2011-04-07
JP2011071497A5 JP2011071497A5 (ja) 2013-09-12

Family

ID=43625531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010186895A Withdrawn JP2011071497A (ja) 2009-08-25 2010-08-24 プラズマｃｖｄ装置、微結晶半導体膜の作製方法、及び半導体装置の作製方法

Country Status (2)

Country Link
US (1) US9177761B2 (ja)
JP (1) JP2011071497A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011182A (ja) * 2015-06-24 2017-01-12 株式会社デンソー 炭化珪素半導体のエピタキシャル成長装置
WO2018110013A1 (ja) * 2016-12-13 2018-06-21 株式会社アルバック シャワーヘッド及び真空処理装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101722903B1 (ko) * 2009-08-25 2017-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환장치의 제조방법
KR20110021654A (ko) 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
TWI512981B (zh) 2010-04-27 2015-12-11 Semiconductor Energy Lab 微晶半導體膜的製造方法及半導體裝置的製造方法
US8513046B2 (en) 2010-10-07 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US8895116B2 (en) 2010-11-04 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of crystalline semiconductor film and manufacturing method of semiconductor device
US8815635B2 (en) 2010-11-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of photoelectric conversion device
US9459296B2 (en) 2012-10-19 2016-10-04 Microchip Technology Germany Gmbh Ii & Co. Kg Electrode design for electric field measurement system
TWI733712B (zh) * 2015-12-18 2021-07-21 美商應用材料股份有限公司 用於沉積腔室的擴散器及用於沉積腔室的電極
US11266003B2 (en) * 2017-06-13 2022-03-01 Zaka-Ul-Islam Mujahid Method and apparatus for generating plasma using a patterned dielectric or electrode
US20190244793A1 (en) * 2018-02-05 2019-08-08 Lam Research Corporation Tapered upper electrode for uniformity control in plasma processing
CN110600355B (zh) * 2018-06-13 2021-12-24 财团法人工业技术研究院 等离子体处理装置
WO2024076574A2 (en) * 2022-10-03 2024-04-11 Liangbing Hu Volumetric plasmas, and systems and methods for generation and use thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01139771A (ja) * 1987-08-14 1989-06-01 Applied Materials Inc プラズマ促進化学的蒸着方法
JP2000150472A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd プラズマ処理装置
JP2002280377A (ja) * 2001-03-19 2002-09-27 Hitachi Kokusai Electric Inc 基板処理装置
JP2004158839A (ja) * 2002-10-16 2004-06-03 Sharp Corp 電子デバイス、その製造方法およびプラズマプロセス装置
JP2004296526A (ja) * 2003-03-25 2004-10-21 National Institute Of Advanced Industrial & Technology プラズマｃｖｄ装置

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6037118A (ja) 1983-08-08 1985-02-26 Semiconductor Energy Lab Co Ltd プラズマ気相反応方法
JPS6262073A (ja) 1985-09-11 1987-03-18 Ishikawajima Harima Heavy Ind Co Ltd ポペツト弁の温度制御装置
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
JP3057712B2 (ja) 1990-06-01 2000-07-04 凸版印刷株式会社 結晶シリコン基板の製造方法
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
EP0519079B1 (en) * 1991-01-08 1999-03-03 Fujitsu Limited Process for forming silicon oxide film
JPH0568097A (ja) 1991-09-09 1993-03-19 Nec Corp 加入者呼出し方式
JP2642587B2 (ja) 1993-08-24 1997-08-20 キヤノン販売株式会社 多結晶薄膜の形成方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP2816943B2 (ja) 1994-10-25 1998-10-27 株式会社半導体エネルギー研究所 プラズマ気相反応方法
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
SG79292A1 (en) 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
JP2000252218A (ja) 1999-03-01 2000-09-14 Kanegafuchi Chem Ind Co Ltd プラズマｃｖｄ装置およびシリコン系薄膜光電変換装置の製造方法
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
DE10060002B4 (de) 1999-12-07 2016-01-28 Komatsu Ltd. Vorrichtung zur Oberflächenbehandlung
JP4575605B2 (ja) 2001-02-09 2010-11-04 株式会社カネカ プラズマｃｖｄ装置を用いたシリコン系膜の製造方法
JP4578693B2 (ja) 2001-02-09 2010-11-10 株式会社カネカ プラズマｃｖｄ装置およびプラズマｃｖｄ装置を用いたシリコン系膜の製造方法
JP4578694B2 (ja) 2001-02-09 2010-11-10 株式会社カネカ プラズマｃｖｄ装置およびプラズマｃｖｄ装置を用いたシリコン系膜の製造方法
CN1496584A (zh) * 2001-03-09 2004-05-12 �ձ�������ʽ���� 金属氧化物介电膜气相生长方法和pzt膜
JP2003318000A (ja) 2002-04-19 2003-11-07 Sekisui Chem Co Ltd 放電プラズマ処理装置
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
KR100615015B1 (ko) * 2002-10-16 2006-08-25 샤프 가부시키가이샤 전자 디바이스, 그 제조방법 및 플라즈마처리장치
JP4292002B2 (ja) 2002-12-18 2009-07-08 株式会社日立国際電気 プラズマ処理装置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
AU2004222793B2 (en) * 2003-10-27 2007-07-26 Mitsubishi Heavy Industries, Ltd. Solar cell and process for producing solar cell
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP4178202B2 (ja) 2004-03-10 2008-11-12 三菱重工業株式会社 薄膜製造方法
US20050233092A1 (en) * 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
US7785672B2 (en) * 2004-04-20 2010-08-31 Applied Materials, Inc. Method of controlling the film properties of PECVD-deposited thin films
US8083853B2 (en) * 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US8074599B2 (en) * 2004-05-12 2011-12-13 Applied Materials, Inc. Plasma uniformity control by gas diffuser curvature
US8328939B2 (en) * 2004-05-12 2012-12-11 Applied Materials, Inc. Diffuser plate with slit valve compensation
US20060005771A1 (en) * 2004-07-12 2006-01-12 Applied Materials, Inc. Apparatus and method of shaping profiles of large-area PECVD electrodes
JP4279217B2 (ja) 2004-07-16 2009-06-17 三菱重工業株式会社 プラズマ処理装置及びこれを用いた太陽電池の製造方法
JP5013393B2 (ja) 2005-03-30 2012-08-29 東京エレクトロン株式会社 プラズマ処理装置と方法
EP2197049B1 (en) * 2005-04-04 2011-08-03 Tohoku Techno Arch Co., Ltd. Process for producing a GaN-based element
JP4597792B2 (ja) 2005-06-27 2010-12-15 東京エレクトロン株式会社 処理ガス供給構造およびプラズマ処理装置
JP4777717B2 (ja) 2005-08-10 2011-09-21 東京エレクトロン株式会社 成膜方法、プラズマ処理装置および記録媒体
JP4730034B2 (ja) * 2005-09-20 2011-07-20 日新電機株式会社 シリコンドット付き基板の形成方法
JP4539985B2 (ja) 2005-11-02 2010-09-08 国立大学法人大阪大学 エピタキシャルＳｉ膜の製造方法およびプラズマ処理装置
US20070227666A1 (en) * 2006-03-30 2007-10-04 Tokyo Electron Limited Plasma processing apparatus
JP5331389B2 (ja) 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP5435907B2 (ja) 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5058909B2 (ja) 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
JP5503857B2 (ja) * 2007-09-14 2014-05-28 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5314870B2 (ja) 2007-09-21 2013-10-16 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR20090095314A (ko) * 2008-03-05 2009-09-09 삼성전자주식회사 비정질막의 결정화 방법 및 이를 적용한 박막 태양전지 및박막 태양 전지의 제조 방법
JP2010238871A (ja) 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 太陽電池の製造方法及びプラズマ処理装置
US20100307573A1 (en) * 2009-06-04 2010-12-09 Sanyo Electric Co., Ltd. Solar cell and manufacturing method thereof
TWI556309B (zh) 2009-06-19 2016-11-01 半導體能源研究所股份有限公司 電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法
US8258025B2 (en) * 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
KR101722903B1 (ko) * 2009-08-25 2017-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환장치의 제조방법
KR20110021654A (ko) * 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
JP4937322B2 (ja) 2009-09-18 2012-05-23 三洋電機株式会社 プラズマ処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01139771A (ja) * 1987-08-14 1989-06-01 Applied Materials Inc プラズマ促進化学的蒸着方法
JP2000150472A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd プラズマ処理装置
JP2002280377A (ja) * 2001-03-19 2002-09-27 Hitachi Kokusai Electric Inc 基板処理装置
JP2004158839A (ja) * 2002-10-16 2004-06-03 Sharp Corp 電子デバイス、その製造方法およびプラズマプロセス装置
JP2004296526A (ja) * 2003-03-25 2004-10-21 National Institute Of Advanced Industrial & Technology プラズマｃｖｄ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011182A (ja) * 2015-06-24 2017-01-12 株式会社デンソー 炭化珪素半導体のエピタキシャル成長装置
WO2018110013A1 (ja) * 2016-12-13 2018-06-21 株式会社アルバック シャワーヘッド及び真空処理装置
KR20180116381A (ko) * 2016-12-13 2018-10-24 가부시키가이샤 아루박 샤워 헤드 및 진공 처리 장치
JPWO2018110013A1 (ja) * 2016-12-13 2018-12-13 株式会社アルバック シャワーヘッド及び真空処理装置
KR102178407B1 (ko) 2016-12-13 2020-11-13 가부시키가이샤 아루박 샤워 헤드 및 진공 처리 장치

Also Published As

Publication number Publication date
US20110053357A1 (en) 2011-03-03
US9177761B2 (en) 2015-11-03

Similar Documents

Publication Publication Date Title
JP2011071497A (ja) プラズマｃｖｄ装置、微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5530860B2 (ja) 半導体装置の作製方法
JP5542277B2 (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
JP5478380B2 (ja) プラズマ成膜装置
US8778745B2 (en) Method for manufacturing semiconductor device
KR20230028348A (ko) 산화물 반도체막 및 반도체 장치
TWI506677B (zh) 顯示裝置的製造方法
TWI489558B (zh) 薄膜電晶體及其製造方法
JP5697534B2 (ja) トランジスタの作製方法
US8344380B2 (en) Thin film transistor and display device
US8916425B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8124972B2 (en) Thin film transistor
JP5553703B2 (ja) 半導体膜の作製方法および半導体装置の作製方法
US8859404B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
TW201005802A (en) Plasma processing apparatus and method for manufacturing semiconductor device
TWI497724B (zh) 薄膜電晶體及其製造方法
JP5698950B2 (ja) 半導体装置の作製方法
JP5948040B2 (ja) 結晶性半導体膜の作製方法及び半導体装置の作製方法
TWI512981B (zh) 微晶半導體膜的製造方法及半導體裝置的製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140428