JP2004158839A - 電子デバイス、その製造方法およびプラズマプロセス装置 - Google Patents

電子デバイス、その製造方法およびプラズマプロセス装置 Download PDF

Info

Publication number
JP2004158839A
JP2004158839A JP2003348303A JP2003348303A JP2004158839A JP 2004158839 A JP2004158839 A JP 2004158839A JP 2003348303 A JP2003348303 A JP 2003348303A JP 2003348303 A JP2003348303 A JP 2003348303A JP 2004158839 A JP2004158839 A JP 2004158839A
Authority
JP
Japan
Prior art keywords
electrode
plasma
substrate
plasma discharge
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003348303A
Other languages
English (en)
Other versions
JP4194466B2 (ja
Inventor
Atsushi Miyazaki
篤 宮崎
Akitsugu Hatano
晃継 波多野
Osamu Sakai
道 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003348303A priority Critical patent/JP4194466B2/ja
Priority to KR1020030071796A priority patent/KR100615015B1/ko
Priority to US10/684,819 priority patent/US7090705B2/en
Priority to TW092128698A priority patent/TWI244124B/zh
Publication of JP2004158839A publication Critical patent/JP2004158839A/ja
Application granted granted Critical
Publication of JP4194466B2 publication Critical patent/JP4194466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】低い被処理基板温度においても、高品質膜を実現し、高いガス解離効率にて成膜する。
【解決手段】被処理基板4にプラズマ処理を施すプラズマプロセス装置は、被処理基板4が内部に載置される処理室5と、処理室5内にガスを導入するガス導入口6と、処理室5内に設けられたプラズマ放電発生部15とを備える。プラズマ放電発生部15は、第1電極2aと、第1電極2aよりも被処理基板4に近接して設けられた第2電極2bとを有している。第1電極2aおよび第2電極2bは、被処理基板4の法線方向から視認できる面のみがプラズマ放電面として機能する。
【選択図】図1

Description

本発明は、機能性を持った電子デバイス、電子デバイスの製造方法に関する。より詳しくは、本発明は、電子産業において作製された半導体膜・有機膜・絶縁膜等により構成された電子デバイスおよびかかる電子デバイスの製造方法に関する。また、本発明は、半導体・導体等の薄膜形成・加工用のプラズマプロセス装置に関する。より詳しくは、電子産業における半導体膜や絶縁膜の薄膜製造に用いられる、プラズマ励起化学気相成長法によるプラズマ化学蒸着装置、半導体膜や導体膜の薄膜パターン形成のためのドライエッチングを行うドライエッチング装置、薄膜パターン形成に用いるレジストを除去するアッシャー装置等、プラズマによりガスを分解して薄膜の形成や加工を行うプラズマプロセス装置に関する。
プラズマを使って半導体膜等を成膜し、集積回路、液晶ディスプレイ、有機エレクトロルミネッセンス素子、太陽電池などの電子デバイスを製造する方法、いわゆるプラズマ励起化学気相成長(Chemical Vapor Deposition 、CVD)法は、その簡便性や操作性に優れるので、さまざまな電子デバイスを製造するのに使用されている。
プラズマCVD法を用いる装置の形態(プラズマ化学蒸着装置、以下プラズマCVD装置という。)としては、図26および図27に示すものが一般的である。図26および図27を参照しながら、プラズマCVD装置を説明する。図26は、従来のプラズマCVD装置の概略図であり、図27は、従来のプラズマCVD装置を模式的に示す断面図である。プラズマCVD装置は、処理室(真空容器)5を用いて構成された閉空間と、その中にお互いに電気的に絶縁され、対向する位置に平行に設置された、2枚の導体板からなる電極2a,2bとを有する。2枚の電極2a,2bの間にプラズマ11を発生させ、そこに材料ガスを流してガスを分解・解離させる。一方の電極2bに取り付けられた、シリコンやガラスなどからなる被処理基板4の上に、半導体膜などを成膜する。
成膜用の材料ガスを分解するためのプラズマ11を発生させる手段としては、周波数が13.56MHzの高周波などの電気的エネルギーが一般に使用される。一方の導体板電極2bは接地電位とし、対向する他方の電極2aに電圧を印加して、両電極2a,2b間に電界を発生させ、その絶縁破壊現象によりグロー放電現象としてプラズマ11を生成する。電圧が印加される側の電極2a、すなわち電気的エネルギーが印加される電極2aをカソード電極あるいは放電電極と呼ぶ。カソード電極2a近傍に大きな電界が形成されるので、その電界で加速されるプラズマ11中の電子が材料ガスの解離を促しラジカルを生成する。図27中の12はラジカルの流れを示している。
カソード電極2a近傍の大きな電界が形成される放電11の部分を、カソードシース部と呼ぶ。カソードシース部あるいはその近傍で生成されたラジカルは、接地電位の電極2b上の被処理基板4まで拡散し、基板4の表面に堆積して膜が成長する。接地電位にある電極2bをアノード電極2bと呼ぶ。アノード電極2b近傍にも、ある程度の大きさの電界が形成され、その部分をアノードシース部と呼ぶ。このように、互いに平行な2つの電極2a,2b間でプラズマを生成し、アノード電極2b上の被処理基板4に成膜する装置を、以下「平行平板型装置」と呼ぶ。
このようなプラズマCVD法は、様々な産業で作製される電子デバイスに対して広く利用されている。例えば、アクティブ駆動型の液晶ディスプレイの製造工程では、TFT(Thin Film Transistor)と呼ばれるスイッチング素子が作製される。TFT内では、その構成部としてアモルファスシリコン膜や窒化シリコン膜等のゲート酸化膜が重要な役割を果たしている。各々の膜がその役割を果たすためには、高品質な透明絶縁膜を効率よく成膜する技術が不可欠である。また、例えば、有機エレクトロルミネッセンス素子を作製するためには、有機薄膜を成膜した後、大気に曝される表面を保護する保護膜として、高品質な透明絶縁膜を効率よく成膜する技術が不可欠である。さらに、例えば太陽電池を作製するためには、太陽電池層を成膜した後、大気に曝される表面を保護する保護膜として、高品質膜を効率よく成膜する技術が不可欠である。このように作製された電子デバイスは広く使用されている。
材料ガスをエッチングガスに変更して、プラズマCVD装置と同様にプラズマ11を発生させ、薄膜のエッチングを行うドライエッチング装置やレジストの除去を行うアッシャー装置も、総称してプラズマプロセス装置として知られている。プラズマ11の発生の仕方やラジカルの生成などは、プラズマCVD装置の場合と同様のメカニズムであり、被処理基板4へ到達したラジカルが薄膜等の除去を行う。ドライエッチング装置やアッシャー装置がプラズマCVD装置と異なるのは、ラジカルの存在だけでなく、プラズマからのイオン衝撃による物理スパッタリングや被処理基板4へのエネルギー入射をそのエッチング動作に利用している点だけである。
従来から確立されてきたプラズマCVD装置には限界があり、液晶ディスプレイやアモルファス太陽電池などの大面積電子デバイスを作製する場合、被処理基板4へ成膜するときに、材料ガスの解離を十分行い、高品質の薄膜を得るのが困難な場合があった。例えば、従来から知られる平行平板型装置では、材料ガスの解離が不十分な場合がある。窒化シリコン膜を成膜する場合、材料ガスとしてはシラン(SiH4)、アンモニア(NH3)、窒素(N2)、水素(H2)等が使用され、膜への窒素の供給はアンモニアが分解して行われる。ところが、例えば銅配線上に窒化シリコン膜を成膜しようとすると、アンモニアガスは銅を腐食させるおそれがある。
また、アンモニアは化学的活性の強いガスであり、アンモニアを使用せずに、窒素ガスのみで窒化シリコン膜を成膜したい場合がある。このような場合、平行平板型装置では、解離しにくい水素ガスや窒素ガスを十分分解させることができず、絶縁膜性や保護膜性のよい窒化シリコン膜を得ることは困難であった。あるいは、アモルファスシリコン膜を成膜する場合、材料ガスとしてはシラン、水素等が使用されるが、ガスの利用効率は10%程度に留まっていた。この場合も、平行平板型装置では、材料ガスの解離を十分促進することができていなかったといえる。
被処理基板4へ高品質膜を成膜する技術は、特許文献1〜特許文献5等に開示されている。
特開平11−144892号公報(〔0018〕、〔0019〕、図1) 特開平1−279761号公報(第3〜4頁の「作用」の欄、図1) 特開2001−338885号公報 特開2002−217111号公報 特開2002−270522号公報
例えば、特許文献1に開示されたプラズマ装置では、ガラス基板に対向する放電電極が複数の電極から構成されており、それぞれの電極は、互いに極性の異なる高周波電圧を印加され横方向の放電を生じるように配置されている。反応ガスは、電極と電極のあいだから放出される。横電界の放電プラズマ中に放出されたガスは、プラズマ反応を生じた後、ガラス基板側の方向に拡散し、ガラス基板に堆積する。これにより、放電ダメージをガラス基板に与えることがなく、高品質の成膜が可能になる。しかし、このプラズマ装置でも、平行平板型装置と同様に、材料ガスの解離を促進することはできない。
材料ガスの解離を促進する技術は、例えば特許文献2に開示されている。特許文献2に開示されたプラズマ装置では、カソード電極に凹状空間が設けられており、ホローカソード効果によりプラズマ密度が高められる。これにより、材料ガスの解離が促進され、通常の平行平板型装置と比較して、速い成膜速度が得られる。しかし、この装置では、被処理基板の表面がプラズマに晒されるので、成膜面がプラズマダメージを被る。
被処理基板4の設定温度を300℃以上にすることによって、このようなプラズマダメージを熱エネルギーで修復することができる。しかし、被処理基板4を200℃程度あるいはそれ以下の温度に設定したい場合には、良好な膜質が維持できない。すなわち、プラズマCVD装置により、特に低い被処理基板温度において、高品質膜を実現し、高いガス解離効率にて成膜する方法がいまだ確立されていない。
特許文献1に記載されたプラズマ装置の構成をドライエッチング装置やアッシャー装置に応用した場合を想定する。この場合にも、プラズマ発生部とイオン衝撃制御部とを別々にコントロールできる。すなわち、第3の電極を基板4の後ろへ取り付けて、イオン衝撃の制御をプラズマ発生とは独立して行うことが可能であり、パラメータの制御性を上げることができる。
しかし、この場合も、処理ガスの解離を促進することができず、ある一定以上に処理速度を上げることはできない。すなわち、総じて、高性能で高いガス解離効率にて動作するプラズマプロセス装置がいまだ確立されていない。
以上のような技術で成膜された薄膜では、これまでデバイス用として十分な保護膜特性が得られていなかった。例えば、有機エレクトロルミネッセンス素子においては、大気中の水蒸気や酸素の侵入を防止するために、透明な絶縁性の保護膜を素子の外層に設ける必要がある。素子内の有機膜が100℃以上のプロセス温度において特性が大幅に劣化するので、それ以下の温度で保護膜を形成する必要がある。
しかし、従来のプラズマCVD装置では、そのような温度条件では良質な保護膜は形成できなかった。例えば、Applied Physics Letters, volume 65, pages 2229-2231 には、保護膜として窒化シリコン膜を100℃にて形成した場合、膜質が悪いので、大気中の水蒸気が膜内に侵入し、シリコンと酸素の結合を生じてしまうことが報告されている。この報告から、水蒸気や酸素が遂には膜を透過してしまうことが予想される。現状では品質の悪い保護膜しか実現できていないので、大気との隔離のために、キャップ用のガラス基板を窒素雰囲気で封着しているのが実情である。窒化シリコン膜を保護膜として使用しているデバイスとしては、多結晶シリコン太陽電池やガリウム・砒素系電子デバイスがあり、これらデバイスについても、上記に挙げた、品質上の課題がある。
本発明は、斯かる諸点に鑑みてなされたものであり、その主たる目的とするところは、プラズマによるガスの分解および解離を促進させてプラズマ処理の精度を向上させることにより、製造する電子デバイスの品質を高めることにある。
本発明のプラズマプロセス装置は、被処理基板にプラズマ処理を施すプラズマプロセス装置であって、前記被処理基板が内部に載置される処理室と、前記処理室内にガスを導入するガス導入口と、前記処理室内に設けられたプラズマ放電発生部とを備え、前記プラズマ放電発生部は、第1電極と、前記第1電極よりも前記被処理基板に近接して設けられた第2電極とを有しており、前記第1電極および前記第2電極は、前記被処理基板の法線方向から視認できる面のみがプラズマ放電面として機能する。
また、本発明のプラズマプロセス装置は、被処理基板にプラズマ処理を施すプラズマプロセス装置であって、前記被処理基板が内部に載置される処理室と、前記処理室内にガスを導入するガス導入口と、前記処理室内に設けられたプラズマ放電発生部とを備え、前記プラズマ放電発生部は、第1電極と、前記第1電極の電極面の一部に形成された絶縁層と、前記絶縁層上に形成された第2電極とを有する。
前記ガス導入口は、前記第1電極側に設けられていることが好ましい。また、前記第1電極は、プラズマ放電面が凹面状であることが好ましい。さらに、前記第1電極のプラズマ放電面の面積は、前記第2電極のプラズマ放電面の面積よりも大きいことが好ましい。
前記プラズマ放電発生部は、前記第1電極のプラズマ放電面の領域と前記第2電極のプラズマ放電面の領域とをそれぞれ複数有することが望ましい。また、前記第1電極のプラズマ放電面の領域と前記第2電極のプラズマ放電面の領域とは、前記被処理基板の一面方向に沿って交互に複数形成され、かつ前記第2電極と前記被処理基板との間の距離は、互いに隣接する前記第2電極の電極間の距離以上であることが好ましい。
前記第1電極および前記第2電極に電気的エネルギーを印加する電源をさらに有し、前記電源の周波数は、300kHz以上300MHz以下であることが有効である。
また、本発明の電子デバイスの製造方法は、被処理基板が内部に載置される処理室と、前記処理室内にガスを導入するガス導入口と、前記処理室内に設けられたプラズマ放電発生部とを備えるプラズマプロセス装置を用いて、電子デバイスを製造する方法であって、前記処理室の内部に前記被処理基板を載置する工程と、前記被処理基板が載置された前記処理室内に、前記ガス導入口から前記ガスを導入する工程と、前記プラズマ放電発生部によってプラズマ放電を発生させて、前記被処理基板の表面にプラズマ処理を施す工程とを包含し、前記ガスは、前記プラズマ放電の放電経路に沿って導入されている。
また、本発明の電子デバイスの製造方法は、本発明のプラズマプロセス装置を用いて、電子デバイスを製造する方法であって、前記処理室の内部に前記被処理基板を載置する工程と、前記被処理基板が載置された前記処理室内に、前記ガス導入口から前記ガスを導入する工程と、前記プラズマ放電発生部によってプラズマ放電を発生させて、前記被処理基板の表面にプラズマ処理を施す工程とを包含する。
また、本発明の電子デバイスは、絶縁基板上に絶縁膜が成膜された電子デバイスであって、前記絶縁膜は、シリコン、窒素および水素を含んでおり、前記絶縁膜内の水素結合量は、7×1021cm-3以上である。前記絶縁膜内の酸素結合量が実質的に0であることが好ましい。前記絶縁膜は、外層として形成されていることが好ましい。前記絶縁基板は有機材料から形成されていてもよい。また、有機層をさらに有していてもよい。
また、本発明のプラズマプロセス装置は、前記第1電極のプラズマ放電面が、凹形状の曲面部を有している。
前記第1電極のプラズマ放電面と、第2電極のプラズマ放電面とは、連続する曲面の一部を構成していることが好ましい。
前記第1電極のプラズマ放電面には、複数の窪みが形成されていてもよい。さらに、少なくとも一部の前記窪みの底には、ガス導入口が形成されていることが好ましい。
前記第1電極のプラズマ放電面は、サンドブラスト加工されていてもよい。
前記第1電極には、被処理基板に向かって開口する複数の凹部が設けられていることが好ましい。さらに、前記凹部の開口形状は、四角形であることが好ましい。また、前記凹部の開口形状は、円形であってもよい。
また、本発明のプラズマプロセス装置は、被処理基板が内部に配置される処理室と、前記処理室の内部にガスを導入するガス導入口と、前記処理室の内部に設けられ、前記被処理基板にプラズマ処理を施すプラズマ放電発生部とを備えるプラズマプロセス装置であって、前記プラズマ放電発生部は、前記被処理基板と平行な方向にストライプ状に延びる複数の絶縁部と、少なくとも隣り合う前記絶縁部同士の間に設けられた第1電極と、前記各絶縁部における前記被処理基板側の端部に前記第1電極と分離した状態で設けられた第2電極とを備えている。
前記各絶縁部の間に設けられた各第1電極は、互いに分離していてもよい。
本発明のプラズマプロセス装置によれば、低い被処理基板温度においても、成膜面のプラズマダメージを抑制しつつ、プラズマによるガスの分解および解離を促進させることができるため、プラズマ処理の精度を向上させて、製造する電子デバイスの品質を高めることができる。
以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。
《発明の実施形態1》
図1および図2を参照しながら、本発明による実施形態1のプラズマCVD装置の構造を説明する。図1は、実施形態1のプラズマCVD装置を模式的に示す斜視図であり、図2は、実施形態1のプラズマCVD装置を模式的に示す断面図である。
プラズマCVD装置は、被処理基板4が内部に載置される処理室(真空容器)5と、この処理室5内に材料ガスを導入するガス導入口6と、処理室5内に設けられたプラズマ放電発生部15とを有する。典型的には、処理室5内に、被処理基板4を保持する基板ホルダ9が設けられており、被処理基板4は基板ホルダ9に載置される。
処理室5の外部には、プラズマ放電発生部15に電力を供給する、言い換えれば電気的エネルギー印加を行う高周波電源1と、材料ガス(以下、単に「ガス」ともいう。)を処理室5内に供給するガス供給部13と、処理室5内のガスを排出するガス排出部10とが設けられている。ガス排出部10としては、例えば、メカニカル・ブースター・ポンプやロータリーポンプが用いられる。高周波電源1は、配線8を介してプラズマ放電発生部15に接続されている。
プラズマ放電発生部15は、被処理基板4から離間し、基板4に対向して処理室5内に設けられ、第1電極であるカソード電極(陰極)2aと、カソード電極2aの電極面の一部に形成された電極間絶縁部(以下、「絶縁層」または「絶縁部」ともいう。)3と、絶縁層3上に形成された第2電極であるアノード電極(陽極)2bとを有する。アノード電極2bは、カソード電極2aよりも被処理基板4に近接して設けられている。
本実施形態では、被処理基板4の面方向のうちの一方向(一面方向)に沿って、複数のアノード電極2bがストライプ状に設けられている。これにより、カソード電極2aのプラズマ放電面の領域と、アノード電極2bのプラズマ放電面の領域とが、同一平面において交互に繰り返して形成される。なお、プラズマ放電面については、後述する。
カソード電極2aには、カソード電極2aを厚み方向に貫通するガス導入口6が設けられている。ガス供給部13から供給されたガスがガス滞留部7に一旦滞留した後、ガス導入口6を通って処理室5内に導入される。
プラズマ放電発生部15の詳細な構造は次の通りである。
すなわち、プラズマ放電発生部15は、被処理基板4と平行な方向にストライプ状に延びる複数の絶縁部3と、少なくとも隣り合う絶縁部3同士の間に設けられたカソード電極2aと、各絶縁部3における被処理基板4側の端部にカソード電極2aと分離した状態で設けられたアノード電極2bとを備えている。
板状のカソード電極2aは、被処理基板4と平行に配設されている。隣り合う絶縁部3同士の間隔は、それぞれ等しくなっている。各絶縁部3の上端面は、アノード電極2bにより覆われている。つまり、アノード電極2bもまた、ストライプ状に形成されている。こうして、プラズマ放電発生部15には、向かい合う絶縁部3およびアノード電極2bの2つの側面と、その間で露出しているカソード電極2aの上面とにより、断面凹字状の溝18が複数形成されることとなる。溝18内のカソード電極2aは、プラズマ放電面を構成している。また、前記溝18には、複数のガス導入口6が、溝長さ方向に所定の間隔で並ぶように形成されている。各ガス導入口6は、溝18における溝幅方向の中央位置に設けられている。
プラズマ放電発生部15を製造する場合には、例えば、図1に示すように、断面形状が5mm×3mmの長方形で、長さ300cmのアルミニウム棒を多数用意する。また、大きさが110cm×110cmで、厚みが3mmのアルミニウム板を用意する。アノード電極2bとなる多数のアルミニウム棒を互いに略平行になるように、カソード電極2aとなるアルミニウム板上に配置する。アルミニウム棒は、アルミニウム板と電気的に絶縁して設置する。具体的には、カソード電極2aとアノード電極2bとを離間させ、その空間に、絶縁物であるアルミナを介在させて、電極間絶縁部(絶縁層)3を形成する。電極間絶縁部3の高さ、言い換えればカソード電極2aとアノード電極2bとの距離は、10mmである。以下、カソード電極2a、アノード電極2bおよび電極間絶縁部3を有する基板を「電極基板」と呼ぶ。電極基板は、全体で110cm×110cmの大きさであり、そのうちプラズマ放電発生部15は100cm×100cmの大きさとなった。尚、カソード電極2aは、一体の部材により形成してもよい。
アノード電極2bが延びる方向に対して略直交する方向の断面において、アノード電極2bおよび電極間絶縁部3の幅d1は5mmであり、カソード電極2aの幅d2は10mmであり、電極間絶縁部3の高さd3は10mmであり、アノード電極2bおよび電極間絶縁部3の間隔は15mmピッチである。高周波電圧は、電極基板のアルミニウム板に印加する。アルミニウム板は、カソード電極2aとして働き、電極間絶縁部3によりアルミニウム板から絶縁されたアルミニウム棒を接地電位としアノード電極2bとした。
被処理基板4として、アノード電極2bから上方に20mm離れた位置に、厚み1.1mmのガラス基板を設置した。なお、基板ホルダ9の後ろ(被処理基板4の被処理面とは反対側)には、被処理基板4を加熱するためのヒータ(不図示)が設けられている。被処理基板4は、例えば温度が200℃となるように加熱される。
プラズマ放電発生部15は、アノード電極2bとカソード電極2aとの間に印加される電圧(電位差)に応じて放電(プラズマ)11を発生させる。プラズマ放電発生部15にガスを流すことによって、ガスが分解・解離してラジカルが生成される。図2中の12はラジカルの流れを示している。生成されたラジカルは、被処理基板4まで拡散し、基板ホルダ9に保持された基板4の表面に付着・堆積する。すなわち、基板4表面に膜が成長して薄膜が形成される。
生成されたラジカルは、次々に薄膜表面に到達して薄膜の厚さが増していく。設定された膜厚になるまで電圧を印加し続けた後、カソード電極2aおよびアノード電極2bの間への電圧の印加(プラズマ放電発生部15への電力の供給)を停止する。このようにして、被処理基板4の表面にプラズマ処理が施される。その後、基板ホルダ9から被処理基板4を取り外し、処理室5外に取り出すと、薄膜が形成された薄膜形成基板が得られる。
次に、本実施形態のプラズマCVD装置の動作およびプラズマCVD装置を用いた電子デバイスの製造方法を説明する。また、本実施形態のプラズマCVD装置を実際に作製し、その装置の運転結果を以下に示す。なお、以下に示す具体的な数値は、本発明の一実施例の場合を示しているにすぎないのであって、本発明を何ら限定するものではない。
用いた材料ガスは、SiH4(200sccm)、H2(10slm)およびN2(20slm)である。ここで、「sccm」とは、0℃において毎分流れる立方センチメートル単位のガス流量である。また、「slm」とは毎分流れるリットル単位のガス流量である。材料ガスの導入は、図2に示すように、カソード電極2aに整列したガス導入口6から行った。電気的エネルギーの印加を行うために、周波数13.56MHzの高周波電源1を使用した。
図1および図2に示す装置に対して、ガス圧力を200Paとし、高周波電力を7kW として、基板温度を変化させて、窒化シリコン膜を成膜した。成膜した窒化シリコン膜の膜質の評価を行った。その結果を表1に示す。窒化シリコン膜の成膜速度は、0.4nm(4Å)/秒であり、膜内における膜厚の均一性は±3%であった。
一方、比較のために、図26および図27に示す装置についても、同様の運転試験を行った。図26および図27に示す装置は、以下の点を除いて、本実施形態の装置と同様である。図26および図27に示す装置は、平行平板型装置であり、カソード電極2aに高周波電力を印加して、対向するアノード電極2b上に設けられたガラス基板に成膜を行う。電極間距離は20mmである。
表1中の膜質のパラメータは、以下のように測定した。抵抗率は、膜の厚み方向に1MA/cmの電界印加時に流れるリーク電流を測定して算出した。抵抗率の単位はΩcmである。より詳しい測定方法を以下に述べる。成膜処理用のガラス基板上の端部に膜質測定用の導電性基板、例えばP型シリコンウェハ等の導電性基板を載せる。成膜処理用のガラス基板を導電性基板と一緒に成膜処理する。成膜後の膜上にアルミニウムやクロムやチタン等の金属薄膜を蒸着する。導電性基板と金属薄膜との間に電圧を500V 程度まで印加し、流れる微小な電流を測定し、抵抗率を算出する。あるいは、金属薄膜の蒸着をせずに、水銀を膜面に接触させ、水銀を介して電圧を印加する方法を採ることもできる。
水素結合量は、フーリエ変換赤外スペクトル法により、シリコンと水素の結合量および窒素と水素の結合量から同定される。水素結合量の単位はcm-3である。酸素結合量は、フーリエ変換赤外スペクトル法による相対強度であり、シリコンと窒素の結合スペクトル強度に対する、シリコンと酸素の結合スペクトル強度の相対値である。水素結合量および酸素結合量について、より詳しい測定方法を以下に述べる。抵抗率の測定の場合と同様に、成膜処理用のガラス基板上の端部に膜質測定用の導電性基板、例えばP型シリコンウェハ等の導電性基板を載せる。成膜処理用のガラス基板を導電性基板と一緒に成膜処理する。赤外レーザー光を照射し、その干渉波形をフーリエ変換処理することで、膜による赤外光の吸収を波数スペクトルとして測定する。そして、水素結合に起因するピーク(2150cm-1付近と3350cm-1付近)と酸素結合に起因するピーク(1070cm-1付近)の強度から、それぞれの結合量を求めることができる。窒素と水素の結合量、シリコンと窒素の結合スペクトル強度、シリコンと酸素の結合スペクトル強度は、例えば井村健著、「アモルファス薄膜の評価」53〜55ページ(1989年、共立出版株式会社)の文献を参照して測定することができる。
水素結合量の他の測定方法として、サンプル加熱(数百度まで)時にガスクロマトグラフィー法を適用する方法および2次イオン質量分析法が挙げられる。2次イオン質量分析法によれば、測定分解能が数百μmとなり、膜の深さ方向の分析も可能となるので、測定対象の膜がデバイスの構成膜となっているときにも分析可能となる。
表1に示すように、抵抗率に関して、本実施形態によれば、各温度帯で平行平板型装置よりも高絶縁性の膜が得られた。これは、本発明装置ではプラズマダメージのほとんどない成膜が可能となるので、高品質な成膜が可能となるのに対して、平行平板型装置では成膜面へのプラズマダメージが避けられず、よい膜質のものが得られないことによると考えられる。
本実施形態の場合は、水素結合量が各温度帯でほぼ一定値であるのに対し、平行平板型装置の場合は、被処理基板4の温度が100℃のときに水素結合量が大きく低下している。この原因としては、平行平板型装置の場合、水素分子の解離量が少ないことが考えられる。詳細には、被処理基板4の温度が高い場合には、膜表面を水素原子が拡散できるので、未結合手の水素終端が十分可能である。しかし、被処理基板4の温度が低い場合には、膜表面を水素原子が拡散できる距離が少なくなり、もともと量の少ない水素原子では未結合手の終端が十分に行えなくて、未結合手が膜内に残ってしまうためと考えられる。未結合手が膜内に存在すると、膜質が低くなるだけでなく、膜としての長期の安定性を保つことが困難である。
本実施形態のプラズマCVD装置によれば、水素分子の解離量が多いので、被処理基板4の温度が低く、膜表面を水素原子が拡散できる距離が少なくても、もともと量の多い水素原子により未結合手の終端が十分に行われていると考えられる。したがって、本実施形態のプラズマCVD装置により得られた電子デバイスは、絶縁膜内の水素結合量が従来のものに比して多い。例えば、表1に示すように、絶縁膜内の水素結合量が7×1021cm-3以上、好ましくは1×1022cm-3以上の電子デバイスが得られる。
Figure 2004158839
酸素結合に関しては、本実施形態および平行平板型装置のいずれの場合も、製造初期では観測されず、酸素結合量は0である。しかし、大気放置後1ヵ月の測定では、平行平板型装置の場合に、酸素結合が観測されている。その結合量は膜質の劣化に伴い多くなる。一方、本実施形態では、1ヵ月後の測定においても酸素結合は観測されない。したがって、本実施形態のプラズマCVD装置によれば、優れた保護膜性を有する透明絶縁膜を得ることができる。このような絶縁膜が外層(最も外側の層をいう。以下、同じ。)として形成されている電子デバイスは、長期の安定性を保つことができる。
成膜後の反応室内の状態を観察すると、平行平板型装置の被処理基板4の温度が100℃の場合には、多くの生成物であるパウダーが観測された。このパウダーは、シランの重合体であると考えられる。パウダーが発生すると、パウダーが成膜中に取り込まれて、膜質を劣化させることが知られている。本実施形態では、各温度帯においてパウダーがほとんど見られなかった。この観点からも、本実施形態の装置は、優れた装置性能を示している。
本実施形態のプラズマCVD装置は、カソード電極2aおよびアノード電極2bの各電極面のうち被処理基板4の法線方向から視認できる面(部分)のみがプラズマ放電面として機能する。言い換えれば、カソード電極2aもアノード電極2bもその全プラズマ放電面が被処理基板4側から視認できる構造である。ここで、プラズマ放電面とは、電極2a,2bに使用している部材の表面という意味ではなく、プラズマ部と荷電粒子(電荷)をやり取りしている、実質的に放電電極として働いている表面のことである。
具体的には、アノード電極2bのカソード電極2a側の面およびアノード電極2bの形成領域と重畳する領域におけるカソード電極2aの面は、被処理基板4の法線方向から視認できない面である。アノード電極2bのカソード電極2a側の面とアノード電極2bの形成領域と重畳する領域におけるカソード電極2aの面との間には、電極間絶縁部3が存在するので、アノード電極2bのカソード電極2a側の面およびアノード電極2bの形成領域と重畳する領域におけるカソード電極2aの面は、いずれもプラズマ放電面として機能しない。
両電極2a,2b間に電極間絶縁部3が存在しない場合、アノード電極2bのカソード電極2a側の面およびアノード電極2bの形成領域と重畳する領域におけるカソード電極2aの面もプラズマ放電面として機能する。その状態でカソード電極2aに高周波電力を印加した場合、主な放電はカソード電極2a表面とアノード電極2bのカソード電極2a側面との間で発生する。しかしながら、その空間内で発生するプラズマで材料ガスが解離されても、解離されたラジカルの多くは、アノード電極2bのカソード電極2a側面に膜として付着してしまう。したがって、意図していた程に成膜速度を上げることができなくなるので、装置としてのスループットに限界が生じる。図1および図2に示す本実施形態のプラズマCVD装置によれば、プラズマ放電面として機能する全電極表面が被処理基板4側から視認できる構造であるので、言い換えればカソード電極2aのプラズマ放電面およびアノード電極2bのプラズマ放電面が対向していないので、解離されたラジカルの大半を有効に被処理基板4へと導くことが可能である。
図1および図2に示すように、プラズマ放電面として機能する全電極表面が被処理基板4側から視認できる構造をとることのもう一つの利点は、設定可能圧力の幅が広くなることである。図26および図27に示す平行平板型装置の場合は、電極間の距離が構造上決定されているので、電極間の距離が放電経路の長さそのものとなり、プラズマの発生しやすい材料ガス圧力がある一定範囲に定まってしまう。これは、放電工学でよく知られたパッシェンの法則に支配されているからである。パッシェンの法則とは、放電を開始できる空間電界強度が材料ガス圧力と放電経路の長さとの積で決定され、その積の値がある値のところでは放電を開始できる空間電界強度の極小値をとり、その前後では放電を開始できる空間電界強度が上昇するという法則である。
一方、図1および図2に示す構造をとると、両電極2a,2bの電極面が向かい合っていないので、その間で発生する放電の経路は、図3および図4に示すように、材料ガス圧力の高低により短くなったり、あるいは長くなったり変化する。図3および図4中の11bは、放電の典型的経路を示している。図3の場合は、材料ガス圧力が比較的高い場合であり、放電経路は短くなる。図4の場合は、材料ガス圧力が比較的低い場合であり、放電経路は長くなる。
また、両電極2a,2bが同一平面上にないことによる利点もある。具体的には、両電極2a,2bが略同一平面上にある場合(例えば、特許文献3〜5参照)に比して、概ね電極間絶縁部3の高さ分だけ放電経路が長くなるので、ガスの解離効率が増す。さらに、電極間絶縁部3の高さを調整することによって、放電経路の距離を調整することができるので、材料ガス圧力の調整の自由度が高くなる利点もある。このように放電経路の長さが変化することで、プラズマが発生しやすい材料ガスの圧力範囲が広くなる。
ガス導入口6が設けられる位置としては、図1および図2に示すように、カソード電極2a側が好ましい。本実施形態の装置では、カソード電極2aがアノード電極2bよりも被処理基板4から離れている。したがって、カソード電極2a側からガスを導入することで、基板4へ向かってスムーズなガス流れ14が実現する。また、カソード電極2aとアノード電極2bとの間にプラズマ領域があり、材料ガスがプラズマ放電の放電経路に沿って流れる。これにより、材料ガスがプラズマ中を流れる距離が長くなることで、ガスの解離を促進することができる。
カソード電極2aのプラズマ放電面の面積は、アノード電極2bのプラズマ放電面の面積よりも大きいことが望ましい。それは以下の理由による。カソードシース部に比べてアノードシース部は、平行平板型装置では電界が小さい。これは、両電極2a,2bの面積がほぼ等しくても、周辺の壁などもアノード電極2bと同じ接地電位にあるので、実質的には接地電位部の合計面積がカソード電極2aの面積よりも大きいことによる。そこで、カソード電極2aのプラズマ放電面の面積をアノード電極2bのプラズマ放電面の面積よりも大きくすることにより、アノードシース部の電界をより大きくすることができる。このような状態では、カソードシース部のみならずアノードシース部でもガスの解離が促進されるので、全体としてのガスの解離量がさらに増加する。
本実施形態では、隣接するアノード電極2b間の繰り返し距離、言い換えればアノード電極2bのピッチは15mmであるのに対し、アノード電極2bと被処理基板4の表面との距離は20mmである。この場合、膜厚分布は±3%以内となる。しかし、アノード電極2bと被処理基板4の表面との距離を14mmに変更すると、言い換えればアノード電極2bのピッチよりも短くすると、膜厚分布が±8%となり、電極2a,2bのパターンに依存して、波状の膜厚分布となってしまう。図1および図2に示すように、アノード電極2bがストライプ状のパターンを有しているので、そのパターンが成膜パターンとして転写されないことが重要である。そのためには、アノード電極2bと被処理基板4の表面との距離は、アノード電極2bの繰り返し距離以上であることが望ましい。
本実施形態の装置では、図5(a)に示すように、複数の棒状アノード電極2bのそれぞれが、端部において配線8を介して高周波電源1に接続されているが、本発明の装置は、これに限定されるものではない。例えば、図5(b)に示すように、複数の棒状アノード電極2bの一方端部を同じ材質の棒で接続し、その接続した棒に電源1からの配線8を接続してもよい。あるいは、図5(c)に示すように、複数の棒状アノード電極2bの両端部を同じ材質の棒で接続し、その接続した棒に電源1からの配線8を接続してもよい。
被処理基板4を保持する処理基板ホルダ9は、図2では被処理基板4の端部を保持しているだけであり、したがって被処理基板4は浮遊電位にある。一方で、例えば基板温度を面内で均一とするために、被処理基板4の背後に導体板を接して設置することがある。この場合、導体板は浮遊電位でもよいし、または接地電位でもよい。被処理基板4の電位を特に考慮しなくてよい理由は、プラズマ11が被処理基板4から離れて存在するので、電荷的に中性なラジカルのみが被処理基板4に飛散するからである。基板表面に対してある程度のイオン衝撃を必要とするような成膜プロセスの場合は、被処理基板4の背後に、導体板を設置して積極的にその電位を制御することも可能である。その場合は、被処理基板4背後の導体板の電位によって、離れた位置にあるプラズマ11からイオン束を引き出し、被処理基板4の表面にイオンを照射することとなる。
本実施形態では、被処理基板4としてガラス基板を用いたが、扱える被処理基板4の種類としては、ガラス基板に限定されるものではない。既に述べたように、基板温度100℃でも良質の成膜が行われるので、有機材料から形成された基板を用いることができる。例えば、ガラス転移点が200℃前後であるプラスチック基板等の樹脂系の基板等を用いることができる。本発明の装置によれば、樹脂系の基板等に窒化シリコン膜やアモルファスシリコン膜を成膜し、TFTデバイスの作製を行うことも可能となる。
本実施形態では、使用する高周波電源1の周波数として、13.56MHzを用いたが、高周波電源1の周波数はこれに限定されるものではない。本実施形態の装置では、基板4表面にはプラズマ11がほとんど存在しないので、13.56MHz以下の低周波で通常は問題とされる、プラズマダメージの増加という悪影響がない。したがって、13.56MHz以下の低周波数も使用可能である。但し、下限周波数としては300KHzが適当である。これは、両電極2a,2b間にイオンが捕捉されて、イオン密度が高まる効果の限界が300kHzであることによる。
また、13.56MHz以上のVHF(Very High Frequency)帯と通常呼ばれる高周波にも適用可能である。平行平板型装置の場合、周波数が高くなり、自由空間波長が短くなるにつれて、大型装置にて定在波が発生することが問題となる。より詳細に説明する。高周波はプラズマ中(詳しくはプラズマ最表面部)に分布をもって存在する。したがって、プラズマの大きさが定在波の存在しうる大きさ程度、例えば1/2波長、周波数100MHzの場合では約1.5mになると、定在波が発生して高周波強度が不均一になる。これにより、高周波強度が強いところの成膜膜厚が厚くなり、高周波強度が弱いところの成膜膜厚が薄くなるという不具合が生じる。
本発明によれば、プラズマ部は個々に小さく独立した形態であり、原理的に定在波は発生しない。より詳細に説明する。本発明の場合、電極パターンに応じた小さなプラズマ、例えばカソード電極2aの法線方向数cm以下のプラズマが多数発生する。図2、図3および図4では、隣り合っているプラズマ部が互いに接しているように見えるが、実際はアノード電極2b上で分断されている。これにより、隣接するプラズマの隙間の部分で高周波の伝播が分断され、結果として定在波が発生しない。したがって、大型のプラズマCVD装置にも、VHF帯高周波が導入可能となる。但し、上限周波数としては、300MHzが適当である。300MHzは、両電極2a,2b間に電子が捕捉され電子密度が高まる効果が飽和する周波数であるので、それ以上に周波数を上げても電子捕捉の効果は変わらず、逆に高周波電力投入が困難となるからである。
《発明の実施形態2》
図6は、本発明による実施形態2のプラズマCVD装置を模式的に示す斜視図であり、図7は、実施形態2のプラズマCVD装置を模式的に示す断面図である。また、図8は、図7の部分拡大図である。図6〜図8を参照しながら、実施形態2のプラズマCVD装置を説明する。なお、以下の説明では、実施形態1のプラズマCVD装置と実質的に同じ機能を有する構成要素を同じ参照符号で示し、その説明を省略する。
本実施形態のプラズマCVD装置は、カソード電極2aのプラズマ放電面が凹面状である点が、カソード電極2aのプラズマ放電面が平板状である実施形態1のプラズマCVD装置と異なる。
すなわち、図8に示すように、溝18内のカソード電極2aは、ガス導入口6の近傍位置から外側に斜め上方へ延びる一対の傾斜面を有している。言い換えれば、溝18下部は、ガス導入口6から被処理基板4へ向かって大きくなる断面テーパ状に構成されている。これら一対の傾斜面は、カソード電極2aのプラズマ放電面を構成している。
例えば、本実施形態では、アノード電極2bとして、断面形状が長方形であり、長さ300cmのアルミニウム棒を多数用意する。カソード電極2aとして、大きさが110cm×110cmで厚みが3mmのアルミニウム板を用意する。また、断面形状が直角三角形で長さ100cmのアルミニウム棒を多数用意する。断面三角形のアルミニウム棒の垂直面が隣接する断面三角形のアルミニウム棒の垂直面に対向するように、かつそれぞれのアルミニウム棒が互いに略平行に延びるように、断面三角形のアルミニウム棒をアルミニウム板の表面に固定する。
隣接する断面三角形アルミニウム棒の垂直面で挟まれた空間には、絶縁物であるアルミナが充填されている。これにより、電極間絶縁部3が断面三角形のアルミニウム棒に挟まれて形成される。電極間絶縁部3上には、断面長方形のアルミニウム棒が配置される。これにより、アノード電極2b用の断面長方形のアルミニウム棒は、カソード電極2aとなるアルミニウム板および断面三角形のアルミニウム棒から電気的に絶縁される。
アノード電極2bが延びる方向に対して略直交する方向の断面において、アノード電極2bおよび電極間絶縁部3の幅d1は5mmであり、カソード電極2aの幅d2は10mmであり、電極間絶縁部3の高さd3は10mmであり、アノード電極2bおよび電極間絶縁部3の間隔は15mmピッチである。また、カソード電極2aの端部からアノード電極2bまでの高さd4は5mmであり、カソード電極2aの断面三角形部分の底部は幅d5が3mmである。
高周波電圧は、電極基板のアルミニウム板部分に印加する。これにより、アルミニウム板と断面三角形のアルミニウム棒とがカソード電極2aとして働き、これらと電極間絶縁部3で絶縁されたアルミニウム棒を接地電位とし、アノード電極2bとした。
本実施形態の装置を用いて、窒化シリコン膜を作製したところ、成膜速度は0.6nm(6Å)/秒であり、膜厚の膜内均一性は±3%であった。実施形態1の場合と比較して、成膜速度が上昇した理由は、以下のように説明できる。
実施形態1の場合は、両電極2a,2b間を絶縁するための電極間絶縁部3の表面がカソード電極2a面に対して垂直になっているので、カソード電極2a表面で発生したプラズマ粒子やラジカル粒子が電極間絶縁部3に衝突して消滅し易い。一方、本実施形態の場合は、断面三角形のアルミニウム棒が存在することによって、電極間絶縁部3の表面とカソード電極2aの傾斜面とがなす角度を鈍角に、好ましくはほぼ180°にすることができる。したがって、カソード電極2a表面で発生したプラズマ粒子やラジカル粒子が電極間絶縁部3に衝突して消滅する確率を低くすることができる。また、カソード電極2aのプラズマ放電面の断面形状が凹状であるので、ホローカソード効果も生じる。したがって、カソード電極2aのプラズマ放電面を凹面状とすることで、膜質など他の性能を保ったまま、装置としてのスループットを改善することができる。
実施形態1および2では、本発明のプラズマプロセス装置をプラズマCVD装置に適用した場合について説明したが、本発明のプラズマプロセス装置は、プラズマCVD装置に限定されるものではない。本発明は、プラズマを用いて薄膜の形成・加工等のプラズマ処理を施すプラズマプロセス装置全般に用いることができ、例えば、ドライエッチング装置やアッシャー装置にも好適に用いることができる。
例えば、ドライエッチング装置に適用する場合は、処理室5内に導入するガスとして、CF4、SF6、Cl2、HCl、BCl3、O2等のエッチングガスを用いる。一般に、ドライエッチング装置では、プラズマ放電により生成されるラジカルだけでなく、被処理基板の被処理面へのイオン衝撃をエッチング動作に利用することもある。例えば、被処理基板4の背面にイオン衝撃制御用の電極を別途取り付け、この電極を電源に接続して所定の電位を与えることによって、イオン衝撃の制御が可能となる。
本発明の装置を用いることで、ガスが効率よく解離されてエッチング速度が上昇し、解離用のプラズマ部とは別にイオン衝撃を調整できるので、その制御性が向上する。
実施形態1および2においては、アノード電極2bがカソード電極2aよりも被処理基板4に近接している場合について説明したが、カソード電極2aがアノード電極2bよりも被処理基板4に近接していてもよい。また、アノード電極2bとカソード電極2aとの間における電位の高低関係が経時的に逆転してもよい。
実施形態1および2においては、ガス導入口6がカソード電極2a側に設けられる場合について説明したが、ガス導入口6の形成位置はこれに限定されない。例えば、プラズマ放電発生部15と被処理基板4との間に位置するように、ガス導入口6を設けてもよい。この場合、ガスは被処理基板4の面方向に沿って、ガス導入口6から処理室5内に導入される。
《発明の実施形態3》
実施形態1または2のプラズマCVD装置を用いて作製される電子デバイスとして、実際に作製した有機エレクトロルミネッセンス素子を以下に示す。図9は、有機エレクトロルミネッセンス素子を模式的に示す断面図である。
図9に示す有機エレクトロルミネッセンス(以下、ELという。)素子は、アルミニウムからなる陽極26、有機正孔輸送層25、有機発光層24、カルシウムからなる陰極23、酸化インジウムスズからなる透明電極22が被処理基板4上に順次積層された構造を有する。有機正孔輸送層25としては、ジアミン誘導体((1,1'-bis(4-di-p-tolylamino-phenyl)cyclohexane; TPD)を用い、有機発光層24としては、8−キノリノールアルミニウム錯体(tris(8-hydroxyquinolinato)aluminum(III);Alq3)を用いて、それぞれ真空蒸着法にて成膜した。
本実施形態の有機EL素子は、外層に保護膜としての透明絶縁膜21を有する。透明絶縁膜21として窒化シリコン膜(膜厚500nm(5000Å))を成膜して、電子デバイスを完成させた。以下、この電子デバイスをデバイスaという。なお、窒化シリコン膜の成膜条件は、被処理基板4の温度が80℃であり、その他の条件は実施形態1および2にて説明した通りである。
比較例1として、図26および図27に示す平行平板型装置を用いて、同条件にて窒化シリコン膜を成膜した。この窒化シリコン膜を保護膜として有する電子デバイスをデバイスbという。また、比較例2として、保護膜を成膜せず、その代わりにカバー用のくぼんだガラス基板を上部にかぶせて窒素雰囲気にて封止した電子デバイスを作製した。この電子デバイスをデバイスcという。なお、デバイスcの構造が、従来から一般に用いられている。
結果として、デバイスaとデバイスcでは、どちらの構造においても初期・長期の発光特性には差がなかった。したがって、本発明により、カバー用ガラスを使用せずに、カバー用ガラスと同等に良好な保護膜を備えた電子デバイスが実現できた。このことは、本発明の電子デバイスが、カバー用ガラス基板を用いる従来の電子デバイスよりも、スループットが高いことを意味する。
一方、デバイスbでは、動作試験中に発光部に数々の発光しない黒点が発生し、不良動作を示した。これは、平行平板型装置により作製した窒化シリコン膜が保護膜として不適切であり、大気中の酸素を透過させてしまったものと考えられる。
本実施形態では、有機膜を含むデバイスを示した。有機膜は100℃以上の熱プロセスにより膜特性が劣化するので、その近辺の温度で成膜した場合でも良好な膜質を有する保護膜を成膜することが望まれる。本発明のプラズマプロセス装置によれば、実施形態1で示したように、被処理基板4の温度が100℃近辺であっても、高品質な保護膜を成膜することができるので、本発明の装置を使用することにより、その優位性が発揮される。
保護膜としては、被処理基板4の温度が低温でも良好な膜質を維持しやすい窒化シリコン膜あるいは窒化酸化シリコン膜等の窒素を含有する膜が有効である。窒素を含有する膜では、もし膜構造が疎であるために保護膜性が劣る場合、膜内のシリコンと窒素と水素の結合が大気中の水分によりシリコンと酸素の結合に置き換わる。したがって、窒素を含有する保護膜は、フーリエ変換赤外スペクトル法等によって、膜質のチェックが可能であるという利点がある。特に、生産工程中でも簡単に監視できるので、スループットが高いという利点がある。
本実施形態では、有機膜を含むデバイスを示したが、他のデバイス、例えば太陽電池やGaAs系電子デバイスなどの有機膜を含まない電子デバイスに対しても、同様の膜が保護膜として使用可能である。
本実施形態の電子デバイスでは、実施形態1または2の装置を用いて、保護膜としての透明絶縁膜21が成膜されている。しかし、本発明の電子デバイスは、本発明のプラズマプロセス装置や本発明の製造方法を用いて製造されたデバイスに限定されない。絶縁基板上にシリコンと窒素を含んだ絶縁膜が成膜された電子デバイスであって、絶縁膜内の水素結合量が7×1021cm-3以上であれば、本発明以外の装置や製造方法を用いて得られたデバイスも本発明の電子デバイスに包含される。
また、デバイスの使用中に、外層として形成されている絶縁膜の膜内に酸素結合を実質的に生じない電子デバイスであれば、絶縁膜の成膜装置や成膜方法を問わず、本発明の電子デバイスに包含される。
本発明のプラズマプロセス装置によれば、被処理基板への成膜・加工を高品質かつ高いガス解離効率で行うことができる。例えば、アクティブ駆動型の液晶ディスプレイを作製するためには、アモルファスシリコン膜・窒化シリコン膜等を用いたTFT部を形成する必要がある。プラズマCVD装置を用いて製造する場合、その製造工程でのプラズマダメージがなく、かつ高いガス解離効率で実現することで、今まで実現できなかったパラメータ領域(例えば、基板温度が100℃前後の条件)で成膜を行うことができる。これにより、これまで使用が困難であった樹脂系の基板等へのTFT作製が可能となる。
あるいは、液晶ディスプレイ以外の分野では、アモルファスシリコン太陽電池の光変換層として、アモルファスシリコンが同じくプラズマCVD法により成膜されている。本発明のプラズマプロセス装置は、アモルファスシリコン太陽電池の分野においても同様の効果がある。
さらに、有機エレクトロルミネッセンス素子・多結晶シリコン太陽電池・ガリウム砒素系の電子デバイス等においては、外層の保護膜となる透明絶縁膜を成膜する装置として利用できる。特に有機エレクトロルミネッセンス素子の保護膜としては、100℃以下のプロセス温度が必須である。本発明の装置によれば、このような温度領域でも高品質な成膜が行える。また、多結晶シリコン太陽電池に対しては、より低いプロセス温度でこれまでと同様の保護膜を実現することができる。これにより、装置の安定動作や装置メンテナンスの容易性が確保できる。
アクティブ駆動型の液晶ディスプレイを作製する工程において、薄膜のパターン形成をドライエッチングで行う場合に、本発明のプラズマプロセス装置を用いることで、パラメータの高い制御性だけでなく、高いガス解離効率を実現することができる。また、アッシャー装置に適用することでも、パラメータの高い制御性だけでなく、高いガス解離効率を実現できる。両者において、高いガス解離効率を実現することで、装置の処理能力の上昇が期待できる。
本発明によれば、高品質な保護膜を外層に有する電子デバイスを実現できる。特に、有機膜を持った有機エレクトロルミネッセンス素子等に本発明を適用すると、100℃以下のプロセス温度で高品質な保護膜を形成することができる。したがって、有機膜の本来の特性を維持することができる。また、素子の上部をカバー用ガラス基板で覆う必要がないので、デバイスを生産効率よく作製することができる。これにより、さらに軽量・薄型の有機エレクトロルミネッセンスディスプレイが実現できる。
《発明の実施形態4》
図10は、本発明の実施形態4を示している。図10は、プラズマ放電発生部15を部分的に拡大して示す断面図である。
この実施形態4では、前記実施形態2における溝18内の傾斜面が、下方に湾曲する曲面部31に形成されている。つまり、カソード電極2aのプラズマ放電面は、凹形状の曲面部31を有している。そして、曲面部31が、隣り合う絶縁部3の側面同士を繋ぐ円弧面に構成されることにより、溝18は、U字溝に構成されている。
したがって、この実施形態4によると、前記実施形態2の断面テーパ状の傾斜面を有するものに比べて、溝18の断面積を大きくすることができる。つまり、カソード電極2a近傍におけるプラズマ領域を増大させることができる。その結果、単位ガス流量当たりのガス分解量およびガス分解効率を増大できるため、成膜レートおよび膜質の向上を図ることができる。
ところで、ガス導入口6から導入されたガスの流れが淀むと、その淀み領域でパウダーが生じ易くなる。これに対し、本実施形態ではガス導入口6周りのカソード電極2aの表面を凹形状の曲面に形成したので、ガスの流れをスムーズにしてパウダーの発生を抑制できる。その結果、パウダーの膜への混入を抑制できるため、膜質を向上させることができる。
ここで、成膜された膜の膜質および成膜レートを評価するために、SiN膜の残留応力である膜応力とエッチングレートとを実際に測定した値を表2に示す。
Figure 2004158839
図8に示される前記実施形態2のテーパ状の傾斜面のものを実施例1とし、図10に示される本実施形態4の曲面部31を有するものを実施例2とする。そして、実施例1および2に対して、膜応力およびエッチングレートの測定を行った。膜応力については、SiウェハにSiN(窒化珪素)膜を成膜し、その成膜前後における基板のそりを公知のストレス測定装置により測定した。エッチングレートについては、1/100に希釈したBHF(バッファード弗酸)を用いて、Siウェハ上におけるSiNのエッチングレート(常温時)を公知の段差測定装置により測定した。
このとき、実施例2における溝18の断面積は、実施例1に対して2倍になっている。そして、膜応力は、実施例2が実施例1よりも約16%小さくなっており、エッチングレートは、約5.5%小さくなっていることがわかった。すなわち、プラズマ放電面を凹形状の曲面に形成することにより、膜応力を低下させることができると共に、エッチングレートを低下させて膜の緻密化を図ることができる。
《発明の実施形態5》
図11は、本発明の実施形態5を示している。図11は、プラズマ放電発生部15を部分的に拡大して示す図10相当図である。
この実施形態は、前記実施形態2に対し、溝幅に対する溝深さの比率を大きくして溝18を比較的深くしたものである。すなわち、溝18の深さは、溝幅よりも大きくなっている。さらに、溝18の側面と底面とは、曲面部31により連続して繋がっている。このようにしても、前記実施形態4と同様の効果を得ることができる。また、この実施形態では、前記実施形態4に比べて溝18の断面積が大きくなっているため、ガスの分解量および分解効率を向上させて、膜質をより一層向上させることができる。
《発明の実施形態6》
図12は、本発明の実施形態6を示している。図12は、プラズマ放電発生部15を部分的に拡大して示す図10相当図である。
この実施形態は、前記実施形態4に対し、溝18内だけでなく、アノード電極2bの表面についても曲面に構成したものである。つまり、カソード電極2aのプラズマ放電面と、アノード電極2bのプラズマ放電面とは、連続する曲面の一部を構成している。前期連続する曲面は、カソード電極2aの凹形状の曲面部31と、絶縁部3の側面に形成された曲面部32と、アノード電極2bの凸形状の曲面部33とにより構成されている。言い換えれば、プラズマ放電発生部15における被処理基板4側の表面は、連続した波状の曲面に形成されている。
前記実施形態4のものは、アノード電極2bおよび絶縁部3の形状が簡単なために容易に形成できるものの、アノード電極2bのエッジ(角部分)で電界が集中して異常放電が生じる虞れがある。これに対し、本実施形態では、アノード電極2bを曲面形状としたので、電界集中を防止して、異常放電によるパウダーの発生を抑制することができる。その結果、膜質のさらなる向上を図ることができる。
《発明の実施形態7》
図13は、本発明の実施形態7を示している。図13は、プラズマ放電発生部15を部分的に拡大して示す図10相当図である。
この実施形態は、前記実施形態2に対し、ガス導入口6の形成位置に窪み35を設けたものである。言い換えれば、カソード電極2aのプラズマ放電面には、複数の窪み35が溝18内で溝方向に一列に並んで形成されており、窪み35の底には、ガス導入口6が形成されている。
したがって、この実施形態によると、各窪み35においてホロカソード効果を生じさせることができるため、カソード電極2aから飛び出す電子の量を増大させて、ガスの分解をさらに促進させることができる。すなわち、単位ガス流量当たりの分解量と分解効率とを増加させて、成膜レートおよび膜質を向上させることができる。さらに、窪み35の底に、ガスが噴出するガス導入口6が設けられているので、窪み35内に不要な膜が付着することもない。
《発明の実施形態8》
図14は、本発明の実施形態8を示している。図14は、プラズマ放電発生部15を部分的に拡大して示す図10相当図である。この実施形態は、前記実施形態2に対し、実施形態7と同様に、ガス導入口6の形成位置に窪み35を設けたものである。
このことにより、前記実施形態7と同様の効果を得ることができる。そのことに加え、溝18の断面積を大きくしてプラズマ領域を増大させることができるため、成膜レートおよび膜質の向上をさらに図ることができる。
《発明の実施形態9》
図15は、本発明の実施形態9を示している。図15は、プラズマ放電発生部15を拡大して示す斜視図である。
この実施形態は、前記実施形態2に対して、カソード電極2aの溝18内の傾斜面に複数の窪み35を形成したものである。窪み35は、溝18の幅方向および溝長さ方向にそれぞれ並んで設けられている。
したがって、この実施形態によると、ほぼV字状に形成されているカソード電極2aの全体としてホロカソード効果を生じさせると共に、カソード電極2aにおけるプラズマ放電面の各窪み35においてもホロカソード効果が生じるため、より多くの電子を放出させることができる。その結果、ガスを効率的に分解できるため、膜質を向上させることができる。
ところで、プラズマ放電面から所定の高さの領域には、プラズマ領域ではないカソードシース部が形成される。カソードシース部では、ガス導入口6から供給されるガスは、高速で通過するため、多数の窪み35をプラズマ放電面に形成しても、プラズマ領域においてガス流れを淀ませることはない。
《発明の実施形態10》
図16は、本発明の実施形態10を示している。図16は、プラズマ放電発生部15を部分的に拡大して示す斜視図である。
この実施形態は、前記実施形態9におけるカソード電極2aのプラズマ放電面に対し、窪み35を設ける代わりに、サンドブラスト加工を施すようにしたものである。すなわち、カソード電極2aのプラズマ放電面は、表面あらさが比較的大きくなっており、微視的には、プラズマ放電面には、多数の凹凸が形成されている。したがって、カソード電極2aのプラズマ放電面にサンドブラスト加工することにより、ホロカソード効果を生じさせて膜質を向上させることができる。
《発明の実施形態11》
図17および図18は、本発明の実施形態11を示している。図17は、プラズマ放電発生部15を拡大して示す斜視図であり、図18は、プラズマ放電発生部15を示す平面図である。
この実施形態は、カソード電極2aに対し、隣り合う絶縁部3の間で被処理基板4に向かって開口する複数の凹部37を、溝18の底に溝方向に並ぶように設けるようにしたものである。言い換えれば、本実施形態は、前記実施形態2に対し、溝18を仕切る仕切部38を、溝方向に所定の間隔で設けるようにしたものである。
すなわち、凹部37は、開口形状が四角形であり、溝18の底面と、カソード電極2aの一対の傾斜面と、仕切部38の一対の仕切面とにより構成されている。仕切部38の仕切面は、仕切部38の下部が溝方向両側に広がるように傾斜している。したがって、凹部37の開口断面は、下方に向かって小さくなっている。
また、各絶縁部3の間に設けられている複数の凹部37は、図18に示すように、被処理基板4の法線方向から見て千鳥状に配置されている。凹部37には、溝方向に並ぶ複数のガス導入口6が、各凹部37における溝18の底部と、仕切部38の仕切面とに亘って設けられている。
したがって、この実施形態によると、カソード電極2aの表面積を増大させることができるため、ガスの分解効率および成膜レートを向上させることができる。また、凹部37を千鳥状に配置したので、被処理基板4に形成される膜の質を均一にすることができる。尚、凹部の形状は、四角形に限らず、例えば八角形等の多角形により構成してもよい。
《発明の実施形態12》
図19および図20は、本発明の実施形態12を示している。図19は、プラズマ放電発生部15を拡大して示す斜視図であり、図20は、プラズマ放電発生部15を示す平面図である。
この実施形態は、前記実施形態11に対し、凹部37の開口形状を、円形に変更したものである。すなわち、溝18の底には、複数のすり鉢状の凹部37が溝方向に並んで設けられている。隣接する各凹部37の間には、僅かな間隔が設けられている。そして、各凹部37の底には、例えば2つのガス導入口6が溝方向に並んで形成されている。
このように、凹部37の開口形状を円形にしても、前記実施形態11と同様の効果を得ることができる。そのことに加え、凹部37の内部が曲面により構成されているため、ガス導入口6から導入されるガスの流れをスムーズにすることができる。尚、凹部37の開口形状は、真円に限らず、楕円等の円形であってもよい。
《発明の実施形態13》
図21および図22は、本発明の実施形態13を示している。図21は、プラズマ放電発生部15および被処理基板4を示す斜視図であり、図22は、プラズマ放電発生部15を部分的に拡大して示す断面図である。
この実施形態は、前記実施形態2に対し、各絶縁部3の間に設けられた各カソード電極2aが、絶縁部3の左右両側で互いに電気的に分離している点で異なっている。すなわち、図21および図22に示すように、プラズマ放電発生部15は、被処理基板4に対向する絶縁板40と、絶縁板40の上にストライプ状に設けられた複数の絶縁部3と、隣り合う絶縁部3同士の間に設けられたカソード電極2aと、各絶縁部3の上端に設けられたアノード電極2bとにより構成されている。
したがって、図22に示すように、この実施形態でも、溝18は、前記実施形態2と同様に、向かい合う絶縁部3およびアノード電極2bの2つの側面と、カソード電極2aの上面とにより構成されている。ガス導入口6は、カソード電極2aおよび絶縁板40を貫通して形成されている。そして、カソード電極2aには、実施形態2と同様の傾斜したプラズマ放電面を有している。このようにしても、前記実施形態2と同様の効果を得ることができる。
《発明の実施形態14》
図23は、本発明の実施形態14を示している。図23は、プラズマ放電発生部15を部分的に拡大して示す断面図である。
この実施形態は、前記実施形態13に対し、カソード電極2aのプラズマ放電面を、実施形態1のように、被処理基板4に平行な平面により構成した点で異なっている。すなわち、各カソード電極2aは、絶縁部3の左右両側で電気的に分離している。このようにしても、前記実施形態1と同様の効果を得ることができる。
《発明の実施形態15》
図24および図25は、本発明の実施形態15を示している。図24および図25は、プラズマ放電発生部15を部分的に拡大して示す断面図である。
この実施形態では、前記実施形態13および14に対し、絶縁板40を設けないようにしたものである。すなわち、図24は、図22に示す前記実施形態13のプラズマ放電発生部15の上側部分に相当する。一方、図25は、図23に示す前記実施形態14のプラズマ放電発生部15の上側部分に相当する。このようにしても、前記実施形態1または2と同様の効果を得ることができる。
以上説明したように、本発明は、第1電極および第2電極の間でプラズマ放電を発生させるプラズマ放電発生部を備えるプラズマプロセス装置、電子デバイスおよびその製造方法について有用であり、特に、低い処理温度でも、膜質を高品質化させる場合に適している。
実施形態1のプラズマCVD装置を模式的に示す斜視図である。 実施形態1のプラズマCVD装置を模式的に示す断面図である。 材料ガス圧力が比較的高い場合における放電経路を示す図である。 材料ガス圧力が比較的低い場合における放電経路を示す図である。 高周波電源とアノード電極2bとの接続を模式的に示す平面図である。 実施形態2のプラズマCVD装置を模式的に示す斜視図である。 実施形態2のプラズマCVD装置を模式的に示す断面図である。 実施形態2のプラズマ放電発生部の一部を拡大して示す断面図である。 有機エレクトロルミネッセンス素子を模式的に示す断面図である。 実施形態4のプラズマ放電発生部を拡大して示す図8相当図である。 実施形態5のプラズマ放電発生部を拡大して示す図10相当図である。 実施形態6のプラズマ放電発生部を拡大して示す図10相当図である。 実施形態7のプラズマ放電発生部を拡大して示す図10相当図である。 実施形態8のプラズマ放電発生部を拡大して示す図10相当図である。 実施形態9のプラズマ放電発生部を示す斜視図である。 実施形態10のプラズマ放電発生部を拡大して示す斜視図である。 実施形態11のプラズマ放電発生部を示す斜視図である。 実施形態11のプラズマ放電発生部を示す平面図である。 実施形態12のプラズマ放電発生部を示す斜視図である。 実施形態12のプラズマ放電発生部を示す平面図である。 実施形態13のプラズマ放電発生部および被処理基板4を示す斜視図である。 実施形態13のプラズマ放電発生部を拡大して示す断面図である。 実施形態14のプラズマ放電発生部を拡大して示す図22相当図である。 実施形態15のプラズマ放電発生部を拡大して示す図22相当図である。 実施形態15のプラズマ放電発生部を拡大して示す図22相当図である。 従来のプラズマCVD装置の概略図である。 従来のプラズマCVD装置を模式的に示す断面図である。
符号の説明
1 高周波電源
2a カソード電極
2b アノード電極
3 電極間絶縁部(絶縁層)
4 被処理基板
5 処理室(真空容器)
6 ガス導入口
7 ガス滞留部
8 配線
9 処理基板ホルダ
11 放電(プラズマ)
11b 放電の典型的経路
12 ラジカル流れ
13 ガス供給部
14 ガス流れ
15 プラズマ放電発生部
21 透明絶縁膜
22 透明電極
23 陰極
24 有機発光層
25 有機正孔輸送層
26 陽極
31 曲面部
35 窪み
37 凹部

Claims (25)

  1. 被処理基板にプラズマ処理を施すプラズマプロセス装置であって、
    前記被処理基板が内部に載置される処理室と、
    前記処理室内にガスを導入するガス導入口と、
    前記処理室内に設けられたプラズマ放電発生部とを備え、
    前記プラズマ放電発生部は、第1電極と、前記第1電極よりも前記被処理基板に近接して設けられた第2電極とを有しており、
    前記第1電極および前記第2電極は、前記被処理基板の法線方向から視認できる面のみがプラズマ放電面として機能する、プラズマプロセス装置。
  2. 被処理基板にプラズマ処理を施すプラズマプロセス装置であって、
    前記被処理基板が内部に載置される処理室と、
    前記処理室内にガスを導入するガス導入口と、
    前記処理室内に設けられたプラズマ放電発生部とを備え、
    前記プラズマ放電発生部は、第1電極と、前記第1電極の電極面の一部に形成された絶縁層と、前記絶縁層上に形成された第2電極とを有する、プラズマプロセス装置。
  3. 前記ガス導入口は、前記第1電極側に設けられている、請求項1または2に記載のプラズマプロセス装置。
  4. 前記第1電極は、プラズマ放電面が凹面状である、請求項1から3のいずれか1項に記載のプラズマプロセス装置。
  5. 前記第1電極のプラズマ放電面の面積は、前記第2電極のプラズマ放電面の面積よりも大きい、請求項1から4のいずれか1項に記載のプラズマプロセス装置。
  6. 前記プラズマ放電発生部は、前記第1電極のプラズマ放電面の領域と前記第2電極のプラズマ放電面の領域とをそれぞれ複数有する、請求項1から5のいずれか1項に記載のプラズマプロセス装置。
  7. 前記第1電極のプラズマ放電面の領域と前記第2電極のプラズマ放電面の領域とは、前記被処理基板の一面方向に沿って交互に複数形成され、かつ前記第2電極と前記被処理基板との間の距離は、互いに隣接する前記第2電極の電極間の距離以上である、請求項1から6のいずれか1項に記載のプラズマプロセス装置。
  8. 前記第1電極および前記第2電極に電気的エネルギーを印加する電源をさらに有し、前記電源の周波数は、100kHz以上300MHz以下である、請求項1から7のいずれか1項に記載のプラズマプロセス装置。
  9. 被処理基板が内部に載置される処理室と、前記処理室内にガスを導入するガス導入口と、前記処理室内に設けられたプラズマ放電発生部とを備えるプラズマプロセス装置を用いて、電子デバイスを製造する方法であって、
    前記処理室の内部に前記被処理基板を載置する工程と、
    前記被処理基板が載置された前記処理室内に、前記ガス導入口から前記ガスを導入する工程と、
    前記プラズマ放電発生部によってプラズマ放電を発生させて、前記被処理基板の表面にプラズマ処理を施す工程とを包含し、
    前記ガスは、前記プラズマ放電の放電経路に沿って導入されている、電子デバイスの製造方法。
  10. 請求項1から8のいずれか1項に記載のプラズマプロセス装置を用いて、電子デバイスを製造する方法であって、
    前記処理室の内部に前記被処理基板を載置する工程と、
    前記被処理基板が載置された前記処理室内に、前記ガス導入口から前記ガスを導入する工程と、
    前記プラズマ放電発生部によってプラズマ放電を発生させて、前記被処理基板の表面にプラズマ処理を施す工程とを包含する、電子デバイスの製造方法。
  11. 絶縁基板上に絶縁膜が成膜された電子デバイスであって、前記絶縁膜は、シリコン、窒素および水素を含んでおり、前記絶縁膜内の水素結合量は、7×1021cm-3以上である、電子デバイス。
  12. 前記絶縁膜内の酸素結合量が実質的に0である、請求項11に記載の電子デバイス。
  13. 前記絶縁膜は、外層として形成されている、請求項11または12に記載の電子デバイス。
  14. 前記絶縁基板は有機材料から形成されている、請求項11から13のいずれか1項に記載の電子デバイス。
  15. 有機層をさらに有する、請求項11から14のいずれか1項に記載の電子デバイス。
  16. 前記第1電極のプラズマ放電面は、凹形状の曲面部を有している、請求項1または2に記載のプラズマプロセス装置。
  17. 前記第1電極のプラズマ放電面と、第2電極のプラズマ放電面とは、連続する曲面の一部を構成している、請求項16に記載のプラズマプロセス装置。
  18. 前記第1電極のプラズマ放電面には、複数の窪みが形成されている、請求項1または2に記載のプラズマプロセス装置。
  19. 少なくとも一部の前記窪みの底には、ガス導入口が形成されている、請求項18に記載のプラズマプロセス装置。
  20. 前記第1電極のプラズマ放電面は、サンドブラスト加工されている、請求項1または2に記載のプラズマプロセス装置。
  21. 前記第1電極には、被処理基板に向かって開口する複数の凹部が設けられている、請求項1または2に記載のプラズマプロセス装置。
  22. 前記凹部の開口形状は、四角形である、請求項21に記載のプラズマプロセス装置。
  23. 前記凹部の開口形状は、円形である、請求項21に記載のプラズマプロセス装置。
  24. 被処理基板が内部に配置される処理室と、
    前記処理室の内部にガスを導入するガス導入口と、
    前記処理室の内部に設けられ、前記被処理基板にプラズマ処理を施すプラズマ放電発生部とを備えるプラズマプロセス装置であって、
    前記プラズマ放電発生部は、前記被処理基板と平行な方向にストライプ状に延びる複数の絶縁部と、少なくとも隣り合う前記絶縁部同士の間に設けられた第1電極と、前記各絶縁部における前記被処理基板側の端部に前記第1電極と分離した状態で設けられた第2電極とを備えている、プラズマプロセス装置。
  25. 前記各絶縁部の間に設けられた各第1電極は、互いに分離している、請求項24に記載のプラズマプロセス装置。
JP2003348303A 2002-10-16 2003-10-07 プラズマプロセス装置及びそれを用いた電子デバイスの製造方法 Expired - Fee Related JP4194466B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003348303A JP4194466B2 (ja) 2002-10-16 2003-10-07 プラズマプロセス装置及びそれを用いた電子デバイスの製造方法
KR1020030071796A KR100615015B1 (ko) 2002-10-16 2003-10-15 전자 디바이스, 그 제조방법 및 플라즈마처리장치
US10/684,819 US7090705B2 (en) 2002-10-16 2003-10-15 Electronic device, production method thereof, and plasma process apparatus
TW092128698A TWI244124B (en) 2002-10-16 2003-10-16 Electronic device, its manufacturing method, and plasma processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002302220 2002-10-16
JP2003348303A JP4194466B2 (ja) 2002-10-16 2003-10-07 プラズマプロセス装置及びそれを用いた電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2004158839A true JP2004158839A (ja) 2004-06-03
JP4194466B2 JP4194466B2 (ja) 2008-12-10

Family

ID=32827936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003348303A Expired - Fee Related JP4194466B2 (ja) 2002-10-16 2003-10-07 プラズマプロセス装置及びそれを用いた電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP4194466B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107825A1 (ja) * 2003-05-30 2004-12-09 Tokyo Electron Limited プラズマ源及びプラズマ処理装置
JP2004356558A (ja) * 2003-05-30 2004-12-16 Toshio Goto コーティング装置およびコーティング方法
JP2008091407A (ja) * 2006-09-29 2008-04-17 Sharp Corp プラズマプロセス装置及びプラズマ処理方法
JP2010040978A (ja) * 2008-08-08 2010-02-18 Shimadzu Corp 成膜装置及び成膜方法
JP2011071497A (ja) * 2009-08-25 2011-04-07 Semiconductor Energy Lab Co Ltd プラズマcvd装置、微結晶半導体膜の作製方法、及び半導体装置の作製方法
WO2011092778A1 (ja) * 2010-01-28 2011-08-04 シャープ株式会社 プラズマ成膜装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107825A1 (ja) * 2003-05-30 2004-12-09 Tokyo Electron Limited プラズマ源及びプラズマ処理装置
JP2004356558A (ja) * 2003-05-30 2004-12-16 Toshio Goto コーティング装置およびコーティング方法
US7632379B2 (en) 2003-05-30 2009-12-15 Toshio Goto Plasma source and plasma processing apparatus
JP2008091407A (ja) * 2006-09-29 2008-04-17 Sharp Corp プラズマプロセス装置及びプラズマ処理方法
JP2010040978A (ja) * 2008-08-08 2010-02-18 Shimadzu Corp 成膜装置及び成膜方法
JP2011071497A (ja) * 2009-08-25 2011-04-07 Semiconductor Energy Lab Co Ltd プラズマcvd装置、微結晶半導体膜の作製方法、及び半導体装置の作製方法
US9177761B2 (en) 2009-08-25 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
WO2011092778A1 (ja) * 2010-01-28 2011-08-04 シャープ株式会社 プラズマ成膜装置

Also Published As

Publication number Publication date
JP4194466B2 (ja) 2008-12-10

Similar Documents

Publication Publication Date Title
KR100615015B1 (ko) 전자 디바이스, 그 제조방법 및 플라즈마처리장치
KR100752622B1 (ko) 원거리 플라즈마 발생장치
US20100024729A1 (en) Methods and apparatuses for uniform plasma generation and uniform thin film deposition
US20050022740A1 (en) Plasma processing system and cleaning method for the same
KR101854738B1 (ko) 박막 증착 장치, 플라즈마 발생 장치, 및 박막 증착 방법
US20130255575A1 (en) Plasma generator
KR101535582B1 (ko) 박막 형성 장치
WO2011104803A1 (ja) プラズマ生成装置
JP4194466B2 (ja) プラズマプロセス装置及びそれを用いた電子デバイスの製造方法
JP2989279B2 (ja) プラズマcvd装置
KR100481492B1 (ko) 미세아크 방지형 플라즈마 형성장치 및 형성방법
JP2000068227A (ja) 表面処理方法および装置
US11309167B2 (en) Active gas generation apparatus and deposition processing apparatus
JP2005260186A (ja) プラズマプロセス装置
WO2007148868A1 (en) Induction concentration remote atmospheric pressure plasma generating apparatus
KR101138609B1 (ko) 효율적인 라디칼 생성을 위한 플라즈마 발생장치
JP2005116740A (ja) プラズマプロセス装置
JP2005310834A (ja) プラズマプロセス装置
JP2005353636A (ja) プラズマプロセス装置
JP4011315B2 (ja) プラズマプロセス装置
JP2006324396A (ja) プラズマプロセス装置
JP2006324387A (ja) プラズマプロセス装置
JP4993989B2 (ja) プラズマプロセス装置及びプラズマ処理方法
JP5585294B2 (ja) プラズマ処理装置およびそれを用いた薄膜の製造方法
KR102518875B1 (ko) 대기압 플라즈마 기판처리장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080922

R150 Certificate of patent or registration of utility model

Ref document number: 4194466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees