JP4178202B2

JP4178202B2 - 薄膜製造方法

Info

Publication number: JP4178202B2
Application number: JP2004067009A
Authority: JP
Inventors: 真之呉屋; 信樹山下; 義道米倉; 道雄近藤; 卓矢松井
Original assignee: Mitsubishi Heavy Industries Ltd; National Institute of Advanced Industrial Science and Technology AIST
Current assignee: Mitsubishi Heavy Industries Ltd; National Institute of Advanced Industrial Science and Technology AIST
Priority date: 2004-03-10
Filing date: 2004-03-10
Publication date: 2008-11-12
Anticipated expiration: 2024-03-10
Also published as: JP2005259853A

Description

本発明は、薄膜製造方法に関するものである。

従来、光電変換装置に用いる光電変換素子の光電変換層等の薄膜は、後記の特許文献１，２に記載されているように、プラズマＣＶＤ装置等の薄膜形成装置を用いて製造される。

特許文献１に記載のこのプラズマＣＶＤ装置は、プラズマ反応室と、アノード及びカソードからなる一対のプラズマ放電電極と、これら一対のプラズマ放電電極に電力を印加するプラズマ放電電源と、アノードのカソードに対向する面上に設けられた基板ホルダーとからなるものである。
このプラズマＣＶＤ装置は、プラズマ反応室内に原料ガスを供給し、一対のプラズマ放電電極によって放電を生じさせ、原料ガスを分解して基板上に堆積させることで、基板上に薄膜を形成するものである。

特開２００３−１９７５３６号公報（段落［００１４］〜［００１６］，及び図２）特開平０５−２７５３４６号公報

薄膜形成装置には、より高品質な薄膜を、より効率よく生産することが求められているが、特許文献１に記載のプラズマＣＶＤ装置であっても、薄膜の膜質を落とさずに成膜速度をさらに上げることは困難であった。

本発明は、このような事情に鑑みてなされたものであって、より高品質な薄膜をより効率よく製造することができる薄膜製造方法を提供することを目的とする。

上記課題を解決するために、本発明の薄膜製造方法は以下の手段を採用する。
すなわち、本発明にかかる薄膜製造方法は、チャンバー内で基板と電極とを対向配置し、前記チャンバー内に少なくともＳｉＨ _４を含む成膜原料及び少なくともＨ _２を含む成膜ガスをガス圧力４００Ｐａ、前記ＳｉＨ _４：１０〜１５ＳＣＣＭ、前記Ｈ _２：３００ＳＣＣＭに保持して供給しながら前記電極に１００ＭＨｚの超高周波電力を供給することで、前記成膜ガスを分解して前記成膜原料を前記基板表面に堆積させて前記基板上に前記成膜原料からなる薄膜を形成する薄膜製造方法であって、前記電極として、梯子状電極を用いて、成膜処理時には、前記梯子状電極を前記基板と平行にしてかつ該基板との距離を６ｍｍにした状態で、成膜速度を２．０ｎｍ／ｓとして成膜処理を行って、前記基板上に前記薄膜を形成することを特徴とする。

ここで、本発明者らは、前記の課題を解決するために、プラズマＣＶＤ法による薄膜の形成方法についてさらに研究を進めた。
微結晶シリコンを高速で成膜するためには、成長表面上に成膜速度に応じた多量のＳｉＨ_３等のラジカルとシリコンを結晶化するために十分な量の原子状水素とを供給する必要がある。プラズマＣＶＤにおいて高速成膜を行なうために、つまり上記ＳｉＨ_３ラジカルと原子状水素とを増加させるためには電極に導入する電力を増加させることが有効であるが、この手法では、高次シランの生成やイオン衝撃が増加して膜質が低下することが問題であった。太陽電池（光電変換装置）として使用可能な高品質な膜質を得るためには、高次シランやイオン衝撃等による膜の損傷を抑制する事が重要である。
高次シランを抑制する方法としてはガス圧力を低くする、ガス流量を増加してガスの滞在時間を短縮する等の方法が考えられるが、実際には高速成膜と高品質成膜を両立する結果は得られていない。

特許文献２によれば、平行平板電極のｐ−ＣＶＤにおいてＲＦ＝３０ＭＨｚ以上のｓｉＮＸ膜成膜は、電極間距離ｄ（ｃｍ）がＶＨＦ周波数をｆ（ＭＨｚ）とするとき、ｄ＞ｆ／３０を満たすことで膜厚分布を良好にすると記載されている。３０ＭＨｚ以上の超高周波ではｄ＞１ｃｍ（＝１０ｍｍ）とすることが必要とされた。このため、これまでは、特に、微結晶シリコンにおいては、成膜速度の向上と変換効率の向上を求めるために、３０ＭＨｚ以上の超高周波を用いたｐ−ＣＶＤにおいて電極基板間距離を１０ｍｍ以下に近づけて成膜することはなかった。
なお、特許文献１に記載のプラズマＣＶＤ装置では、基板とカソードとの間隔が１ｍｍ〜１ｃｍになるように一対のプラズマ放電電極間の間隔が設定されているが、これは、特許文献１に記載されているように、高圧力下で放電領域を基板とカソードの間に封じ込めてパウダーが生成されるのを抑制する事が目的であり、放電維持のために電極間距離を１ｍｍ〜１ｃｍにすることが必要であった。電極間距離を狭くする事に効率を向上させる技術的な意味はなく、このプラズマＣＶＤ装置の構成に由来するものである。
特許文献１に記載のプラズマＣＶＤ装置では、電極として梯子状電極を用いていないため、一対のプラズマ放電電極による放電を維持するためには、基板とカソードとの間隔を上記範囲に設定する必要があるからである。
すなわち、上記の特許文献１に記載の構成は、特許文献１に記載のプラズマＣＶＤ装置を成立させるための必須要件であって、特段の知見に基づいてなされたものではないことは明らかである。

これに対して、本発明者らは、上記研究の過程で、プラズマを発生させるための電極として梯子状電極を用い、さらに、梯子状電極を基板と略平行かつ非接触にして、基板との間隔が１０ｍｍ以下となるように設定した状態で、薄膜の形成を試みた。
この結果、上記の製造条件下では、高品質な薄膜が得られること、また、薄膜の膜質を低下させずに、成膜速度を向上させることができるということを発見した。
高次シランはＳｉＨ_３等のラジカル同士が衝突したり、ラジカルが母ガスであるシラン（ＳｉＨ_４）に衝突することにより生じる。また結晶化に必要な原子状水素は母ガスであるＳｉＨ_４に衝突する事により消滅して減少してしまう。
このことから、上記のようにガラス基板を梯子状電極に近づけ、電極−基板間距離を狭めることで衝突頻度が低くなり高次シランおよび原子状水素の消滅が抑制されたと考えられる。またイオン衝撃が増加し結晶粒径が小粒径化等する膜質低下が予想されたのに反して、上記条件ではそのような悪影響はあらわれなかった。
このような知見は、従来は見落とされていて、本発明者らの研究によって初めて得られた、全く新規の知見である。

本発明にかかる薄膜製造方法では、梯子状電極が基板と略平行かつ非接触にして、基板との間隔が６ｍｍとなる位置に配置された状態で、成膜処理が行われる。
このように基板と梯子状電極との間の距離を極めて小さくした状態で成膜処理を施すことによって、薄膜の膜質を低下させる原因となると考えられる高次シランの発生を抑制することができ、高い投入電力下でもイオン衝撃の悪影響を回避できる。
すなわち、この薄膜形成装置では、膜質を低下させる要因を低減した状態で薄膜の形成が行われる。
このため、この薄膜形成装置では、従来よりも高品質の薄膜を製造することができる。
また、この薄膜形成装置では、薄膜の膜質を維持したままで、従来よりも成膜速度を速めることができる。
さらに、この薄膜製造方法によってアモルファス構造を有する光電変換層を製造した場合には、従来の光電変換層よりも光劣化の生じにくい光電変換層を得ることができる。

具体的には、この薄膜製造方法によって光電変換素子の光電変換層を製造した場合には、従来の薄膜製造方法と同じ成膜速度で製造したものよりも変換効率の高い光電変換層を得ることができる。また、従来の薄膜製造方法によって製造される光電変換装置と同じ変換効率の光電変換層を製造した場合には、従来よりも成膜速度を速めることができるので、生産性を向上させることができる。
また、本発明にかかる薄膜製造方法によってアモルファス構造を有する光電変換層を製造した場合には、従来の光電変換層よりも光劣化の生じにくい光電変換層を得ることができる。

また、本発明の参考例である光電変換装置は、光電変換層を有する光電変換素子を用いた光電変換装置であって、前記光電変換層として、請求項１記載の薄膜製造方法によって形成された半導体薄膜を有していることを特徴とする。

このように構成される光電変換装置は、光電変換層を構成する半導体薄膜が、請求項１記載の薄膜製造方法を用いて製造された半導体薄膜であるので、製造コストは従来と同程度でありながら、従来よりも変換効率が高い。また、光電変換層を従来と同程度の変換効率とした場合には、従来よりも製造コストが低い。
さらに、この光電変換装置では、本発明にかかる薄膜製造方法によって製造される光電変換層が、アモルファス構造を有する半導体薄膜である場合には、従来よりも光電変換層の光劣化が生じにくい。
ここで、この光電変換装置は、光電変換層を一層のみ有する構成であってもよい。また、この光電変換装置は、発電に利用する光の波長が異なる複数層の光電変換層を有する、いわゆるタンデム型光電変換装置のように、複数層の光電変換層を有する構成としてもよい。

また、本発明の参考例である光電変換装置において、前記光電変換素子は、前記半導体薄膜として、少なくとも一層以上の非晶質シリコン薄膜を有していることを特徴とする。

このように構成される光電変換装置では、光電変換層は、上記参考例の薄膜形成装置を用いて製造される非晶質シリコン薄膜、すなわち光劣化の生じにくい半導体薄膜を少なくとも一層以上有しているので、従来の光電変換装置よりも光電変換層の光劣化が生じにくい。

また、本発明の参考例である光電変換装置において、前記光電変換素子は、前記半導体薄膜として、少なくとも一層以上の非晶質シリコン・ゲルマニウム薄膜を有していることを特徴とする。

このように構成される光電変換装置では、光電変換層は、上記参考例の薄膜形成装置を用いて製造される非晶質シリコン・ゲルマニウム薄膜、すなわち光劣化の生じにくい半導体薄膜を少なくとも一層以上有しているので、従来の光電変換装置よりも光電変換層の光劣化が生じにくい。

また、本発明の参考例である光電変換装置において、前記光電変換素子は、前記半導体薄膜として、少なくとも一層以上の結晶性シリコン薄膜を有していることを特徴とする。
また、本発明の参考例である光電変換装置において、前記光電変換素子は、前記半導体薄膜として、少なくとも一層以上の結晶性シリコン・ゲルマニウム薄膜を有していることを特徴とする。
また、本発明の参考例である光電変換装置において、前記光電変換素子は、前記半導体薄膜として、少なくとも一層以上の非晶質シリコン薄膜と一層以上の結晶性シリコン薄膜とを有する積層構造であることを特徴とする。
また、本発明の参考例である光電変換装置において、前記光電変換素子は、前記半導体薄膜として、少なくとも一層以上の非晶質シリコン薄膜と二層以上の結晶性シリコン薄膜とを有する積層構造であることを特徴とする。
また、本発明の参考例である光電変換装置において、前記光電変換素子は、前記半導体薄膜として、少なくとも一層以上の非晶質シリコン薄膜と一層以上の結晶性シリコン薄膜と一層以上の結晶性シリコン・ゲルマニウム薄膜とを有する積層構造であることを特徴とする。
また、本発明の参考例である光電変換装置において、前記光電変換素子は、前記半導体薄膜として、少なくとも一層以上の非結晶性シリコンカーバイド薄膜を有していることを特徴とする。
また、本発明の参考例である光電変換装置において、前記光電変換素子は、前記半導体薄膜として、少なくとも一層以上の結晶性シリコンカーバイド薄膜を有していることを特徴とする。

このように構成される光電変換装置においても、製造コストは従来と同程度でありながら、従来よりも変換効率が高い。また、光電変換層を従来と同程度の変換効率とした場合には、従来よりも製造コストが低い。

本発明にかかる薄膜製造方法によれば、膜質を低下させる要因を低減した状態で薄膜の形成が行われる。
このため、この薄膜製造方法では、従来よりも高品質の薄膜を製造することができる。
また、この薄膜製造方法では、薄膜の膜質を維持したままで、従来よりも成膜速度を速めることができるので、従来よりも生産性が向上する。
さらに、この薄膜製造方法によってアモルファス構造を有する光電変換層を製造した場合には、従来の光電変換層よりも光劣化の生じにくい光電変換層を得ることができる。

また、本発明にかかる薄膜製造方法によれば、製造コストは従来程度でありながら、従来よりも変換効率が高い。また、光電変換層を従来と同程度の変換効率とした場合には、従来よりも製造コストが低い。

以下に、本発明の一実施形態について、図面を参照して説明する。
図１に示すように、本実施形態にかかるプラズマＣＶＤ装置１は、成膜室１０として、チャンバー１２を有している。
チャンバー１２の略中央には、両側面に梯子状電極１３が設けられた成膜ユニット１４が設けられている。この成膜ユニット１４の両側面側には、ヒータカバー１５を介して基板加熱ヒータ１６が設けられている。
ここで、梯子状電極１３とヒータカバー１５との間には、成膜対象となる基板Ｋを設置するためのスペースが設けられている。また、梯子状電極１３と成膜ユニット１４との間には、製膜ユニット１４を覆って製膜ユニット１４への膜の付着（形成）を防止するための防着板２２が設けられている。
さらに、チャンバー１２には、図示せぬ減圧装置と、ＳｉＨ₄とＨ_２とからなる原料ガスを含む処理原料ガスを供給する成膜ガス供給源とが接続されている。ここで、本実施形態では、図１及び図２に示す梯子状電極１３からガス吹き出しを行う構成としたが、これに限られることなく、例えばガスを供給するマニホールドを、梯子状電極１３の後方の、プラズマの発生に支障の無い位置に設置してもよい。

このプラズマＣＶＤ装置１では、図３に示すように、梯子状電極１３は、少なくとも成膜処理時には、ヒータカバー１５との間に設置される基板Ｋと略平行かつ非接触にして、基板Ｋとの間隔Ｄが１０ｍｍ以下となる位置に配置されている。
ここで、梯子状電極１３と基板Ｋとの間隔は、極力小さくすることが好ましい。本実施の形態では、梯子状電極１３と基板Ｋとの間隔の下限値は、各部材の位置精度の関係から、１ｍｍとされている。

そして、このプラズマＣＶＤ装置１では、減圧装置によってチャンバー１２内を減圧しチャンバー１２内に成膜ガス供給源から製膜ガスを送り込むとともに、梯子状電極１３に超高周波電力を供給することで、梯子状電極１３と防着板２２との間にプラズマを発生させて、基板加熱ヒータ１６によって加熱されたガラス基板Ｋに製膜が施されるようになっている。
ここで、梯子状電極１３に供給する超高周波電力は、４０ＭＨｚ以上とすることが好ましい。

このように基板Ｋと梯子状電極１３との間の距離Ｄを極めて小さくした状態で成膜処理を施すことによって、薄膜の膜質を低下させる原因となると考えられる高次シランの発生を抑制することができ、高い投入電力下でもイオン衝撃の悪影響を回避できる。
このため、このプラズマＣＶＤ装置１では、膜質を低下させる要因を低減した状態で薄膜の形成が行われることとなり、従来よりも高品質の薄膜を製造することができる。
また、このプラズマＣＶＤ装置１では、薄膜の膜質を維持したままで、従来よりも成膜速度を速めることができる。
実際にこのプラズマＣＶＤ装置１によって薄膜の形成を行った結果、薄膜の膜質を維持したままで、従来の４倍にまで成膜速度を速めることができた。

ここで、このプラズマＣＶＤ装置１によって、図４に示す光電変換素子３１を作成し、この光電変換素子３１を用いて光電変換装置を作成した。
この光電変換素子３１は、ガラス基板Ｋ上に、ＳｎＯ_２やＺｎＯ等の透明性電極材料からなる第一透明電極層３３が形成されている。
この第一透明電極層３３上には、ｐ型シリコン層３４、第一光電変換層３５（ｉ層）、及びｎ型シリコン層３６とが、この順番で形成されている。
さらに、ｎ型シリコン層３６上には、ＺｎＯやＩＴＯ（Indium Tin Oxide）等の透明電極材料からなる第二透明電極３７とＡｌやＡｇ等の金属材料からなる裏面電極３８とが、この順番に形成されている。

この光電変換素子３１では、上記のｐ型シリコン層３４、第一光電変換層３５（ｉ層）、及びｎ型シリコン層３６とによって第一のｐｉｎ構造が構成されている。すなわち、光電変換素子３１は、第一光電変換層３５に太陽光等のバンドギャップ以上のエネルギーの光が入射すると、そのエネルギーを吸収して、電子（ｅ）と正孔（ｈ）との対を発生させるものである。
この光電変換素子３１では、第一透明電極層３３と裏面電極３８とは、それぞれ外部負荷４０に接続されるようになっており、このように上記ｐｉｎ構造中に電子と正孔との対が発生することで、外部負荷４０に電流が流れる。

また、このプラズマＣＶＤ装置１によって、図５に示す光電変換素子４１を作成し、この光電変換素子４１を用いて光電変換装置を作成した。
図５に示す光電変換素子４１は、図４に示す光電変換素子３１において、上記第一のｐｉｎ構造と第二透明電極３７との間に、第一のｐｉｎ構造とは波長感度の異なる第二のｐｉｎ構造を形成したものである。
光電変換素子４１は、ｎ型シリコン層３６上に、ｐ型シリコン層４２、ｉ層となる第二光電変換層４３、及びｎ型シリコン層４４とを、この順番で形成し、ｎ型シリコン層４４上に、透明電極３７と裏面電極３８とを、この順番で形成したものである。

この光電変換素子４１は、第一のｐｉｎ構造と第二のｐｉｎ構造とで波長感度が異なっていることを利用して、総合的な変換効率を向上させた、タンデム型の光電変換素子である。

ここで、上記光電変換素子３１，４１の第一光電変換層３５、第二光電変換層４３は、例えば、非晶質または結晶性のシリコン薄膜や、非晶質または結晶性のシリコン・ゲルマニウム薄膜とされる。

このようにプラズマＣＶＤ装置１によって製造された光電変換素子を用いた光電変換装置では、従来の薄膜形成装置と同じ成膜速度で製造したものに比べて、光電変換層の変換効率が高かった。
また、光電変換層を従来と同程度の変換効率とした場合には、従来よりも成膜速度を速めることができるので、これら光電変換装置は従来よりも低コストで製造することができる。
さらに、光電変換層が、アモルファス構造を有する半導体薄膜である場合には、従来よりも光電変換層の光劣化が生じにくかった。
具体的には、この光電変換層は、従来よりも光劣化後の安定化効率が１．０７倍に向上していた。

［実施例１］
ここで、上記プラズマＣＶＤ装置１の性能を検証するため、プラズマＣＶＤ装置１において、梯子状電極１３と基板Ｋとの間の距離Ｄを、本発明の範囲内（すなわちＤ≦１０ｍｍ）に設定した場合と、本発明の範囲外に設定した場合とで、得られる光電変換素子の変換効率の比較を行った。
この比較試験では、基板Ｋとして、５ｃｍ角のガラス基板を用いて、第一光電変換層３５が微結晶シリコン薄膜からなる光電変換素子３１を作成した。このときの成膜条件は、チャンバー１２の内圧が１３３［Ｐａ］、梯子状電極１３に入力する超高周波電力は出力１５Ｗ、周波数１００ＭＨｚとし、チャンバー１２内への原料ガスの供給量は、ＳｉＨ_４：１０〜１５ＳＣＣＭ、Ｈ_２：３００ＳＣＣＭとした。

この比較試験の結果を、図６のグラフに示す。なお、このグラフで示す変換効率の値は、距離Ｄを９ｍｍに設定して得られた光電変換素子の変換効率を１とした場合の相対値である。
図６のグラフに示すように、梯子状電極１３と基板Ｋとの間の距離Ｄが小さいほど、得られる光電変換素子の変換効率が高くなることがわかる。

また、プラズマＣＶＤ装置１において、梯子状電極１３と基板Ｋとの間の距離Ｄを本発明の範囲内に設定した状態での、成膜速度と得られる光電変換素子の変換効率との関係を調べた。この結果を、図７のグラフに示す。
ここで、距離Ｄを１０ｍｍとした場合及び７ｍｍとした場合におけるチャンバー１２の内圧は１３３［Ｐａ］、距離Ｄを６ｍｍとした場合におけるチャンバー１２の内圧は４００［Ｐａ］である。また、このグラフで示す変換効率の値は、距離Ｄを１０ｍｍに設定し、かつ成膜速度を約０．７ｎｍ／ｓに設定して得られた光電変換素子の変換効率を１とした場合の相対値である。

図７のグラフに示すように、梯子状電極１３と基板Ｋとの間の距離Ｄを１０ｍｍとした場合には、成膜速度を速めることで、得られる光電変換素子の変換効率が低下することがわかる。
一方、距離Ｄを７ｍｍとした場合には、成膜速度を速めても、得られる光電変換素子の変換効率の低下は、距離Ｄを１０ｍｍとした場合に比べて緩やかであることがわかる。
さらに、距離Ｄを６ｍｍとした場合には、距離Ｄを７ｍｍとした場合及び１０ｍｍとした場合よりも得られる光電変換素子の変換効率が高く、また、成膜速度を速めても、得られる光電変換素子の変換効率の低下はほとんど生じないことがわかる。

［実施例２］
次に、第一光電変換層３５がアモルファスシリコン薄膜からなる光電変換素子３１を、プラズマＣＶＤ装置１の梯子状電極１３と基板Ｋとの間の距離Ｄを変えて複数種類作成し、距離Ｄによる性能の差を検証した。なお、成膜速度は、従来の一般的な成膜速度（０．３ｎｍ／ｓ程度）に比べて高速の、１ｎｍ／ｓに設定した。
この結果を、図８〜図１１のグラフに示す。

ここで、図８は、梯子状電極１３と基板Ｋとの間の距離Ｄと、ＦＴ−ＩＲ測定（フーリエ変換赤外分光分析計による測定）により求められるＳｉＨ_２／ＳｉＨ比（モル比）との関係を示すグラフ、図９は距離Ｄと初期変換効率との関係を示すグラフ、図１０は距離Ｄと劣化率との関係を示すグラフ、図１１は距離Ｄと安定化効率との関係を示すグラフである。
なお、これら図８〜図１１に示す、距離Ｄに対する各値は、距離Ｄを２５ｍｍとした光電変換素子３１の数値を１とした場合の相対値である。

これらのグラフからわかるように、梯子状電極１３と基板Ｋとの間の距離Ｄが小さいほど、劣化率との相互関係が良く知られているＳｉＨ_２／ＳｉＨ比が改善され、劣化率自体も改善されており、結果として、安定化効率が向上している。
そして、距離Ｄが本発明にかかる範囲（１０ｍｍ）にある場合には、そうでない場合に比べて、上記改善効果が明確に現れている。

［実施例３］
次に、プラズマＣＶＤ装置１の梯子状電極１３と基板Ｋとの間の距離Ｄを本発明にかかる範囲内に設定して、第一光電変換層３５が微結晶シリコン・ゲルマニウム薄膜からなる光電変換素子３１を、光電変換層の成膜速度を０．５ｎｍ／ｓとしたものと、１．５ｎｍ／ｓとしたものとの二種類作成し、これらの性能評価を行った。
この結果を、図１２〜図１５のグラフに示す。

ここで、図１２は、成膜速度と光電変換素子３１の短絡電流密度との関係を示すグラフ、図１３は成膜速度と光電変換素子３１の開放電圧との関係を示すグラフ、図１４は成膜速度と第一光電変換層３５の形状因子との関係を示すグラフ、図１５は成膜速度と光電変換素子３１の変換効率との関係を示すグラフである。
なお、これら図１２〜図１５に示す、成膜速度に対する各値は、成膜速度を０．５ｎｍ／ｓとした光電変換素子３１の数値を１とした場合の相対値である。

これらのグラフから、梯子状電極１３と基板Ｋとの間の距離Ｄが本発明の範囲内に設定されたプラズマＣＶＤ装置１によって製造された光電変換素子３１では、高速成膜を行っても、性能の低下がほとんど生じないことがわかる。

［実施例４］
次に、プラズマＣＶＤ装置１の梯子状電極１３と基板Ｋとの間の距離Ｄを本発明にかかる範囲内に設定して、光電変換素子４１の第二光電変換層４３の成膜速度が０．７ｎｍ／ｓであるものと、２ｎｍ／ｓであるものとの二種類作成し、これらの性能評価を行った。
なお、この光電変換素子４１の第一光電変換層３５はアモルファスシリコン薄膜によって構成し、第二光電変換層４３は微結晶シリコン薄膜によって構成した。
この結果を、図１６〜図１９のグラフに示す。

ここで、図１６は、成膜速度と光電変換装置４１の短絡電流密度との関係を示すグラフ、図１７は成膜速度と光電変換装置４１の開放電圧との関係を示すグラフ、図１８は成膜速度と光電変換層の形状因子との関係を示すグラフ、図１９は成膜速度と光電変換素子４１の初期変換効率との関係を示すグラフである。
なお、これら図１６〜図１９に示す、成膜速度に対する各値は、成膜速度を０．５ｎｍ／ｓとした光電変換素子４１の数値を１とした場合の相対値である。

これらのグラフから、梯子状電極１３と基板Ｋとの間の距離Ｄが本発明の範囲内に設定されたプラズマＣＶＤ装置１によって製造された光電変換素子４１では、高速成膜を行っても、性能の低下がほとんど生じないことがわかる。

本発明の一実施形態にかかるプラズマＣＶＤ装置の構成を示す斜視図である。本発明の一実施形態にかかるプラズマＣＶＤ装置の構成を示す斜視図である。本発明の一実施形態にかかるプラズマＣＶＤ装置の構成を示す側面図である。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換素子の構成を示す断面図である。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換素子の構成を示す断面図である。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、梯子状電極と基板との距離に対する変換効率との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、成膜速度と変換効率との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、梯子状電極と基板との距離に対する組成との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、梯子状電極と基板との距離に対する初期変換効率との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、梯子状電極と基板との距離に対する光劣化率との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、梯子状電極と基板との距離に対する安定化効率との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、成膜速度と短絡電流密度との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、成膜速度と開放電圧との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、成膜速度と形状因子との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、成膜速度と変換効率との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、成膜速度と短絡電流密度との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、成膜速度と開放電圧との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、成膜速度と形状因子との関係を示すグラフである。本発明の一実施形態にかかるプラズマＣＶＤ装置を用いて作成した光電変換層の、成膜速度と初期変換効率との関係を示すグラフである。

符号の説明

１プラズマＣＶＤ装置
１０成膜室
１２チャンバー
１３梯子状電極
１４成膜ユニット
１５ヒータカバー
１６基板加熱ヒータ
２２防着板
３１光電変換素子
３３第一透明電極
３４ｐ型シリコン層
３５第一光電変換層
３６ｎ型シリコン層
３７第二透明電極
３８裏面電極
３９集電電極
４０外部負荷
４２ｐ型シリコン層
４３第二光電変換層
４４ｎ型シリコン層
３１，４１光電変換素子
Ｋ基板

Claims

チャンバー内で基板と電極とを対向配置し、前記チャンバー内に少なくともＳｉＨ _４を含む成膜原料及び少なくともＨ _２を含む成膜ガスをガス圧力４００Ｐａ、前記ＳｉＨ _４：１０〜１５ＳＣＣＭ、前記Ｈ _２：３００ＳＣＣＭに保持して供給しながら前記電極に１００ＭＨｚの超高周波電力を供給することで、前記成膜ガスを分解して前記成膜原料を前記基板表面に堆積させて前記基板上に前記成膜原料からなる薄膜を形成する薄膜製造方法であって、
前記電極として、梯子状電極を用いて、
成膜処理時には、前記梯子状電極を前記基板と平行にしてかつ該基板との距離を６ｍｍにした状態で、成膜速度を２．０ｎｍ／ｓとして成膜処理を行って、前記基板上に前記薄膜を形成することを特徴とする薄膜製造方法。