JP2011055470A - 出力回路 - Google Patents
出力回路 Download PDFInfo
- Publication number
- JP2011055470A JP2011055470A JP2010129960A JP2010129960A JP2011055470A JP 2011055470 A JP2011055470 A JP 2011055470A JP 2010129960 A JP2010129960 A JP 2010129960A JP 2010129960 A JP2010129960 A JP 2010129960A JP 2011055470 A JP2011055470 A JP 2011055470A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- low
- signal
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 135
- 238000012544 monitoring process Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 7
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 6
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- 241001125929 Trisopterus luscus Species 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】ローサイドオフ検出回路10は、ローサイドトランジスタM2のゲート信号SGLを所定の第1レベルTHLと比較することによって、ローサイドトランジスタM2がオフしたことを示すローサイドオフ検出信号S1を生成する。ローサイド検出トランジスタMSLは、ローサイドトランジスタM2と同型であり、そのソースが接地端子108に接続され、そのゲートにローサイドトランジスタM2のゲート信号SGLを受ける。第1抵抗R11は、ローサイド検出トランジスタMSLのドレインと電源端子106の間に設けられる。第1バイパス回路12は、第1抵抗R11と並列に設けられ、制御信号SINがローサイドトランジスタM2のオフを指示するレベルをとるときに導通し、オンを指示するレベルをとるとき遮断する。ローサイド検出トランジスタMSLのドレインの信号が、ローサイドオフ検出信号S1として出力される。
【選択図】図2
Description
さらなる高速化、高効率化のためには、ハイサイドトランジスタとローサイドトランジスタそれぞれのゲート信号を監視し、それぞれのトランジスタがオフするタイミングを、高速かつ確実に検出することが望まれる。
ハイサイドトランジスタM1Hをオフする際に、プリドライバ202はハイサイドトランジスタM1Hのゲート電圧Vg1をハイレベル(Vdd)からローレベル(VL)に遷移させる。プリドライバ202の内部に着目すると、トランジスタM12がオン、トランジスタM13がオフの状態から、トランジスタM12がオフ、トランジスタM13がオンの状態に遷移する。
この態様によれば、第1ローサイドオフ検出回路により、ローサイドトランジスタがオフしたことを高速に検出できる。また、第1ローサイドオフ検出回路の消費電流を低減できる。
Vdd−R1×Ic
に安定化することができる。ここでVddは第1端子の電位、R1は第1抵抗の抵抗値、Icは定電流の値である。
クランプ回路を設けることにより、出力トランジスタを保護できる。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図1は、第1の実施の形態に係るブリッジ出力回路100の構成を示す回路図である。ブリッジ出力回路100は、入力端子102に制御信号SINを受け、そのレベルに応じた電圧レベルを有する出力信号SOUTを出力端子104から出力する。本実施の形態では、制御信号SINがハイレベルのとき、出力信号SOUTは電源電圧Vddをとり、制御信号SINがローレベルのとき、出力信号SOUTは接地電圧(0V)をとる。
制御信号SINがハイレベルであり、かつローサイドオフ検出信号S1がアサート(ハイレベル)されるとき、ゲート信号SGHはハイサイドトランジスタM1をオンするレベル(ローレベル)をとる。それ以外のとき、ゲート信号SGHはハイサイドトランジスタM1をオフするレベル(ハイレベル)をとる。
トランジスタM9はインバータ36と38の間に設けられ、2つのインバータの接続ノードの電位を急速にローレベルに変化させるために設けられる。つまり、トランジスタM3と同様に、ハイサイドトランジスタM1を高速にオフ方向に作用する。
制御信号SINがローレベルであり、かつハイサイドオフ検出信号S2がアサート(ローレベル)されるとき、ゲート信号SGLはローサイドトランジスタM2をオンするレベル(ハイレベル)をとる。それ以外のとき、ゲート信号SGLはローサイドトランジスタM2をオフするレベル(ローレベル)をとる。
トランジスタM10はインバータ46と48の間に設けられ、2つのインバータの接続ノードの電位を急速にハイレベルに変化させるために設けられる。つまり、トランジスタM4と同様に、ローサイドトランジスタM2を高速にオフする方向に作用する。
図2(a)のローサイドオフ検出回路10によれば、ゲート信号SGLの電圧レベルを、第1レベルTHL(=Vtn)と比較することによって、ローサイドトランジスタM2のオン、オフ状態を検出することができる。
ハイサイド検出トランジスタMsHは、ハイサイドトランジスタM1と同型のPチャンネルMOSFETであり、その第1端子(ソース)が第1固定電圧端子(電源端子106)に接続され、そのゲートにハイサイドトランジスタM1のゲート信号SGHを受ける。
第2抵抗R21は、ハイサイド検出トランジスタMsHの第2端子(ドレイン)と第4固定電圧端子(接地端子108)の間に設けられる。
ハイサイド検出トランジスタMsHのゲートソース間のしきい値電圧は、上述の第2レベルTHHに対応し、ハイサイドトランジスタM1のゲートソース間しきい値電圧Vtpと等しいことが望ましい。つまりハイサイド検出トランジスタMsHのオン、オフ状態は、ハイサイドトランジスタM1のオン、オフ状態に追従する。
制御信号SINがハイレベルとなり、ローサイドトランジスタM2のゲート信号SGLがハイレベル(Vdd)からローレベル(0V)へと変化する。時刻t1に、ゲート信号SGLの電圧レベルがしきい値電圧Vtnより低くなると、ローサイドトランジスタM2がオフするとともに、ローサイドオフ検出回路10によってローサイドオフ検出信号S1がアサートされる。
ブリッジ出力回路100によれば、時刻t1〜t2の区間および時刻t4〜t5の区間が、ハイサイドトランジスタM1とローサイドトランジスタM2が同時にオフするデッドタイムとなる。
(特性1)ローサイドトランジスタM2がオンしている期間に、高速動作する。
(特性2)ローサイドトランジスタM2がオフしている期間は動作している必要はなく、その間の消費電力は小さいことが望ましい。
また制御信号#SINがローレベル(SINがハイレベル)の期間、つまりローサイドトランジスタM2がオンしている期間は、第1スイッチMsw1もオンしているため、ローサイド検出トランジスタMsLのドレインに接続される負荷のインピーダンスが低くなるため、ローサイドオフ検出回路10の応答速度を高めることができる。つまり、上記の(特性1)が実現されている。
(特性3)ハイサイドトランジスタM1がオンしている期間に、高速動作する。
(特性4)ハイサイドトランジスタM1がオフしている期間は動作している必要はなく、その間の消費電力は小さいことが望ましい。
RM3<RM6
RM9<RM11
RM4<RM7
RM10<RM14
この関係を満たすように各トランジスタのサイズを決定することにより、ハイサイドトランジスタM1とローサイドトランジスタM2の同時オンを、より確実に防止することができる。
図4は、変形例に係るローサイドオフ検出回路10aの構成を示す回路図である。
ブリッジ出力回路100bには、2つの電源端子106、107が設けられ、それぞれに、電源電圧VCC1、VCC2が供給されている。ただしVCC1>VCC2である。
VCC2>VCC1+Vtn
が成立する。
ハイサイドオフ検出回路20bは、ハイサイド検出トランジスタMsH、第2抵抗R31、第2バイパス回路22bを含む。
ハイサイド検出トランジスタMsHは、ハイサイドトランジスタM1と同型のNチャンネルMOSFETであり、その第1端子(ソース)が出力端子104と接続され、そのゲートにハイサイドトランジスタM1のゲート信号SGHを受ける。
第2抵抗R31は、ハイサイド検出トランジスタMsHの第2端子(ドレイン)と電源端子107の間に設けられる。ハイサイド検出トランジスタMsHのオン、オフ状態は、ハイサイドトランジスタM1のオン、オフ状態に追従する。
図8は、第2の実施の形態に係る出力回路100の構成を示す回路図である。出力回路100は、その出力端子POUTから、オン制御信号SONおよびオフ制御信号SOFFのレベルに応じて、電源電圧Vddとそれとは異なる電圧(たとえば接地電圧)のいずれか一方を出力する。出力回路100は、ハーフブリッジ回路の一部、Hブリッジ回路の一部、あるいはソースフォロア回路の一部である。
第1オン回路110は、出力トランジスタM1のゲートと、電位の固定された第2端子P2の間に設けられた第1オントランジスタMON1を含む。第1オントランジスタMON1に流れる電流を、第1電流ION1と称する。
ゲート電圧監視部114は、出力トランジスタM1のゲートと第1端子(電源端子PVDD)の電位差ΔV、すなわち出力トランジスタM1のゲートソース間電圧Vgsを監視し、監視結果に応じて、第1オントランジスタMON1のオフを指示するオフ信号S12を生成する。ゲート電圧監視部114は、電位差Vgsが所定値Vth1に達すると、それを契機としてオフ信号S12をアサート(ローレベル)する。ゲート電圧監視部114は遅延τ1を有しており、ゲートソース間電圧Vgsがしきい値Vth1に達してから遅延τ1経過後に、オフ信号S12がアサートされる。しきい値Vth1は、遅延τ1を考慮して最適化される。
VCL1<VCL2
が成り立つ。第1クランプ値VCL1は、出力トランジスタM1のゲートソース間電圧の最大動作電圧より小さく設定し、第2クランプ値VCL2は、出力トランジスタM1のゲートソース間電圧Vgsの絶対最大定格電圧より小さく設定することが望ましい。
Vgs=R1×(ION1+ION2)
出力回路100によれば、出力トランジスタM1をオンした直後は、2つのオン回路110、120をアクティブとすることにより、出力トランジスタM1のゲート電圧Vgを急峻に低下させて、出力トランジスタM1を高速にオンすることができる。
Claims (11)
- 出力端子から制御信号に応じた電圧レベルを有する出力信号を出力するブリッジ出力回路であって、
第1固定電圧端子と前記出力端子の間に設けられたハイサイドトランジスタと、
前記出力端子と第2固定電圧端子の間に設けられたローサイドトランジスタと、
前記ローサイドトランジスタのゲート信号を所定の第1レベルと比較することによって前記ローサイドトランジスタがオフしたことを検出し、前記ローサイドトランジスタのオフを検出するとアサートされるローサイドオフ検出信号を生成するローサイドオフ検出回路と、
前記ハイサイドトランジスタのゲート信号を所定の第2レベルと比較することによって前記ハイサイドトランジスタがオフしたことを検出し、前記ハイサイドトランジスタのオフを検出するとアサートされるハイサイドオフ検出信号を生成するハイサイドオフ検出回路と、
前記制御信号と前記ローサイドオフ検出信号にもとづき、前記ハイサイドトランジスタの前記ゲート信号を生成するハイサイドドライバと、
前記制御信号と前記ハイサイドオフ検出信号にもとづき、前記ローサイドトランジスタの前記ゲート信号を生成するローサイドドライバと、
を備え、
前記ローサイドオフ検出回路は、
前記ローサイドトランジスタと同型であり、その第1端子が前記第2固定電圧端子に接続され、そのゲートに前記ローサイドトランジスタのゲート信号を受けるローサイド検出トランジスタと、
前記ローサイド検出トランジスタの第2端子と第3固定電圧端子の間に設けられた第1抵抗と、
前記第1抵抗と並列に設けられ、前記制御信号が前記ローサイドトランジスタのオフを指示するレベルをとるときに導通し、オンを指示するレベルをとるとき遮断する第1バイパス回路と、
を含み、前記ローサイド検出トランジスタの前記第2端子の信号を、前記ローサイドオフ検出信号として出力することを特徴とするブリッジ出力回路。 - 前記ハイサイドオフ検出回路は、
前記ハイサイドトランジスタと同型であり、その第1端子が前記第1固定電圧端子に接続され、そのゲートに前記ハイサイドトランジスタのゲート信号を受けるハイサイド検出トランジスタと、
前記ハイサイド検出トランジスタの第2端子と第4固定電圧端子の間に設けられた第2抵抗と、
前記第2抵抗と並列に設けられ、前記制御信号が前記ハイサイドトランジスタのオフを指示するレベルをとるときに導通し、オンを指示するレベルをとるとき遮断する第2バイパス回路と、
を含み、前記ハイサイド検出トランジスタの前記第2端子の信号を、前記ハイサイドオフ検出信号として出力することを特徴とする請求項1に記載のブリッジ出力回路。 - 前記第1バイパス回路は、
前記第1抵抗よりも抵抗値の小さい第1バイパス抵抗と、
前記第1バイパス抵抗と直列に設けられ、前記制御信号に応じてオン、オフが切りかえられる第1スイッチと、
を含むことを特徴とする請求項1に記載のブリッジ出力回路。 - 前記第2バイパス回路は、
前記第2抵抗よりも抵抗値の小さい第2バイパス抵抗と、
前記第2バイパス抵抗と直列に設けられ、前記制御信号に応じてオン、オフが切りかえられる第2スイッチと、
を含むことを特徴とする請求項2に記載のブリッジ出力回路。 - 出力端子から制御信号に応じた電圧を出力する出力回路であって、
前記出力端子と電位の固定された第1端子の間に設けられた出力トランジスタと、
前記出力トランジスタのゲートと前記第1端子の間に設けられた第1抵抗と、
前記出力トランジスタのゲートと、電位の固定された第2端子の間に設けられた第1オントランジスタを含む第1オン回路と、
前記出力トランジスタのゲートと、電位の固定された第3端子の間に設けられた第2オントランジスタを含む第2オン回路と、
を備え、
前記出力トランジスタのオンを指示するオン制御信号がアサートされると、前記第1、第2オントランジスタをともにオン状態とした後、前記第1オントランジスタをオフすることを特徴とする出力回路。 - 前記第1オン回路は、前記出力トランジスタのゲートと前記第1端子の電位差を監視し、当該電位差が所定値に達するとアサートされる前記第1オントランジスタをオフするためのオフ信号を生成するゲート電圧監視部を含み、前記オン制御信号と前記オフ信号にもとづき、前記第1オントランジスタを制御することを特徴とする請求項5に記載の出力回路。
- 前記第1オン回路は、前記オン制御信号がアサートされた後、所定時間経過後にアサートされるオフ信号を生成する遅延回路を含み、前記オン制御信号と前記オフ信号にもとづき、前記第1オントランジスタを制御することを特徴とする請求項5に記載の出力回路。
- 前記第1オン回路は、前記第1オントランジスタと直列に設けられた第2抵抗を含むことを特徴とする請求項5または6に記載の出力回路。
- 前記第2オントランジスタは、前記オン制御信号がアサートされるとき、所定の定電流を発生することを特徴とする請求項5から7のいずれかに記載の出力回路。
- 前記出力トランジスタのゲートと前記第1端子の電位差を所定値にクランプするクランプ回路をさらに備えることを特徴とする請求項5から9のいずれかに記載の出力回路。
- 出力端子から制御信号に応じた電圧レベルを有する出力信号を出力するブリッジ出力回路であって、
第1固定電圧端子と前記出力端子の間に設けられたハイサイドトランジスタと、
前記出力端子と第2固定電圧端子の間に設けられたローサイドトランジスタと、
前記ローサイドトランジスタのゲート信号を所定の第1レベルと比較することによって前記ローサイドトランジスタがオフしたことを検出し、前記ローサイドトランジスタのオフを検出するとアサートされるローサイドオフ検出信号を生成するローサイドオフ検出回路と、
前記ハイサイドトランジスタのゲート信号を所定の第2レベルと比較することによって前記ハイサイドトランジスタがオフしたことを検出し、前記ハイサイドトランジスタのオフを検出するとアサートされるハイサイドオフ検出信号を生成するハイサイドオフ検出回路と、
前記制御信号と前記ローサイドオフ検出信号にもとづき、前記ハイサイドトランジスタの前記ゲート信号を生成するハイサイドドライバと、
前記制御信号と前記ハイサイドオフ検出信号にもとづき、前記ローサイドトランジスタの前記ゲート信号を生成するローサイドドライバと、
を備え、
前記ローサイドオフ検出回路は、
前記ローサイドトランジスタと同型であり、その第1端子が前記第2固定電圧端子に接続され、そのゲートに前記ローサイドトランジスタのゲート信号を受けるローサイド検出トランジスタと、
前記ローサイド検出トランジスタの第2端子と第3固定電圧端子の間に設けられた第1抵抗と、
前記第1抵抗と並列に設けられ、前記制御信号が前記ローサイドトランジスタのオフを指示するレベルをとるときに導通し、オンを指示するレベルをとるとき遮断する第1バイパス回路と、
を含み、前記ローサイド検出トランジスタの前記第2端子の信号を、前記ローサイドオフ検出信号として出力し、
前記ハイサイドドライバは、
前記出力トランジスタのゲートと、電位の固定された第4固定電圧端子の間に設けられた第1オントランジスタを含む第1オン回路と、
前記出力トランジスタのゲートと、電位の固定された第5固定電圧端子の間に設けられた第2オントランジスタを含む第2オン回路と、
を備え、
前記出力トランジスタのオンを指示するオン制御信号がアサートされると、前記第1、第2オントランジスタをともにオン状態とした後、前記第1オントランジスタをオフすることを特徴とする出力回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010129960A JP5537270B2 (ja) | 2009-07-13 | 2010-06-07 | 出力回路 |
US12/834,924 US8390341B2 (en) | 2009-07-13 | 2010-07-13 | Output circuit |
US13/753,842 US8710878B2 (en) | 2009-07-13 | 2013-01-30 | Output circuit |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009164980 | 2009-07-13 | ||
JP2009164980 | 2009-07-13 | ||
JP2009184859 | 2009-08-07 | ||
JP2009184859 | 2009-08-07 | ||
JP2010129960A JP5537270B2 (ja) | 2009-07-13 | 2010-06-07 | 出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011055470A true JP2011055470A (ja) | 2011-03-17 |
JP5537270B2 JP5537270B2 (ja) | 2014-07-02 |
Family
ID=43943969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010129960A Active JP5537270B2 (ja) | 2009-07-13 | 2010-06-07 | 出力回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8390341B2 (ja) |
JP (1) | JP5537270B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013168714A (ja) * | 2012-02-14 | 2013-08-29 | Fuji Electric Co Ltd | ドライバ回路 |
KR20140084975A (ko) * | 2012-12-27 | 2014-07-07 | 삼성전기주식회사 | 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버 |
CN104079286A (zh) * | 2013-03-25 | 2014-10-01 | 精工爱普生株式会社 | 电路装置以及电子设备 |
WO2015186233A1 (ja) * | 2014-06-06 | 2015-12-10 | 株式会社日立産機システム | 電力変換装置およびワイドバンドギャップ半導体素子の制御方法 |
JP2019204997A (ja) * | 2018-05-21 | 2019-11-28 | ローム株式会社 | ブリッジ出力回路、モータドライバ装置及び半導体装置 |
JP2020109910A (ja) * | 2019-01-04 | 2020-07-16 | 株式会社東芝 | ゲート制御回路及びトランジスタ駆動回路 |
WO2020195035A1 (ja) * | 2019-03-26 | 2020-10-01 | 日本電産株式会社 | 駆動回路、駆動システム |
US10958269B2 (en) | 2019-02-05 | 2021-03-23 | Rohm Co., Ltd. | Bridge output circuit, power device and semiconductor device |
WO2021131157A1 (ja) * | 2019-12-27 | 2021-07-01 | ローム株式会社 | 半導体装置 |
JP2022515022A (ja) * | 2018-12-03 | 2022-02-17 | イルディズ テクニク ユニヴァーシテシ | パワーエレクトロニクスコンバータのためのデッドタイム制御方法、およびこの方法を適用するための回路 |
JP7139169B2 (ja) | 2018-07-05 | 2022-09-20 | 東日本旅客鉄道株式会社 | 列車自動運転システムおよび自動運転装置 |
WO2023067775A1 (ja) * | 2021-10-21 | 2023-04-27 | サンケン電気株式会社 | Dc-dcコンバータ |
WO2023181633A1 (ja) * | 2022-03-23 | 2023-09-28 | ローム株式会社 | スイッチング装置及びdc/dcコンバータ |
JP7510956B2 (ja) | 2019-12-27 | 2024-07-04 | ローム株式会社 | 半導体装置 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5537270B2 (ja) * | 2009-07-13 | 2014-07-02 | ローム株式会社 | 出力回路 |
JP5580350B2 (ja) | 2012-01-26 | 2014-08-27 | 株式会社東芝 | ドライバ回路 |
US9520815B2 (en) * | 2012-07-09 | 2016-12-13 | Panasonic Intellectual Property Management Co., Ltd. | Control device of electric sealed compressor, electric sealed compressor apparatus, and home appliance comprising control device and electric sealed compressor apparatus |
US9111764B2 (en) * | 2012-07-13 | 2015-08-18 | Infineon Technologies Ag | Integrated semiconductor device and a bridge circuit with the integrated semiconductor device |
JP6001445B2 (ja) * | 2012-12-27 | 2016-10-05 | 株式会社東芝 | 駆動回路および半導体装置 |
US8970265B2 (en) * | 2013-03-14 | 2015-03-03 | Allegro Microsystems, Llc | Systems and methods for driving a load under various power conditions |
US9755625B2 (en) | 2014-04-30 | 2017-09-05 | Fairchild Korea Semiconductor Ltd. | Pulse generator and driving circuit comprising the same |
US11152857B2 (en) * | 2015-05-06 | 2021-10-19 | Flextronics Ap, Llc | Gate driver circuit for half bridge MOSFET switches providing protection of the switch devices |
US9906221B1 (en) * | 2016-12-30 | 2018-02-27 | Delta Electronics, Inc. | Driving circuit of a power circuit |
US10230356B2 (en) | 2017-02-27 | 2019-03-12 | Allegro Microsystems, Llc | High-side output transistor circuit |
DE102017218305A1 (de) * | 2017-10-13 | 2019-04-18 | Conti Temic Microelectronic Gmbh | Verfahren zum Steuern einer Halbleiterbrücke eines elektrisch betreibbaren Motors mittels eines Rampensignals, Steuerungseinrichtung sowie Anordnung |
US10826487B2 (en) * | 2017-12-05 | 2020-11-03 | Texas Instruments Incorporated | Power unit with an integrated pull-down transistor |
DE102018204671A1 (de) * | 2018-03-27 | 2019-10-02 | Continental Teves Ag & Co. Ohg | Verfahren zur Ansteuerung, Ansteuerschaltung, Ansteuersystem und Verwendung |
US11112455B2 (en) * | 2019-02-26 | 2021-09-07 | Texas Instruments Incorporated | Built-in self-test circuits and related methods |
EP3713089A1 (en) * | 2019-03-22 | 2020-09-23 | Nexperia B.V. | Power supply detection circuit |
US11094807B2 (en) * | 2019-09-05 | 2021-08-17 | Stmicroelectronics S.R.L. | Anti-aging architecture for power MOSFET device |
CN112994447B (zh) * | 2019-12-13 | 2022-03-04 | 立锜科技股份有限公司 | 低延迟时间的电源转换电路及其中的驱动电路 |
CN116131585A (zh) * | 2021-11-15 | 2023-05-16 | 瑞昱半导体股份有限公司 | 预驱动电路及驱动装置 |
US11641198B1 (en) * | 2021-11-30 | 2023-05-02 | Texas Instruments Incorporated | Wide voltage gate driver using low gate oxide transistors |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01176117A (ja) * | 1987-12-29 | 1989-07-12 | Asahi Kasei Micro Syst Kk | 貫通電流防止回路 |
JPH11346147A (ja) * | 1998-06-02 | 1999-12-14 | Nec Corp | スルーレート出力回路 |
JP2005348019A (ja) * | 2004-06-02 | 2005-12-15 | Rohm Co Ltd | コイル負荷駆動出力回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5365118A (en) * | 1992-06-04 | 1994-11-15 | Linear Technology Corp. | Circuit for driving two power mosfets in a half-bridge configuration |
JP3926975B2 (ja) | 1999-09-22 | 2007-06-06 | 株式会社東芝 | スタック型mosトランジスタ保護回路 |
JP3956123B2 (ja) | 2002-09-24 | 2007-08-08 | Nok株式会社 | コネクターシール |
JP4497991B2 (ja) | 2004-04-14 | 2010-07-07 | 株式会社ルネサステクノロジ | 電源ドライバ回路及びスイッチング電源装置 |
US7187226B2 (en) * | 2004-07-01 | 2007-03-06 | Analog Devices, Inc. | Anti-cross conduction drive control circuit and method |
JP2007209054A (ja) | 2006-01-31 | 2007-08-16 | Sharp Corp | スイッチングレギュレータ及びその制御回路 |
JP5537270B2 (ja) * | 2009-07-13 | 2014-07-02 | ローム株式会社 | 出力回路 |
-
2010
- 2010-06-07 JP JP2010129960A patent/JP5537270B2/ja active Active
- 2010-07-13 US US12/834,924 patent/US8390341B2/en not_active Expired - Fee Related
-
2013
- 2013-01-30 US US13/753,842 patent/US8710878B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01176117A (ja) * | 1987-12-29 | 1989-07-12 | Asahi Kasei Micro Syst Kk | 貫通電流防止回路 |
JPH11346147A (ja) * | 1998-06-02 | 1999-12-14 | Nec Corp | スルーレート出力回路 |
JP2005348019A (ja) * | 2004-06-02 | 2005-12-15 | Rohm Co Ltd | コイル負荷駆動出力回路 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013168714A (ja) * | 2012-02-14 | 2013-08-29 | Fuji Electric Co Ltd | ドライバ回路 |
KR20140084975A (ko) * | 2012-12-27 | 2014-07-07 | 삼성전기주식회사 | 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버 |
KR102092964B1 (ko) * | 2012-12-27 | 2020-03-24 | 솔루엠 (허페이) 세미컨덕터 씨오., 엘티디. | 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버 |
CN104079286A (zh) * | 2013-03-25 | 2014-10-01 | 精工爱普生株式会社 | 电路装置以及电子设备 |
JP2014187829A (ja) * | 2013-03-25 | 2014-10-02 | Seiko Epson Corp | 回路装置及び電子機器 |
CN104079286B (zh) * | 2013-03-25 | 2017-07-28 | 精工爱普生株式会社 | 电路装置以及电子设备 |
WO2015186233A1 (ja) * | 2014-06-06 | 2015-12-10 | 株式会社日立産機システム | 電力変換装置およびワイドバンドギャップ半導体素子の制御方法 |
JPWO2015186233A1 (ja) * | 2014-06-06 | 2017-04-20 | 株式会社日立産機システム | 電力変換装置およびワイドバンドギャップ半導体素子の制御方法 |
JP2019204997A (ja) * | 2018-05-21 | 2019-11-28 | ローム株式会社 | ブリッジ出力回路、モータドライバ装置及び半導体装置 |
US10608631B2 (en) | 2018-05-21 | 2020-03-31 | Rohm Co., Ltd. | Bridge output circuit, motor driver device and semiconductor device |
JP7139169B2 (ja) | 2018-07-05 | 2022-09-20 | 東日本旅客鉄道株式会社 | 列車自動運転システムおよび自動運転装置 |
JP2022515022A (ja) * | 2018-12-03 | 2022-02-17 | イルディズ テクニク ユニヴァーシテシ | パワーエレクトロニクスコンバータのためのデッドタイム制御方法、およびこの方法を適用するための回路 |
JP2020109910A (ja) * | 2019-01-04 | 2020-07-16 | 株式会社東芝 | ゲート制御回路及びトランジスタ駆動回路 |
JP7284582B2 (ja) | 2019-01-04 | 2023-05-31 | 株式会社東芝 | ゲート制御回路及びトランジスタ駆動回路 |
US10958269B2 (en) | 2019-02-05 | 2021-03-23 | Rohm Co., Ltd. | Bridge output circuit, power device and semiconductor device |
WO2020195035A1 (ja) * | 2019-03-26 | 2020-10-01 | 日本電産株式会社 | 駆動回路、駆動システム |
WO2021131157A1 (ja) * | 2019-12-27 | 2021-07-01 | ローム株式会社 | 半導体装置 |
JP7510956B2 (ja) | 2019-12-27 | 2024-07-04 | ローム株式会社 | 半導体装置 |
WO2023067775A1 (ja) * | 2021-10-21 | 2023-04-27 | サンケン電気株式会社 | Dc-dcコンバータ |
WO2023181633A1 (ja) * | 2022-03-23 | 2023-09-28 | ローム株式会社 | スイッチング装置及びdc/dcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
US20130141154A1 (en) | 2013-06-06 |
US8710878B2 (en) | 2014-04-29 |
US20110187439A1 (en) | 2011-08-04 |
JP5537270B2 (ja) | 2014-07-02 |
US8390341B2 (en) | 2013-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5537270B2 (ja) | 出力回路 | |
KR101974024B1 (ko) | 저전압 차단 회로, 이를 포함하는 스위치 제어 회로 및 전력 공급 장치 | |
JP5011585B2 (ja) | 電力素子の駆動回路 | |
US8766671B2 (en) | Load driving apparatus | |
US9300285B2 (en) | Gate driver circuit | |
US7893730B2 (en) | Level shifter and driving circuit including the same | |
US20110031918A1 (en) | Output circuit | |
JP7134632B2 (ja) | パワートランジスタのゲートドライバ回路、モータドライバ回路 | |
JP6304966B2 (ja) | 半導体駆動装置及び半導体装置 | |
JP5831528B2 (ja) | 半導体装置 | |
US20120068740A1 (en) | Voltage output circut | |
JP2004328812A (ja) | Dc−dcコンバータ制御回路、及び、dc−dcコンバータ | |
US7982525B2 (en) | Systems and methods for driving high power stages using lower voltage processes | |
WO2015064206A1 (ja) | 半導体装置 | |
JP2023063081A (ja) | スイッチング回路、dc/dcコンバータおよびその制御回路 | |
JP7378372B2 (ja) | 半導体装置 | |
JP4880436B2 (ja) | 半導体集積回路および電源装置 | |
KR20150125569A (ko) | 펄스 생성기 및 이를 포함하는 구동 회로 | |
CN110739951A (zh) | 用于驱动晶体管器件的方法和电子电路 | |
JP3657486B2 (ja) | スイッチ素子駆動回路 | |
WO2022107655A1 (ja) | レベルシフト回路及び電源装置 | |
JP2014027515A (ja) | 出力回路 | |
CN115224913A (zh) | 功率开关电路及对应操作方法 | |
JP2010147544A (ja) | 駆動装置 | |
JP2013223212A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5537270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |