JPWO2015186233A1 - 電力変換装置およびワイドバンドギャップ半導体素子の制御方法 - Google Patents

Abstract

交流電源の交流電圧を整流して直流電圧に変換する順変換器と、順変換器にて変換された直流電圧を平滑する平滑コンデンサを有する直流中間回路と、少なくとも一つのアームに第一および第二のワイドバンドギャップ半導体スイッチング素子を有し、直流中間回路にて平滑された直流電圧を交流電圧に変換する逆変換器と、ワイドバンドギャップ半導体スイッチング素子のゲート電圧を制御して逆変換器を駆動する駆動回路と、ワイドバンドギャップ半導体スイッチング素子のゲート電圧（ＶＧＵＮ）を検出するゲート電圧検出部と、駆動回路を制御する制御部とを備え、制御部は、該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御し、ゲート電圧検出部で検出した該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧（ＶＧＵＮ）が所定電圧以下になれば、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御する。

Description

本発明は、電力変換装置および制御方法に関する。

近年、シリコン（Ｓｉ）の物性値限界を乗り越える性能を有したワイドバンドギャップ半導体素子として炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）などが注目を浴び、次世代のパワー半導体素子として期待されている。

これらの材料は、Ｓｉに比べ、絶縁破壊電圧は約１０倍、熱伝導率は約３倍、融点は約２倍、飽和電子速度は約２倍という特徴を兼ね備えた半導体素子であり、特に、高い絶縁破壊電圧を持つため、耐圧を確保するためのドリフト層を１／１０程度まで薄くできパワー半導体のオン電圧を低くすることが可能である。

このことは、これらの材料でパワー半導体を構成すれば、従来の代表的パワー半導体素子であるＩＧＢＴ（シリコン）と比較して、発生損失を大幅に低減することができ、しいては、電力変換装置の大幅な小型化が達成できることが期待される。しかし、そのためには、該素子を信頼性高く使いこなす技術の確立は重要である。

特許文献１の［解決手段］には、「デッドタイム管理部１０５は、１対のワイドバンドギャップ半導体スイッチング素子が両方同時にＯＦＦ状態となるデッドタイムの長さを各相毎に、電流ＩU ，ＩV ，ＩW の向き及び中点電圧ＶMU，ＶMV，ＶMWに基づいて適応制御する。例えば、負荷１０にＵ相の電流ＩU がワイドバンドギャップ半導体スイッチング素子ＳＷＵＨから給電されている場合、先ず素子ＳＷＵＨがＯＦＦ状態になるように、ゲートドライバ１０６を介してそのゲート電圧を操作し、同時に中点電圧ＶMUを測定する。その後、デッドタイムの期間内であっても中点電圧ＶMUの低下が始まれば、素子ＳＷＵＨのＯＦＦ状態への変化が完了したと見做すことが出来るので、その時点で低電位側のワイドバンドギャップ半導体スイッチング素子ＳＷＵＬがＯＮ状態になるようにそのゲート電圧を操作する。」ことが記載されている（要約参照）。

特開２００７−１２４８４２号公報

ワイドバンドギャップ半導体スイッチング素子であるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、ゲートに電圧を印加すれば、正（ドレインからソースへ）と負（ソースからドレインへ）の両方向に主電流を流すことができる。ここで、ワイドバンドギャップ半導体は、ＳｉＣやＧａＮなどである。また、ＭＯＳＦＥＴは、その構造上、ソースとドレインの間にはｐｎ接合が形成されているので、ＭＯＳＦＥＴに寄生した内蔵ダイオード（ボディダイオード）が存在する。そこで、ワイドバンドギャップ半導体スイッチング素子を電力変換装置に用いる場合、このボディダイオードを、ＭＯＳＦＥＴに並列に接続される個別のフライホイールダイオード（ＦＷＤ）として用いることができる。従って、デッドタイム期間は、ボディダイオードに電流が流れることになる。

しかし、この寄生したボディダイオードは、寄生という命名からも分かるように意図的なものではなく、ＭＯＳＦＥＴの構造に起因して寄生されたダイオードに他ならない。このため、ボディダイオードに流れる電流を最少に制御することがボディダイオードの信頼性面の確保（寄生したボディダイオードのため、明確に既定できない過電流耐量値や結晶欠陥に起因した過電流によるダイオードの劣化あるいは破壊を防止すること）の観点から重要であり、デッドタイム期間を最適に制御することが必要となる。
しかしながら、特許文献１では、デッドタイムの長さを各相毎に、電流ＩU、ＩV、ＩWの向き及び中点電圧ＶMU、ＶMV、ＶMWに基づいて適応制御している。従って、各相の電流の向きを検出（各相電流測定部１０３）するために、検出電流の不感帯（正および負の電流がゼロに近い任意の幅以下は検出しない期間）を設ける必要があり、この不感帯の幅に起因した検出無駄時間が必要となる。また、中間電圧を検出する各相中点電圧測定部１０２では高圧の電圧を検出しなければならないため、オーミック損失に伴う電圧検出用分圧抵抗の発熱の問題と分圧抵抗の基板上設置スペースの問題、さらには、オンスピードおよびオフスピードが極めて速いことに起因した電圧検出回路の誤動作防止用フィルタによる検出遅延時間が必須になる。

通常、電力変換装置に予め設けられたデッドタイムは数μ秒程度であるため、上記検出無駄時間や検出遅延時間に必要な数μ秒を考慮すると、予め設けられたデッドタイムとほぼ同じオーダーの検出時間が必要となり、デッドタイムの長さを最適(最短)に設定できないという課題が発生する。

このような状態において、デッドタイム管理部１０５で補正されたデッドタイムは、最適な時間ではないといえる。すなわち、検出信号の検出無駄時間や検出遅延時間に基づいての適応制御にならざるを得ないため、ボディダイオードに流れる電流を最少にし、ボディダイオードの信頼性（劣化や破壊防止）を確保しつつフライホイールダイオードの代替として有効活用するには問題がある。

そこで本発明は、ワイドバンドギャップ半導体スイッチング素子であるＭＯＳＦＥＴを用いて構成した電力変換装置において、簡単な構成で効率的にデッドタイムを最適に制御することで、ボディダイオードに流れる電流を抑制してボディダイオードの信頼性を確保し、そのボディダイオードをフライホイールダイオードの代替として有効活用できる電力変換装置および制御方法を提供することを目的とする。

上記目的を達成するため、交流電源の交流電圧を整流して直流電圧に変換する順変換器と、順変換器にて変換された直流電圧を平滑する平滑コンデンサを有する直流中間回路と、少なくとも一つのアームに第一および第二のワイドバンドギャップ半導体スイッチング素子を有し、直流中間回路にて平滑された直流電圧を交流電圧に変換する逆変換器と、ワイドバンドギャップ半導体スイッチング素子のゲート電圧を制御して逆変換器を駆動する駆動回路と、ワイドバンドギャップ半導体スイッチング素子のゲート電圧を検出するゲート電圧検出部と、駆動回路を制御する制御部と、を備え、制御部は、該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御し、ゲート電圧検出部で検出した該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定電圧以下になれば、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御する。

本発明によれば、簡単な構成で効率的にデッドタイムを最適に制御することができ、ボディダイオードに流れる電流を最少にし、ボディダイオードを、その信頼性を確保しつつフライホイールダイオードの代替として有効活用できる。

本発明に係る電力変換装置の概略構成図である。 ＳｉＣ−ＭＯＳＦＥＴの簡易等価回路である。 ＳｉＣ−ＭＯＳＦＥＴで構成された電力変換装置の主回路構成図である。 電力変換装置のゲートドライブ回路である。 デッドタイムの説明図である。 本発明に係る電力変換装置のゲートドライブ回路である。 従来の電力変換装置における実際のゲート信号のタイミングチャートである。 本発明に係る電力変換装置のゲート信号のタイミングチャートである。 本発明に係る電力変換装置のゲート信号のタイミングチャートである。 本発明に係る電力変換装置のゲート信号のタイミングチャート拡大図である。

以下では図面を用いて実施例について説明する。なお、各図における共通の構成については同一の参照番号を付してある。また、以下に説明する各実施例は図示例に限定されるものではない。

以下図面を用いて実施例１について説明する。

実施例１における電力変換装置の形態を以下に図を用いて説明する。
図１は、実施例１に係る電力変換装置の構成図の一例である。

図１の電力変換装置１０は、交流電動機４に電力を供給するための順変換器１、平滑用コンデンサ２、逆変換器３、制御回路５、冷却ファン６、デジタル操作パネル７、ドライブ回路８、直流電圧検出回路９を備えて構成される。図１では、任意の入力電源として交流電源を用いた場合を示す。

順変換器１は、交流電力を直流電力に変換する。平滑用コンデンサ２は、直流中間回路に備えられている。逆変換器３は、直流電力を任意の周波数の交流電力に変換する。

逆変換器３は、各アームに一組の第一および第二のワイドバンドギャップ半導体スイッチング素子と該ワイドバンドギャップ半導体スイッチング素子に並列に構成された該ワイドバンドギャップ半導体スイッチング素子のボディダイオードを有している。ここで、第一および第二の表記は、説明の便宜上定義したもので、上アームおよび下アームのワイドバンドギャップ半導体スイッチング素子それぞれを第一および第二のワイドバンドギャップ半導体スイッチング素子と限定するものではない。

逆変換器３内には、ワイドバンドギャップ半導体スイッチング素子としてＳｉＣ−ＭＯＳＦＥＴが搭載されている。ここで、ワイドバンドギャップ半導体スイッチング素子として、同様にＳｉ（シリコン）の物性値限界を乗り越える性能を有したワイドバンドギャップ半導体であるＧａＮ（ガリウムナイトライド）を用いてもよい。

冷却ファン６は、順変換器１及び逆変換器３内のパワーモジュールを冷却する。
デジタル操作パネル７は、電力変換装置の各種制御データを設定、変更、異常状態及びモニタ表示を行う。操作パネル７には異常表示が可能な表示部が設けられており、電力変換装置における異常が検出されると当該表示部に表示される。本実施例の操作パネル７としては、特に種類が限定されるものではないが、デジタル操作パネルとして装置使用者の操作性を考慮して表示部の表示を見ながら操作が行えるように構成している。

なお、表示部は必ずしも操作パネル７と一体に構成する必要はないが、操作パネル７の操作者が、表示を見ながら操作できるように一体構成とすることが望ましい。
操作パネル７から入力された電力変換装置の各種制御データは図示しない記憶部に格納される。

制御回路５（制御部）は、デジタル操作パネル７によって入力される各種の制御データに基づいて逆変換器３のワイドバンドギャップ半導体スイッチング素子を制御すると共に、電力変換装置１０全体の制御を司る働きをするもので、制御演算装置４（例えば、マイコンなど）が搭載されており、デジタル操作パネル７から入力される各種の制御データに応じて必要な制御処理が行なえるように構成されている。

また、上位装置１１（例えば、通信装置や無線装置や指令装置）から入力される各種の制御データに応じて必要な制御処理も行なえるように構成されている。内部構成は省略するが、各種の制御データが格納された記憶部（図示せず。）の記憶データからの情報に基づいて図示していないマイコンが演算を行う。電流検出器ＣＴは、永久磁石同期電動機のＵ相、Ｗ相の線電流を検出する。Ｖ相の線電流は、交流条件（ｉｕ＋ｉｖ＋ｉｗ＝０）から、ｉｖ＝−（ｉｕ＋ｉｗ）として求められる。

なお、図１では、電流検出器ＣＴは、逆変換器３の出力側の電流を検出しているが、逆変換器３の入力側の電流を検出してもよい。また、図１ではＣＴを２個用いる例を示したが、ＣＴを３個使用し、各Ｕ相、Ｖ相、Ｗ相の線電流を検出してもよい。

ドライブ回路８は、制御回路５からの指令に基づいて逆変換器３のワイドバンドギャップ半導体スイッチング素子を駆動する。ドライブ回路８内には、図示していないスイッチングレギュレータ回路（ＤＣ／ＤＣコンバータ）が搭載されており、電力変換装置の運転に必要な各直流電圧を生成し、これらを各構成に対して供給する。

直流電圧検出回路９は、直流中間回路を構成する平滑用コンデンサ２の電圧を検出する。

また、任意の入力電源として交流電源ではなく、直流電源を供給する場合には、直流中間回路の（＋）電位側に直流電源の＋側を接続し、直流中間回路の（−）電位側に直流電源の−側を接続すればよい。さらには、交流端子ＲとＳとＴを接続し、この接続点に直流電源の＋側を接続し、直流中間回路の（−）電位側に直流電源の−側を接続してもよいし、逆に、直流中間回路の（＋）電位側に直流電源の＋側を接続し、交流端子ＲとＳとＴを接続し、この接続点に直流電源の−側を接続してもよい。

図２は、ＳｉＣ−ＭＯＳＦＥＴの簡易等価回路である。

ユニポーラ型のＭＯＳＦＥＴは、双方向特性を持つため、ゲートがオン状態であれば、正（ＩＤ）と負（−ＩＤ）の両方向に電流を流すことができる。

また、ユニポーラ型のＭＯＳＦＥＴの場合には、接合型構造のＩＧＢＴのような通電時における電圧降下であるオン電圧（ＶＣＥｓａｔ）は存在せず、抵抗変調型に起因したオン抵抗ＲＯＮと電流ＩＤの積（オン電圧＝ＲＯＮ＊ＩＤ）で決まる特性を有する。構造図から、ソースとドレインの間にはｐｎ接合が形成されており、これがＭＯＳＦＥＴに寄生したボディダイオードとなる。すなわち、この寄生した内蔵ダイオードは、寄生という命名からも分かるように意図的なものではなくその構造に起因して寄生されたものに他ならない。

すなわち、ボディダイオードに流れる電流を最少に制御することがボディダイオードの信頼性面の確保（寄生した内蔵ダイオードのため、明確に既定できない過電流耐量値や結晶欠陥に起因した過電流によるダイオードの劣化あるいは破壊を防止すること）の観点から重要であり、デッドタイム期間を最適に制御することが必要となる。
ＭＯＳＦＥＴの等価回路は、オン抵抗ＲＯＮとボディダイオードＢＤで構成された簡易なものとして表現できる。

しかし、Ｓｉ−ＭＯＳＦＥＴの場合には、ボディダイオードのリカバリ特性（−ＩＢＤ）に起因したスパイク電圧によりＭＯＳＦＥＴが過電圧破壊する。この過電圧破壊は、高耐圧ＭＯＳＦＥＴを電力変換装置に使用した場合、特に交流電動機の回生モード時に発生すると言われている。このため、Ｓｉ−ＭＯＳＦＥＴの場合には、Ｓｉ−ＩＧＢＴなどと同様に、Ｓｉ−ＭＯＳＦＥＴに並列にフライホイールダイオードとして順電圧降下の小さいショットキーバリアダイオード（ＳＢＤ）を個別に接続することが必要不可欠となる。

一方、ＳｉＣ−ＭＯＳＦＥＴの場合には、ボディダイオードにリカバリ特性が殆どない（−ＩＢＤ≒０）ため、並列に接続される個別のフライホイールダイオード（ＦＷＤ）を必要としない点が大きな特徴である。もちろん、ＧａＮ−ＭＯＳＦＥＴやＳｉＣ−ＪＦＥＴやＧａＮ−ＪＦＥＴでも同様である。ＳｉＣ−ＭＯＳＦＥＴのゲートがオン状態時には、正（ＩＤ）あるいは負（−ＩＤ）の両方向に電流を流すことができるため、ボディダイオードＢＤには、ＳｉＣ−ＭＯＳＦＥＴのゲートがオフの状態時にのみ電流（ＩＢＤ）が流れる。

ＭＯＳＦＥＴにおいて、チャネル形成に必要なゲート電圧をスレッショルド電圧Ｖｔｈ（閾値電圧）とよび、この閾値電圧レベルは主に半導体の不純物量に関係している。

図３は、ワイドバンドギャップ半導体素子であるＳｉＣ−ＭＯＳＦＥＴで構成された電力変換装置の主回路構成図である。

電力変換装置の任意の時点におけるワイドバンドギャップ半導体スイッチング素子の動作モードである。Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰとＶ相下アームのワイドバンドギャップ半導体スイッチング素子ＶＮとＷ相下アームのワイドバンドギャップ半導体スイッチング素子ＷＮがオンし（図中の○で囲んだワイドバンドギャップ半導体スイッチング素子がオン状態）、交流電動機４に各相電流ＩＵ、ＩＶ、ＩＷを供給している。

図４は、電力変換装置のゲートドライブ回路である。

逆変換器を構成する三相（Ｕ相、Ｖ相、Ｗ相）の内、代表的に上下アームを構成する一対のＵ相の上アームＵＰと下アームＵＮについての回路図である。

ＤＵＰはＵ相上アームのゲートドライブ回路、ＤＵＮはＵ相下アームのゲートドライブ回路、ＶＧＰはＵ相上アームへのＰＷＭ信号、ＶＧＮはＵ相下アームへのＰＷＭ信号、ＶＧＵＰはＵ相上アームのゲート電圧、ＶＧＵＮはＵ相下アームのゲート電圧である。

ＰＷＭ論理信号（ＶＧＰ、ＶＧＮ）を演算出力するＭＣＵとドライブ回路（ＤＵＰ、ＤＵＮ）は、図示しないフォトカプラにより電気的に絶縁された構成である。
もちろん、絶縁体分離構造のドライバーＩＣを用いてもよい。

図４（ａ）と（ｂ）は、図５におけるＡ部の動作モードを示したものである。
図４（ａ）は、Ｕ相の上アームのワイドバンドギャップ半導体スイッチング素子ＵＰがオン状態、下アームのワイドバンドギャップ半導体スイッチング素子ＵＮがオフ状態のモードを示し、上アームのワイドバンドギャップ半導体スイッチング素子ＵＰには電流ＩＵＰが流れＵ相に供給される（ＩＵ＝ＩＵＰ）。

図４（ｂ）は、上アームのワイドバンドギャップ半導体スイッチング素子ＵＰがオン状態（（ａ）のモード）からオフ状態に移行した状態のモード、すなわち、上下アームのワイドバンドギャップ半導体スイッチング素子ＵＰとＵＮが両方オフの状態（デッドタイム期間）を示しており、図４（ａ）においてＵ相に流れていた電流ＩＵは、電流連続性から下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのボディダイオードを通して還流（ＩＵ＝−ＩＵＮ＝ＩＢＤ）され、デッドタイム期間においても電流連続性が保たれる。すなわち、このデッドタイム期間にボディダイオードに電流が流れる。

図５は、デッドタイムの説明図である。

ＰＷＭ信号の任意の時点におけるＵ相上アームのワイドバンドギャップ半導体スイッチング素子への初期論理ゲート信号ＶＧＰとＵ相下アームのワイドバンドギャップ半導体スイッチング素子への初期論理ゲート信号ＶＧＮを示したものである。

電圧型インバータの場合には、逆変換器を構成する上下アームのＰＷＭ信号には、必ずデッドタイムが設けられている。このデッドタイムは、ゼロが理想であるが、実際には、ワイドバンドギャップ半導体スイッチング素子のオン・オフ時の遅延時間やドライブ回路の部品のオン・オフ時の遅延時間が考慮されて、ある一定の固定時間が予め設けられている。

ＳｉＣ−ＭＯＳＦＥＴのゲートがオン状態時には、正（ＩＤ）あるいは負（−ＩＤ）の両方向にＳｉＣ−ＭＯＳＦＥＴに電流を流すことができ、ＳｉＣ−ＭＯＳＦＥＴのゲートがオフの状態、すなわち一対の上アームのワイドバンドギャップ半導体スイッチング素子と下アームのワイドバンドギャップ半導体スイッチング素子が両方オフ状態であるデッドタイム期間（一対の上下アームのワイドバンドギャップ半導体スイッチング素子ＵＰとＵＮが両方オフの期間）にのみボディダイオードＢＤには電流（ＩＢＤ）が流れる。

しかし、ＭＯＳＦＥＴのボディダイオードは、意図しない寄生した内蔵ダイオード、すなわち、ＭＯＳＦＥＴ構成上結果的にｐｎ接合（ダイオード）が形成されるものであり、故意的に形成したものではない。このため、ボディダイオードの信頼性を考えた場合、ボディダイオードに流れる電流は、可能な限り少なくなるように制御することが必要である。この意味で、デッドタイム期間を最適に制御できれば、ボディダイオードに流れる電流を最少にでき、フライホイールダイオードの代替として信頼性高く有効活用が可能である。

図６は、本発明に係る電力変換装置のゲートドライブ回路である。

図４と共通の構成および同一の機能については、同一の参照記号を付してある。逆変換器を構成する三相の内、代表的にＵ相の上アームのワイドバンドギャップ半導体スイッチング素子ＵＰと下アームのワイドバンドギャップ半導体スイッチング素子ＵＮについての回路図である。

図４と異なる点は、デッドタイム補正回路ＤＴＣを有し、ゲート電圧検出部により検出された、Ｕ相上アームのゲートの検出電圧ＶＧＵＰとＵ相下アームのゲートの検出電圧ＶＧＵＮがデッドタイム補正回路ＤＴＣにフィードバックされ、デッドタイムが補正されたＰＷＭ信号（ＶＧＰｔ、ＶＧＮｔ）が生成されることである。

ＭＣＵから演算出力された各相のＰＷＭ論理信号（ＶＧＰ、ＶＧＮ）に対し、Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子とＵ相下アームのワイドバンドギャップ半導体スイッチング素子のゲートの検出電圧（ＶＧＵＰf、ＶＧＵＮｆ）に基づいて、デッドタイム補正回路ＤＴＣでデッドタイムが補正されたＰＷＭ信号（ＶＧＰｔ、ＶＧＮｔ）が、Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子のゲートドライブ回路ＤＵＰとＵ相下アームのワイドバンドギャップ半導体スイッチング素子のゲートドライブ回路ＤＵＮに伝送される。この最終のＰＷＭ信号により、Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰと下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのＳｉＣ−ＭＯＳＦＥＴのゲート電圧（ＶＧＵＰ、ＶＧＵＮ）が制御される。

図７は、従来の電力変換装置におけるゲート信号のタイミングチャートであり、Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰの初期論理ゲート信号ＶＧＰ、Ｕ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮの初期論理ゲート信号ＶＧＮ、上アームのワイドバンドギャップ半導体スイッチング素子ＵＰのゲート電圧ＶＧＵＰ、Ｕ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのゲート電圧ＶＧＵＮを示している。

Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰの初期論理ゲート信号ＶＧＰとＵ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮの初期論理ゲート信号ＶＧＮは、ＭＣＵで演算された任意の時点におけるＰＷＭの論理信号波形である。この論理信号には、上下アームのＳｉＣ−ＭＯＳＦＥＴが両方オンとなる状態を避けるため、予めデッドタイムｔｄが設けられている。このデッドタイムは、ゼロが理想であるが、実際にはワイドバンドギャップ半導体スイッチング素子のオン・オフ時の遅延時間やドライブ回路の部品のオン・オフ時の遅延時間が考慮されて、ある一定の時間が設定されている。

上アームのワイドバンドギャップ半導体スイッチング素子ＵＰのゲート電圧ＶＧＵＰとＵ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのゲート電圧ＶＧＵＮは、ＳｉＣ−ＭＯＳＦＥＴのゲートとソース間に印加される実ゲート電圧である。
ＭＯＳＦＥＴのオン時において、ゲート電圧にはミラー効果によりゲート電圧の上昇率がゼロに近い状態が発生する。論理デッドタイムｔｄに対し、上下アームのＭＯＳＦＥＴがオフした時点から、それぞれｔ１とｔ２の時間だけ長く設定されていることになる。

図８は、本発明に係る電力変換装置のゲート信号のタイミングチャートである。図７と同一の機能については、同一の参照記号を付してある。

逆変換器を構成する三相の内、代表的にＵ相の上アームのワイドバンドギャップ半導体スイッチング素子ＵＰと下アームのワイドバンドギャップ半導体スイッチング素子ＵＮについて、ゲート信号のタイミングチャートを示している。以下に、Ｕ相の上アームのワイドバンドギャップ半導体スイッチング素子ＵＰと下アームのワイドバンドギャップ半導体スイッチング素子ＵＮを用い、一アームにおける一組の第一及び第二のワイドバンドギャップ半導体スイッチング素子において、一方のワイドバンドギャップ半導体スイッチング素子から他方のスイッチング素子へ切り替える動作について説明する。

Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰの初期論理ゲート信号ＶＧＰ、Ｕ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮの初期論理ゲート信号ＶＧＮ、上アームのワイドバンドギャップ半導体スイッチング素子ＵＰのゲート電圧ＶＧＵＰ、Ｕ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのゲート電圧ＶＧＵＮ、上アームＵＰ修正後のゲート信号ＶＧＰｔ、下アームＵＮ修正後のゲート信号ＶＧＮｔを示したタイムチャートである。

Ｕ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮの初期論理ゲート信号ＶＧＮに対応した下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのゲート検出電圧ＶＧＵＮが、デッドタイム補正回路ＤＴＣにフィードバックされ、予め定められた第一の所定電圧と比較され、ＶＧＵＮが第一の所定電圧以下になった時に、上アーム側のワイドバンドギャップ半導体スイッチング素子ＵＰのＳｉＣ−ＭＯＳＦＥＴをオン（修正後のゲート信号：ＶＧＰｔ）に制御し、ＭＣＵで演算された上アーム側のワイドバンドギャップ半導体スイッチング素子ＵＰの初期論理ゲート信号ＶＧＰと同じオン時間ｔｕの間、オンを継続する。ここで、該所定の電圧は、ＳｉＣ−ＭＯＳＦＥＴがオフ状態となるスレッショルド電圧Ｖｔｈ近傍に定めるとよい。また、ゲート電圧―ドレイン電流の特性に応じて適宜定めても良い。

そして、Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰの初期論理ゲート信号ＶＧＰに対応した上アームのワイドバンドギャップ半導体スイッチング素子ＵＰのゲート検出電圧ＶＧＵＰがデッドタイム補正回路ＤＴＣにフィードバックされ、予め定められた第二の所定電圧と比較される。そして、ＶＧＵＰが第二の所定電圧（ＳｉＣ−ＭＯＳＦＥＴがオフ状態となるスレッショルド電圧Ｖｔｈ）以下になった時に、下アーム側のワイドバンドギャップ半導体スイッチング素子ＵＮのＳｉＣ−ＭＯＳＦＥＴをオン（修正後のゲート信号：ＶＧＮｔ）に制御する。

このように、ゲート電圧を検出して対向アームのＳｉＣ−ＭＯＳＦＥＴをオンに制御することにより、論理デッドタイムｔｄが最適なデッドタイムｔｄ１とｔｄ２に自動的に修正され、ミラー効果等によるスイッチングの遅延時間等を考慮しつつ最適なデッドタイムを設定することができる。ここで、第一の所定電圧と第二の所定電圧が同じ電圧であれば、修正後のデッドタイムｔｄ１とｔｄ２はほぼ同じ値になる。

以上説明したとおり、本実施例では、ＳｉＣ−ＭＯＳＦＥＴのゲート電圧をリアルタイムで検出してフィードバックをかけることで、最適なデッドタイムを制御できるので、ボディダイオードに流れる電流を最少にすることができる。従って、ボディダイオードの不明確な過電流耐量値や過電流値によるボディダイオードの劣化あるいは破壊を防止することが可能となり、ボディダイオードを、信頼性（ボディダイオードの不明確な過電流耐量値や過電流値によるダイオードの劣化あるいは破壊を防止）を確保しつつフライホイールダイオードの代替として有効活用することができる。

また、検出するＳｉＣ−ＭＯＳＦＥＴのゲート電圧は、約１８Ｖ程度であるので、高電圧を検出するための定格容量（Ｗａｔｔ）および寸法の大きい電圧検出用分圧抵抗器が不要であり、かつ、主回路に接続された高電圧回路から流入する伝導ノイズやワイドバンドギャップ半導体スイッチング素子のスイッチングによる急峻なｄＶ／ｄｔによる検出回路誤動作防止用フィルタ（遅延回路）を必要としないなど、簡易な構成でフィードバックのための電圧を精度よく検出することができる。さらに、ゲート電圧を検出するゲート電圧検出部は、デッドタイム補正回路ＤＴＣの近傍に設置することができるので、精度良く検出したゲート電圧にかかる信号を、ゲート電圧検出部からデッドタイム補正回路ＤＴＣまで伝達する際の遅延時間を抑制することができ、短時間でより正確にフィードバックすることが可能となる。よって、無駄な時間（遅延時間）が発生するのを抑制したスイッチング素子の切り替えができる。

図９は、本発明に係る電力変換装置のゲート信号のタイミングチャートである。

図８と同一の機能については、同一の参照記号を付してある。

図８と異なる点は、下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのゲート検出電圧ＶＧＵＮが第一の所定電圧以下になった時に、予め定められた所定時間Δｔ１経過後に上アーム側のワイドバンドギャップ半導体スイッチング素子ＵＰのＳｉＣ−ＭＯＳＦＥＴをオン（修正後のゲート信号：ＶＧＰｔ）に制御する点にある。また同様に、上アームのワイドバンドギャップ半導体スイッチング素子ＵＰのゲート検出電圧ＶＧＵＰが第二の所定電圧（ＳｉＣ−ＭＯＳＦＥＴがオフ状態となる電圧）以下になった時に、予め定められた所定時間Δｔ２経過後に下アーム側のワイドバンドギャップ半導体スイッチング素子ＵＮのＳｉＣ−ＭＯＳＦＥＴをオン（修正後のゲート信号：ＶＧＮｔ）に制御する。もちろん、所定時間Δｔ１とΔｔ２を同じ時間値としてもよい。

本実施例では、一方のワイドバンドギャップ半導体スイッチング素子のゲート検出電圧が所定電圧以下になった際、予め定めた所定時間経過後に、他方のワイドバンドギャップ半導体スイッチング素子をオンに制御することで、一方のワイドバンドギャップ半導体スイッチング素子のゲート電圧は閾値以下になったものの、電流が流れている状態であった場合に、他方のワイドバンドギャップ半導体スイッチング素子がオンになって短絡してしまうことを防止することができる。その上、実施例１と同様に、最適なデッドタイムに制御し、ボディダイオードに流れる電流を最少にすることができるため、ボディダイオードの信頼性（ボディダイオードの不明確な過電流耐量値や過電流値によるダイオードの劣化あるいは破壊を防止）を確保しつつフライホイールダイオードの代替として有効活用することができる。また、その他の利点も実施例１の場合と同様である。

なお、上述の予め定める所定時間は、一方のワイドバンドギャップ半導体スイッチング素子がオンからオフに制御され、時間が経過するにつれて印加されていたゲート電圧が減少していく際に、その変化率に応じて決定してもよい。なぜならば、オフ制御からの経過時間とゲート電圧の減少量の関係から、ゲート電圧が十分下がる経過時間を推定することで、最適な所定時間を定めることが可能だからである。

また、例えば、一方のワイドバンドギャップ半導体スイッチング素子をオフにしてから、該一方のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定電圧以下になるまでの時間に対し、その時間以下となる所定時間とするようにしてもよい。

この点については、ゲート信号のタイミングチャート拡大図である図１０を用いて説明する。ワイドバンドギャップ半導体スイッチング素子の特性を示すスレッショルド電圧Ｖｔｈ（閾値電圧）やスイッチング特性は、主に半導体の不純物量に関係している。例えば、ワイドバンドギャップ半導体スイッチング素子ＵＰをオフにしてから、一方のワイドバンドギャップ半導体スイッチング素子ＵＮのゲート電圧が所定電圧(例えば、スレッショルド電圧Ｖｔｈ)以下になるまでの時間ｔｔ１に対し、その時点からドレイン電流ＩＵＰがゼロになる時間ｔｔ２を比較すると、ｔｔ２≒０．８＊ｔｔ１の特性を持つワイドバンドギャップ半導体スイッチング素子が存在する場合が考えられる。

このような特性を持つワイドバンドギャップ半導体スイッチング素子においても、最適な所定時間を確保するためには、余裕を含めΔｔ２＝ｔｔ１に設定するのが好ましい。このため、ゲート電圧が所定電圧以下になるまでの時間ｔｔ１に対し、その時間（ｔｔ１）以下となる所定時間Δｔ２≦ｔｔ１とするようにしてもよい。

これらの処理は、ワイドバンドギャップ半導体スイッチング素子がオンからオフに制御され、ゲート電圧検出部でゲート電圧が所定電圧以下になるまでモニタリングし続けているので、そこで検出したゲート電圧の経時変化あるいは経過時間等をデッドタイム補正部ＤＴＣに出力し、デッドタイム補正部ＤＴＣで算出するようにすればよい。また、別に演算部を設けて、最適な所定時間を算出し、デッドタイム補正部ＤＴＣに出力するようにしてもよい。

以上の実施例で示したように、ワイドバンドギャップ半導体スイッチング素子であるＭＯＳＦＥＴを用いて構成した電力変換装置において、ワイドバンドギャップ半導体スイッチング素子のゲート電圧を直接検出し、予め定めた第一の所定電圧と第二の所定電圧以下になった時に、上アーム側と下アーム側のワイドバンドギャップ半導体ワイドバンドギャップ半導体スイッチング素子をオンにすることにより、デッドタイムを最適に制御することができ、ボディダイオードに流れる電流を最少にすることが可能となる。これは、ボディダイオードの信頼性の確保（寄生した内蔵ダイオードのため、明確に既定できない過電流耐量値や結晶欠陥に起因した過電流によるダイオードの劣化あるいは破壊を防止すること）の観点から重要であり、デッドタイム期間を最適に制御することにより、ボディダイオードの信頼性を確保しつつフライホイールダイオードの代替として有効活用できる電力変換装置および制御方法を提供することができるという効果がある。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。

１…順変換器、２…平滑用コンデンサ、３…逆変換器、４…交流電動機、５…制御回路、６…冷却ファン、７…デジタル操作パネル、８…ゲートドライブ回路、９…直流電圧検出回路、１０…電力変換装置、ＣＴ…電流検出器、ＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮ…ワイドバンドギャップ半導体スイッチング素子、ＤＵＰ…Ｕ相上アームのゲートドライブ回路、ＤＵＮ…Ｕ相下アームのゲートドライブ回路、ＶＧＰ…Ｕ相上アームへのＰＷＭ信号、ＶＧＮ…Ｕ相下アームへのＰＷＭ信号、ＶＧＵＰ…Ｕ相上アームのゲート電圧、ＶＧＵＮ…Ｕ相下アームのゲート電圧、ＤＴＣ…デッドタイム補正回路、ｔｄ…論理デッドタイム、ｔｄ１、ｔｄ２、ｔｄ３、ｔｄ４…修正後のデッドタイム、Δｔ１、Δｔ２…予め定められた所定時間

Claims (15)

1. 交流電源の交流電圧を整流して直流電圧に変換する順変換器と、
   前記順変換器にて変換された直流電圧を平滑する平滑コンデンサを有する直流中間回路と、
   少なくとも一つのアームに第一および第二のワイドバンドギャップ半導体スイッチング素子を有し、前記直流中間回路にて平滑された直流電圧を交流電圧に変換する逆変換器と、
   該第一および第二のワイドバンドギャップ半導体スイッチング素子のゲート電圧を制御して前記逆変換器を駆動する駆動回路と、
   該第一および該第二のワイドバンドギャップ半導体スイッチング素子のゲート電圧を検出するゲート電圧検出部と、
   前記駆動回路を制御する制御部と、
   を備え、
   前記制御部は、該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御し、前記ゲート電圧検出部で検出した該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定電圧以下になった場合に、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御する電力変換装置。
2. 請求項１に記載の電力変換装置であって、
   前記制御部は、該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御することで、該第二のワイドバンドギャップ半導体スイッチング素子が有するボディダイオードに電流を流すことを特徴とする電力変換装置。
3. 請求項１に記載の電力変換装置であって、
   前記制御部は、前記電圧検出部で検出した該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定の電圧以下になってから予め定めた所定時間の経過した場合に、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御することを特徴とする電力変換装置。
4. 請求項１に記載の電力変換装置であって、
   前記制御部は、該第一のワイドバンドギャップ半導体スイッチング素子から該第二のワイドバンドギャップ半導体スイッチング素子を切り替える間に、該第二のワイドバンドギャップ半導体スイッチング素子が有するボディダイオードに電流を流すことを特徴とする電力変換装置。
5. 請求項３に記載の電力変換装置であって、
   前記予め定めた所定時間は、該第一のワイドバンドギャップ半導体をオンからオフに制御してから該第一のワイドバンドギャップ半導体のゲート電圧が所定の電圧以下になるまでの時間以下であることを特徴とする電力変換装置。
6. 請求項１に記載の電力変換装置であって、
   前記ゲート電圧検出部は、前記ワイドバンドギャップ半導体スイッチング素子のゲートとソース間の電圧あるいはゲートとエミッタ間の電圧を検出することを特徴とする電力変換装置。
7. 交流電源の交流電圧を整流して直流電圧に変換する順変換工程と、
   前記順変換工程にて変換された直流電圧を平滑する平滑工程と、
   少なくとも一つのアームに設けられた第一および第二のワイドバンドギャップ半導体スイッチング素子により、前記平滑工程にて平滑された直流電圧を交流電圧に変換する逆変換工程と、
   を有し、
   前記逆変換工程において、該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御し、該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定電圧以下になれば、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御する電力変換方法。
8. 請求項７に記載の電力変換方法であって、
   該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御することで、該第二のワイドバンドギャップ半導体スイッチング素子が有するボディダイオードに電流を流すことを特徴とする電力変換方法。
9. 請求項７に記載の電力変換方法であって、
   前記逆変換工程おいて、該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定の電圧以下になってから予め定めた所定時間の経過した場合に、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御することを特徴とする電力変換方法。
10. 請求項７に記載の電力変換方法であって、
    前記逆変換工程おいて、該第一のワイドバンドギャップ半導体スイッチング素子から該第二のワイドバンドギャップ半導体スイッチング素子へ切り替える間に、該第二のワイドバンドギャップ半導体スイッチング素子が有するボディダイオードに電流を流すことを特徴とする電力変換方法。
11. 請求項９に記載の電力変換装置であって、
    前記逆変換工程において、前記予め定めた所定時間は、該第一のワイドバンドギャップ半導体をオンからオフに制御してから該第一のワイドバンドギャップ半導体のゲート電圧が所定の電圧以下になるまでの時間以下であることを特徴とする電力変換方法。
12. 請求項６に記載の電力変換方法であって、
    前記ワイドバンドギャップ半導体スイッチング素子のゲートとソース間の電圧あるいはゲートとエミッタ間の電圧を検出することにより、前記ワイドバンドギャップ半導体スイッチング素子のゲート電圧を検出することを特徴とする電力変換方法。
13. 交流電源の交流電圧を整流して直流電圧に変換する順変換工程と、
    前記順変換工程にて変換された直流電圧を平滑する平滑工程と、
    少なくとも一つのアームに設けられた第一および第二のワイドバンドギャップ半導体スイッチング素子により、前記平滑工程にて平滑された直流電圧を交流電圧に変換する逆変換工程と、
    を有する電力変換方法において、
    該第一のワイドバンドギャップ半導体スイッチング素子をオン、および、該第二のワイドバンドギャップ半導体スイッチング素子をオフに制御して該第一のワイドバンドギャップ半導体スイッチング素子に電流を流し、
    該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御して該第二のワイドバンドギャップ半導体スイッチング素子のボディダイオードに電流を流し、
    該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定の電圧以下になれば、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御して該第二のワイドバンドギャップ半導体スイッチング素子に電流を流すことを特徴とする電力変換方法。
14. 請求項１３に記載の電力変換方法であって、
    前記逆変換工程おいて、該第二のワイドバンドギャップ半導体スイッチング素子は、該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定の電圧以下になってから予め定めた所定時間の経過した場合に、オフからオンに制御されることを特徴とする電力変換方法。
15. 請求項１３に記載の電力変換方法であって、
    前記逆変換工程において、前記予め定めた所定時間は、該第一のワイドバンドギャップ半導体をオンからオフに制御してから該第一のワイドバンドギャップ半導体のゲート電圧が所定の電圧以下になるまでの時間以下であることを特徴とする電力変換方法。

Images