WO2015186233A1 - 電力変換装置およびワイドバンドギャップ半導体素子の制御方法 - Google Patents

電力変換装置およびワイドバンドギャップ半導体素子の制御方法 Download PDF

Info

Publication number
WO2015186233A1
WO2015186233A1 PCT/JP2014/065031 JP2014065031W WO2015186233A1 WO 2015186233 A1 WO2015186233 A1 WO 2015186233A1 JP 2014065031 W JP2014065031 W JP 2014065031W WO 2015186233 A1 WO2015186233 A1 WO 2015186233A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor switching
band gap
switching element
voltage
wide band
Prior art date
Application number
PCT/JP2014/065031
Other languages
English (en)
French (fr)
Inventor
敏 井堀
佐々木　康
清隆 冨山
景山　寛
石垣　隆士
Original Assignee
株式会社日立産機システム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立産機システム filed Critical 株式会社日立産機システム
Priority to PCT/JP2014/065031 priority Critical patent/WO2015186233A1/ja
Priority to JP2016525639A priority patent/JPWO2015186233A1/ja
Publication of WO2015186233A1 publication Critical patent/WO2015186233A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a power conversion device and a control method.
  • silicon carbide (SiC), gallium nitride (GaN), and the like have attracted attention as wide bandgap semiconductor devices having the performance to overcome the physical property limit of silicon (Si), and are expected as next-generation power semiconductor devices. .
  • These materials are semiconductor elements having characteristics that the breakdown voltage is about 10 times, the thermal conductivity is about 3 times, the melting point is about 2 times, and the saturation electron velocity is about 2 times compared to Si. Since it has a high dielectric breakdown voltage, the drift layer for ensuring the withstand voltage can be thinned to about 1/10, and the on-voltage of the power semiconductor can be lowered.
  • the dead time management unit 105 determines the length of the dead time during which both of the pair of wide band gap semiconductor switching elements are simultaneously turned OFF for each phase, the currents IU, IV , IW direction and adaptive control based on the midpoint voltages VMU, VMV, VMW For example, when the U-phase current IU is fed from the wide band gap semiconductor switching element SWUH to the load 10, the element SWUH is turned off first.
  • the gate voltage is controlled through the gate driver 106 and the midpoint voltage VMU is measured at the same time, and if the fall of the midpoint voltage VMU starts even within the dead time period, the element Since it can be considered that the change to the OFF state of SWUH has been completed, the wide band gap semiconductor switch on the low potential side at that time The gate voltage is manipulated so that the switching element SWUL is turned on "(see summary).
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • the wide band gap semiconductor is SiC, GaN, or the like.
  • the MOSFET has a pn junction formed between the source and the drain due to its structure, and therefore there is a built-in diode (body diode) parasitic on the MOSFET. Therefore, when the wide band gap semiconductor switching element is used in the power conversion device, this body diode can be used as an individual flywheel diode (FWD) connected in parallel to the MOSFET. Therefore, a current flows through the body diode during the dead time period.
  • FWD flywheel diode
  • this parasitic body diode is not intentional, as can be seen from the name of parasitic, and is nothing but a parasitic diode due to the structure of the MOSFET. For this reason, minimizing the current that flows through the body diode ensures the reliability of the body diode (the parasitic body diode prevents the diode from being overestimated due to overcurrent withstand values that cannot be clearly defined or due to crystal defects). It is important from the viewpoint of preventing deterioration or destruction), and it is necessary to optimally control the dead time period.
  • the length of the dead time is adaptively controlled for each phase based on the directions of the currents IU, IV, IW and the midpoint voltages VMU, VMV, VMW.
  • each phase current measuring unit 103 it is necessary to provide a dead zone of the detected current (a period in which positive and negative currents are not detected below an arbitrary width close to zero).
  • the dead time for detection due to the width of the dead zone is required.
  • each phase midpoint voltage measuring unit 102 that detects the intermediate voltage must detect a high voltage, the problem of heat generation of the voltage detecting voltage dividing resistor due to the ohmic loss and the installation space of the voltage dividing resistor on the substrate
  • the detection delay time by the filter for preventing malfunction of the voltage detection circuit due to the extremely high on-speed and off-speed is essential.
  • the dead time provided in advance in the power conversion device is about several microseconds, when considering the several microseconds necessary for the detection dead time and the detection delay time, the dead time is almost the same order as the dead time provided in advance.
  • the detection time is required, and there arises a problem that the length of the dead time cannot be set optimally (shortest).
  • the dead time corrected by the dead time management unit 105 is not an optimal time.
  • the current flowing through the body diode is minimized and the reliability (deterioration and destruction prevention) of the body diode is ensured.
  • the present invention suppresses the current flowing through the body diode by efficiently controlling the dead time with a simple configuration in a power conversion device configured using a MOSFET which is a wide band gap semiconductor switching element.
  • An object of the present invention is to provide a power conversion device and a control method capable of ensuring the reliability of a body diode and effectively utilizing the body diode as an alternative to a flywheel diode.
  • the wide band gap semiconductor switching element is controlled from on to off, and the first wide band gap detected by the gate voltage detector is detected. Once the gate voltage of the flop semiconductor switching element is below a predetermined voltage, controlled from off to on said second wide bandgap semiconductor switching element.
  • the dead time can be optimally controlled efficiently with a simple configuration, the current flowing through the body diode is minimized, and the body diode can be used as an alternative to the flywheel diode while ensuring its reliability. Can be used effectively.
  • This is a simple equivalent circuit of SiC-MOSFET.
  • It is a main circuit block diagram of the power converter device comprised by SiC-MOSFET.
  • It is a gate drive circuit of a power converter. It is explanatory drawing of a dead time.
  • It is a gate drive circuit of a power converter concerning the present invention.
  • It is a timing chart of the actual gate signal in the conventional power converter.
  • It is a timing chart of the gate signal of the power converter concerning the present invention.
  • It is a timing chart enlarged view of the gate signal of the power converter concerning the present invention.
  • FIG. 1 is an example of a configuration diagram of the power conversion apparatus according to the first embodiment.
  • a power converter 10 in FIG. 1 includes a forward converter 1 for supplying power to an AC motor 4, a smoothing capacitor 2, an inverse converter 3, a control circuit 5, a cooling fan 6, a digital operation panel 7, and a drive circuit 8.
  • a DC voltage detection circuit 9 is provided.
  • FIG. 1 shows a case where an AC power source is used as an arbitrary input power source.
  • Forward converter 1 converts AC power into DC power.
  • the smoothing capacitor 2 is provided in the direct current intermediate circuit.
  • the inverse converter 3 converts DC power into AC power having an arbitrary frequency.
  • the inverter 3 has a pair of first and second wide band gap semiconductor switching elements and a body diode of the wide band gap semiconductor switching element configured in parallel with the wide band gap semiconductor switching element in each arm. is doing.
  • the first and second notations are defined for convenience of explanation, and the wide band gap semiconductor switching elements of the upper arm and the lower arm are respectively limited to the first and second wide band gap semiconductor switching elements. is not.
  • a SiC-MOSFET is mounted as a wide band gap semiconductor switching element.
  • the wide bandgap semiconductor switching element GaN (gallium nitride) which is a wide bandgap semiconductor having a performance exceeding the physical property limit of Si (silicon) may be used.
  • the cooling fan 6 cools the power modules in the forward converter 1 and the reverse converter 3.
  • the digital operation panel 7 sets, changes, abnormal states, and monitor displays various control data of the power conversion device.
  • the operation panel 7 is provided with a display unit capable of displaying an abnormality. When an abnormality is detected in the power conversion device, the display is displayed on the display unit.
  • the type of the operation panel 7 of the present embodiment is not particularly limited, but as a digital operation panel, the operation panel 7 can be operated while viewing the display on the display unit in consideration of the operability of the apparatus user. Yes.
  • the display unit is not necessarily configured integrally with the operation panel 7, but it is desirable that the display unit be configured integrally so that an operator of the operation panel 7 can operate while viewing the display.
  • Various control data of the power converter input from the operation panel 7 is stored in a storage unit (not shown).
  • the control circuit 5 controls the wide bandgap semiconductor switching element of the inverter 3 based on various control data input by the digital operation panel 7 and controls the entire power converter 10.
  • the control arithmetic device 4 (for example, a microcomputer) is mounted, and is configured to perform necessary control processing according to various control data input from the digital operation panel 7.
  • a microcomputer (not shown) performs calculations based on information from stored data in a storage unit (not shown) in which various control data are stored.
  • the current detector CT detects the U-phase and W-phase line currents of the permanent magnet synchronous motor.
  • the current detector CT detects the current on the output side of the inverse converter 3, but may detect the current on the input side of the inverse converter 3.
  • 1 shows an example in which two CTs are used, but three CTs may be used to detect the line currents of each U phase, V phase, and W phase.
  • the drive circuit 8 drives the wide band gap semiconductor switching element of the inverse converter 3 based on a command from the control circuit 5.
  • a switching regulator circuit (DC / DC converter) (not shown) is mounted in the drive circuit 8 to generate each DC voltage necessary for the operation of the power converter and supply these to each component. .
  • the DC voltage detection circuit 9 detects the voltage of the smoothing capacitor 2 constituting the DC intermediate circuit.
  • the + side of the DC power supply when supplying a DC power supply instead of an AC power supply as an arbitrary input power supply, connect the + side of the DC power supply to the (+) potential side of the DC intermediate circuit and connect it to the ( ⁇ ) potential side of the DC intermediate circuit. Connect the negative side of the DC power supply. Furthermore, the AC terminals R, S and T may be connected, the + side of the DC power source may be connected to this connection point, and the-side of the DC power source may be connected to the ( ⁇ ) potential side of the DC intermediate circuit. Conversely, the + side of the DC power supply may be connected to the (+) potential side of the DC intermediate circuit, the AC terminals R, S, and T may be connected, and the ⁇ side of the DC power supply may be connected to this connection point.
  • FIG. 2 is a simplified equivalent circuit of SiC-MOSFET.
  • An equivalent circuit of the MOSFET can be expressed as a simple circuit composed of an on-resistance RON and a body diode BD.
  • the MOSFET is overvoltage destroyed by a spike voltage caused by the recovery characteristic (-IBD) of the body diode.
  • This overvoltage breakdown is said to occur especially when the high voltage MOSFET is used in a power converter, particularly in the regeneration mode of an AC motor.
  • a Schottky barrier diode SBD
  • Si-IGBT Schottky barrier diode
  • a gate voltage necessary for channel formation is called a threshold voltage Vth (threshold voltage), and this threshold voltage level is mainly related to the amount of impurities in the semiconductor.
  • FIG. 3 is a main circuit configuration diagram of a power conversion device configured by a SiC-MOSFET which is a wide band gap semiconductor element.
  • the wide bandgap semiconductor switching element UP of the U-phase upper arm, the wide bandgap semiconductor switching element VN of the V-phase lower arm, and the wide bandgap semiconductor switching element WN of the W-phase lower arm are turned on (wide circled in the figure)
  • the band gap semiconductor switching element is in an ON state), and each phase current IU, IV, IW is supplied to the AC motor 4.
  • FIG. 4 shows a gate drive circuit of the power converter.
  • FIG. 5 is a circuit diagram of a pair of U-phase upper arm UP and lower arm UN that typically constitute upper and lower arms among the three phases (U-phase, V-phase, and W-phase) that constitute the inverter.
  • DUP is the U-phase upper arm gate drive circuit
  • DUN is the U-phase lower arm gate drive circuit
  • VGP is the U-phase upper arm PWM signal
  • VGN is the U-phase lower arm PWM signal
  • VGUP is the U-phase upper arm VGUN is a gate voltage of the U-phase lower arm.
  • the MCU that calculates and outputs the PWM logic signals (VGP, VGN) and the drive circuits (DUP, DUN) are electrically insulated by a photocoupler (not shown).
  • a driver IC having an insulator separation structure may be used.
  • FIG. 4A shows a mode in which the wide band gap semiconductor switching element UP of the upper arm of the U phase is in the on state and the wide band gap semiconductor switching element UN of the lower arm is in the off state.
  • FIG. 4B shows a mode in which the upper arm wide band gap semiconductor switching element UP has shifted from the on state (mode (a)) to the off state, that is, the wide band gap semiconductor switching element UP of the upper and lower arms.
  • FIG. 4A shows a state in which both UN are off (dead time period).
  • the current IU flowing in the U phase in FIG. 4A passes through the body diode of the wide band gap semiconductor switching element UN of the lower arm from the current continuity.
  • FIG. 5 is an explanatory diagram of dead time.
  • the initial logic gate signal VGP to the wide band gap semiconductor switching element of the U-phase upper arm and the initial logic gate signal VGN to the wide band gap semiconductor switching element of the U-phase lower arm at an arbitrary time point of the PWM signal are shown. .
  • a dead time is always provided for the PWM signals of the upper and lower arms constituting the inverse converter.
  • This dead time is ideally zero, but in reality, it is a constant value that takes into account the delay time when the wide bandgap semiconductor switching element is turned on and off and the delay time when the drive circuit components are turned on and off. Is fixed in advance.
  • the body diode of the MOSFET is an unintended parasitic built-in diode, that is, a pn junction (diode) is formed as a result of the MOSFET configuration, and is not intentionally formed.
  • a pn junction diode
  • FIG. 6 shows a gate drive circuit of the power converter according to the present invention.
  • FIG. 1 is a circuit diagram about wide band gap semiconductor switching element UP of the upper arm of U phase typically, and wide band gap semiconductor switching element UN of a lower arm among the three phases which comprise an inverter.
  • the difference from FIG. 4 is that it has a dead time correction circuit DTC, and the detected voltage VGUP of the gate of the U-phase upper arm and the detected voltage VGUN of the gate of the U-phase lower arm detected by the gate voltage detection unit are corrected for dead time. This is to generate a PWM signal (VGPt, VGNt) that is fed back to the circuit DTC and whose dead time is corrected.
  • This final PWM signal controls the gate voltages (VGUP, VGUN) of the SiC-MOSFETs of the wide band gap semiconductor switching element UP of the U-phase upper arm and the wide band gap semiconductor switching element UN of the lower arm.
  • FIG. 7 is a timing chart of the gate signal in the conventional power conversion device.
  • the initial logic gate signal VGP of the wide band gap semiconductor switching element UP of the U-phase upper arm and the wide band gap semiconductor switching element UN of the U-phase lower arm are shown.
  • the initial logic gate signal VGN, the gate voltage VGUP of the wide band gap semiconductor switching element UP of the upper arm, and the gate voltage VGUN of the wide band gap semiconductor switching element UN of the U-phase lower arm are shown.
  • the initial logic gate signal VGP of the wide-bandgap semiconductor switching element UP of the U-phase upper arm and the initial logic gate signal VGN of the wide-bandgap semiconductor switching element UN of the U-phase lower arm are PWM signals at an arbitrary time calculated by the MCU. It is a logic signal waveform.
  • This logic signal is provided with a dead time td in advance in order to avoid a state in which both the SiC-MOSFETs of the upper and lower arms are turned on.
  • This dead time is ideally zero, but in reality, a certain amount of time is considered in consideration of the delay time when the wide bandgap semiconductor switching element is turned on and off and the delay time when the drive circuit components are turned on and off. The time is set.
  • the gate voltage VGUP of the wide band gap semiconductor switching element UP of the upper arm and the gate voltage VGUN of the wide band gap semiconductor switching element UN of the U-phase lower arm are actual gate voltages applied between the gate and source of the SiC-MOSFET. .
  • the gate voltage has a state where the rate of increase of the gate voltage is close to zero due to the mirror effect.
  • the time is set longer by t1 and t2 from the time when the upper and lower arm MOSFETs are turned off.
  • FIG. 8 is a timing chart of the gate signal of the power conversion device according to the present invention. The same functions as those in FIG. 7 are denoted by the same reference symbols.
  • the timing chart of the gate signal is shown for the wide band gap semiconductor switching element UP of the upper arm of the U phase and the wide band gap semiconductor switching element UN of the lower arm, typically among the three phases constituting the inverse converter.
  • a set of first and second wide band gap semiconductor switching elements in one arm using a wide band gap semiconductor switching element UP of the upper arm of the U phase and a wide band gap semiconductor switching element UN of the lower arm An operation of switching from one wide band gap semiconductor switching element to the other switching element will be described.
  • U-phase upper arm wide bandgap semiconductor switching element UP initial logic gate signal VGP U-phase lower arm wide bandgap semiconductor switching element UN initial logic gate signal VGN
  • upper arm wide bandgap semiconductor switching element UP gate 7 is a time chart showing a voltage VGUP, a gate voltage VGUN of the wide band gap semiconductor switching element UN of the U-phase lower arm, a gate signal VGPt after the upper arm UP correction, and a gate signal VGNt after the lower arm UN correction.
  • the gate detection voltage VGUN of the lower arm wide band gap semiconductor switching element UN corresponding to the initial logic gate signal VGN of the U phase lower arm wide band gap semiconductor switching element UN is fed back to the dead time correction circuit DTC and predetermined.
  • the VGUN becomes equal to or lower than the first predetermined voltage
  • the SiC-MOSFET of the wide band gap semiconductor switching element UP on the upper arm side is turned on (corrected gate signal: VGPt).
  • Control is continued for the same ON time tu as the initial logic gate signal VGP of the wide band gap semiconductor switching element UP on the upper arm side calculated by the MCU.
  • the predetermined voltage may be determined in the vicinity of the threshold voltage Vth at which the SiC-MOSFET is turned off. Further, it may be appropriately determined according to the characteristics of the gate voltage and the drain current.
  • the gate detection voltage VGUP of the upper arm wide band gap semiconductor switching element UP corresponding to the initial logic gate signal VGP of the wide band gap semiconductor switching element UP of the U phase upper arm is fed back to the dead time correction circuit DTC and determined in advance.
  • the second predetermined voltage is compared.
  • the SiC-MOSFET of the wide band gap semiconductor switching element UN on the lower arm side is turned on (the corrected gate).
  • Signal: VGNt the second predetermined voltage
  • the logical dead time td is automatically corrected to the optimum dead times td1 and td2, and the switching delay due to the Miller effect etc.
  • An optimum dead time can be set in consideration of time and the like.
  • the corrected dead times td1 and td2 have substantially the same value.
  • the optimum dead time can be controlled by detecting the gate voltage of the SiC-MOSFET in real time and applying feedback, the current flowing through the body diode can be minimized. Therefore, it becomes possible to prevent the body diode from being deteriorated or destroyed due to an unclear overcurrent withstand value or an overcurrent value of the body diode, and the body diode can be made reliable (an unclear overcurrent withstand value or overload of the body diode).
  • the diode can be effectively used as an alternative to the flywheel diode while preventing the deterioration or destruction of the diode due to the current value).
  • the gate voltage of the SiC-MOSFET to be detected is about 18 V, a rated capacity (Watt) for detecting a high voltage and a large voltage detecting voltage dividing resistor are unnecessary, and Feedback with a simple configuration, such as no need for a filter (delay circuit) to prevent detection circuit malfunction due to steep dV / dt due to conduction noise flowing from a high voltage circuit connected to the circuit or switching of a wide band gap semiconductor switching element Can be accurately detected.
  • the gate voltage detection unit for detecting the gate voltage can be installed in the vicinity of the dead time correction circuit DTC, a signal relating to the gate voltage detected with high accuracy can be transmitted from the gate voltage detection unit to the dead time correction circuit DTC. The delay time during transmission can be suppressed, and feedback can be made more accurately in a short time. Therefore, switching of the switching element that suppresses generation of useless time (delay time) can be performed.
  • FIG. 9 is a timing chart of the gate signal of the power converter according to the present invention.
  • the difference from FIG. 8 is that when the gate detection voltage VGUN of the wide band gap semiconductor switching element UN of the lower arm becomes equal to or lower than the first predetermined voltage, the wide band gap on the upper arm side after a predetermined time ⁇ t1 has elapsed.
  • the SiC-MOSFET of the semiconductor switching element UP is turned on (corrected gate signal: VGPt).
  • a gate detection voltage VGUP of the wide band gap semiconductor switching element UP of the upper arm becomes equal to or lower than a second predetermined voltage (voltage at which the SiC-MOSFET is turned off)
  • a predetermined time ⁇ t2 elapses.
  • the SiC-MOSFET of the wide band gap semiconductor switching element UN on the lower arm side is controlled to be on (corrected gate signal: VGNt).
  • the predetermined time ⁇ t1 and ⁇ t2 may be the same time value.
  • the other wide band gap semiconductor switching element when the gate detection voltage of one wide band gap semiconductor switching element is equal to or lower than a predetermined voltage, the other wide band gap semiconductor switching element is turned on after a predetermined time has elapsed, The gate voltage of one wide bandgap semiconductor switching element is below the threshold, but when the current is flowing, the other wide bandgap semiconductor switching element is turned on and shorted. Can be prevented.
  • the optimum dead time can be controlled and the current flowing through the body diode can be minimized, so that the reliability of the body diode (the body diode's unclear overcurrent withstand value and The diode can be effectively used as an alternative to the flywheel diode while preventing the deterioration or destruction of the diode due to the current value).
  • Other advantages are the same as those of the first embodiment.
  • the above-mentioned predetermined time is controlled according to the rate of change when one of the wide band gap semiconductor switching elements is controlled from on to off and the applied gate voltage decreases as time elapses. May be determined. This is because it is possible to determine the optimum predetermined time by estimating the elapsed time when the gate voltage sufficiently decreases from the relationship between the elapsed time from the off control and the amount of decrease in the gate voltage.
  • the threshold voltage Vth (threshold voltage) indicating the characteristics of the wide band gap semiconductor switching element and the switching characteristics are mainly related to the amount of impurities in the semiconductor. For example, for a time tt1 from when the wide band gap semiconductor switching element UP is turned off until the gate voltage of one wide band gap semiconductor switching element UN becomes a predetermined voltage (for example, threshold voltage Vth) or less, from that point When the time tt2 at which the drain current IUP becomes zero is compared, there may be a case where there is a wide band gap semiconductor switching element having a characteristic of tt2 ⁇ 0.8 * tt1.
  • the predetermined time ⁇ t2 ⁇ tt1 that is equal to or shorter than the time (tt1) may be set to the time tt1 until the gate voltage becomes equal to or lower than the predetermined voltage.
  • the wide band gap semiconductor switching element is controlled from on to off, and monitoring is continued until the gate voltage becomes a predetermined voltage or less by the gate voltage detection unit.
  • the time or the like may be output to the dead time correction unit DTC and calculated by the dead time correction unit DTC. Further, a separate calculation unit may be provided to calculate an optimal predetermined time and output it to the dead time correction unit DTC.
  • the gate voltage of the wide band gap semiconductor switching element is directly detected and a predetermined first predetermined value is obtained.
  • the dead time can be optimally controlled, and the body The current flowing through the diode can be minimized. This is important from the viewpoint of ensuring the reliability of the body diode (to prevent deterioration or destruction of the diode due to overcurrent withstand values that cannot be clearly defined due to parasitic internal diodes or overcurrent caused by crystal defects).
  • the dead time period it is possible to provide a power conversion device and a control method that can be effectively used as a substitute for a flywheel diode while ensuring the reliability of the body diode.

Abstract

　交流電源の交流電圧を整流して直流電圧に変換する順変換器と、順変換器にて変換された直流電圧を平滑する平滑コンデンサを有する直流中間回路と、少なくとも一つのアームに第一および第二のワイドバンドギャップ半導体スイッチング素子を有し、直流中間回路にて平滑された直流電圧を交流電圧に変換する逆変換器と、ワイドバンドギャップ半導体スイッチング素子のゲート電圧を制御して逆変換器を駆動する駆動回路と、ワイドバンドギャップ半導体スイッチング素子のゲート電圧（ＶＧＵＮ）を検出するゲート電圧検出部と、駆動回路を制御する制御部とを備え、制御部は、該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御し、ゲート電圧検出部で検出した該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧（ＶＧＵＮ）が所定電圧以下になれば、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御する。

Description

電力変換装置およびワイドバンドギャップ半導体素子の制御方法
　本発明は、電力変換装置および制御方法に関する。
　近年、シリコン（Ｓｉ）の物性値限界を乗り越える性能を有したワイドバンドギャップ半導体素子として炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）などが注目を浴び、次世代のパワー半導体素子として期待されている。
　これらの材料は、Ｓｉに比べ、絶縁破壊電圧は約１０倍、熱伝導率は約３倍、融点は約２倍、飽和電子速度は約２倍という特徴を兼ね備えた半導体素子であり、特に、高い絶縁破壊電圧を持つため、耐圧を確保するためのドリフト層を１／１０程度まで薄くできパワー半導体のオン電圧を低くすることが可能である。
　このことは、これらの材料でパワー半導体を構成すれば、従来の代表的パワー半導体素子であるＩＧＢＴ（シリコン）と比較して、発生損失を大幅に低減することができ、しいては、電力変換装置の大幅な小型化が達成できることが期待される。しかし、そのためには、該素子を信頼性高く使いこなす技術の確立は重要である。
　特許文献１の［解決手段］には、「デッドタイム管理部１０５は、１対のワイドバンドギャップ半導体スイッチング素子が両方同時にＯＦＦ状態となるデッドタイムの長さを各相毎に、電流ＩU ，ＩV ，ＩW の向き及び中点電圧ＶMU，ＶMV，ＶMWに基づいて適応制御する。例えば、負荷１０にＵ相の電流ＩU がワイドバンドギャップ半導体スイッチング素子ＳＷＵＨから給電されている場合、先ず素子ＳＷＵＨがＯＦＦ状態になるように、ゲートドライバ１０６を介してそのゲート電圧を操作し、同時に中点電圧ＶMUを測定する。その後、デッドタイムの期間内であっても中点電圧ＶMUの低下が始まれば、素子ＳＷＵＨのＯＦＦ状態への変化が完了したと見做すことが出来るので、その時点で低電位側のワイドバンドギャップ半導体スイッチング素子ＳＷＵＬがＯＮ状態になるようにそのゲート電圧を操作する。」ことが記載されている（要約参照）。
特開２００７－１２４８４２号公報
　　ワイドバンドギャップ半導体スイッチング素子であるＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）は、ゲートに電圧を印加すれば、正（ドレインからソースへ）と負（ソースからドレインへ）の両方向に主電流を流すことができる。ここで、ワイドバンドギャップ半導体は、ＳｉＣやＧａＮなどである。また、ＭＯＳＦＥＴは、その構造上、ソースとドレインの間にはｐｎ接合が形成されているので、ＭＯＳＦＥＴに寄生した内蔵ダイオード（ボディダイオード）が存在する。そこで、ワイドバンドギャップ半導体スイッチング素子を電力変換装置に用いる場合、このボディダイオードを、ＭＯＳＦＥＴに並列に接続される個別のフライホイールダイオード（ＦＷＤ）として用いることができる。従って、デッドタイム期間は、ボディダイオードに電流が流れることになる。
　　しかし、この寄生したボディダイオードは、寄生という命名からも分かるように意図的なものではなく、ＭＯＳＦＥＴの構造に起因して寄生されたダイオードに他ならない。このため、ボディダイオードに流れる電流を最少に制御することがボディダイオードの信頼性面の確保（寄生したボディダイオードのため、明確に既定できない過電流耐量値や結晶欠陥に起因した過電流によるダイオードの劣化あるいは破壊を防止すること）の観点から重要であり、デッドタイム期間を最適に制御することが必要となる。　
　しかしながら、特許文献１では、デッドタイムの長さを各相毎に、電流ＩU、ＩV、ＩWの向き及び中点電圧ＶMU、ＶMV、ＶMWに基づいて適応制御している。従って、各相の電流の向きを検出（各相電流測定部１０３）するために、検出電流の不感帯（正および負の電流がゼロに近い任意の幅以下は検出しない期間）を設ける必要があり、この不感帯の幅に起因した検出無駄時間が必要となる。また、中間電圧を検出する各相中点電圧測定部１０２では高圧の電圧を検出しなければならないため、オーミック損失に伴う電圧検出用分圧抵抗の発熱の問題と分圧抵抗の基板上設置スペースの問題、さらには、オンスピードおよびオフスピードが極めて速いことに起因した電圧検出回路の誤動作防止用フィルタによる検出遅延時間が必須になる。
　通常、電力変換装置に予め設けられたデッドタイムは数μ秒程度であるため、上記検出無駄時間や検出遅延時間に必要な数μ秒を考慮すると、予め設けられたデッドタイムとほぼ同じオーダーの検出時間が必要となり、デッドタイムの長さを最適(最短)に設定できないという課題が発生する。
　このような状態において、デッドタイム管理部１０５で補正されたデッドタイムは、最適な時間ではないといえる。すなわち、検出信号の検出無駄時間や検出遅延時間に基づいての適応制御にならざるを得ないため、ボディダイオードに流れる電流を最少にし、ボディダイオードの信頼性（劣化や破壊防止）を確保しつつフライホイールダイオードの代替として有効活用するには問題がある。
　そこで本発明は、ワイドバンドギャップ半導体スイッチング素子であるＭＯＳＦＥＴを用いて構成した電力変換装置において、簡単な構成で効率的にデッドタイムを最適に制御することで、ボディダイオードに流れる電流を抑制してボディダイオードの信頼性を確保し、そのボディダイオードをフライホイールダイオードの代替として有効活用できる電力変換装置および制御方法を提供することを目的とする。
　上記目的を達成するため、交流電源の交流電圧を整流して直流電圧に変換する順変換器と、順変換器にて変換された直流電圧を平滑する平滑コンデンサを有する直流中間回路と、少なくとも一つのアームに第一および第二のワイドバンドギャップ半導体スイッチング素子を有し、直流中間回路にて平滑された直流電圧を交流電圧に変換する逆変換器と、ワイドバンドギャップ半導体スイッチング素子のゲート電圧を制御して逆変換器を駆動する駆動回路と、ワイドバンドギャップ半導体スイッチング素子のゲート電圧を検出するゲート電圧検出部と、駆動回路を制御する制御部と、を備え、制御部は、該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御し、ゲート電圧検出部で検出した該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定電圧以下になれば、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御する。
　本発明によれば、簡単な構成で効率的にデッドタイムを最適に制御することができ、ボディダイオードに流れる電流を最少にし、ボディダイオードを、その信頼性を確保しつつフライホイールダイオードの代替として有効活用できる。
本発明に係る電力変換装置の概略構成図である。 ＳｉＣ－ＭＯＳＦＥＴの簡易等価回路である。 ＳｉＣ－ＭＯＳＦＥＴで構成された電力変換装置の主回路構成図である。 電力変換装置のゲートドライブ回路である。 デッドタイムの説明図である。 本発明に係る電力変換装置のゲートドライブ回路である。 従来の電力変換装置における実際のゲート信号のタイミングチャートである。 本発明に係る電力変換装置のゲート信号のタイミングチャートである。 本発明に係る電力変換装置のゲート信号のタイミングチャートである。 本発明に係る電力変換装置のゲート信号のタイミングチャート拡大図である。
　以下では図面を用いて実施例について説明する。なお、各図における共通の構成については同一の参照番号を付してある。また、以下に説明する各実施例は図示例に限定されるものではない。
　以下図面を用いて実施例１について説明する。
　実施例１における電力変換装置の形態を以下に図を用いて説明する。　
　図１は、実施例１に係る電力変換装置の構成図の一例である。
　図１の電力変換装置１０は、交流電動機４に電力を供給するための順変換器１、平滑用コンデンサ２、逆変換器３、制御回路５、冷却ファン６、デジタル操作パネル７、ドライブ回路８、直流電圧検出回路９を備えて構成される。図１では、任意の入力電源として交流電源を用いた場合を示す。
　順変換器１は、交流電力を直流電力に変換する。平滑用コンデンサ２は、直流中間回路に備えられている。逆変換器３は、直流電力を任意の周波数の交流電力に変換する。
　逆変換器３は、各アームに一組の第一および第二のワイドバンドギャップ半導体スイッチング素子と該ワイドバンドギャップ半導体スイッチング素子に並列に構成された該ワイドバンドギャップ半導体スイッチング素子のボディダイオードを有している。ここで、第一および第二の表記は、説明の便宜上定義したもので、上アームおよび下アームのワイドバンドギャップ半導体スイッチング素子それぞれを第一および第二のワイドバンドギャップ半導体スイッチング素子と限定するものではない。
　　逆変換器３内には、ワイドバンドギャップ半導体スイッチング素子としてＳｉＣ－ＭＯＳＦＥＴが搭載されている。ここで、ワイドバンドギャップ半導体スイッチング素子として、同様にＳｉ（シリコン）の物性値限界を乗り越える性能を有したワイドバンドギャップ半導体であるＧａＮ（ガリウムナイトライド）を用いてもよい。
　冷却ファン６は、順変換器１及び逆変換器３内のパワーモジュールを冷却する。
デジタル操作パネル７は、電力変換装置の各種制御データを設定、変更、異常状態及びモニタ表示を行う。操作パネル７には異常表示が可能な表示部が設けられており、電力変換装置における異常が検出されると当該表示部に表示される。本実施例の操作パネル７としては、特に種類が限定されるものではないが、デジタル操作パネルとして装置使用者の操作性を考慮して表示部の表示を見ながら操作が行えるように構成している。
　なお、表示部は必ずしも操作パネル７と一体に構成する必要はないが、操作パネル７の操作者が、表示を見ながら操作できるように一体構成とすることが望ましい。
操作パネル７から入力された電力変換装置の各種制御データは図示しない記憶部に格納される。
　制御回路５（制御部）は、デジタル操作パネル７によって入力される各種の制御データに基づいて逆変換器３のワイドバンドギャップ半導体スイッチング素子を制御すると共に、電力変換装置１０全体の制御を司る働きをするもので、制御演算装置４（例えば、マイコンなど）が搭載されており、デジタル操作パネル７から入力される各種の制御データに応じて必要な制御処理が行なえるように構成されている。
　また、上位装置１１（例えば、通信装置や無線装置や指令装置）から入力される各種の制御データに応じて必要な制御処理も行なえるように構成されている。内部構成は省略するが、各種の制御データが格納された記憶部（図示せず。）の記憶データからの情報に基づいて図示していないマイコンが演算を行う。電流検出器ＣＴは、永久磁石同期電動機のＵ相、Ｗ相の線電流を検出する。Ｖ相の線電流は、交流条件（ｉｕ＋ｉｖ＋ｉｗ＝０）から、ｉｖ＝－（ｉｕ＋ｉｗ）として求められる。
　なお、図１では、電流検出器ＣＴは、逆変換器３の出力側の電流を検出しているが、逆変換器３の入力側の電流を検出してもよい。また、図１ではＣＴを２個用いる例を示したが、ＣＴを３個使用し、各Ｕ相、Ｖ相、Ｗ相の線電流を検出してもよい。
　ドライブ回路８は、制御回路５からの指令に基づいて逆変換器３のワイドバンドギャップ半導体スイッチング素子を駆動する。ドライブ回路８内には、図示していないスイッチングレギュレータ回路（ＤＣ／ＤＣコンバータ）が搭載されており、電力変換装置の運転に必要な各直流電圧を生成し、これらを各構成に対して供給する。
　直流電圧検出回路９は、直流中間回路を構成する平滑用コンデンサ２の電圧を検出する。
　また、任意の入力電源として交流電源ではなく、直流電源を供給する場合には、直流中間回路の（＋）電位側に直流電源の＋側を接続し、直流中間回路の（－）電位側に直流電源の－側を接続すればよい。さらには、交流端子ＲとＳとＴを接続し、この接続点に直流電源の＋側を接続し、直流中間回路の（－）電位側に直流電源の－側を接続してもよいし、逆に、直流中間回路の（＋）電位側に直流電源の＋側を接続し、交流端子ＲとＳとＴを接続し、この接続点に直流電源の－側を接続してもよい。
　図２は、ＳｉＣ－ＭＯＳＦＥＴの簡易等価回路である。
　ユニポーラ型のＭＯＳＦＥＴは、双方向特性を持つため、ゲートがオン状態であれば、正（ＩＤ）と負（－ＩＤ）の両方向に電流を流すことができる。
　また、ユニポーラ型のＭＯＳＦＥＴの場合には、接合型構造のＩＧＢＴのような通電時における電圧降下であるオン電圧（ＶＣＥｓａｔ）は存在せず、抵抗変調型に起因したオン抵抗ＲＯＮと電流ＩＤの積（オン電圧＝ＲＯＮ＊ＩＤ）で決まる特性を有する。構造図から、ソースとドレインの間にはｐｎ接合が形成されており、これがＭＯＳＦＥＴに寄生したボディダイオードとなる。すなわち、この寄生した内蔵ダイオードは、寄生という命名からも分かるように意図的なものではなくその構造に起因して寄生されたものに他ならない。
　すなわち、ボディダイオードに流れる電流を最少に制御することがボディダイオードの信頼性面の確保（寄生した内蔵ダイオードのため、明確に既定できない過電流耐量値や結晶欠陥に起因した過電流によるダイオードの劣化あるいは破壊を防止すること）の観点から重要であり、デッドタイム期間を最適に制御することが必要となる。　
　ＭＯＳＦＥＴの等価回路は、オン抵抗ＲＯＮとボディダイオードＢＤで構成された簡易なものとして表現できる。
　しかし、Ｓｉ－ＭＯＳＦＥＴの場合には、ボディダイオードのリカバリ特性（－ＩＢＤ）に起因したスパイク電圧によりＭＯＳＦＥＴが過電圧破壊する。この過電圧破壊は、高耐圧ＭＯＳＦＥＴを電力変換装置に使用した場合、特に交流電動機の回生モード時に発生すると言われている。このため、Ｓｉ－ＭＯＳＦＥＴの場合には、Ｓｉ－ＩＧＢＴなどと同様に、Ｓｉ－ＭＯＳＦＥＴに並列にフライホイールダイオードとして順電圧降下の小さいショットキーバリアダイオード（ＳＢＤ）を個別に接続することが必要不可欠となる。
　一方、ＳｉＣ－ＭＯＳＦＥＴの場合には、ボディダイオードにリカバリ特性が殆どない（－ＩＢＤ≒０）ため、並列に接続される個別のフライホイールダイオード（ＦＷＤ）を必要としない点が大きな特徴である。もちろん、ＧａＮ－ＭＯＳＦＥＴやＳｉＣ－ＪＦＥＴやＧａＮ－ＪＦＥＴでも同様である。ＳｉＣ－ＭＯＳＦＥＴのゲートがオン状態時には、正（ＩＤ）あるいは負（－ＩＤ）の両方向に電流を流すことができるため、ボディダイオードＢＤには、ＳｉＣ－ＭＯＳＦＥＴのゲートがオフの状態時にのみ電流（ＩＢＤ）が流れる。
　ＭＯＳＦＥＴにおいて、チャネル形成に必要なゲート電圧をスレッショルド電圧Ｖｔｈ（閾値電圧）とよび、この閾値電圧レベルは主に半導体の不純物量に関係している。
　図３は、ワイドバンドギャップ半導体素子であるＳｉＣ－ＭＯＳＦＥＴで構成された電力変換装置の主回路構成図である。
　電力変換装置の任意の時点におけるワイドバンドギャップ半導体スイッチング素子の動作モードである。Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰとＶ相下アームのワイドバンドギャップ半導体スイッチング素子ＶＮとＷ相下アームのワイドバンドギャップ半導体スイッチング素子ＷＮがオンし（図中の○で囲んだワイドバンドギャップ半導体スイッチング素子がオン状態）、交流電動機４に各相電流ＩＵ、ＩＶ、ＩＷを供給している。
　図４は、電力変換装置のゲートドライブ回路である。
　逆変換器を構成する三相（Ｕ相、Ｖ相、Ｗ相）の内、代表的に上下アームを構成する一対のＵ相の上アームＵＰと下アームＵＮについての回路図である。
　ＤＵＰはＵ相上アームのゲートドライブ回路、ＤＵＮはＵ相下アームのゲートドライブ回路、ＶＧＰはＵ相上アームへのＰＷＭ信号、ＶＧＮはＵ相下アームへのＰＷＭ信号、ＶＧＵＰはＵ相上アームのゲート電圧、ＶＧＵＮはＵ相下アームのゲート電圧である。
　ＰＷＭ論理信号（ＶＧＰ、ＶＧＮ）を演算出力するＭＣＵとドライブ回路（ＤＵＰ、ＤＵＮ）は、図示しないフォトカプラにより電気的に絶縁された構成である。
もちろん、絶縁体分離構造のドライバーＩＣを用いてもよい。
　図４（ａ）と（ｂ）は、図５におけるＡ部の動作モードを示したものである。
図４（ａ）は、Ｕ相の上アームのワイドバンドギャップ半導体スイッチング素子ＵＰがオン状態、下アームのワイドバンドギャップ半導体スイッチング素子ＵＮがオフ状態のモードを示し、上アームのワイドバンドギャップ半導体スイッチング素子ＵＰには電流ＩＵＰが流れＵ相に供給される（ＩＵ＝ＩＵＰ）。
　図４（ｂ）は、上アームのワイドバンドギャップ半導体スイッチング素子ＵＰがオン状態（（ａ）のモード）からオフ状態に移行した状態のモード、すなわち、上下アームのワイドバンドギャップ半導体スイッチング素子ＵＰとＵＮが両方オフの状態（デッドタイム期間）を示しており、図４（ａ）においてＵ相に流れていた電流ＩＵは、電流連続性から下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのボディダイオードを通して還流（ＩＵ＝－ＩＵＮ＝ＩＢＤ）され、デッドタイム期間においても電流連続性が保たれる。すなわち、このデッドタイム期間にボディダイオードに電流が流れる。
　図５は、デッドタイムの説明図である。
　ＰＷＭ信号の任意の時点におけるＵ相上アームのワイドバンドギャップ半導体スイッチング素子への初期論理ゲート信号ＶＧＰとＵ相下アームのワイドバンドギャップ半導体スイッチング素子への初期論理ゲート信号ＶＧＮを示したものである。
　電圧型インバータの場合には、逆変換器を構成する上下アームのＰＷＭ信号には、必ずデッドタイムが設けられている。このデッドタイムは、ゼロが理想であるが、実際には、ワイドバンドギャップ半導体スイッチング素子のオン・オフ時の遅延時間やドライブ回路の部品のオン・オフ時の遅延時間が考慮されて、ある一定の固定時間が予め設けられている。
　ＳｉＣ－ＭＯＳＦＥＴのゲートがオン状態時には、正（ＩＤ）あるいは負（－ＩＤ）の両方向にＳｉＣ－ＭＯＳＦＥＴに電流を流すことができ、ＳｉＣ－ＭＯＳＦＥＴのゲートがオフの状態、すなわち一対の上アームのワイドバンドギャップ半導体スイッチング素子と下アームのワイドバンドギャップ半導体スイッチング素子が両方オフ状態であるデッドタイム期間（一対の上下アームのワイドバンドギャップ半導体スイッチング素子ＵＰとＵＮが両方オフの期間）にのみボディダイオードＢＤには電流（ＩＢＤ）が流れる。
　しかし、ＭＯＳＦＥＴのボディダイオードは、意図しない寄生した内蔵ダイオード、すなわち、ＭＯＳＦＥＴ構成上結果的にｐｎ接合（ダイオード）が形成されるものであり、故意的に形成したものではない。このため、ボディダイオードの信頼性を考えた場合、ボディダイオードに流れる電流は、可能な限り少なくなるように制御することが必要である。この意味で、デッドタイム期間を最適に制御できれば、ボディダイオードに流れる電流を最少にでき、フライホイールダイオードの代替として信頼性高く有効活用が可能である。
　図６は、本発明に係る電力変換装置のゲートドライブ回路である。
　図４と共通の構成および同一の機能については、同一の参照記号を付してある。逆変換器を構成する三相の内、代表的にＵ相の上アームのワイドバンドギャップ半導体スイッチング素子ＵＰと下アームのワイドバンドギャップ半導体スイッチング素子ＵＮについての回路図である。
　図４と異なる点は、デッドタイム補正回路ＤＴＣを有し、ゲート電圧検出部により検出された、Ｕ相上アームのゲートの検出電圧ＶＧＵＰとＵ相下アームのゲートの検出電圧ＶＧＵＮがデッドタイム補正回路ＤＴＣにフィードバックされ、デッドタイムが補正されたＰＷＭ信号（ＶＧＰｔ、ＶＧＮｔ）が生成されることである。
　ＭＣＵから演算出力された各相のＰＷＭ論理信号（ＶＧＰ、ＶＧＮ）に対し、Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子とＵ相下アームのワイドバンドギャップ半導体スイッチング素子のゲートの検出電圧（ＶＧＵＰf、ＶＧＵＮｆ）に基づいて、デッドタイム補正回路ＤＴＣでデッドタイムが補正されたＰＷＭ信号（ＶＧＰｔ、ＶＧＮｔ）が、Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子のゲートドライブ回路ＤＵＰとＵ相下アームのワイドバンドギャップ半導体スイッチング素子のゲートドライブ回路ＤＵＮに伝送される。この最終のＰＷＭ信号により、Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰと下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのＳｉＣ－ＭＯＳＦＥＴのゲート電圧（ＶＧＵＰ、ＶＧＵＮ）が制御される。
　図７は、従来の電力変換装置におけるゲート信号のタイミングチャートであり、Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰの初期論理ゲート信号ＶＧＰ、Ｕ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮの初期論理ゲート信号ＶＧＮ、上アームのワイドバンドギャップ半導体スイッチング素子ＵＰのゲート電圧ＶＧＵＰ、Ｕ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのゲート電圧ＶＧＵＮを示している。
　Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰの初期論理ゲート信号ＶＧＰとＵ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮの初期論理ゲート信号ＶＧＮは、ＭＣＵで演算された任意の時点におけるＰＷＭの論理信号波形である。この論理信号には、上下アームのＳｉＣ－ＭＯＳＦＥＴが両方オンとなる状態を避けるため、予めデッドタイムｔｄが設けられている。このデッドタイムは、ゼロが理想であるが、実際にはワイドバンドギャップ半導体スイッチング素子のオン・オフ時の遅延時間やドライブ回路の部品のオン・オフ時の遅延時間が考慮されて、ある一定の時間が設定されている。
　上アームのワイドバンドギャップ半導体スイッチング素子ＵＰのゲート電圧ＶＧＵＰとＵ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのゲート電圧ＶＧＵＮは、ＳｉＣ－ＭＯＳＦＥＴのゲートとソース間に印加される実ゲート電圧である。
ＭＯＳＦＥＴのオン時において、ゲート電圧にはミラー効果によりゲート電圧の上昇率がゼロに近い状態が発生する。論理デッドタイムｔｄに対し、上下アームのＭＯＳＦＥＴがオフした時点から、それぞれｔ１とｔ２の時間だけ長く設定されていることになる。
　図８は、本発明に係る電力変換装置のゲート信号のタイミングチャートである。図７と同一の機能については、同一の参照記号を付してある。
　逆変換器を構成する三相の内、代表的にＵ相の上アームのワイドバンドギャップ半導体スイッチング素子ＵＰと下アームのワイドバンドギャップ半導体スイッチング素子ＵＮについて、ゲート信号のタイミングチャートを示している。以下に、Ｕ相の上アームのワイドバンドギャップ半導体スイッチング素子ＵＰと下アームのワイドバンドギャップ半導体スイッチング素子ＵＮを用い、一アームにおける一組の第一及び第二のワイドバンドギャップ半導体スイッチング素子において、一方のワイドバンドギャップ半導体スイッチング素子から他方のスイッチング素子へ切り替える動作について説明する。
　Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰの初期論理ゲート信号ＶＧＰ、Ｕ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮの初期論理ゲート信号ＶＧＮ、上アームのワイドバンドギャップ半導体スイッチング素子ＵＰのゲート電圧ＶＧＵＰ、Ｕ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのゲート電圧ＶＧＵＮ、上アームＵＰ修正後のゲート信号ＶＧＰｔ、下アームＵＮ修正後のゲート信号ＶＧＮｔを示したタイムチャートである。
　Ｕ相下アームのワイドバンドギャップ半導体スイッチング素子ＵＮの初期論理ゲート信号ＶＧＮに対応した下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのゲート検出電圧ＶＧＵＮが、デッドタイム補正回路ＤＴＣにフィードバックされ、予め定められた第一の所定電圧と比較され、ＶＧＵＮが第一の所定電圧以下になった時に、上アーム側のワイドバンドギャップ半導体スイッチング素子ＵＰのＳｉＣ－ＭＯＳＦＥＴをオン（修正後のゲート信号：ＶＧＰｔ）に制御し、ＭＣＵで演算された上アーム側のワイドバンドギャップ半導体スイッチング素子ＵＰの初期論理ゲート信号ＶＧＰと同じオン時間ｔｕの間、オンを継続する。ここで、該所定の電圧は、ＳｉＣ－ＭＯＳＦＥＴがオフ状態となるスレッショルド電圧Ｖｔｈ近傍に定めるとよい。また、ゲート電圧―ドレイン電流の特性に応じて適宜定めても良い。
　そして、Ｕ相上アームのワイドバンドギャップ半導体スイッチング素子ＵＰの初期論理ゲート信号ＶＧＰに対応した上アームのワイドバンドギャップ半導体スイッチング素子ＵＰのゲート検出電圧ＶＧＵＰがデッドタイム補正回路ＤＴＣにフィードバックされ、予め定められた第二の所定電圧と比較される。そして、ＶＧＵＰが第二の所定電圧（ＳｉＣ－ＭＯＳＦＥＴがオフ状態となるスレッショルド電圧Ｖｔｈ）以下になった時に、下アーム側のワイドバンドギャップ半導体スイッチング素子ＵＮのＳｉＣ－ＭＯＳＦＥＴをオン（修正後のゲート信号：ＶＧＮｔ）に制御する。
　このように、ゲート電圧を検出して対向アームのＳｉＣ－ＭＯＳＦＥＴをオンに制御することにより、論理デッドタイムｔｄが最適なデッドタイムｔｄ１とｔｄ２に自動的に修正され、ミラー効果等によるスイッチングの遅延時間等を考慮しつつ最適なデッドタイムを設定することができる。ここで、第一の所定電圧と第二の所定電圧が同じ電圧であれば、修正後のデッドタイムｔｄ１とｔｄ２はほぼ同じ値になる。
　以上説明したとおり、本実施例では、ＳｉＣ－ＭＯＳＦＥＴのゲート電圧をリアルタイムで検出してフィードバックをかけることで、最適なデッドタイムを制御できるので、ボディダイオードに流れる電流を最少にすることができる。従って、ボディダイオードの不明確な過電流耐量値や過電流値によるボディダイオードの劣化あるいは破壊を防止することが可能となり、ボディダイオードを、信頼性（ボディダイオードの不明確な過電流耐量値や過電流値によるダイオードの劣化あるいは破壊を防止）を確保しつつフライホイールダイオードの代替として有効活用することができる。
　また、検出するＳｉＣ－ＭＯＳＦＥＴのゲート電圧は、約１８Ｖ程度であるので、高電圧を検出するための定格容量（Ｗａｔｔ）および寸法の大きい電圧検出用分圧抵抗器が不要であり、かつ、主回路に接続された高電圧回路から流入する伝導ノイズやワイドバンドギャップ半導体スイッチング素子のスイッチングによる急峻なｄＶ／ｄｔによる検出回路誤動作防止用フィルタ（遅延回路）を必要としないなど、簡易な構成でフィードバックのための電圧を精度よく検出することができる。さらに、ゲート電圧を検出するゲート電圧検出部は、デッドタイム補正回路ＤＴＣの近傍に設置することができるので、精度良く検出したゲート電圧にかかる信号を、ゲート電圧検出部からデッドタイム補正回路ＤＴＣまで伝達する際の遅延時間を抑制することができ、短時間でより正確にフィードバックすることが可能となる。よって、無駄な時間（遅延時間）が発生するのを抑制したスイッチング素子の切り替えができる。
　図９は、本発明に係る電力変換装置のゲート信号のタイミングチャートである。
　図８と同一の機能については、同一の参照記号を付してある。
　図８と異なる点は、下アームのワイドバンドギャップ半導体スイッチング素子ＵＮのゲート検出電圧ＶＧＵＮが第一の所定電圧以下になった時に、予め定められた所定時間Δｔ１経過後に上アーム側のワイドバンドギャップ半導体スイッチング素子ＵＰのＳｉＣ－ＭＯＳＦＥＴをオン（修正後のゲート信号：ＶＧＰｔ）に制御する点にある。また同様に、上アームのワイドバンドギャップ半導体スイッチング素子ＵＰのゲート検出電圧ＶＧＵＰが第二の所定電圧（ＳｉＣ－ＭＯＳＦＥＴがオフ状態となる電圧）以下になった時に、予め定められた所定時間Δｔ２経過後に下アーム側のワイドバンドギャップ半導体スイッチング素子ＵＮのＳｉＣ－ＭＯＳＦＥＴをオン（修正後のゲート信号：ＶＧＮｔ）に制御する。もちろん、所定時間Δｔ１とΔｔ２を同じ時間値としてもよい。
　本実施例では、一方のワイドバンドギャップ半導体スイッチング素子のゲート検出電圧が所定電圧以下になった際、予め定めた所定時間経過後に、他方のワイドバンドギャップ半導体スイッチング素子をオンに制御することで、一方のワイドバンドギャップ半導体スイッチング素子のゲート電圧は閾値以下になったものの、電流が流れている状態であった場合に、他方のワイドバンドギャップ半導体スイッチング素子がオンになって短絡してしまうことを防止することができる。その上、実施例１と同様に、最適なデッドタイムに制御し、ボディダイオードに流れる電流を最少にすることができるため、ボディダイオードの信頼性（ボディダイオードの不明確な過電流耐量値や過電流値によるダイオードの劣化あるいは破壊を防止）を確保しつつフライホイールダイオードの代替として有効活用することができる。また、その他の利点も実施例１の場合と同様である。
　なお、上述の予め定める所定時間は、一方のワイドバンドギャップ半導体スイッチング素子がオンからオフに制御され、時間が経過するにつれて印加されていたゲート電圧が減少していく際に、その変化率に応じて決定してもよい。なぜならば、オフ制御からの経過時間とゲート電圧の減少量の関係から、ゲート電圧が十分下がる経過時間を推定することで、最適な所定時間を定めることが可能だからである。
　また、例えば、一方のワイドバンドギャップ半導体スイッチング素子をオフにしてから、該一方のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定電圧以下になるまでの時間に対し、その時間以下となる所定時間とするようにしてもよい。
　この点については、ゲート信号のタイミングチャート拡大図である図１０を用いて説明する。ワイドバンドギャップ半導体スイッチング素子の特性を示すスレッショルド電圧Ｖｔｈ（閾値電圧）やスイッチング特性は、主に半導体の不純物量に関係している。例えば、ワイドバンドギャップ半導体スイッチング素子ＵＰをオフにしてから、一方のワイドバンドギャップ半導体スイッチング素子ＵＮのゲート電圧が所定電圧(例えば、スレッショルド電圧Ｖｔｈ)以下になるまでの時間ｔｔ１に対し、その時点からドレイン電流ＩＵＰがゼロになる時間ｔｔ２を比較すると、ｔｔ２≒０．８＊ｔｔ１の特性を持つワイドバンドギャップ半導体スイッチング素子が存在する場合が考えられる。
　このような特性を持つワイドバンドギャップ半導体スイッチング素子においても、最適な所定時間を確保するためには、余裕を含めΔｔ２＝ｔｔ１に設定するのが好ましい。このため、ゲート電圧が所定電圧以下になるまでの時間ｔｔ１に対し、その時間（ｔｔ１）以下となる所定時間Δｔ２≦ｔｔ１とするようにしてもよい。
　これらの処理は、ワイドバンドギャップ半導体スイッチング素子がオンからオフに制御され、ゲート電圧検出部でゲート電圧が所定電圧以下になるまでモニタリングし続けているので、そこで検出したゲート電圧の経時変化あるいは経過時間等をデッドタイム補正部ＤＴＣに出力し、デッドタイム補正部ＤＴＣで算出するようにすればよい。また、別に演算部を設けて、最適な所定時間を算出し、デッドタイム補正部ＤＴＣに出力するようにしてもよい。
　以上の実施例で示したように、ワイドバンドギャップ半導体スイッチング素子であるＭＯＳＦＥＴを用いて構成した電力変換装置において、ワイドバンドギャップ半導体スイッチング素子のゲート電圧を直接検出し、予め定めた第一の所定電圧と第二の所定電圧以下になった時に、上アーム側と下アーム側のワイドバンドギャップ半導体ワイドバンドギャップ半導体スイッチング素子をオンにすることにより、デッドタイムを最適に制御することができ、ボディダイオードに流れる電流を最少にすることが可能となる。これは、ボディダイオードの信頼性の確保（寄生した内蔵ダイオードのため、明確に既定できない過電流耐量値や結晶欠陥に起因した過電流によるダイオードの劣化あるいは破壊を防止すること）の観点から重要であり、デッドタイム期間を最適に制御することにより、ボディダイオードの信頼性を確保しつつフライホイールダイオードの代替として有効活用できる電力変換装置および制御方法を提供することができるという効果がある。
　なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
１…順変換器、２…平滑用コンデンサ、３…逆変換器、４…交流電動機、５…制御回路、６…冷却ファン、７…デジタル操作パネル、８…ゲートドライブ回路、９…直流電圧検出回路、１０…電力変換装置、ＣＴ…電流検出器、ＵＰ、ＵＮ、ＶＰ、ＶＮ、ＷＰ、ＷＮ…ワイドバンドギャップ半導体スイッチング素子、ＤＵＰ…Ｕ相上アームのゲートドライブ回路、ＤＵＮ…Ｕ相下アームのゲートドライブ回路、ＶＧＰ…Ｕ相上アームへのＰＷＭ信号、ＶＧＮ…Ｕ相下アームへのＰＷＭ信号、ＶＧＵＰ…Ｕ相上アームのゲート電圧、ＶＧＵＮ…Ｕ相下アームのゲート電圧、ＤＴＣ…デッドタイム補正回路、ｔｄ…論理デッドタイム、ｔｄ１、ｔｄ２、ｔｄ３、ｔｄ４…修正後のデッドタイム、Δｔ１、Δｔ２…予め定められた所定時間

Claims (15)

  1. 　交流電源の交流電圧を整流して直流電圧に変換する順変換器と、
    　前記順変換器にて変換された直流電圧を平滑する平滑コンデンサを有する直流中間回路と、
    　少なくとも一つのアームに第一および第二のワイドバンドギャップ半導体スイッチング素子を有し、前記直流中間回路にて平滑された直流電圧を交流電圧に変換する逆変換器と、
    　該第一および第二のワイドバンドギャップ半導体スイッチング素子のゲート電圧を制御して前記逆変換器を駆動する駆動回路と、
    　該第一および該第二のワイドバンドギャップ半導体スイッチング素子のゲート電圧を検出するゲート電圧検出部と、
    　前記駆動回路を制御する制御部と、
    　を備え、
    　前記制御部は、該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御し、前記ゲート電圧検出部で検出した該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定電圧以下になった場合に、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御する電力変換装置。
  2. 　請求項１に記載の電力変換装置であって、
    　前記制御部は、該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御することで、該第二のワイドバンドギャップ半導体スイッチング素子が有するボディダイオードに電流を流すことを特徴とする電力変換装置。
  3. 　請求項１に記載の電力変換装置であって、
    　前記制御部は、前記電圧検出部で検出した該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定の電圧以下になってから予め定めた所定時間の経過した場合に、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御することを特徴とする電力変換装置。
  4. 　請求項１に記載の電力変換装置であって、
    　前記制御部は、該第一のワイドバンドギャップ半導体スイッチング素子から該第二のワイドバンドギャップ半導体スイッチング素子を切り替える間に、該第二のワイドバンドギャップ半導体スイッチング素子が有するボディダイオードに電流を流すことを特徴とする電力変換装置。
  5. 　請求項３に記載の電力変換装置であって、
    　前記予め定めた所定時間は、該第一のワイドバンドギャップ半導体をオンからオフに制御してから該第一のワイドバンドギャップ半導体のゲート電圧が所定の電圧以下になるまでの時間以下であることを特徴とする電力変換装置。
  6. 　請求項１に記載の電力変換装置であって、
    　前記ゲート電圧検出部は、前記ワイドバンドギャップ半導体スイッチング素子のゲートとソース間の電圧あるいはゲートとエミッタ間の電圧を検出することを特徴とする電力変換装置。
  7. 　交流電源の交流電圧を整流して直流電圧に変換する順変換工程と、
    　前記順変換工程にて変換された直流電圧を平滑する平滑工程と、
    　少なくとも一つのアームに設けられた第一および第二のワイドバンドギャップ半導体スイッチング素子により、前記平滑工程にて平滑された直流電圧を交流電圧に変換する逆変換工程と、
    　を有し、
    　前記逆変換工程において、該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御し、該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定電圧以下になれば、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御する電力変換方法。
  8. 　請求項７に記載の電力変換方法であって、
    　該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御することで、該第二のワイドバンドギャップ半導体スイッチング素子が有するボディダイオードに電流を流すことを特徴とする電力変換方法。
  9. 　請求項７に記載の電力変換方法であって、
    前記逆変換工程おいて、該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定の電圧以下になってから予め定めた所定時間の経過した場合に、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御することを特徴とする電力変換方法。
  10. 　請求項７に記載の電力変換方法であって、
    　前記逆変換工程おいて、該第一のワイドバンドギャップ半導体スイッチング素子から該第二のワイドバンドギャップ半導体スイッチング素子へ切り替える間に、該第二のワイドバンドギャップ半導体スイッチング素子が有するボディダイオードに電流を流すことを特徴とする電力変換方法。
  11. 　請求項９に記載の電力変換装置であって、
    　前記逆変換工程において、前記予め定めた所定時間は、該第一のワイドバンドギャップ半導体をオンからオフに制御してから該第一のワイドバンドギャップ半導体のゲート電圧が所定の電圧以下になるまでの時間以下であることを特徴とする電力変換方法。
  12. 　請求項６に記載の電力変換方法であって、
    　前記ワイドバンドギャップ半導体スイッチング素子のゲートとソース間の電圧あるいはゲートとエミッタ間の電圧を検出することにより、前記ワイドバンドギャップ半導体スイッチング素子のゲート電圧を検出することを特徴とする電力変換方法。
  13. 　交流電源の交流電圧を整流して直流電圧に変換する順変換工程と、
    　前記順変換工程にて変換された直流電圧を平滑する平滑工程と、
    　少なくとも一つのアームに設けられた第一および第二のワイドバンドギャップ半導体スイッチング素子により、前記平滑工程にて平滑された直流電圧を交流電圧に変換する逆変換工程と、
    　を有する電力変換方法において、
    　該第一のワイドバンドギャップ半導体スイッチング素子をオン、および、該第二のワイドバンドギャップ半導体スイッチング素子をオフに制御して該第一のワイドバンドギャップ半導体スイッチング素子に電流を流し、
    　該第一のワイドバンドギャップ半導体スイッチング素子をオンからオフに制御して該第二のワイドバンドギャップ半導体スイッチング素子のボディダイオードに電流を流し、
    　該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定の電圧以下になれば、該第二のワイドバンドギャップ半導体スイッチング素子をオフからオンに制御して該第二のワイドバンドギャップ半導体スイッチング素子に電流を流すことを特徴とする電力変換方法。
  14. 　請求項１３に記載の電力変換方法であって、
    前記逆変換工程おいて、該第二のワイドバンドギャップ半導体スイッチング素子は、該第一のワイドバンドギャップ半導体スイッチング素子のゲート電圧が所定の電圧以下になってから予め定めた所定時間の経過した場合に、オフからオンに制御されることを特徴とする電力変換方法。
  15. 　請求項１３に記載の電力変換方法であって、
    　前記逆変換工程において、前記予め定めた所定時間は、該第一のワイドバンドギャップ半導体をオンからオフに制御してから該第一のワイドバンドギャップ半導体のゲート電圧が所定の電圧以下になるまでの時間以下であることを特徴とする電力変換方法。
PCT/JP2014/065031 2014-06-06 2014-06-06 電力変換装置およびワイドバンドギャップ半導体素子の制御方法 WO2015186233A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2014/065031 WO2015186233A1 (ja) 2014-06-06 2014-06-06 電力変換装置およびワイドバンドギャップ半導体素子の制御方法
JP2016525639A JPWO2015186233A1 (ja) 2014-06-06 2014-06-06 電力変換装置およびワイドバンドギャップ半導体素子の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/065031 WO2015186233A1 (ja) 2014-06-06 2014-06-06 電力変換装置およびワイドバンドギャップ半導体素子の制御方法

Publications (1)

Publication Number Publication Date
WO2015186233A1 true WO2015186233A1 (ja) 2015-12-10

Family

ID=54766328

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/065031 WO2015186233A1 (ja) 2014-06-06 2014-06-06 電力変換装置およびワイドバンドギャップ半導体素子の制御方法

Country Status (2)

Country Link
JP (1) JPWO2015186233A1 (ja)
WO (1) WO2015186233A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018212219A1 (ja) * 2017-05-19 2018-11-22 日本電産株式会社 モータ駆動装置、電動パワーステアリング装置、モータ駆動方法、および記録媒体
DE102018204671A1 (de) * 2018-03-27 2019-10-02 Continental Teves Ag & Co. Ohg Verfahren zur Ansteuerung, Ansteuerschaltung, Ansteuersystem und Verwendung
JP2019187055A (ja) * 2018-04-09 2019-10-24 株式会社日立製作所 電力変換装置および電力変換装置の診断システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062304A (ja) * 2008-09-03 2010-03-18 Nec Electronics Corp 半導体集積回路及びそのスイッチングノイズ平準化方法
JP2011036031A (ja) * 2009-07-31 2011-02-17 Daikin Industries Ltd 電力変換装置
JP2011055470A (ja) * 2009-07-13 2011-03-17 Rohm Co Ltd 出力回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062304A (ja) * 2008-09-03 2010-03-18 Nec Electronics Corp 半導体集積回路及びそのスイッチングノイズ平準化方法
JP2011055470A (ja) * 2009-07-13 2011-03-17 Rohm Co Ltd 出力回路
JP2011036031A (ja) * 2009-07-31 2011-02-17 Daikin Industries Ltd 電力変換装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018212219A1 (ja) * 2017-05-19 2018-11-22 日本電産株式会社 モータ駆動装置、電動パワーステアリング装置、モータ駆動方法、および記録媒体
DE102018204671A1 (de) * 2018-03-27 2019-10-02 Continental Teves Ag & Co. Ohg Verfahren zur Ansteuerung, Ansteuerschaltung, Ansteuersystem und Verwendung
JP2019187055A (ja) * 2018-04-09 2019-10-24 株式会社日立製作所 電力変換装置および電力変換装置の診断システム
JP7043327B2 (ja) 2018-04-09 2022-03-29 株式会社日立製作所 電力変換装置および電力変換装置の診断システム

Also Published As

Publication number Publication date
JPWO2015186233A1 (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
JP5822773B2 (ja) 電力変換装置
JP5518181B2 (ja) 電力変換装置およびサージ電圧抑制方法
EP3151402B1 (en) Power-semiconductor element driving circuit
US10003249B2 (en) Insulated gate semiconductor device including switchable insulated gate semiconductor element
JP5970194B2 (ja) 半導体スイッチング素子の駆動回路並びにそれを用いた電力変換回路
EP3029821B1 (en) Semiconductor device and power conversion device
KR102086519B1 (ko) 전력 변환 장치, 이를 포함하는 압축기 및 그 제어 방법
JP2016005289A (ja) 劣化診断機能を有する電力変換装置
WO2014192327A1 (ja) 電力変換装置および制御方法
JP6575230B2 (ja) 半導体素子の駆動装置
WO2015186233A1 (ja) 電力変換装置およびワイドバンドギャップ半導体素子の制御方法
JP2007143229A (ja) インバータ
JP2013187940A (ja) 電力変換装置
US20230059002A1 (en) Semiconductor element drive device and power conversion apparatus
JP5298557B2 (ja) 電圧駆動型半導体素子のゲート駆動装置
WO2013014798A1 (ja) モータ制御装置
JP5647558B2 (ja) インバータ装置
WO2016194487A1 (ja) 電力変換装置およびモータ装置
JP5440201B2 (ja) 双方向スイッチのゲート駆動装置
JP5836510B1 (ja) 電力変換装置
WO2016030998A1 (ja) 電力変換装置、モータ装置および逆変換器モジュール
CN111092563A (zh) 功率变换装置以及功率变换装置的诊断方法
WO2019030990A1 (ja) 電力変換装置
KR20190019331A (ko) 전력 변환 장치, 이를 포함하는 공기 조화기 및 그 제어 방법
KR20180106622A (ko) 액티브 클램프 제어장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14893960

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016525639

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14893960

Country of ref document: EP

Kind code of ref document: A1