JP2005348019A - コイル負荷駆動出力回路 - Google Patents

コイル負荷駆動出力回路 Download PDF

Info

Publication number
JP2005348019A
JP2005348019A JP2004164291A JP2004164291A JP2005348019A JP 2005348019 A JP2005348019 A JP 2005348019A JP 2004164291 A JP2004164291 A JP 2004164291A JP 2004164291 A JP2004164291 A JP 2004164291A JP 2005348019 A JP2005348019 A JP 2005348019A
Authority
JP
Japan
Prior art keywords
transistor
power supply
drive transistor
side drive
coil load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004164291A
Other languages
English (en)
Other versions
JP4014048B2 (ja
Inventor
Toshiro Okubo
利郎 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004164291A priority Critical patent/JP4014048B2/ja
Priority to KR1020067024760A priority patent/KR20070029178A/ko
Priority to US11/569,946 priority patent/US20080018365A1/en
Priority to PCT/JP2005/010039 priority patent/WO2005119912A1/ja
Priority to CNA2005800178268A priority patent/CN1961481A/zh
Priority to TW094118095A priority patent/TW200614667A/zh
Publication of JP2005348019A publication Critical patent/JP2005348019A/ja
Application granted granted Critical
Publication of JP4014048B2 publication Critical patent/JP4014048B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0013Arrangements for reducing power consumption in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】 スイッチングによる輻射ノイズを低減することができるコイル負荷駆動出力回路の提供。
【解決手段】 このコイル負荷駆動出力回路1は、電源側駆動トランジスタ制御電圧を出力する第1及び第2の制御トランジスタ17、18と、それらの電流を制限する第1及び第2の電流制限インピーダンス素子19、20と、接地側駆動トランジスタ制御電圧を出力する第3及び第4の制御トランジスタ26、27と、それらの電流を制限する第3及び第4の電流制限インピーダンス素子28、29と、それぞれが電源側又は接地側駆動トランジスタ制御電圧により制御され、コイル負荷2の駆動電圧を出力する電源側及び接地側駆動トランジスタ30、31と、それぞれが電源側又は接地側駆動トランジスタ制御電圧により制御され、オンしていると強制的に接地側又は電源側駆動トランジスタをオフする電源側及び接地側検出トランジスタ24、15と、を備える。
【選択図】 図1

Description

本発明は、モータやアクチュエータなどのコイル負荷を駆動するためのコイル負荷駆動出力回路に関するものである。
通常、コイル負荷を駆動するのにパルス幅変調(PWM)パルスを用いた装置では、そのスイッチングにより発生する輻射ノイズが多いため、他の信号へのクロストーク等の影響などが問題となる。特に、コイル負荷の駆動電圧を出力するコイル負荷駆動出力回路の駆動トランジスタは電流出力能力が大きいため、そのスイッチングによる輻射ノイズは大きい。
一方、一般の出力回路でのスイッチングによるノイズ低減対策としては例えば特許文献1、2に示されるような提案がなされている。すなわち、これらの出力回路は、電源側駆動トランジスタ又は接地側駆動トランジスタを徐々にオンさせることで、ノイズ低減を図っている。また、それにより同時に電源側駆動トランジスタと接地側駆動トランジスタにおける貫通電流の防止も図っている。
特開平6−152374号公報 特開平11−317653号公報
ところが、この出力回路が駆動する負荷がコイル負荷の場合、すなわち、出力回路がコイル負荷駆動出力回路である場合、コイル負荷の誘導性の性質により特別な現象が起きる。例えば、図4に示すように、コイル負荷2に出力端子OUTから電流Iの供給をしている電源側駆動トランジスタ111がスイッチングによりオフになったとき、コイル負荷2の誘導性の性質により電流は流れ続けようとするため、回生電流Iが接地側駆動トランジスタ112と並列に存在する寄生ダイオード113を通ってコイル負荷2に流れる。従って、このとき、出力端子OUTの電圧は電源電位VCCから接地電位以下に急激に降下して輻射ノイズを発生する。
この輻射ノイズは、通常、コンデンサなどのノイズ対策部品を必要とする箇所に実装することで対処が可能であるが、輻射ノイズ自体を低減させることは性能やコストの面から重要である。
本発明は、係る事由に鑑みてなされたものであり、その目的は、スイッチングによる輻射ノイズを低減することができるコイル負荷駆動出力回路を提供することにある。
上記目的を達成するために、請求項1に記載のコイル負荷駆動出力回路は、電源電位と接地電位との間に直列に接続され、中点から電源側駆動トランジスタ制御電圧を出力する第1及び第2の制御トランジスタと、第1及び第2の制御トランジスタに流れる電流をそれぞれ制限する第1及び第2の電流制限インピーダンス素子と、電源電位と接地電位との間に直列に接続され、中点から接地側駆動トランジスタ制御電圧を出力する第3及び第4の制御トランジスタと、第3及び第4の制御トランジスタに流れる電流をそれぞれ制限する第3及び第4の電流制限インピーダンス素子と、電源電位と接地電位との間に直列に接続され、それぞれが電源側駆動トランジスタ制御電圧又は接地側駆動トランジスタ制御電圧により制御され、中点からコイル負荷を駆動するための駆動電圧を出力する電源側駆動トランジスタ及び接地側駆動トランジスタと、電源側駆動トランジスタ制御電圧により制御され、オンしていると強制的に接地側駆動トランジスタをオフする電源側検出トランジスタと、接地側駆動トランジスタ制御電圧により制御され、オンしていると強制的に電源側駆動トランジスタをオフする接地側検出トランジスタと、を備えてなることを特徴とする。
請求項2に記載のコイル負荷駆動出力回路は、請求項1のコイル負荷駆動出力回路において、電源側駆動トランジスタはP型MOSトランジスタ、接地側駆動トランジスタはN型MOSトランジスタであり、第2及び第3の電流制限インピーダンス素子は第1及び第4の電流制限インピーダンス素子の抵抗値よりも大きいことを特徴とする。
請求項3に記載のコイル負荷駆動出力回路は、請求項1のコイル負荷駆動出力回路において、電源側駆動トランジスタ及び接地側駆動トランジスタは共にN型MOSトランジスタであり、第1及び第3の電流制限インピーダンス素子は第2及び第4の電流制限インピーダンス素子の抵抗値よりも大きいことを特徴とする。
本発明のコイル負荷駆動出力回路は、各制御トランジスタに流れる電流をそれぞれ制限する電流制限インピーダンス素子を設けているので、電源側駆動トランジスタ及び接地側駆動トランジスタを徐々にオフ及びオンさせることができてスイッチングによる輻射ノイズを低減することができる。
以下、本願発明を実施するための最良の形態であるコイル負荷駆動出力回路を説明する。図1にコイル負荷駆動出力回路1を示す。11はインバータであり、このインバータ11は、図外モータ制御回路又はアクチュエータ制御回路から入力端子INに入力されるハイ又はローレベルの入力信号(PWM信号)を反転出力する。12、13はP型MOSトランジスタ、N型MOSトランジスタであり、これらP型MOSトランジスタ12及びN型MOSトランジスタ13は、電源電位VCCと接地電位との間に直列に接続され、インバータ11の出力信号を入力して中点、すなわち節点Aから反転出力する。14は電流制限インピーダンス素子であり、この電流制限インピーダンス素子14はP型MOSトランジスタ12に流れる電流を制限する。15はN型MOSトランジスタである接地側検出トランジスタであり、この接地側検出トランジスタ15は、節点Aに接続され、後述の節点Dの電圧、すなわち接地側駆動トランジスタ制御電圧により制御される。16はバッファであり、このバッファ16は節点Aの電圧波形を整形する。17、18はP型MOSトランジスタである第1の制御トランジスタ、N型MOSトランジスタである第2の制御トランジスタであり、これら第1の制御トランジスタ17及び第2の制御トランジスタ18は、電源電位VCCと接地電位との間に直列に接続され、バッファ16の出力信号を入力して中点、すなわち節点Bから電源側駆動トランジスタ制御電圧を出力する。19、20は第1及び第2の電流制限インピーダンス素子であり、これら第1及び第2の電流制限インピーダンス素子19、20は第1及び第2の制御トランジスタ17、18に流れる電流をそれぞれ制限する。
更に、21、22はP型MOSトランジスタ、N型MOSトランジスタであり、これらP型MOSトランジスタ21及びN型MOSトランジスタ22は、電源電位VCCと接地電位との間に直列に接続され、インバータ11の出力信号を入力して中点、すなわち節点Cから反転出力する。23は電流制限インピーダンス素子であり、この電流制限インピーダンス素子23はN型MOSトランジスタ22に流れる電流を制限する。24はP型MOSトランジスタである電源側検出トランジスタであり、この電源側検出トランジスタ24は、節点Cに接続され、節点Bの電圧、すなわち電源側駆動トランジスタ制御電圧により制御される。25はバッファであり、このバッファ25は節点Cの電圧波形を整形する。26、27はP型MOSトランジスタである第3の制御トランジスタ、N型MOSトランジスタである第4の制御トランジスタであり、これら第3の制御トランジスタ26及び第4の制御トランジスタ27は、電源電位VCCと接地電位との間に直列に接続され、バッファ25の出力信号を入力して中点、すなわち節点Dから接地側駆動トランジスタ制御電圧を出力する。28、29は第3及び第4の電流制限インピーダンス素子であり、これら第3及び第4の電流制限インピーダンス素子28、29は、第3及び第4の制御トランジスタ26、27に流れる電流をそれぞれ制限する。
更に、30、31はP型MOSトランジスタである電源側駆動トランジスタ、N型MOSトランジスタである接地側駆動トランジスタであり、これら電源側駆動トランジスタ30及び接地側駆動トランジスタ31は、電源電位VCCと接地電位との間に直列に接続され、それぞれが電源側駆動トランジスタ制御電圧又は接地側駆動トランジスタ制御電圧により制御され、中点から出力端子OUTを介してコイル負荷2を駆動するための駆動電圧を出力する。なお、図1においては、理解を容易にするために、電源側駆動トランジスタ30のドレイン・ゲート間の寄生容量32と、接地側駆動トランジスタ31のドレイン・ゲート間の寄生容量33と、を示している。また、コイル負荷2の図示しない片側にはコイル負荷駆動出力回路1と同様の回路が設けられる。
ここで、電流制限インピーダンス素子14、19、20、23、28、29は抵抗である。電流制限インピーダンス素子14は、接地側検出トランジスタ15がオンしていると、P型MOSトランジスタ12がオンしていても節点Aの電圧をローレベルに保つことができる程度の抵抗値である。電流制限インピーダンス素子23は、電源側検出トランジスタ24がオンしていると、N型MOSトランジスタ22がオンしていても節点Cの電圧をハイレベルに保つことができる程度の抵抗値である。第1の電流制限インピーダンス素子19と第4の電流制限インピーダンス素子29の抵抗値は同一又は略同一であり(例えば1K乃至2KΩ)、第2の電流制限インピーダンス素子20と第3の電流制限インピーダンス素子28の抵抗値(例えば10K乃至30KΩ)よりも小さい。
このコイル負荷駆動出力回路1の動作を図2の波形図に基づいて説明する。先ず、出力端子OUTからコイル負荷2の方向に電流が流れている場合を説明する。なお、同図において、OUTの波形はこの場合の出力端子OUTの電圧波形を示し、OUT’は後述のコイル負荷2から出力端子OUTの方向に電流が流れている場合の出力端子OUTの電圧波形を示す。入力端子INからの入力信号がハイレベルからローレベルに変化すると、節点Aはローレベルとなり、節点Bの電圧は、第1の制御トランジスタ17がオンするので、インピーダンス素子19の抵抗値と寄生容量32の容量値で決まる時定数で上昇する。節点Bの電圧変化に従って電源側駆動トランジスタ30のオン抵抗は徐々に高くなり、コイル負荷2は誘導性の性質により電流を流し続けようとするため、出力端子OUTの電圧は徐々に降下する。従って、出力端子OUTの電圧は急激には降下しないので、輻射ノイズが低減される。
なお、このとき、電源側検出トランジスタ24はオンしているので、節点Cはハイレベルに、節点Dはローレベルに保たれ、従って、接地側駆動トランジスタ31は入力端子INからの入力信号に係わらず強制的にオフされている。そして、節点Bの電圧が更に上昇して電源側駆動トランジスタ30のゲート・ソース間電圧がしきい値(スレショールド)よりも小さくなると、電源側駆動トランジスタ30はいわゆるサブスレショールド領域となりオン抵抗は急激に高くなってオフし始める。そうすると、同時に電源側検出トランジスタ24もオフし始めるので節点Cはローレベルとなる。節点Dの電圧は、第3の制御トランジスタ26がオンするので、インピーダンス素子28の抵抗値と寄生容量33の容量値で決まる時定数で上昇する。
ここで、インピーダンス素子28はインピーダンス素子19の抵抗値よりも大きいので、節点Dの電圧は節点Bの電圧よりも緩やかに上昇する。これにより、サブスレショールド領域であっても少量の電流が流れる電源側駆動トランジスタ30が完全にオフしてから接地側駆動トランジスタ31に電流が流れることになり、これら2個のトランジスタ30、31における貫通電流を抑制する。この貫通電流抑制のためには、節点Bの電圧は比較的早く電源電位VCCまで上昇させる必要があるので、インピーダンス素子19は前述のようにインピーダンス素子28の抵抗値よりも小さくしてあるのである。
入力端子INからの入力信号がローレベルからハイレベルに変化すると、節点Cはハイレベルとなり、節点Dの電圧は、第4の制御トランジスタ27がオンするので、インピーダンス素子29の抵抗値と寄生容量33の容量値で決まる時定数で降下する。節点Dの電圧変化に従って接地側駆動トランジスタ31のオン抵抗は徐々に高くなり、コイル負荷2は誘導性の性質により電流を流し続けようとするため、出力端子OUTの電圧は僅かに降下するが、接地側駆動トランジスタ31と並列に存在する寄生ダイオード(図示せず)によりクランプされる。なお、このとき、接地側検出トランジスタ15はオンしているので、節点Aはローレベルに、節点Bはハイレベルに保たれ、従って、電源側駆動トランジスタ30は入力端子INからの入力信号に係わらず強制的にオフされている。そして、節点Dの電圧が更に下降して接地側駆動トランジスタ31のゲート・ソース間電圧がしきい値(スレショールド)よりも小さくなると、接地側駆動トランジスタ31はサブスレショールド領域となりオン抵抗は急激に高くなってオフし始める。そうすると、同時に接地側検出トランジスタ15もオフし始めるので節点Aはハイレベルとなる。節点Bの電圧は、第2の制御トランジスタ18がオンするので、インピーダンス素子20の抵抗値と寄生容量32の容量値で決まる時定数で緩やかに降下する。この節点Bの電圧に従い出力端子OUTの電圧は徐々に上昇する。従って、輻射ノイズは低減される。
次に、コイル負荷2から出力端子OUTの方向に電流が流れている場合を説明する。出力端子OUT(図2の波形OUT’)以外の各部は前述と同様の動作を示す。入力端子INからの入力信号がハイレベルからローレベル又はローレベルからハイレベルに変化すると、出力端子OUTの電圧は、節点Dの電圧に従って徐々に降下又は上昇する。つまり、出力端子OUTの電圧は、接地側駆動トランジスタ31がオンし始めてから降下し始め、接地側駆動トランジスタ31がオフし始めてから上昇し始める。この場合も同様に輻射ノイズは低減される。
次に、本発明の別の実施形態であるコイル負荷駆動出力回路を説明する。このコイル負荷駆動出力回路51は、図3に示すように、コイル負荷駆動出力回路1におけるP型MOSトランジスタである電源側駆動トランジスタ30をN型MOSトランジスタである電源側駆動トランジスタ56に置き換えたものである。これに伴い、P型MOSトランジスタである電源側検出トランジスタ24をN型MOSトランジスタである電源側検出トランジスタ55に、バッファ16を反転バッファ52に、第1の電流制限インピーダンス素子19を抵抗値が比較的大きい(例えば10K乃至30KΩの)第1の電流制限インピーダンス素子53に、第2の電流制限インピーダンス素子20を抵抗値が比較的小さい(例えば1K乃至2KΩの)第2の電流制限インピーダンス素子54に、それぞれ置き換えられている。このコイル負荷駆動出力回路51は、前述の図2において節点Bの電圧波形が上下逆になるが、コイル負荷駆動出力回路1と同様な動作を行い、輻射ノイズが低減される。
なお、コイル負荷駆動出力回路1又は51は、接地側検出トランジスタ15及び電源側検出トランジスタ24又は55などを設けることにより、電源側駆動トランジスタ30又は56がオンしていれば接地側駆動トランジスタ31は強制的にオフされ、接地側駆動トランジスタ31がオンしていれば電源側駆動トランジスタ30は強制的にオフされるようにして、電源側駆動トランジスタ30又は56と接地側駆動トランジスタ31における貫通電流を自動的に抑制しているが、第1乃至第4の制御トランジスタ17、18、26、27のゲートを個別に制御して貫通電流を抑制することも可能である。
以上、本発明の実施形態であるコイル負荷駆動出力回路について説明したが、本発明は、実施形態に記載したものに限られることなく、特許請求の範囲に記載した事項の範囲内でのさまざまな設計変更が可能である。例えば、電流制限インピーダンス素子14、19(又は53)、20(又は54)、23、28、29は抵抗であるが、これを定電流源とすることも可能である。また、寄生容量32、33の他に積極的に容量を付加することも可能である。
本発明の実施形態に係るコイル負荷駆動出力回路の回路図。 同上の各部に生じる波形を示した波形図。 本発明の別の実施形態に係るコイル負荷駆動出力回路の回路図。 スイッチング時の現象を説明する回路図。
符号の説明
1、51 コイル負荷駆動出力回路
2 コイル負荷
15 接地側検出トランジスタ
17 第1の制御トランジスタ
18 第2の制御トランジスタ
19、53 第1の電流制限インピーダンス素子
20、54 第2の電流制限インピーダンス素子
24、55 電源側検出トランジスタ
26 第3の制御トランジスタ
27 第4の制御トランジスタ
28 第3の電流制限インピーダンス素子
29 第4の電流制限インピーダンス素子
30、56 電源側駆動トランジスタ
31 接地側駆動トランジスタ

Claims (3)

  1. 電源電位と接地電位との間に直列に接続され、中点から電源側駆動トランジスタ制御電圧を出力する第1及び第2の制御トランジスタと、
    第1及び第2の制御トランジスタに流れる電流をそれぞれ制限する第1及び第2の電流制限インピーダンス素子と、
    電源電位と接地電位との間に直列に接続され、中点から接地側駆動トランジスタ制御電圧を出力する第3及び第4の制御トランジスタと、
    第3及び第4の制御トランジスタに流れる電流をそれぞれ制限する第3及び第4の電流制限インピーダンス素子と、
    電源電位と接地電位との間に直列に接続され、それぞれが電源側駆動トランジスタ制御電圧又は接地側駆動トランジスタ制御電圧により制御され、中点からコイル負荷を駆動するための駆動電圧を出力する電源側駆動トランジスタ及び接地側駆動トランジスタと、
    電源側駆動トランジスタ制御電圧により制御され、オンしていると強制的に接地側駆動トランジスタをオフする電源側検出トランジスタと、
    接地側駆動トランジスタ制御電圧により制御され、オンしていると強制的に電源側駆動トランジスタをオフする接地側検出トランジスタと、
    を備えてなることを特徴とするコイル負荷駆動出力回路。
  2. 請求項1のコイル負荷駆動出力回路において、
    電源側駆動トランジスタはP型MOSトランジスタ、接地側駆動トランジスタはN型MOSトランジスタであり、
    第2及び第3の電流制限インピーダンス素子は第1及び第4の電流制限インピーダンス素子の抵抗値よりも大きいことを特徴とするコイル負荷駆動出力回路。
  3. 請求項1のコイル負荷駆動出力回路において、
    電源側駆動トランジスタ及び接地側駆動トランジスタは共にN型MOSトランジスタであり、
    第1及び第3の電流制限インピーダンス素子は第2及び第4の電流制限インピーダンス素子の抵抗値よりも大きいことを特徴とするコイル負荷駆動出力回路。
JP2004164291A 2004-06-02 2004-06-02 コイル負荷駆動出力回路 Expired - Lifetime JP4014048B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004164291A JP4014048B2 (ja) 2004-06-02 2004-06-02 コイル負荷駆動出力回路
KR1020067024760A KR20070029178A (ko) 2004-06-02 2005-06-01 코일 부하 구동 출력 회로
US11/569,946 US20080018365A1 (en) 2004-06-02 2005-06-01 Coil Load Drive Output Circuit
PCT/JP2005/010039 WO2005119912A1 (ja) 2004-06-02 2005-06-01 コイル負荷駆動出力回路
CNA2005800178268A CN1961481A (zh) 2004-06-02 2005-06-01 线圈负载驱动输出电路
TW094118095A TW200614667A (en) 2004-06-02 2005-06-02 Coil load drive output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004164291A JP4014048B2 (ja) 2004-06-02 2004-06-02 コイル負荷駆動出力回路

Publications (2)

Publication Number Publication Date
JP2005348019A true JP2005348019A (ja) 2005-12-15
JP4014048B2 JP4014048B2 (ja) 2007-11-28

Family

ID=35463169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004164291A Expired - Lifetime JP4014048B2 (ja) 2004-06-02 2004-06-02 コイル負荷駆動出力回路

Country Status (6)

Country Link
US (1) US20080018365A1 (ja)
JP (1) JP4014048B2 (ja)
KR (1) KR20070029178A (ja)
CN (1) CN1961481A (ja)
TW (1) TW200614667A (ja)
WO (1) WO2005119912A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008167292A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd ラッチ回路及びそれを備えたフリップフロップ回路並びに論理回路
JP2011055470A (ja) * 2009-07-13 2011-03-17 Rohm Co Ltd 出力回路
JP2012157226A (ja) * 2011-01-28 2012-08-16 Toyota Motor Corp インバータ駆動回路
JP2012239285A (ja) * 2011-05-11 2012-12-06 Denso Corp スイッチング電源装置
KR20140084975A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버
CN106875904A (zh) * 2015-12-14 2017-06-20 硅工厂股份有限公司 显示驱动装置的输出电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733134B1 (en) * 2006-03-31 2010-06-08 Ciena Corporation High speed low noise switch
US8026745B2 (en) 2009-03-16 2011-09-27 Apple Inc. Input/output driver with controlled transistor voltages
CN102545560B (zh) * 2011-12-15 2014-09-03 无锡中星微电子有限公司 一种功率开关驱动器、ic芯片及直流-直流转换器
JP5580350B2 (ja) * 2012-01-26 2014-08-27 株式会社東芝 ドライバ回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01176117A (ja) * 1987-12-29 1989-07-12 Asahi Kasei Micro Syst Kk 貫通電流防止回路
JPH01240013A (ja) * 1988-03-22 1989-09-25 Hitachi Ltd 半導体集積回路装置
US5146111A (en) * 1991-04-10 1992-09-08 International Business Machines Corporation Glitch-proof powered-down on chip receiver with non-overlapping outputs
JPH06152374A (ja) * 1992-11-11 1994-05-31 Toshiba Corp 出力回路
US5396108A (en) * 1993-09-30 1995-03-07 Sgs-Thomson Microelectronics, Inc. Latch controlled output driver
US5541541A (en) * 1994-11-23 1996-07-30 Texas Instruments Incorporated Comparator circuit for decreasing shoot-through current on power switches
US5717343A (en) * 1996-07-23 1998-02-10 Pericom Semiconductor Corp. High-drive CMOS output buffer with noise supression using pulsed drivers and neighbor-sensing
JP3156771B2 (ja) * 1998-05-01 2001-04-16 日本電気株式会社 貫通電流防止を含むスルーレートコントロールの方法とその回路
JP4731056B2 (ja) * 2000-08-31 2011-07-20 三菱電機株式会社 半導体集積回路
US7208984B1 (en) * 2004-07-15 2007-04-24 Linear Technology Corporation CMOS driver with minimum shoot-through current

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008167292A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd ラッチ回路及びそれを備えたフリップフロップ回路並びに論理回路
JP2011055470A (ja) * 2009-07-13 2011-03-17 Rohm Co Ltd 出力回路
JP2012157226A (ja) * 2011-01-28 2012-08-16 Toyota Motor Corp インバータ駆動回路
JP2012239285A (ja) * 2011-05-11 2012-12-06 Denso Corp スイッチング電源装置
KR20140084975A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버
KR102092964B1 (ko) 2012-12-27 2020-03-24 솔루엠 (허페이) 세미컨덕터 씨오., 엘티디. 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버
CN106875904A (zh) * 2015-12-14 2017-06-20 硅工厂股份有限公司 显示驱动装置的输出电路
CN106875904B (zh) * 2015-12-14 2021-03-12 硅工厂股份有限公司 显示驱动装置的输出电路

Also Published As

Publication number Publication date
TWI357718B (ja) 2012-02-01
TW200614667A (en) 2006-05-01
CN1961481A (zh) 2007-05-09
KR20070029178A (ko) 2007-03-13
JP4014048B2 (ja) 2007-11-28
WO2005119912A1 (ja) 2005-12-15
US20080018365A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
JP5934925B2 (ja) ゲートドライバおよびこれを備えたパワーモジュール
JP5119894B2 (ja) ドライバ回路
US20080018365A1 (en) Coil Load Drive Output Circuit
JP2010193431A (ja) 出力回路およびモータ駆動装置
JP5341781B2 (ja) 電力供給制御回路
JP2011211836A (ja) スイッチングデバイス駆動装置および半導体装置
JP2008258939A (ja) 多チャンネル半導体集積回路
JP2011139403A (ja) 電力供給制御回路
US9024660B2 (en) Driving circuit with zero current shutdown and a driving method thereof
JP6569821B2 (ja) 電力素子の駆動回路
US7501874B2 (en) Level shift circuit
JP2012200083A (ja) スイッチング回路及びdc−dcコンバータ
JP2007243585A (ja) パワーデバイスの駆動回路
JP5034919B2 (ja) 温度センサ回路
JP2010011131A (ja) スイッチング駆動回路
JP5003588B2 (ja) 半導体回路
JP2011103607A (ja) 入力回路
JP3478996B2 (ja) 低振幅ドライバ回路及びこれを含む半導体装置
US8941418B2 (en) Driving circuits with power MOS breakdown protection and driving methods thereof
JP2014054042A (ja) 過電流保護回路
JP5699958B2 (ja) ゲート駆動回路
US6396740B1 (en) Reference cell circuit for split gate flash memory
JP2011087036A (ja) 出力バッファ回路及びこれを用いたレギュレータ回路
JP2006108778A (ja) 出力回路
JP2011101209A (ja) レベルシフタ誤動作防止回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4014048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250