JP2014187829A - 回路装置及び電子機器 - Google Patents

Abstract

【課題】ブリッジ回路のトランジスターのセルフターンオン等による異常状態の発生を抑制できる回路装置及び電子機器等を提供できる。
【解決手段】回路装置は、第１、第２のトランジスターＱ１、Ｑ２を有するブリッジ回路１０と、第１、第２のトランジスターＱ１、Ｑ２の第１、第２のゲートノードＮＧ１、ＮＧ２に第１、第２の駆動信号ＤＧ１、ＤＧ２を出力するプリドライバー回路２０と、高電位側電源ＶＢＢのノードと第１のゲートノードＮＧ１との間に設けられる第１のスイッチ回路ＳＷ１と、第１のスイッチ回路ＳＷ１のオン・オフ制御を行う制御回路３０を含む。制御回路３０は、プリドライバー回路２０が第１のゲートノードＮＧ１にローレベルの第１の駆動信号ＤＧ１を出力している期間では第１のスイッチ回路ＳＷ１をオフにし、第１の駆動信号ＤＧ１をローレベルからハイレベルに変化させた場合に第１のスイッチ回路ＳＷ１をオフからオンにする。
【選択図】 図７

Description

本発明は、回路装置及び電子機器等に関する。

直流モーターを駆動するモータードライバーとして、チョッピング電流を制御することによりモーターの回転数を制御する手法が知られている。この手法では、Ｈブリッジ回路に流れる電流をセンス抵抗により電流／電圧変換し、その電圧を基準電圧と比較することでチョッピング電流を検出する。そして、その検出結果を制御回路にフィードバックし、ブリッジ回路の駆動信号をＰＷＭ制御することでモーターを一定の速度で回転させる。このようなモータードライバーの従来技術としては特許文献１、２に開示される技術が知られている。

このモータードライバーのＨブリッジ回路は、駆動用の第１〜第４のトランジスター（スイッチ素子）を有し、第１、第４のトランジスターと第２、第３のトランジスターとは、モーターに対して電気的に対角に接続される。そしてチャージ期間では、第１、第４のトランジスターがオンになる。これによりモーターの正極側（＋）端子が高電位の電圧に設定され、負極側（−）端子が低電位の電圧に設定される。一方、ディケイ期間では、第２、第３のトランジスターがオンになる。これによりモーターの正極側端子が低電位の電圧に設定され、負極側端子が高電位の電圧に設定される。

特開２００３−１８９６８３号公報 特開２００８−０４２９７５号公報

このようにチャージ期間からディケイ期間に切り替わった場合に、モータの端子のノードにおいて急激な電圧変動が生じる。この場合に、駆動用のトランジスターにはゲート容量（ゲート・ドレイン間容量）が存在する。このため、モーターの端子のノードに急激な電圧変動が生じると、この電圧変動がゲート容量を介して駆動用のトランジスターのゲートノードに伝わり、いわゆるセルフターンオンが発生して貫通電流が流れるなどの異常状態が発生することが判明した。

本発明の幾つかの態様によれば、ブリッジ回路のトランジスターのセルフターンオン等による異常状態の発生を抑制できる回路装置及び電子機器等を提供できる。

本発明の一態様は、高電位側電源のノードと第１のノードとの間に設けられるＰ型の第１のトランジスターと、前記第１のノードと低電位側電源のノードとの間に設けられるＮ型の第２のトランジスターとを有するＨブリッジ型又はハーフブリッジ型のブリッジ回路と、前記第１のトランジスターの第１のゲートノード、前記第２のトランジスターの第２のゲートノードに対して、各々、第１の駆動信号、第２の駆動信号を出力するプリドライバー回路と、前記高電位側電源のノードと前記第１のトランジスターの前記第１のゲートノードとの間に設けられる第１のスイッチ回路と、前記第１のスイッチ回路のオン・オフ制御を行う制御回路と、を含み、前記制御回路は、前記プリドライバー回路が前記第１のトランジスターの前記第１のゲートノードに対してローレベルの前記第１の駆動信号を出力している期間では、前記第１のスイッチ回路をオフにし、前記プリドライバー回路が前記第１の駆動信号をローレベルからハイレベルに変化させた場合に、前記第１のスイッチ回路をオフからオンにする回路装置に関係する。

本発明の一態様では、高電位側電源のノードと第１のトランジスターの第１のゲートノードとの間に第１のスイッチ回路が設けられる。そして、Ｐ型の第１のトランジスターの第１のゲートノードに対してローレベルの第１の駆動信号が出力されている期間では、第１のスイッチ回路はオフになる。これにより、無駄な消費電流が第１のスイッチ回路を介して流れてしまう事態を抑制できる。そして、第１の駆動信号がローレベルからハイレベルに変化すると、第１のスイッチ回路がオフからオンになる。このようにすれば、例えば第１のトランジスターのドレインノードである第１のノードにおいて大きな電圧変動があった場合にも、第１のスイッチ回路により第１のゲートノードが高電位側電源の電圧レベルに設定されるようになるため、第１のトランジスターがセルフターンオンしてしまう異常事態の発生を抑制できる。

また本発明の一態様では、前記制御回路は、前記プリドライバー回路が前記第１の駆動信号をローレベルからハイレベルに変化させたタイミングから所与の期間が経過したタイミングで、前記第１のスイッチ回路をオフからオンにしてもよい。

また本発明の一態様では、前記制御回路は、前記プリドライバー回路が前記第１の駆動信号をハイレベルからローレベルに変化させるタイミングよりも所与の期間だけ前のタイミングで、前記第１のスイッチ回路をオンからオフにしてもよい。

以上のようにすれば、プリドライバー回路を構成するトランジスターのオン期間と第１のスイッチ回路のオン期間とが重なって貫通電流が流れる事態等を抑制できる。

また本発明の一態様では、レベルシフターを更に含み、前記プリドライバー回路は、前記第１のトランジスターの前記第１のゲートノードに対して前記第１の駆動信号を出力する第１のプリドライバーを有し、前記高電位側電源の電圧をＶＢＢとし、前記低電位側電源の電圧をＶＳＳとし、前記高電位側電源と前記低電位側電源との間の第２の低電位側電源の電圧をＶＳＳ２（ＶＢＢ＞ＶＳＳ２＞ＶＳＳ）とした場合に、前記第１のプリドライバーは、ＶＢＢ〜ＶＳＳ２の振幅範囲の前記第１の駆動信号を前記第１のトランジスターの前記第１のゲートノードに対して出力し、前記レベルシフターは、前記第１のスイッチ回路をオン・オフする制御信号の振幅範囲を、ＶＢＢ〜ＶＳＳ２の振幅範囲にレベルシフトしてもよい。

このように、第１のスイッチ回路のオン・オフの制御信号の振幅範囲を、レベルシフターによりＶＢＢ〜ＶＳＳ２の振幅範囲にレベルシフトするようにすれば、第１のスイッチ回路を構成するトランジスターが例えば低耐圧のトランジスターである場合にも、トランジスター破壊等が発生するのを抑制できるようになる。

また本発明の一態様では、前記第１のトランジスター及び前記第２のトランジスターは、高耐圧トランジスターであり、前記プリドライバー回路及び前記第１のスイッチ回路を構成するトランジスターは、低耐圧トランジスターであってもよい。

このように高耐圧トランジスターを第１、第２のトランジスターに限定して、その他の回路を低耐圧トランジスターで構成すれば、回路装置の小規模化等を図れるようになる。

また本発明の一態様では、前記第１のトランジスター及び前記第２のトランジスターは、ＤＭＯＳ構造のトランジスターであってもよい。

このようなＤＭＯＳ構造を用いれば、第１、第２のトランジスターの耐圧を、より高い耐圧にすることが可能になる。

また本発明の一態様では、前記低電位側電源のノードと前記第２のトランジスターの前記第２のゲートノードとの間に設けられる第２のスイッチ回路を含み、前記制御回路は、前記プリドライバー回路が前記第２のトランジスターの前記第２のゲートノードに対してハイレベルの前記第２の駆動信号を出力している期間では、前記第２のスイッチ回路をオフにし、前記プリドライバー回路が前記第２の駆動信号をハイレベルからローレベルに変化させた場合に、前記第２のスイッチ回路をオフからオンにしてもよい。

このように、第２のトランジスターの第２のゲートノードに対してハイレベルの第２の駆動信号が出力されている期間において、第１のスイッチ回路をオフにすれば、無駄な消費電流が第２のスイッチ回路を介して流れてしまう事態を抑制できる。そして、第２の駆動信号がハイレベルからローレベルに変化した場合に、第２のスイッチ回路をオンにすれば、第２のトランジスターがセルフターンオンしてしまう異常事態の発生を抑制できる。

また本発明の一態様では、前記制御回路は、前記プリドライバー回路が前記第２の駆動信号をハイレベルからローレベルに変化させたタイミングから所与の期間が経過したタイミングで、前記第２のスイッチ回路をオフからオンにしてもよい。

また本発明の一態様では、前記制御回路は、前記プリドライバー回路が前記第２の駆動信号をローレベルからハイレベルに変化させるタイミングよりも所与の期間だけ前のタイミングで、前記第２のスイッチ回路をオンからオフにしてもよい。

以上のようにすれば、プリドライバー回路を構成するトランジスターのオン期間と第２のスイッチ回路のオン期間とが重なって貫通電流が流れる事態等を抑制できる。

また本発明の一態様では、前記第１のトランジスターの前記第１のゲートノードの電圧レベルの変化を検出する検出回路を含み、前記制御回路は、前記検出回路での検出結果に基づいて、前記第１のスイッチ回路をオン・オフする制御信号を生成してもよい。

このようにすれば、第１のトランジスターの第１のゲートノードの電圧レベルの変化を検出し、その検出結果に基づいて第１のスイッチ回路のオン・オフを制御できるため、第１のトランジスターのセルフターンオンしてしまう事態を、より確実に抑制できるようになる。

また本発明の一態様では、前記ブリッジ回路は、前記高電位側電源のノードと第２のノードとの間に設けられるＰ型の第３トランジスターと、前記第２のノードと前記低電位側電源のノードとの間に設けられるＮ型の第４のトランジスターと、を更に有するＨブリッジ型のブリッジ回路であり、前記高電位側電源のノードと前記第３のトランジスターの第３のゲートノードとの間に設けられる第３のスイッチ回路と、前記低電位側電源のノードと前記第４のトランジスターの第４のゲートノードとの間に設けられる第４のスイッチ回路とを、更に含み、前記制御回路は、前記プリドライバー回路が前記第３のトランジスターの前記第３のゲートノードに対してローレベルの前記第３の駆動信号を出力している期間では、前記第３のスイッチ回路をオフにし、前記プリドライバー回路が前記第３の駆動信号をローレベルからハイレベルに変化させた場合に、前記第３のスイッチ回路をオフからオンにし、前記プリドライバー回路が前記第４のトランジスターの前記第４のゲートノードに対してハイレベルの前記第４の駆動信号を出力している期間では、前記第４のスイッチ回路をオフにし、前記プリドライバー回路が前記第４の駆動信号をハイレベルからローレベルに変化させた場合に、前記第４のスイッチ回路をオフからオンにしてもよい。

このようにすれば、第２のノードにおいて急激な電圧変動があった場合にも、第３、第４のスイッチ回路がオンになることで、第３、第４のトランジスターがセルフターンオンしてしまう異常事態の発生を抑制できるようになる。

また本発明の他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。

図１（Ａ）、図１（Ｂ）はブリッジ回路の動作説明図。 センス抵抗を用いたチョッピング動作の制御手法の説明図。 センス抵抗を用いたチョッピング動作の制御手法の説明図。 ブリッジ回路を構成するトランジスターのゲート容量についての説明図。 本実施形態の比較例の回路装置の構成例。 図６（Ａ）、図６（Ｂ）は比較例の回路装置の問題点の説明図。 本実施形態の回路装置の構成例。 本実施形態の回路装置の詳細な構成例。 本実施形態の回路装置の動作を説明する信号波形例。 図１０（Ａ）、図１０（Ｂ）は制御回路の構成・動作の説明図。 レベルシフターを設ける手法の説明図。 本実施形態の回路装置の第１の変形例。 第１の変形例の動作説明図。 本実施形態の回路装置の第２の変形例。 ＤＭＯＳ構造の回路装置の第１の例。 ＤＭＯＳ構造の回路装置の第２の例。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．ブリッジ回路
まず図１（Ａ）、図１（Ｂ）を用いてブリッジ回路１０の基本的な動作について説明する。ブリッジ回路１０はモーター１００の駆動用のトランジスターＱ１、Ｑ２、Ｑ３、Ｑ４を有する。これらのトランジスターＱ１〜Ｑ４のゲートノードＮＧ１〜ＮＧ４は、プリドライバーＰＲ１〜ＰＲ４からの駆動信号ＤＧ１〜ＤＧ４により駆動される。

そしてチャージ期間では、図１（Ａ）に示すように、トランジスターＱ１、Ｑ４がオンになる。これにより、高電位側の電源ＶＢＢからトランジスターＱ１、モーター１００（モーターコイル）、トランジスターＱ４を介して低電位側の電源ＶＳＳ（ＧＮＤ）に、チャージ電流ＩＣが流れる。一方、ディケイ期間では、図１（Ｂ）に示すように、トランジスターＱ２、Ｑ３がオンになり、電源ＶＳＳからトランジスターＱ２、モーター１００、トランジスターＱ３を介して電源ＶＢＢに、ディケイ電流ＩＤが流れる。これらのチャージ電流ＩＣ、ディケイ電流ＩＤは、いずれもモーター１００の正極側端子から負極側端子へと流れることになる。

そして図２に示すように、トランジスターＱ２、Ｑ４のソースが接続されるノードＮ３と電源ＶＳＳのノードとの間にはセンス抵抗ＲＳが設けられており、比較回路（コンパレーター）ＣＰが、ノードＮ３の電圧ＶＳと基準電圧ＶＲとを比較する。そして図３に示すように、ブリッジ回路１０に流れるチョッピング電流ＩＣＰを一定に保つチョッピング動作の制御を行う。具体的にはチョッピング電流ＩＣＰが一定になるようにＰＷＭ信号のパルス幅を制御し、そのＰＷＭ信号に基づいて、トランジスターＱ１〜Ｑ４のオン・オフの制御信号が生成される。

例えば図３のタイミングｔ０でモーター１００の駆動が開始されると、図１（Ａ）に示すチャージ期間となり、トランジスターＱ１、Ｑ４がオンになり、トランジスターＱ２、Ｑ３がオフになる。これにより、電源ＶＢＢからトランジスターＱ１、モータ−１００、トランジスターＱ４を介して電源ＶＳＳへと、駆動電流（チャージ電流ＩＣ）が流れる。そしてタイミングｔ１で、モーター１００の駆動電流がチョッピング電流ＩＣＰに達すると、ディケイ期間ＴＤ１に切り替わる。具体的には、駆動電流が大きくなり、ノードＮ３の電圧ＶＳが基準電圧ＶＲを越えると、比較回路ＣＰの出力がローレベルからハイレベルになり、タイミングｔ１でディケイ期間ＴＤ１に切り替わる。このタイミングｔ１でのモーター１００の駆動電流がチョッピング電流ＩＣＰであり、電圧ＶＳの検出によりチョッピング電流ＩＣＰが検出されたことになる。

ディケイ期間ＴＤ１に切り替わると、図１（Ｂ）に示すように、トランジスターＱ２、Ｑ３がオンになり、トランジスターＱ１、Ｑ４がオフになる。これにより、電源ＶＳＳからトランジスターＱ２、モーター１００、トランジスターＱ３を介して電源ＶＢＢへと、駆動電流（ディケイ電流ＩＤ）が流れる。このディケイ期間ＴＤ１では、図３に示すようにモーター１００の駆動電流は時間経過とともに減少して行く。

そして回路装置（制御回路）は、例えばタイマー（カウンター回路）等を用いて、ディケイ期間ＴＤ１の開始から所定時間が経過したことを検出し、ディケイ期間ＴＤ１からチャージ期間ＴＣ１に切り替える。チャージ期間ＴＣ１では、モーター１００の駆動電流が増加し、チョッピング電流ＩＣＰに達すると、再びディケイ期間ＴＤ２に切り替わる。以降、これを繰り返すことで、駆動電流のピーク電流であるチョッピング電流ＩＣＰが一定になるような制御が行われて、モーター１００の回転速度が一定に保たれる。

ここで、トランジスターＱ１、Ｑ２のドレイン及びモーター１００の正極側端子が接続されるノードＮ１の電圧をＶ１とする。またトランジスターＱ３、Ｑ４のドレイン及びモーター１００の負極側端子が接続されるノードＮ２の電圧をＶ２とする。またトランジスターＱ１、Ｑ２、Ｑ３、Ｑ４のオン抵抗をＲＯＮ１、ＲＯＮ２、ＲＯＮ３、ＲＯＮ４とする。また高電位側電源の電圧をＶＢＢとし、低電位側電源の電圧をＶＳＳ＝０Ｖとする。

すると、チャージ電流ＩＣが流れる図１（Ａ）のチャージ期間では、電圧Ｖ１、Ｖ２は下式（１）、（２）のように表される。

Ｖ１＝ＶＢＢ−ＩＣ×ＲＯＮ１ （１）
Ｖ２＝ＩＣ×ＲＯＮ４ （２）
一方、ディケイ電流ＩＤが流れる図１（Ｂ）のディケイ期間では、電圧Ｖ１、Ｖ２は下式（３）、（４）のように表される。

Ｖ１＝−ＩＤ×ＲＯＮ２ （３）
Ｖ２＝ＶＢＢ＋ＩＤ×ＲＯＮ３ （４）
ここで、モーター１００に対する駆動能力を大きくするために、トランジスターＱ１〜Ｑ４のサイズは非常に大きくなっており、そのオン抵抗ＲＯＮ１〜ＲＯＮ４は非常に小さくなっている。従って、上式（１）のチャージ期間でのＶ１はＶＢＢに近い電圧（例えば４２Ｖ付近）になり、上式（３）のディケイ期間でのＶ１はＶＳＳに近い電圧（例えば０Ｖ付近）になる。従って、チャージ期間からディケイ期間への切り替わりの際に、モーター１００の正極側端子のノードＮ１に急激な電圧変動（例えば４２Ｖ付近から０Ｖ付近への電圧変動）が生じる。

一方、図４に示すように、トラジスターＱ１〜Ｑ４にはゲート容量が存在している。トランジスターＱ１を例にとると、そのゲート・ドレイン間、ゲート・ソース間にゲート容量ＣＤ１、ＣＳ１が存在する。そして前述のようにトランジスターＱ１等のサイズは大きいため、ＣＤ１等も大きな寄生容量となる。

従って、上述のようにノードＮ１の電圧Ｖ１に急激な電圧変動が生じると、ゲート・ドレイン間容量ＣＤ１を介して、この急激な電圧変動が、トランジスターＱ１のゲートノードＮＧ１に伝わり、ゲートノードＮＧ１の電圧が変動してしまう。

例えば、ディケイ期間においては、トランジスターＱ１をオフするために、ゲートノードＮＧ１の電圧はハイレベルとなっている。ところが、ノードＮ１の電圧変動（４２Ｖ付近から０Ｖ付近）がゲート・ドレイン間容量ＣＤ１を介して伝わり、ゲートノードＮＧ１の電圧がローレベル側に引っ張られてしまう。この結果、オフであるべきトランジスターＱ１が一瞬だけオンになるセルフターンオンの現象が発生する。そして、このようなセルフターンオンが発生すると、トランジスターＱ１、Ｑ２の両方がオンになってしまい、電源ＶＢＢからトランジスターＱ１、Ｑ２を介して電源ＶＳＳへと貫通電流が流れるという異常状態が発生する。

同様にディケイ期間からチャージ期間への切り替わりの際にも、ノードＮ１に急激な電圧変動（例えば０Ｖ付近から４２Ｖ付近）が生じる。そしてチャージ期間においては、トランジスターＱ２をオフするために、ゲートノードＮＧ２の電圧はローレベルになっているが、ノードＮ１の電圧変動がゲート・ドレイン間容量ＣＤ２を介して伝わり、ゲートノードＮＧ２の電圧がハイレベル側に引っ張られてしまう。この結果、トランジスターＱ２のセルフターンオンの現象が発生し、トランジスターＱ１、Ｑ２に貫通電流等が流れるという異常状態が発生する。同様の異常状態はトランジスターＱ３、Ｑ４においても発生する。そして、このような異常状態の発生は、信頼性を低下させたり、消費電流を増加させるなどの問題を引き起こす。

図５に本実施形態の比較例となる回路装置の例を示す。この比較例の回路装置では、上記のような異常状態の発生を防止するために、電源ＶＢＢとトランジスターＱ１のゲートノードＮＧ１との間に抵抗Ｒ１を設けている。このような抵抗Ｒ１を設ければ、ノードＮ１の急激な電圧変動があった場合にも、トランジスターＱ１のゲートノードＮＧ１が抵抗Ｒ１によりプルアップされるため、トランジスターＱ１のセルフターンオンの発生を抑制できる。

しかしながら、このような抵抗Ｒ１を設けると、例えばプリドライバーＰＲ１の入力信号ＩＮ１がハイレベルであり、プリドライバーＰＲ１を構成するＮ型のトランジスターＴ１２がオンしている状態のときに、図５に示すような電流ＩＰ１が抵抗Ｒ１及びトランジスターＴ１２を介して流れてしまう。このように流れ続ける電流ＩＰ１は、単純にロスし続ける消費電流であるため、回路装置の消費電力が増加してしまう。

例えば図６（Ａ）、図６（Ｂ）に、図５の回路装置における入力信号ＩＮ１、駆動信号ＤＧ１、電流ＩＰ１の波形例を示す。

ノードＮ１の急激な電圧変動により、図６（Ａ）のＡ１に示すように、駆動信号ＤＧ１の電圧はローレベル側に引っ張られるが、Ａ２に示すように、抵抗Ｒ１によるプルアップによりハイレベル側に戻されて、トランジスターＱ１のセルフターンオンの発生が抑制される。

このとき、図６（Ａ）に示すように抵抗Ｒ１の抵抗値が小さい場合には、電流ＩＰ１が大きくなってしまい、消費電力が大きく増加してしまう。一方、図６（Ｂ）に示すように抵抗Ｒ１の抵抗値を大きくすれば、電流ＩＰ１が小さくなるため、消費電力の増加をある程度抑えることができる。しかしながら、Ａ３に示すように駆動信号ＤＧ１の電圧がハイレベルに戻るまでに時間を要してしまい、トランジスターＱ１等のオン・オフ制御のタイミングがずれてしまうという問題や貫通電流が流れるという問題が発生する。

２．回路装置の構成
以上のような問題を解決する本実施形態の回路装置の構成例を図７に示す。この回路装置（モータードライバー）は、ブリッジ回路１０とプリドライバー回路２０と制御回路３０と第１〜第４のスイッチ回路ＳＷ１〜ＳＷ４を含む。

なお、本実施形態の回路装置の構成は図７に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。例えばチョッピング制御を行う場合には図２で説明したセンス抵抗ＲＳや比較回路ＣＰを設けることができる。この場合にセンス抵抗ＲＳは例えば回路装置の外付け部品として設けることができ、比較回路ＣＰや基準電圧ＶＲを生成する回路等は回路装置の内蔵回路として設けることができる。

また図７は、ブリッジ回路１０がＨブリッジ型である場合の例であるが、本実施形態はこれに限定されず、後述する図１４に示すようなハーフブリッジ型であってもよい。また、以下では、モーター１００を駆動する場合を例にとり説明するが、本実施形態の回路装置の駆動対象はモーター１００には限定されず、インダクター（コイル）を有する様々な素子、デバイスを駆動対象とすることができる。

ブリッジ回路１０は、第１〜第４のトランジスターＱ１、Ｑ２、Ｑ３、Ｑ４を含む。第１のトランジスターＱ１は、高電位側の電源ＶＢＢのノードと第１のノードＮ１との間に設けられるＰ型のトランジスターである。第２のトランジスターＱ２は、第１のノードＮ１と低電位側の電源ＶＳＳのノードとの間に設けられるＮ型のトランジスターである。第３のトランジスターＱ３は、電源ＶＢＢのノードと第２のノードＮ２との間に設けられるＰ型のトランジスターである。第４のトランジスターＱ４は、第２のノードＮ２と電源ＶＳＳのノードとの間に設けられるＮ型のトランジスターである。第１のノードＮ１は、モーター１００（広義にはインダクター）の正極側端子（広義には第１の端子）に接続されるノードであり、第２のノードＮ２は、モーター１００の負極側端子（広義には第２の端子）に接続されるノードである。

プリドライバー回路２０は、ブリッジ回路１０を駆動する回路である。具体的にはプリドライバー回路２０は、ブリッジ回路１０の第１のトランジスターＱ１の第１のゲートノードＮＧ１、第２のトランジスターＱ２の第２のゲートノードＮＧ２に対して、各々、第１の駆動信号ＤＧ１、第２の駆動信号ＤＧ２を出力する。またプリドライバー回路２０は、ブリッジ回路１０の第３のトランジスターＱ３の第３のゲートノードＮＧ３、第４のトランジスターＱ４の第４のゲートノードＮＧ４に対して、各々、第３の駆動信号ＤＧ３、第４の駆動信号ＤＧ４を出力する。

第１のスイッチ回路ＳＷ１は、高電位側の電源ＶＢＢのノードと第１のトランジスターＱ１の第１のゲートノードＮＧ１との間に設けられる。第２のスイッチ回路ＳＷ２は、低電位側の電源ＶＳＳのノードと第２のトランジスターＱ２の第２のゲートノードＮＧ２との間に設けられる。第３のスイッチ回路ＳＷ３は、電源ＶＢＢのノードと第３のトランジスターＱ３の第３のゲートノードＮＧ３との間に設けられる。第４のスイッチ回路ＳＷ４は、電源ＶＳＳのノードと第４のトランジスターＱ４の第４のゲートノードＮＧ４との間に設けられる。なお、ハイサイド側のスイッチ回路ＳＷ１、ＳＷ３だけを設けて、ローサイド側のスイッチ回路ＳＷ２、ＳＷ４を設けないようにする変形実施も可能である。

制御回路３０は、種々の制御処理を行う回路である。例えば制御回路３０は、スイッチ回路ＳＷ１〜ＳＷ４のオン・オフ制御を行う。具体的には、オン・オフの制御信号ＳＣ１〜ＳＣ４をスイッチ回路ＳＷ１〜ＳＷ４に出力して、そのオン・オフ制御を行う。また制御回路３０は、プリドライバー回路２０に対してオン・オフの制御信号を出力して、トランジスターＱ１〜Ｑ４のオン・オフ制御も行う。例えば図２のようなチョッピング制御を行う場合には、制御回路３０は、比較回路ＣＰからの比較結果信号やタイマーからの信号を受けて、ブリッジ回路１０に流れるチョッピング電流ＩＣＰが一定になるようにＰＷＭ信号のパルス幅を制御し、そのＰＷＭ信号に基づいて、トランジスターＱ１〜Ｑ４のオン・オフの制御信号を生成し、プリドライバー回路２０に出力する。プリドライバー回路２０は、これらの制御信号を受けて、駆動信号ＤＧ１〜ＤＧ４をトランジスターＱ１〜Ｑ４に対して出力する。

そして本実施形態では制御回路３０は、プリドライバー回路２０がトランジスターＱ１のゲートノードＮＧ１に対してローレベル（論理「０」の電圧レベル）の駆動信号ＤＧ１を出力している期間では、スイッチ回路ＳＷ１をオフにする。つまり、駆動信号ＤＧ１がローレベルとなり、Ｐ型のトランジスターＱ１がオンとなっている期間においては、スイッチ回路ＳＷ１をオフにする。

こうすることで、図５の比較例のように電流ＩＰ１が流れ続けて無駄に電力が消費されてしまうという事態を抑制できる。また図５の比較例のように抵抗Ｒ１を用いる手法では、抵抗Ｒ１のレイアウト面積が大きいため、回路装置のチップのレイアウト面積も大きくなるという課題がある。この点、トランジスター等で構成されるスイッチ回路ＳＷ１を用いる本実施形態の手法によれば、回路装置のレイアウト面積も縮小可能になる。

そして制御回路３０は、プリドライバー回路２０が駆動信号ＤＧ１をローレベルからハイレベル（論理「１」の電圧レベル）に変化させた場合に、スイッチ回路ＳＷ１をオフからオンにする。例えば駆動信号ＤＧ１がローレベルからハイレベルに変化した後に、スイッチ回路ＳＷ１をオフからオンにする。

こうすることで、スイッチ回路ＳＷ１により、ゲートノードＮＧ１が電源ＶＢＢの電圧レベルであるハイレベルに設定されるようになる。従って、例えばチャージ期間（広義には第１の期間）からディケイ期間（広義には第２の期間）に切り替わった際に、ノードＮ１において急激な電圧変動が生じた場合にも、この電圧変動に起因するセルフターンオンの発生を抑制できるようになる。即ち、ゲートノードＮＧ１の電圧が、オンになったスイッチ回路ＳＷ１によりハイレベルに設定されるため、ノードＮ１の急激な電圧変動がトランジスターＱ１のゲート・ドレイン間容量ＣＤ１を介してゲートノードＮＧ１に伝達されてしまう事態を抑制でき、セルフターンオンの問題を解消できる。

この場合に制御回路３０は、プリドライバー回路２０が駆動信号ＤＧ１をローレベルからハイレベルに変化させたタイミングから所与の期間が経過したタイミングで、スイッチ回路ＳＷ１をオフからオンにする。即ち、所与の期間が経過するのを待ってから、スイッチ回路ＳＷ１をオフからオンにする。また制御回路３０は、プリドライバー回路２０が駆動信号ＤＧ１をハイレベルからローレベルに変化させるタイミングよりも所与の期間だけ前のタイミングで、スイッチ回路ＳＷ１をオンからオフにする。こうすることで、トランジスターＱ１を駆動するプリドライバー回路２０のＮ型トランジスター（図８のＴ１２）のオン期間と、スイッチ回路ＳＷ１のオン期間とが時間的に重なって、電源ＶＢＢからスイッチ回路ＳＷ１及び当該Ｎ型トランジスターを介して電源ＶＳＳに貫通電流が流れてしまう事態を、効果的に抑制できるようになる。

また制御回路３０は、プリドライバー回路２０がトランジスターＱ２のゲートノードＮＧ２に対してハイレベルの駆動信号ＤＧ２を出力している期間では、スイッチ回路ＳＷ２をオフにする。つまり、駆動信号ＤＧ２がハイレベルとなり、Ｎ型のトランジスターＱ２がオンとなっている期間においては、スイッチ回路ＳＷ２をオフにする。こうすることで図５の比較例で問題となっていた無駄な消費電流の発生を防止できる。

そして制御回路３０は、プリドライバー回路２０が駆動信号ＤＧ２をハイレベルからローレベルに変化させた場合に、スイッチ回路ＳＷ２をオフからオンにする。こうすることで、スイッチ回路ＳＷ２により、ゲートノードＮＧ２がローレベルの電圧に設定されるようになる。従って、例えばディケイ期間（第２の期間）からチャージ期間（第１の期間）に切り替わった際に、ノードＮ１において急激な電圧変動が生じた場合にも、この電圧変動に起因するセルフターンオンの発生を抑制できるようになる。

更に制御回路３０は、プリドライバー回路２０が駆動信号ＤＧ２をハイレベルからローレベルに変化させたタイミングから所与の期間が経過したタイミングで、スイッチ回路ＳＷ２をオフからオンにする。また制御回路３０は、プリドライバー回路２０が駆動信号ＤＧ２をローレベルからハイレベルに変化させるタイミングよりも所与の期間だけ前のタイミングで、スイッチ回路ＳＷ２をオンからオフにする。こうすることで、トランジスターＱ２を駆動するプリドライバー回路２０のＰ型トランジスター（図８のＴ２１）のオン期間と、スイッチ回路ＳＷ２のオン期間とが時間的に重なって、貫通電流が流れてしまう事態を抑制できる。

以上と同様のスイッチ制御処理を、制御回路３０は、スイッチ回路ＳＷ３、ＳＷ４に対しても行う。具体的には制御回路３０は、プリドライバー回路２０がトランジスターＱ３のゲートノードＮＧ３に対してローレベルの駆動信号ＤＧ３を出力している期間では、スイッチ回路ＳＷ３をオフにし、プリドライバー回路２０が駆動信号ＤＧ３をローレベルからハイレベルに変化させた場合に、スイッチ回路ＳＷ３をオフからオンにする。またプリドライバー回路２０がトランジスターＱ４のゲートノードＮＧ４に対してハイレベルの駆動信号ＤＧ４を出力している期間では、スイッチ回路ＳＷ４をオフにし、プリドライバー回路２０が駆動信号ＤＧ４をハイレベルからローレベルに変化させた場合に、スイッチ回路ＳＷ４をオフからオンにする。このようにすることで、セルフターンオンの問題の解消と低消費電力化等とを両立して実現できるようになる。

３．回路装置、制御回路の詳細な構成及び動作
図８に本実施形態の回路装置の詳細な構成例を示す。図８では、図７のプリドライバー回路２０が第１〜第４のプリドライバーＰＲ１〜ＰＲ４により構成されている。ＰＲ１〜ＰＲ４の各プリドライバーは、Ｐ型のトランジスターとＮ型のトランジスターからなるインバーター回路により構成されている。例えば第１のプリドライバーＰＲ１はＰ型のトランジスターＴ１１とＮ型のトランジスターＴ１２により構成され、第２のプリドライバーＰＲ２はＰ型のトランジスターＴ２１とＮ型のトランジスターＴ２２により構成される。第３、第４のプリドライバーＰＲ３、ＰＲ４も同様である。これらの第１〜第４のプリドライバーＰＲ１〜ＰＲ４に対しては、制御回路３０からのオン・オフ制御信号が入力信号ＩＮ１〜ＩＮ４として入力される。

また図８では、図７のスイッチ回路ＳＷ１〜ＳＷ４がトランジスターＴＳ１〜ＴＳ４により構成されている。例えばスイッチ回路ＳＷ１は、電源ＶＢＢのノードとゲートノードＮＧ１との間に設けられ、そのゲートに制御回路３０からの制御信号ＳＣ１が入力されるＰ型のトランジスターＴＳ１により構成される。スイッチ回路ＳＷ２は、ゲートノードＮＧ２と電源ＶＳＳのノードとの間に設けられ、そのゲートに制御回路３０からの制御信号ＳＣ２が入力されるＮ型のトランジスターＴＳ２により構成される。トランジスターＴＳ３、ＴＳ４により構成されるスイッチ回路ＳＷ３、ＳＷ４も同様である。

図９は本実施形態の回路装置の動作を説明する信号波形例である。まず、トランジスターＱ１、Ｑ４の動作について説明する。

例えば図９のＢ１に示すように、チャージ期間（図１（Ａ））においては、制御回路３０からの入力信号ＩＮ１がハイレベルになり、プリドライバーＰＲ１の駆動信号ＤＧ１がローレベル（ＶＳＳ２）になるため、ブリッジ回路１０のＰ型のトランジスターＱ１はオンになる。このとき、制御回路３０からの制御信号ＳＣ１はハイレベルになり、スイッチ回路ＳＷ１のＰ型のトランジスターＴＳ１はオフになる。これにより、図５の比較例のような無駄な消費電流の発生が抑制されるようになる。

同様に図９のＢ２に示すように、チャージ期間においては、入力信号ＩＮ４がローレベルになり、プリドライバーＰＲ４の駆動信号ＤＧ４がハイレベルになるため、ブリッジ回路１０のＮ型のトランジスターＱ４はオンになる。このとき、制御信号ＳＣ４はローレベルになり、スイッチ回路ＳＷ４のＮ型のトランジスターＴＳ４はオフになるため、無駄な消費電流の発生が抑制される。

次にタイミングｔ１で、チャージ期間からディケイ期間（図１（Ｂ））に切り替わると、Ｂ３に示すように入力信号ＩＮ１がローレベルになり、駆動信号ＤＧ１がハイレベルになるため、ブリッジ回路１０のＰ型のトランジスターＱ１はオフになる。このとき、制御信号ＳＣ１がローレベルになるため、スイッチ回路ＳＷ１のＰ型のトランジスターＴＳ１はオンになる。これによりゲートノードＮＧ１が、電源ＶＢＢの電圧レベルであるハイレベルに設定されるため、ノードＮ１の急激な電圧変動に起因するトランジスターＱ１のセルフターンオンの発生が抑制される。

この場合にＢ４に示すように、駆動信号ＤＧ１がローレベルからハイレベルに変化したタイミングｔ１から、所与の期間が経過したタイミングｔ２において、制御信号ＳＣ１がハイレベルからローレベルに変化して、スイッチ回路ＳＷ１のトランジスターＴＳ１がオンになる。またＢ５に示すように、駆動信号ＤＧ１がハイレベルからローレベルに変化するタイミングｔ４よりも所与の期間だけ前のタイミングｔ３で、制御信ＳＣ１がローレベルからハイレベルに変化して、スイッチ回路ＳＷ１のトランジスターＴＳ１がオフになる。従って、スイッチ回路ＳＷ１のトランジスターＴＳ１のオン期間とプリドライバーＰＲ１のＮ型のトランジスターＴ１２のオン期間とが重なって貫通電流が流れてしまう事態を、抑制できるようになる。

また、ディケイ期間に切り替わると、Ｂ６に示すように入力信号ＩＮ４がハイレベルになり、駆動信号ＤＧ４がローレベルになるため、ブリッジ回路１０のＮ型のトランジスターＱ４はオフになる。このとき、制御信号ＳＣ４がハイレベルになるため、スイッチ回路ＳＷ４のＮ型のトランジスターＴＳ４はオンになる。これによりゲートノードＮＧ４が、電源ＶＳＳの電圧レベルであるローレベルに設定され、ノードＮ２の急激な電圧変動に起因するトランジスターＱ４のセルフターンオンの発生が抑制される。

この場合にＢ７に示すように、駆動信号ＤＧ４がハイレベルからローレベルに変化したタイミングｔ１から、所与の期間が経過したタイミングｔ２において、制御信号ＳＣ４がローレベルからハイレベルに変化して、スイッチ回路ＳＷ４のトランジスターＴＳ４がオンになる。またＢ８に示すように、駆動信号ＤＧ４がローレベルからハイレベルに変化するタイミングｔ４よりも所与の期間だけ前のタイミングｔ３で、制御信ＳＣ４がハイレベルからローレベルに変化して、スイッチ回路ＳＷ４のトランジスターＴＳ４がオフになる。従って、スイッチ回路ＳＷ４のトランジスターＴＳ４のオン期間とプリドライバーＰＲ４のＰ型のトランジスターＴ４１のオン期間とが重なって貫通電流が流れてしまう事態を、抑制できるようになる。

次に、トランジスターＱ２、Ｑ３の動作について説明する。図９のＣ１に示すように、ディケイ期間においては、入力信号ＩＮ２がローレベルになり、プリドライバーＰＲ２の駆動信号ＤＧ２がハイレベルになるため、ブリッジ回路１０のＮ型のトランジスターＱ２はオンになる。このとき、制御信号ＳＣ２はローレベルになり、スイッチ回路ＳＷ２のＮ型のトランジスターＴＳ２はオフになる。これにより、無駄な消費電流の発生が抑制される。

同様にＣ２に示すように、ディケイ期間においては、入力信号ＩＮ３がハイレベルになり、プリドライバーＰＲ３の駆動信号ＤＧ３がローレベルになるため、ブリッジ回路１０のＰ型のトランジスターＱ３はオンになる。このとき、制御信号ＳＣ３はハイレベルになり、スイッチ回路ＳＷ３のＰ型のトランジスターＴＳ３はオフになるため、無駄な消費電流の発生が抑制される。

次にタイミングｔ３で、ディケイ期間からチャージ期間に切り替わると、Ｃ３に示すように入力信号ＩＮ２がハイレベルになり、駆動信号ＤＧ２がローレベルになるため、ブリッジ回路１０のＮ型のトランジスターＱ２はオフになる。このとき、制御信号ＳＣ２がハイレベルになるため、スイッチ回路ＳＷ２のＮ型のトランジスターＴＳ２はオンになる。これによりゲートノードＮＧ２がローレベルに設定されるため、ノードＮ１の急激な電圧変動に起因するトランジスターＱ２のセルフターンオンの発生が抑制される。

この場合にＣ４に示すように、駆動信号ＤＧ２がハイレベルからローレベルに変化したタイミングｔ３から、所与の期間が経過したタイミングｔ４において、制御信号ＳＣ２がローレベルからハイレベルに変化して、スイッチ回路ＳＷ２のトランジスターＴＳ２がオンになる。またＣ５に示すように、駆動信号ＤＧ２がローレベルからハイレベルに変化するタイミングｔ６よりも所与の期間だけ前のタイミングｔ５で、制御信ＳＣ２がハイレベルからローレベルに変化して、スイッチ回路ＳＷ２のトランジスターＴＳ２がオフになる。従って、スイッチ回路ＳＷ２のトランジスターＴＳ２のオン期間とプリドライバーＰＲ２のＰ型のトランジスターＴ２１のオン期間とが重なって貫通電流が流れてしまう事態を、抑制できるようになる。

また、チャージ期間に切り替わると、Ｃ６に示すように入力信号ＩＮ３がローレベルになり、駆動信号ＤＧ３がハイレベルになるため、ブリッジ回路１０のＰ型のトランジスターＱ３はオフになる。このとき、制御信号ＳＣ３がローレベルになるため、スイッチ回路ＳＷ３のＰ型のトランジスターＴＳ３はオンになる。これによりゲートノードＮＧ３がハイレベルに設定されるため、ノードＮ２の急激な電圧変動に起因するトランジスターＱ３のセルフターンオンの発生が抑制される。

この場合にＣ７に示すように、駆動信号ＤＧ３がローレベルからハイレベルに変化したタイミングｔ３から、所与の期間が経過したタイミングｔ４において、制御信号ＳＣ３がハイレベルからローレベルに変化して、スイッチ回路ＳＷ３のトランジスターＴＳ３がオンになる。またＣ８に示すように、駆動信号ＤＧ３がハイレベルからローレベルに変化するタイミングｔ６よりも所与の期間だけ前のタイミングｔ５で、制御信ＳＣ３がローレベルからハイレベルに変化して、スイッチ回路ＳＷ３のトランジスターＴＳ３がオフになる。従って、スイッチ回路ＳＷ３のトランジスターＴＳ３のオン期間とプリドライバーＰＲ３のトランジスターＴ３２のオン期間とが重なって貫通電流が流れてしまう事態を、抑制できるようになる。

以上のように本実施形態のスイッチ制御手法によれば、ノードＮ１やＮ２での急激な電圧変動に起因するセルフターンオンの発生を抑制できると共に、無駄な消費電流の発生やプリドライバーでの貫通電流の発生についても効果的に抑制することが可能になる。

図１０（Ａ）、図１０（Ｂ）は、制御回路３０の詳細な構成及び動作を説明する図である。図１０（Ａ）は、制御回路３０のうち、プリドライバーＰＲ１への入力信号ＩＮ１を生成する回路の構成を示している。他のプリドライバーＰＲ２〜ＰＲ４への入力信号ＩＮ２〜ＩＮ４を生成する回路についても同様の構成となる。

信号ＩＮが遅延回路１１０に入力され、遅延後の信号ＭＱ１が、カウンター１２０のリセット端子に入力される。そして信号ＭＱ１とカウンター１２０の出力信号ＭＱ２が、論理和回路ＯＲ１に入力され、図１０（Ｂ）に示すような制御信号ＳＣ１が生成される。またカウンター１２０の出力信号ＭＱ２は、そのリセット端子に信号ＩＮが入力される遅延回路１３０に入力される。そして遅延回路１３０からの遅延後の信号ＭＱ３と信号ＩＮが、論理和回路ＯＲ２に入力され、図１０（Ｂ）に示すようなプリドライバーＰＲ１への入力信号ＩＮ１が生成される。このようにすることで、図９の各信号を生成できるようになる。

４．レベルシフター
図１１に示すように本実施形態ではトランジスターＱ１、Ｑ２は高耐圧トランジスター（例えば４２Ｖ以上の耐圧）となっている。例えば後述するようなＤＭＯＳ（Double-diffused Metal Oxide Semiconductor）構造のトランジスターとなっている。一方、プリドライバーＰＲ１、ＰＲ２（プリドライバー回路２０）やスイッチ回路ＳＷ１、ＳＷ２等を構成するトランジスターは、低耐圧トランジスター（例えば６〜１０Ｖ程度の耐圧）となっている。具体的には図７、図８において、トランジスターＱ１〜Ｑ４は高耐圧のトランジスターとなっており、ＤＭＯＳ構造のトランジスターとなっている。一方、スイッチ回路ＳＷ１〜ＳＷ４、プリドライバー回路２０、制御回路３０を構成するトランジスターは、低耐圧のトランジスターとなっている。

このように、モーター１００の駆動用のトランジスターＱ１〜Ｑ４だけを高耐圧トランジスターとし、他の回路を構成するトランジスターを低耐圧トランジスターとすることで、回路装置のチップのレイアウト面積を縮小できる。即ち、高耐圧トランジスターは、そのレイアウト面積が大きくなるが、このようにレイアウト面積が大きくなるトランジスターをＱ１〜Ｑ４に限定することで、回路装置の全体のチップ面積を縮小できる。またトランジスターＱ１〜Ｑ４がＤＭＯＳ構造で、且つ低オン抵抗を実現させるトランジスターサイズである場合には、そのゲート・ドレイン間容量がＣＭＯＳ構造に比べて大きくなりセルフターンオンの不具合が生じやすくなるおそれもがあるが、前述した本実施形態のスイッチ制御手法によればこのような不具合を解消できる。

そして本実施形態では各トランジスターを適切にオン・オフするために、図１１に示すようなレベルシフター５０、５２を設けている。

例えば図１１において、プリドライバーＰＲ１、ＰＲ２は、各々、トランジスターＱ１、Ｑ２のゲートノードＮＧ１、ＮＧ２に対して駆動信号ＤＧ１、ＤＧ２を出力している。そして、高電位側電源の電圧をＶＢＢとし、低電位側電源の電圧をＶＳＳとし、高電位側電源と低電位側電源との間の第２の低電位側電源の電圧をＶＳＳ２とする。ここで、これらの電源の電圧関係について、ＶＢＢ＞ＶＳＳ２＞ＶＳＳの関係が成り立っている。

この場合、プリドライバーＰＲ１は、ＶＢＢ〜ＶＳＳ２の振幅範囲の駆動信号ＤＧ１をトランジスターＱ１のゲートノードＮＧ１に対して出力する。即ち、プリドライバーＰＲ１は、そのソースが電源ＶＢＢに接続されたＰ型のトランジスターＴ１１と、そのソースが電源ＶＳＳ２に接続されたＮ型トランジスターＴ１２とが直列接続されたインバータ回路となっており、プリドライバーＰＲ１はＶＢＢ〜ＶＳＳ２の振幅範囲の駆動信号ＤＧ１を出力する。例えばＶＢＢ＝４２Ｖ、ＶＳＳ２＝３８Ｖである場合には、ハイレベル（論理「１」）が４２Ｖとなり、ローレベル（論理「０」）が３８Ｖとなる駆動信号ＤＧ１を、トランジスターＱ１に出力する。こうすることでトランジスターＱ１を適切にオン・オフできるようになる。

そしてレベルシフター５０は、スイッチ回路ＳＷ１をオン・オフする制御信号ＳＣ１の振幅範囲（電圧範囲）を、ＶＢＢ〜ＶＳＳ２の振幅範囲にレベルシフトする。例えば制御回路３０からの制御信号ＳＣ１’の振幅範囲はＶＤＤ〜ＶＳＳ（例えば５Ｖ〜０Ｖ、或いは３．３Ｖ〜０Ｖ）になっており、レベルシフター５０は、この制御信号ＳＣ１’を受けて、振幅範囲のレベルシフトを行い、ＶＢＢ〜ＶＳＳ２の振幅範囲の制御信号ＳＣ１を、スイッチ回路ＳＷ１のトラジスターＴＳ１のゲートに出力する。こうすることで、例えばスイッチ回路ＳＷ１のトランジスターＴＳ１として低耐圧トランジスターを使用できるようになる。即ち、トラジスターＴＳ１のソースには、高電圧の電源ＶＢＢからの電圧（４２Ｖ）が供給されているため、トランジスターＴＳ１のゲートに対して、低い振幅範囲ＶＤＤ〜ＶＳＳの制御信号ＳＣ１’が入力されると、低耐圧のトランジスターＴＳ１が破壊される事態が生じるおそれがある。この点、レベルシフター５０が、振幅範囲がＶＢＢ〜ＶＳＳ２に変換された制御信号ＳＣ１をトランジスターＴＳ１のゲートに出力することで、このような事態の発生を防止できる。

なお、レベルシフター５２は、制御回路３０からのＶＤＤ〜ＶＳＳの振幅範囲の入力信号ＩＮ１’を受けて、振幅範囲のレベルシフトを行い、ＶＢＢ〜ＶＳＳ２の振幅範囲の入力信号ＩＮ１をプリドライバーＰＲ１に出力している。また図１１では、プリドライバーＰＲ１、スイッチ回路ＳＷ１、トランジスターＱ１についてのレベルシフター５０、５２の例を示しているが、プリドライバーＰＲ３、スイッチ回路ＳＷ３、トランジスターＱ３等についても、図１１と同様のレベルシフターを設けて、振幅範囲のレベルシフトを行うことになる。

５．変形例
次に本実施形態の変形例について説明する。

図１２の第１の変形例では、図７、図８の構成に加えて、検出回路６０が更に設けられている。この検出回路６０（電圧落ち込み検出器）は、トランジスターＱ１のゲートノードＮＧ１の電圧レベルの変化を検出する。例えばゲートＮＧ１の電圧レベルが基準電圧ＶＲＦ１を下回ったか否かを検出する。そして制御回路３０は、検出回路６０での検出結果に基づいて、スイッチ回路ＳＷ１をオン・オフする制御信号ＳＣ１を生成する。即ち制御回路３０は、検出回路６０からの検出信号ＤＥＴに基づいて制御信号ＳＣ１を生成して、スイッチ回路ＳＷ１に出力する。

図１３は、図１２の第１の変形例の動作を説明する信号波形例である。例えばタイミングｔ１で入力信号ＩＮ１がハイレベルからローレベルに変化して、チャージ期間からディケイ期間に切り替わると、Ｄ１に示すようにノードＮ１の電圧がＶＢＢ付近から０Ｖ付近に急激に変動する。すると、前述したようにノードＮ１の電圧変動がゲート・ドレイン間容量を介してゲートノードＮ１に伝わり、ハイレベル側の電圧（ＶＢＢ）に変化しようとしている駆動信号ＤＧ１の電圧が、Ｄ２に示すようにローレベル側に引っ張られて下がろうとする。

このとき、検出回路６０は、駆動信号ＤＧ１の電圧が例えば基準電圧ＶＲＦ１を下回ったことを検出して、Ｄ３に示すように検出信号ＤＥＴをローレベルからハイレベルに変化させて、制御回路３０に出力する。検出信号ＤＥＴを受けた制御回路３０は、Ｄ４に示すように制御信号ＳＣ１をハイレベルからローレベルに変化させる。これによりスイッチ回路ＳＷ１のトランジスターＴＳ１がオンになり、Ｄ５に示すように、駆動信号ＤＧ１の電圧レベルがハイレベル側に引っ張られて上昇するようになる。

このように図１２の第１の変形例では、ノードＮ１の電圧変動によりゲートノードＮＧ１の電圧レベルがローレベル側に引っ張られた場合に、それを検出してスイッチ回路ＳＷ１をオンにしているため、トランジスターＱ１のセルフターンオンを、より確実に抑止することが可能になる。

なお、図１２では、検出回路６０によりゲートノードＮＧ１の電圧変化を検出する場合について示しているが、検出回路６０により、他のゲートノードＮＧ２、ＮＧ３、ＮＧ４の電圧変化を検出して、スイッチ回路の制御信号を生成するようにしてもよい。

図１４に本実施形態の第２の変形例を示す。図７、図８では、ブリッジ回路１０がＨブリッジ型である場合について説明したが、図１４の第２の変形例ではブリッジ回路１０はハーフブリッジ型となっている。即ち、図７、図８では、ブリッジ回路１０が４つのトランジスターＱ１〜Ｑ４を有していたが、図１４では２つのトランジスターＱ１、Ｑ２だけが設けられている。また例えば図７、図８では、スイッチ回路として４つのスイッチ回路ＳＷ１〜ＳＷ４が設けられていたが、図１４では２つのスイッチ回路ＳＷ１、ＳＷ２だけが設けられ、プリドライバー回路２０においても、２つのプリドライバーＰＲ１、ＰＲ２だけが設けられている。このハーフブリッジ型のブリッジ回路１０によれば、モーターのみならず様々なインダクター（コイル）等の素子の駆動が可能になる。例えば図１４の構成によれば、トランジスターのスイッチングによりインダクターを駆動し、所望の電圧を発生させるスイッチングレギュレーター等にも適用できる。

６．ＤＭＯＳ構造
図１１で説明したように、本実施形態では、ブリッジ回路１０を構成するトランジスターとしてＤＭＯＳ（Double-diffused Metal Oxide Semiconductor）構造のトランジスターを用いている。このＤＭＯＳ構造のトランジスターの詳細例について説明する。

図１５は、ＤＭＯＳ構造のトランジスターを用いた回路装置の第１の例であり、回路装置である半導体装置の断面図である。なお以下では説明の簡素化のためにＤＭＯＳ構造のＮ型のトランジスターを例にとり説明を行う。

図１５において、基板には、第１の回路が配置される第１の領域４１０と、第２の回路が配置される第２の領域４２０と、第１の領域４１０の一方の端部に設けられる境界領域４３１と、第１の領域４１０と第２の領域４２０との間に設けられる境界領域４３２と、が設けられる。第１の回路は、ＤＭＯＳ構造のトランジスターで構成されるブリッジ回路１０である。第２の回路は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスターで構成される回路であり、例えばプリドライバー回路２０や制御回路３０やスイッチ回路ＳＷ１〜ＳＷ４や比較回路ＣＰや基準電圧生成回路などである。

第１の領域４１０には、ＤＭＯＳ構造のＮ型トランジスター（以下、Ｎ型ＤＭＯＳと呼ぶ）が形成される。具体的には、シリコン基板であるＰ型基板４４１の上にＮ型埋め込み層４５１（NBL: N+ Buried Layer）が形成され、Ｎ型埋め込み層４５１の上にはＮ型ＤＭＯＳのディープＮ型ウェル４６１が形成される。ディープＮ型ウェル４６１のソース側にはＰ型ボディ４７１（Ｐ型不純物層）が形成され、Ｐ型ボディ４７１の上にＰ型層５３１（Ｐ型不純物層）とＮ型層５２２（Ｎ型不純物層）が形成される。このＮ型層５２２は、Ｎ型ＤＭＯＳのソース領域に対応する。ディープＮ型ウェル４６１のドレイン側には、Ｎ型ＤＭＯＳのドレイン領域に対応するＮ型層５２３が形成される。ディープＮ型ウェル４６１の上には、Ｎ型層５２３に接して絶縁層５５１（例えばＬＯＣＯＳ）が形成され、Ｐ型ボディ４７１とディープＮ型ウェル４６１と絶縁層５５１の上にゲート層５４１（例えばポリシリコン層）が形成される。

境界領域４３１には、Ｎ型埋め込み層４５１に電位を供給するためのＮ型プラグ４８１（Ｎ型不純物層）が設けられる。具体的には、Ｎ型埋め込み層４５１の上にＮ型プラグ４８１が形成され、そのＮ型プラグ４８１の両側にＰ型層４９１、４９２が形成され、Ｎ型プラグ４８１の上にＮ型層５２１が形成される。そして、Ｎ型層５２１に与えられた電位が、Ｎ型プラグ４８１を介してＮ型埋め込み層４５１に供給される。Ｎ型層５２１には、Ｎ型ＤＭＯＳのドレイン電圧（Ｎ型層５２３）と同一の電圧が供給される。

境界領域４３２の第１の領域４１０側には、Ｎ型埋め込み層４５１に電位を供給するためのＮ型プラグ４８２が設けられる。Ｎ型プラグ４８２の構成はＮ型プラグ４８１と同様である。また境界領域４３２の第２の領域４２０側には、Ｐ型基板４４１に電位を供給するためのＰ型埋め込み層５０１（PBL: P+ Buried Layer）が設けられる。具体的には、Ｐ型基板４４１の上にＰ型埋め込み層５０１が形成され、Ｐ型埋め込み層５０１の上にＰ型ウェル５１１が形成され、Ｐ型ウェル５１１の上にＰ型層５３２が形成される。そして、Ｐ型層５３２に与えられた電位が、Ｐ型ウェル５１１とＰ型埋め込み層５０１を介してＰ型基板４４１に供給される。Ｐ型層５３２には低電位側電源電圧が供給される。

第２の領域４２０には、ＣＭＯＳ構造のＮ型トランジスター（以下、ＮＭＯＳと呼ぶ）とＰ型トランジスター（以下、ＰＭＯＳと呼ぶ）が形成される。具体的には、Ｐ型基板４４１の上にはＮＭＯＳのＰ型ウェル５１１（例えば中耐圧Ｐ型ウェル（MV PWELL））が形成され、Ｐ型ウェル５１１の上にＮＭＯＳのＮ型ソース領域としてＮ型層５２５が形成され、ＮＭＯＳのＮ型ドレイン領域としてＮ型層５２６が形成される。Ｎ型層５２５とＮ型層５２６の間のＰ型ウェル５１１の上にはゲート層５４２が形成される。Ｐ型ウェル５１１の上には、更に、Ｐ型ウェル５１１に電位を供給するためのＰ型層５３３が形成される。Ｐ型層５３３には低電位側電源電圧が供給される。

またＰ型基板４４１の上にはＰＭＯＳのＮ型ウェル５１２（例えば中耐圧Ｎ型ウェル（MV NWELL））が形成され、Ｎ型ウェル５１２の上にＰＭＯＳのＰ型ソース領域としてＰ型層５３５が形成され、ＰＭＯＳのドレイン領域としてＰ型層５３４が形成される。Ｐ型層５３４とＰ型層５３５の間のＮ型ウェル５１２の上にはゲート層５４３が形成される。Ｎ型ウェル５１２の上には、更に、Ｎ型ウェル５１２に電位を供給するためのＮ型層５２７が形成される。Ｎ型層５２７には、例えば高電位側電源電圧が供給される。

さて、ＤＭＯＳトランジスターで構成されるブリッジ回路１０がチョッピング電流によりモーターを駆動する際、ＤＭＯＳトランジスターのドレイン（Ｎ型層５２３）には大電流が流れる。その大電流は、チョッピング動作によりオン／オフする（或は流れる向きが反転する）ため、ドレインの電圧は大きく変動することになる。このドレインのＮ型層５２３はディープＮ型ウェル４６１を介してＮ型埋め込み層４５１に接続されており、Ｎ型埋め込み層４５１とＰ型基板４４１との間にはＰＮ接合による寄生容量ＣＰが発生している。そのため、ドレインの電圧変動は、寄生容量ＣＰを介してＰ型基板４４１に伝わり、Ｐ型基板４４１を介して第２の領域４２０まで伝わる。第２の領域４２０では、Ｐ型基板４４１がＣＭＯＳトランジスターのＰ型ウェル５１１やＮ型ウェル５１２に接しているため、Ｐ型基板４４１の電圧変動が、ＣＭＯＳトランジスターで構成される回路に影響を与えてしまう。

例えば図２では、比較回路ＣＰがセンス抵抗ＲＳの一端側の電圧ＶＳを基準電圧ＶＲと比較することにより、ブリッジ回路１０に流れるチョッピング電流を一定に保つ。このとき、比較回路ＣＰや、基準電圧ＶＲを生成する回路が、Ｐ型基板４４１の電圧変動による影響を受けると、基準電圧ＶＲが変動したり、比較回路ＣＰの比較精度が低下するため、チョッピング電流にバラツキが生じる可能性がある。

また、ディケイ期間では電源ＶＳＳから電源ＶＢＢに向かって回生電流が流れる。そのため、センス抵抗ＲＳの電圧降下によりトランジスターＱ３のドレイン電圧がＶＳＳ（ＧＮＤ）の電圧よりも低くなる。そうすると、図１５のＤＭＯＳ構造において、ドレインにつながるＮ型埋め込み層４５１がＶＳＳの電圧よりも低くなり、Ｐ型基板４４１との間で順方向電圧を生じるため、流れ込む電流によりＰ型基板４４１の電圧が揺らされてしまう。このように、寄生容量ＣＰを介する以外にもＰ型基板４４１を揺らす要因がある。

図１６は、ＤＭＯＳ構造のトランジスターを用いた回路装置の第２の例である。図１６の第２の例は、図１５の第１の例の問題点を解消するものである。

基板には、第１の回路が配置される第１の領域４１０と、第２の回路が配置される第２の領域４２０と、第１の領域４１０の一方の端部に設けられる境界領域４３１と、第１の領域４１０と第２の領域４２０との間に設けられる境界領域４３２と、第２の領域４２０の一方の端部に設けられる境界領域４３３と、が設けられる。なお、第１の領域４１０及び境界領域４３１の構成は図１５と同様であるため、説明を省略する。

第２の領域４２０には、ＣＭＯＳトランジスターをＰ型基板４４１から隔離するためのＮ型埋め込み層４５２が形成される。具体的には、Ｐ型基板４４１の上にＮ型埋め込み層４５２が形成され、そのＮ型埋め込み層４５２の上にＰ型層５０２が形成される。そして、そのＰ型層５０２の上にＮＭＯＳトランジスター及びＰＭＯＳトランジスターが形成される。これらのトランジスターの構成は図１５と同様である。なお、Ｐ型層５０２はＰ型埋め込み層であってもよい。例えば、Ｐ型層５０２のうちＮ型ウェル５１２の下の部分にはＰ型埋め込み層が形成され、Ｐ型層５０２のうちＰ型ウェル５１１の下の部分には埋め込み層でないＰ型層が形成されてもよい。或は、Ｎ型ウェル５１２の下の部分にのみＰ型層５０２が設けられ、Ｐ型ウェル５１１がＮ型埋め込み層４５２に接していてもよい。

境界領域４３２の第１の領域４１０側には、図１５と同様にＮ型プラグ４８２が設けられる。境界領域４３２の第２の領域４２０側には、Ｎ型埋め込み層４５２に電位を供給するためのＮ型プラグ４８３が設けられる。具体的には、Ｎ型埋め込み層４５１の上にＮ型プラグ４８３が形成され、そのＮ型プラグ４８３の両側にＰ型層４９５、４９６が形成され、Ｎ型プラグ４８３の上にＮ型層５２８が形成される。そして、Ｎ型層５２８に与えられた電位が、Ｎ型プラグ４８３を介してＮ型埋め込み層４５２に供給される。Ｎ型層５２８には高電位側電源電圧が供給される。

また境界領域４３２には、Ｎ型プラグ４８２とＮ型プラグ４８３の間に、Ｐ型基板４４１に電位を供給するためのＰ型埋め込み層５０１が設けられる。Ｐ型埋め込み層５０１の構成は図１５と同様であり、Ｐ型層５３２に与えられた低電位側電源電圧が、Ｐ型ウェル５１０とＰ型埋め込み層５０１を介してＰ型基板４４１に供給される。

境界領域４３３には、Ｎ型埋め込み層４５２に電位を供給するためのＮ型プラグ４８４が設けられる。Ｎ型プラグ４８４の構成は境界領域４３２のＮ型プラグ４８３と同様であり、Ｎ型層５２９に与えられた高電位側電源電圧が、Ｎ型プラグ４８４を介してＮ型埋め込み層４５２に供給される。

図１６の構成にすれば、第１のＮ型埋め込み層４５１と分離された第２のＮ型埋め込み層４５２により、ＣＭＯＳ構造のトランジスターにより構成される第２の回路をＰ型基板４４１から隔離することができる。

例えば図１５で説明したように、ＤＭＯＳ構造のトランジスターがスイッチング動作を行うと、そのドレインの電位の揺れが第１のＮ型埋め込み層４５１から寄生容量ＣＰ等を介してＰ型基板４４１に伝わる。

この点、図１６の構成によれば、第２の回路がＰ型基板４４１から隔離されているため、Ｐ型基板４４１の電位が揺れた場合であっても、第２の回路がその影響を受けにくく、誤差の少ない動作が可能となる。

ここで埋め込み層とは、基板表層の不純物層（例えば図１６のＰ型ボディ４７１やディープＮ型ウェル４６１）よりも下層に形成される不純物層である。具体的には、シリコン基板に対してＮ型不純物又はＰ型不純物を導入し、その上にエピタキシャル層（シリコン単結晶の層）を成長させることにより、エピタキシャル層の下に埋め込み層を形成する。

また図１６では、第２の回路の領域（第２の領域４２０）は、第２のＮ型埋め込み層４５２の電位を設定するＮ型プラグ領域（平面視においてＮ型プラグ４８３、４８４が設けられる領域）により囲まれている。

このようにすれば、第２のＮ型埋め込み層４５２とそれを囲むＮ型プラグ領域によりバスタブ型のＮ型領域を形成でき、そのＮ型領域により第２の回路の領域をＰ型基板４４１から隔離できる。またＰ型基板の電位の揺れが第２のＮ型埋め込み層４５２に伝わったとしてもＮ型プラグから電位が設定されているため、第２の回路領域を確実に隔離できる。また第２のＮ型埋め込み層４５２をＰ型基板４４１よりも高い電位（例えば電源電圧）に設定できるため、逆電圧のＰＮ接合により隔離できるという利点がある。

７．電子機器
図１７に、本実施形態の回路装置２００（モータードライバー）が適用された電子機器の構成例を示す。電子機器は、処理部３００、記憶部３１０、操作部３２０、入出力部３３０、回路装置２００、これらの各部を接続するバス３４０、モーター２８０を含む。以下ではモーター駆動によりヘッドや紙送りを制御するプリンターを例にとり説明するが、本実施形態はこれに限定されず、種々の電子機器に適用可能である。

入出力部３３０は例えばＵＳＢコネクターや無線ＬＡＮ等のインターフェースで構成され、画像データや文書データが入力される。入力されたデータは、例えばＤＲＡＭ等の内部記憶装置である記憶部３１０に記憶される。操作部３２０により印刷指示を受け付けると、処理部３００は、記憶部３１０に記憶されたデータの印刷動作を開始する。処理部３００は、データの印刷レイアウトに合わせて回路装置２００（モータードライバー）に指示を送り、回路装置２００は、その指示に基づいてモーター２８０を回転させ、ヘッドの移動や紙送りを行う。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、電子機器の構成・動作やスイッチの制御手法やモーターの駆動手法等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

Ｑ１〜Ｑ４ 第１〜第４のトランジスター、ＳＷ１〜ＳＷ４ 第１〜４のスイッチ回路、
ＰＲ１〜ＰＲ４ 第１〜第４のプリドライバー、
Ｔ１１、Ｔ１２、Ｔ２１、Ｔ２２、Ｔ３１、Ｔ３２、Ｔ４１、Ｔ４２ トランジスター、
ＴＳ１、ＴＳ２、ＴＳ３、ＴＳ４ トランジスター、
ＤＧ１〜ＤＧ４ 第１〜第４の駆動信号、ＮＧ１〜ＮＧ４ 第１〜第４のゲートノード、
ＳＣ１〜ＳＣ４ 制御信号、ＩＮ１〜ＩＮ４ 入力信号、
１０ ブリッジ回路、２０ プリドライバー回路、３０ 制御回路、
６０ 検出回路、１００ モーター、１１０ 遅延回路、１２０ カウンター、
１３０ 遅延回路、２００ 回路装置、２８０ モーター、３００ 処理部、
３１０ 記憶部、３２０ 操作部、３３０ 入出力部、
４１０ 第１の領域、４２０ 第２の領域、４３１〜４３３ 境界領域、
４４１ Ｐ型基板、４５１、４５２ Ｎ型埋め込み層、
４６１ ディープＮ型ウェル、４７１ Ｐ型ボディ、
４８１〜４８４ Ｎ型プラグ、４９１〜４９８ Ｐ型層、
５０１ Ｐ型埋め込み層、５０２ Ｐ型層、５１０、５１１ Ｐ型ウェル、
５１２ Ｎ型ウェル、５２１〜５２９ Ｎ型層、５３１〜５３５ Ｐ型層、
５４１〜５４３ ゲート層、５５１ 絶縁層

Claims (12)

1. 高電位側電源のノードと第１のノードとの間に設けられるＰ型の第１のトランジスターと、前記第１のノードと低電位側電源のノードとの間に設けられるＮ型の第２のトランジスターとを有するＨブリッジ型又はハーフブリッジ型のブリッジ回路と、
   前記第１のトランジスターの第１のゲートノード、前記第２のトランジスターの第２のゲートノードに対して、各々、第１の駆動信号、第２の駆動信号を出力するプリドライバー回路と、
   前記高電位側電源のノードと前記第１のトランジスターの前記第１のゲートノードとの間に設けられる第１のスイッチ回路と、
   前記第１のスイッチ回路のオン・オフ制御を行う制御回路と、
   を含み、
   前記制御回路は、
   前記プリドライバー回路が前記第１のトランジスターの前記第１のゲートノードに対してローレベルの前記第１の駆動信号を出力している期間では、前記第１のスイッチ回路をオフにし、
   前記プリドライバー回路が前記第１の駆動信号をローレベルからハイレベルに変化させた場合に、前記第１のスイッチ回路をオフからオンにすることを特徴とする回路装置。
2. 請求項１において、
   前記制御回路は、
   前記プリドライバー回路が前記第１の駆動信号をローレベルからハイレベルに変化させたタイミングから所与の期間が経過したタイミングで、前記第１のスイッチ回路をオフからオンにすることを特徴とする回路装置。
3. 請求項２において、
   前記制御回路は、
   前記プリドライバー回路が前記第１の駆動信号をハイレベルからローレベルに変化させるタイミングよりも所与の期間だけ前のタイミングで、前記第１のスイッチ回路をオンからオフにすることを特徴とする回路装置。
4. 請求項１乃至３のいずれかにおいて、
   レベルシフターを更に含み、
   前記プリドライバー回路は、
   前記第１のトランジスターの前記第１のゲートノードに対して前記第１の駆動信号を出力する第１のプリドライバーを有し、
   前記高電位側電源の電圧をＶＢＢとし、前記低電位側電源の電圧をＶＳＳとし、前記高電位側電源と前記低電位側電源との間の第２の低電位側電源の電圧をＶＳＳ２（ＶＢＢ＞ＶＳＳ２＞ＶＳＳ）とした場合に、
   前記第１のプリドライバーは、
   ＶＢＢ〜ＶＳＳ２の振幅範囲の前記第１の駆動信号を前記第１のトランジスターの前記第１のゲートノードに対して出力し、
   前記レベルシフターは、
   前記第１のスイッチ回路をオン・オフする制御信号の振幅範囲を、ＶＢＢ〜ＶＳＳ２の振幅範囲にレベルシフトすることを特徴とする回路装置。
5. 請求項１乃至４のいずれかにおいて、
   前記第１のトランジスター及び前記第２のトランジスターは、高耐圧トランジスターであり、
   前記プリドライバー回路及び前記第１のスイッチ回路を構成するトランジスターは、低耐圧トランジスターであることを特徴とする回路装置。
6. 請求項５において、
   前記第１のトランジスター及び前記第２のトランジスターは、ＤＭＯＳ構造のトランジスターであることを特徴とする回路装置。
7. 請求項１乃至６のいずれかにおいて、
   前記低電位側電源のノードと前記第２のトランジスターの前記第２のゲートノードとの間に設けられる第２のスイッチ回路を含み、
   前記制御回路は、
   前記プリドライバー回路が前記第２のトランジスターの前記第２のゲートノードに対してハイレベルの前記第２の駆動信号を出力している期間では、前記第２のスイッチ回路をオフにし、
   前記プリドライバー回路が前記第２の駆動信号をハイレベルからローレベルに変化させた場合に、前記第２のスイッチ回路をオフからオンにすることを特徴とする回路装置。
8. 請求項７において、
   前記制御回路は、
   前記プリドライバー回路が前記第２の駆動信号をハイレベルからローレベルに変化させたタイミングから所与の期間が経過したタイミングで、前記第２のスイッチ回路をオフからオンにすることを特徴とする回路装置。
9. 請求項８において、
   前記制御回路は、
   前記プリドライバー回路が前記第２の駆動信号をローレベルからハイレベルに変化させるタイミングよりも所与の期間だけ前のタイミングで、前記第２のスイッチ回路をオンからオフにすることを特徴とする回路装置。
10. 請求項１乃至９のいずれかにおいて、
    前記第１のトランジスターの前記第１のゲートノードの電圧レベルの変化を検出する検出回路を含み、
    前記制御回路は、
    前記検出回路での検出結果に基づいて、前記第１のスイッチ回路をオン・オフする制御信号を生成することを特徴とする回路装置。
11. 請求項１乃至１０のいずれかにおいて、
    前記ブリッジ回路は、前記高電位側電源のノードと第２のノードとの間に設けられるＰ型の第３トランジスターと、前記第２のノードと前記低電位側電源のノードとの間に設けられるＮ型の第４のトランジスターと、を更に有するＨブリッジ型のブリッジ回路であり、
    前記高電位側電源のノードと前記第３のトランジスターの第３のゲートノードとの間に設けられる第３のスイッチ回路と、
    前記低電位側電源のノードと前記第４のトランジスターの第４のゲートノードとの間に設けられる第４のスイッチ回路とを、
    更に含み、
    前記制御回路は、
    前記プリドライバー回路が前記第３のトランジスターの前記第３のゲートノードに対してローレベルの前記第３の駆動信号を出力している期間では、前記第３のスイッチ回路をオフにし、
    前記プリドライバー回路が前記第３の駆動信号をローレベルからハイレベルに変化させた場合に、前記第３のスイッチ回路をオフからオンにし、
    前記プリドライバー回路が前記第４のトランジスターの前記第４のゲートノードに対してハイレベルの前記第４の駆動信号を出力している期間では、前記第４のスイッチ回路をオフにし、
    前記プリドライバー回路が前記第４の駆動信号をハイレベルからローレベルに変化させた場合に、前記第４のスイッチ回路をオフからオンにすることを特徴とする回路装置。
12. 請求項１乃至１１のいずれかに記載の回路装置を含むことを特徴とする電子機器。

Images