JP2006280072A - Ｐｗｍ制御回路 - Google Patents

Abstract

【課題】 従来のデジタル処理回路を用いたＰＷＭ制御回路では、クロック信号に異常があったときには、回路全体の動作が停止してしまっていた。しかし、車両のＥＣＢシステム等では、システムの信頼性を保つ上で回路動作の停止を避けたい。
【解決手段】 ＰＷＭ信号とクロック信号に基づきソレノイド駆動信号および還流側駆動信号を生成する駆動信号生成回路１１、クロック信号監視回路１６と、リニアソレノイド１を駆動するハイサイド側スイッチング素子１４と、ハイサイド側スイッチング素子のオフ時の電流還流用の還流側スイッチング素子１５と、各スイッチング素子を駆動するハイサイド側駆動回路１２及び還流側駆動回路１３とを備え、クロック信号が正常な場合には各駆動信号に基づいて各スイッチング素子を駆動し、異常な場合には前記ＰＷＭ信号に基づいてハイサイド側スイッチング素子を駆動し、還流側スイッチング素子の駆動を停止する。
【選択図】 図１

Description

本発明は、外部から入力されるＰＷＭ信号およびクロック信号に基づいて駆動信号を生成するＰＷＭ制御回路に関する。

従来から、油圧制御用リニアソレノイドやモータ等の負荷をＰＷＭ制御によるスイッチング駆動により駆動することが行われている。
このＰＷＭ制御による負荷の駆動を行う場合、負荷に発生する逆起電力の還流電流による発熱や消費電力を抑えるために、ハイサイド側スイッチング素子とローサイド側スイッチング素子とを相補的に駆動する同期整流方式を用いた駆動を行うことが一般的である。しかし、この同期整流方式による駆動を行う場合は、制御の精度向上や消費電力低減を図るために、デジタル処理回路を用いてＰＷＭ制御回路を構成し、外部から入力されるＰＷＭ信号およびクロック信号に基づいて駆動信号を生成するように構成する場合がある。
デジタル処理回路を用いたＰＷＭ制御装置としては、例えば、特許文献１に示すような制御装置がある。
特開平９−１６３７５９号公報

前述のように、デジタル処理回路を用いてＰＷＭ制御回路を構成した場合、クロック信号が停止する等、クロック信号に異常があったときには、回路全体の動作が停止してしまうことになる。
しかし、ＰＷＭ制御回路を、車両のＥＣＢ（Ｅｌｅｃｔｒｏｎｉｃａｌｙ Ｃｏｎｔｒｏｌｅｄ Ｂｒａｋｅ）システム等といった重要な電子部品システムに用いる場合には、システムの信頼性を保つ上で、回路動作が停止することをできるだけ避けたいものである。
そこで、本発明においては、万が一クロック信号に異常があってデジタル処理を行う回路が停止してもスイッチング駆動動作を継続することができて、システムが機能停止することを防止可能なＰＷＭ制御回路を提供するものである。

上記課題を解決するＰＷＭ制御回路は、以下の特徴を有する。
即ち、請求項１記載のごとく、外部から入力されるＰＷＭ信号およびクロック信号に基づいて駆動信号を生成するＰＷＭ制御回路であって、入力されたＰＷＭ信号およびクロック信号に基づいて駆動信号を生成する駆動信号生成手段と、駆動信号生成手段へ入力されるクロック信号を監視するクロック信号監視手段と、ＰＷＭ制御回路に接続される負荷を駆動するためのハイサイド側スイッチング素子と、該ハイサイド側スイッチング素子のオフ時に、負荷に生じる逆起電力によって流れる電流を還流させるための還流側スイッチング素子と、ハイサイド側スイッチング素子および還流側スイッチング素子を、それぞれ駆動する駆動手段とを備え、前記クロック信号監視手段によるクロック信号の監視結果が正常である場合には、前記駆動手段は前記駆動信号に基づいてハイサイド側スイッチング素子および還流側スイッチング素子を駆動し、該監視結果が異常であった場合には、前記駆動手段は前記ＰＷＭ信号に基づいてハイサイド側スイッチング素子を駆動するとともに、還流側スイッチング素子の駆動を停止する。
これにより、ＰＷＭ制御回路へ入力されるクロック信号に異常が生じた場合でも、継続してリニアソレノイド等の負荷を駆動する、バックアップ動作を行うことが可能となっている。
そして、クロック信号が正常入力される通常時には高精度な制御を行うことができ、クロック信号に異常があったときにも負荷電流の制御を行うハイサイド側スイッチング素子のみで負荷を駆動する片側スイッチング素子の制御に切り換えることで、スイッチング損失を低減するとともに、駆動システム全体の信頼性を向上することができる。
なお、ここで、片側スイッチング素子のみの制御の場合に駆動するスイッチング素子は、必ずしもハイサイド側スイッチング素子に限るものではなく、負荷電流制御を行う素子がローサイド側スイッチング素子である場合には、ローサイド側スイッチング素子によって片側スイッチング素子のみの制御を行ってもよい。

また、請求項２記載のごとく、前記ＰＷＭ制御回路は、前記クロック信号監視手段によるクロック信号の監視結果が異常であった場合に前記駆動手段に入力される、ＰＷＭ信号のパルス幅を補正するパルス幅補正手段を備える。
これにより、クロック信号に異常があったときのハイサイド側スイッチング素子は、クロック信号が正常なときのソレノイド駆動信号と同じデューティーの駆動信号にて駆動されることとなり、クロック信号の正常時から異常時へ切り換わったときに、リニアソレノイドにより制御される油圧に生じる変化を抑えることができ、車両運転時のフィーリングが悪くなったり、車両の質感を損ねたりすることを防止できる。

本発明によれば、クロック信号が正常入力される通常時には高精度な制御を行うことができ、クロック信号に異常があったときも、スイッチング駆動動作を継続することができ、スイッチング損失を低減するとともに、駆動システム全体の信頼性を向上することができる。
また、クロック信号の正常時から異常時へ切り換わったときには、リニアソレノイドにより制御される油圧に生じる変化を抑えることができ、車両運転時のフィーリングが悪くなったり、車両の質感を損ねたりすることを防止できる。

次に、本発明を実施するための形態を、添付の図面を用いて説明する。

図１に示すＰＷＭ制御回路Ｃは、外部から入力されるＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号およびクロック信号に基づいて駆動信号を生成し、該ＰＷＭ制御回路に接続された負荷であるリニアソレノイド１を駆動するＰＷＭ制御回路であり、入力されたＰＷＭ信号およびクロック信号に基づいてデジタル処理により駆動信号を生成する駆動信号生成回路１１と、駆動信号生成回路１１へ入力されるクロック信号を監視するクロック信号監視回路１６と、ＰＷＭ制御回路Ｃに接続されるリニアソレノイド１を駆動するためのハイサイド側スイッチング素子１４と、該ハイサイド側スイッチング素子１４のオフ時に、リニアソレノイド１に生じる逆起電力によって流れる電流を還流させるための還流側スイッチング素子１５と、ハイサイド側スイッチング素子１４を駆動するハイサイド側駆動回路１２と、還流側スイッチング素子１５を駆動する還流側駆動回路１３とを備えている。
ハイサイド側スイッチング素子１４は、例えばＰチャンネルＤＭＯＳ（Ｄｏｕｂｌｅ-ｄｉｆｆｕｓｅｄ ＭＯＳ）トランジスタにて構成され、還流側スイッチング素子１５はＮチャンネルＤＭＯＳトランジスタにて構成されている。

駆動信号生成回路１１と、ハイサイド側駆動回路１２および還流側駆動回路１３との間には、駆動切換スイッチ１７が設けられている。
駆動切換スイッチ１７は、常時駆動側端子１７ａ・１７ａ側と異常時駆動側端子１７ｂ・１７ｂ側とに接続を切換可能に構成されており、常時駆動側端子１７ａ・１７ａ側に切り換えると、該駆動信号生成回路１１とハイサイド側駆動回路１２および還流側駆動回路１３とが接続され、異常時駆動側端子１７ｂ・１７ｂ側に切り換えると、ハイサイド側駆動回路１２がＰＷＭ信号入力端子Ｔｐと直接接続されるとともに、還流側駆動回路１３がグランドに接続されるように構成している。

このように構成されるＰＷＭ制御回路Ｃにおいては、通常の作動時には駆動切換スイッチ１７が常時駆動側端子１７ａ・１７ａ側に切り換えられており、ＰＷＭ入力端子ＴｐからＰＷＭ信号が入力されるとともに、クロック入力端子Ｔｃからクロック信号が入力されている。
外部からのＰＷＭ信号およびクロック信号は駆動信号生成回路１１に入力され、駆動信号生成回路１１では、入力されたＰＷＭ信号およびクロック信号に基づいて、図２に示すようなソレノイド駆動信号および還流側駆動信号を生成する。

生成されたソレノイド駆動信号はハイサイド側駆動回路１２へ入力され、該ハイサイド側駆動回路１２はソレノイド駆動信号に応じてハイサイド側スイッチング素子１４をオン・オフ制御し、リニアソレノイド１が駆動される。
また、生成された還流側駆動信号は還流側駆動回路１３に入力され、該還流側駆動回路１３は還流側駆動信号に応じて還流側スイッチング素子１５をオン・オフ制御し、ハイサイド側スイッチング素子１４のオフ時にリニアソレノイド１に生じる逆起電力を、該還流側スイッチング素子１５を通じて還流させるようにしている。

なお、ソレノイド駆動信号と還流側駆動信号との間には、ハイサイド側スイッチング素子１４がオン状態にある駆動時と、ハイサイド側スイッチング素子１４がオフ状態にある還流時とを切り換える際に、ハイサイド側スイッチング素子１４と還流側スイッチング素子１５とが同時にオンして貫通電流が流れることがないようにするデッドタイムＤＴが設けられている。
また、このデッドタイムＤＴの期間中は、ハイサイド側スイッチング素子１４と還流側スイッチング素子１５との両方がオフするが、還流電流は還流側スイッチング素子１５に寄生するダイオード１５ａを通じて還流することが可能である。

このように、本ＰＷＭ制御回路Ｃでは、還流側スイッチング素子１５を通じて還流電流を流すように構成しているので、例えば、還流側スイッチング素子１５の代わりにダイオードをリニアソレノイド１と並列に設けて、該ダイオードに還流電流を流した場合に比べて、還流時の抵抗成分を小さくすることができ、発熱量を少なくして効率の向上を図ることが可能となっている。

ただし、還流側スイッチング素子１５を用いた場合は、前述のようにデッドタイムＤＴを設けて、ハイサイド側スイッチング素子１４と還流側スイッチング素子１５とが同時にオンしないように構成すると同時に、デッドタイムＤＴを極力短くする必要がある。
従って、デッドタイムＤＴの設定等を行う際に、高精度なタイミングを生成したり、ＰＷＭ制御回路Ｃが構成されるＩＣチップの面積を縮小したりするために、クロック信号を用いたデジタル処理を行うＰＷＭ制御回路Ｃに構成している。

しかし、デジタル処理を用いてＰＷＭ制御を行う構成した場合、クロック信号の駆動信号生成回路１１への入力が遮断または停止する等の異常が生じたときには、リニアソレノイド１へ過大な電流が流れることがないよう、リニアソレノイド１の駆動を停止するような構成をとる必要があるため、動作停止に至る要因が増すこととなっている。
従って、このままでは、高い信頼性が求められるＥＣＢ（Ｅｌｅｃｔｒｏｎｉｃａｌｙ Ｃｏｎｔｒｏｌｅｄ Ｂｒａｋｅ）システム等の車載用電子システムに適用することは、好ましいとはいえない。

そこで、本ＰＷＭ制御回路Ｃにおいては、入力されるクロック信号を監視するためのクロック監視回路１６および、ハイサイド側駆動回路１２および還流側駆動回路１３へ入力される信号を切り換えるための駆動切換スイッチ１７を設けて、クロック信号の停止等といった異常が発生した場合にでも、リニアソレノイド１の駆動を継続して行うことができるように構成して、回路動作の停止を防止している。

つまり、クロック信号監視回路１６により、クロック信号が駆動信号生成回路１１へ正常に入力されていることが検出されているときには、該クロック信号監視回路１６により駆動切換スイッチ１７が常時駆動側端子１７ａ・１７ａ側へ切り換えられ、駆動信号生成回路１１にて生成されたソレノイド駆動信号がハイサイド側駆動回路１２へ入力され、該ソレノイド駆動信号に応じてハイサイド側スイッチング素子１４がオン・オフ制御されて、リニアソレノイド１が駆動される。
また、駆動信号生成回路１１にて生成された還流側駆動信号が還流側駆動回路１３に入力され、該還流側駆動信号に応じて還流側スイッチング素子１５がオン・オフ制御されて、ハイサイド側スイッチング素子１４のオフ時にリニアソレノイド１に生じる逆起電力が、該還流側スイッチング素子１５を通じて還流する。

一方、クロック信号監視回路１６により、駆動信号生成回路１１へ入力されるクロック信号に異常があることが検出されたときには、該クロック信号監視回路１６により駆動切換スイッチ１７が異常時駆動側端子１７ｂ・１７ｂ側へ切り換えられ、外部からのＰＷＭ信号が直接ハイサイド側駆動回路１２へ入力され、入力されたＰＷＭ信号に応じてハイサイド側スイッチング素子１４がオン・オフ制御されて、リニアソレノイド１が駆動される。
また、駆動切換スイッチ１７が異常時駆動側端子１７ｂ・１７ｂ側へ切り換えられると、還流側駆動回路１３はグランドに接続されて、還流側スイッチング素子１５はオフされる。このため、クロック信号に異常がある場合のハイサイド側スイッチング素子１４オフ時には、還流電流はダイオード１５ａを通じて還流することとなる。

このように、ＰＷＭ制御回路Ｃに設けたクロック監視回路１６および駆動切換スイッチ１７により、該ＰＷＭ制御回路Ｃへ入力されるクロック信号に異常が生じたときでも、ＰＷＭ信号を直接用いてリニアソレノイド１を駆動するとともに、還流側スイッチング素子１５の駆動を停止し、該還流側スイッチング素子１５に寄生するダイオード１５ａを通じて還流電流を還流させるように構成している。

これにより、該ＰＷＭ制御回路Ｃへ入力されるクロック信号に異常が生じた場合でも、継続してリニアソレノイド１を駆動する、バックアップ動作を行うことが可能となっている。
そして、クロック信号が正常入力される通常時には高精度な制御を行うことができるとともに、クロック信号に異常があったときにも負荷電流の制御を行うハイサイド側スイッチング素子のみで負荷を駆動する片側スイッチング素子の制御に切り換えることで、スイッチング損失を低減するとともに、駆動システム全体の信頼性を向上することができる。
なお、この場合、片側スイッチング素子のみの制御の場合に駆動するスイッチング素子は、必ずしもハイサイド側スイッチング素子に限るものではなく、負荷電流制御を行う素子がローサイド側スイッチング素子である場合には、ローサイド側スイッチング素子によって片側スイッチング素子のみの制御を行ってもよい。

ここで、駆動信号生成回路１１にて生成されるソレノイド駆動信号における、ハイサイド側スイッチング素子１４のオン時のパルス幅Ｐｗ１は、駆動信号生成回路１１へ入力されるＰＷＭ信号における、ハイサイド側スイッチング素子１４のオン時のパルス幅Ｐｗ２に対して、前記デッドタイムＤＴの長さ分だけ短くなっている（図２参照）。
このため、駆動切換スイッチ１７が常時駆動側端子１７ａ・１７ａ側に切り換えられた通常の駆動時と、駆動切換スイッチ１７が異常時駆動側端子１７ｂ・１７ｂ側に切り換えられたクロック信号異常時とで、ハイサイド側スイッチング素子１４を駆動する信号のデューティーが異なることとなる。

このようなデューティーの差、すなわち通常時と異常時とでリニアソレノイド１へ供給される電流量に変動があると、例えばＥＣＢのような車両用の油圧制御ユニットにおいては、リニアソレノイド１により制御される油圧に急激な変動が引き起こされることとなって、車両に振動や騒音が発生する等、車両の挙動変化が生じるため、車両運転時のフィーリングが悪くなったり、車両の質感を損ねたりする原因となる恐れがある。

そこで、図３に示すように、ＰＷＭ制御回路Ｃにおいては、クロック信号の異常時にハイサイド側スイッチング素子１４へ入力されるＰＷＭ信号のパルス幅を補正するパルス幅補正回路１８を、ＰＷＭ信号入力端子Ｔｐと異常時駆動側端子１７ｂとの間に介装して、通常時と異常時とでのハイサイド側スイッチング素子１４の駆動信号のデューティー差を抑えるように構成することもできる。

つまり、図４に示すように、パルス幅補正回路１８は、ＰＷＭ信号が入力される第１入力端子１８ａと、ＰＷＭ信号が遅延回路１８ｄを介して入力される第２入力端子１８ｂとを備える、ＡＮＤ型論理回路にて構成されており、遅延回路１８ｄは複数のインバータ１８ｅを直列接続して構成されている。
このように構成されるパルス幅補正回路１８においては、図５に示すように、第１入力端子１８ａにＰＷＭ信号が入力されるとともに、第２入力端子１８ｂに遅延回路１８ｄからの出力信号が入力されることにより、図２に示すソレノイド駆動信号のパルス幅Ｐｗ１と同じパルス幅Ｐｗ１の信号が補正回路出力信号として出力されることとなる。

これにより、ハイサイド側スイッチング素子１４には、図２に示すソレノイド駆動信号と同じデューティーの駆動信号にて駆動されることとなり、駆動切換スイッチ１７が常時駆動側端子１７ａ・１７ａから異常時駆動側端子１７ｂ・１７ｂ側へ切り換えられた場合でも、リニアソレノイド１により制御される油圧に生じる変化を抑えることができ、車両運転時のフィーリングが悪くなったり、車両の質感を損ねたりすることを防止できる。

なお、遅延回路１８ｄにおいては、ＰＷＭ信号が複数のインバータ１８ｅを通じて伝達される際に遅延が生じるため、パルス幅補正回路１８の第２入力端子１８ｂには、ＰＷＭ信号を遅延させた信号が入力されることとなる。
また、直列接続するインバータ１８ｅは偶数個とされている。
そして、ＰＷＭ信号の遅延度合いは、直列接続するインバータ１８ｅの個数により調節することができ、直列接続するインバータ１８ｅの個数を変更することで、パルス幅補正回路１８からの出力信号のパルス幅を適宜値に設定することが可能である。

また、本例におけるＰＷＭ制御回路Ｃでは、リニアソレノイド１のハイサイド側をＰチャンネルＤＭＯＳトランジスタ（ハイサイド側スイッチング素子１４）にてスイッチング動作する構成としているが、ＰチャンネルＤＭＯＳトランジスタとリニアソレノイド１とを並列に接続して、リニアソレノイド１のローサイド側をＮチャンネルＤＭＯＳトランジスタにてスイッチング動作する構成としてもよい。
さらに、これらの何れの構成においても、ＰチャンネルＤＭＯＳトランジスタを、昇圧したＮチャンネルＤＭＯＳトランジスタにより駆動する構成とすることもできる。

本発明にかかるＰＷＭ制御回路を示す概略回路図である。 クロック信号の正常時におけるＰＷＭ信号、ソレノイド駆動信号、および還流側駆動信号を示す図である。 ＰＷＭ信号のパルス幅補正回路を備えたＰＷＭ制御回路を示す概略回路図である。 パルス幅補正回路の遅延回路を示す回路図である。 クロック信号の異常時におけるＰＷＭ信号、パルス幅補正回路の遅延回路出力信号、および補正回路出力信号を示す図である。

符号の説明

Ｃ ＰＷＭ制御回路
１ リニアソレノイド
１１ 駆動信号生成回路
１２ ハイサイド側駆動回路
１３ 還流側駆動回路
１４ ハイサイド側スイッチング素子
１５ 還流側スイッチング素子
１７ 駆動切換スイッチ
１８ パルス幅補正回路

Claims (2)

1. 外部から入力されるＰＷＭ信号およびクロック信号に基づいて駆動信号を生成するＰＷＭ制御回路であって、
   入力されたＰＷＭ信号およびクロック信号に基づいて駆動信号を生成する駆動信号生成手段と、
   駆動信号生成手段へ入力されるクロック信号を監視するクロック信号監視手段と、
   ＰＷＭ制御回路に接続される負荷を駆動するためのハイサイド側スイッチング素子と、
   該ハイサイド側スイッチング素子のオフ時に、負荷に生じる逆起電力によって流れる電流を還流させるための還流側スイッチング素子と、
   ハイサイド側スイッチング素子および還流側スイッチング素子を、それぞれ駆動する駆動手段とを備え、
   前記クロック信号監視手段によるクロック信号の監視結果が正常である場合には、前記駆動手段は前記駆動信号に基づいてハイサイド側スイッチング素子および還流側スイッチング素子を駆動し、
   該監視結果が異常であった場合には、前記駆動手段は前記ＰＷＭ信号に基づいてハイサイド側スイッチング素子を駆動するとともに、還流側スイッチング素子の駆動を停止することを特徴とするＰＷＭ制御回路。
2. 前記ＰＷＭ制御回路は、
   前記クロック信号監視手段によるクロック信号の監視結果が異常であった場合に前記駆動手段に入力される、ＰＷＭ信号のパルス幅を補正するパルス幅補正手段を備えることを特徴とする請求項１に記載のＰＷＭ制御回路。
   
   

Images