JP3807294B2 - 電気負荷駆動装置 - Google Patents
電気負荷駆動装置 Download PDFInfo
- Publication number
- JP3807294B2 JP3807294B2 JP2001357709A JP2001357709A JP3807294B2 JP 3807294 B2 JP3807294 B2 JP 3807294B2 JP 2001357709 A JP2001357709 A JP 2001357709A JP 2001357709 A JP2001357709 A JP 2001357709A JP 3807294 B2 JP3807294 B2 JP 3807294B2
- Authority
- JP
- Japan
- Prior art keywords
- electric load
- period
- control signal
- energization
- energizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気負荷に電流を流す電気負荷駆動装置の異常を検出する技術に関するものである。
【０００２】
【従来の技術】
従来より、例えば自動車に搭載されるエンジン制御装置やトランスミッション制御装置などの電子制御装置は、リレーやソレノイドといった様々な電気負荷を車両の運転状態に応じて駆動することにより制御対象を制御している。
【０００３】
そして、この種の電子制御装置においては、通電電流が大きい電気負荷を駆動する方法として、個々には通電能力（電流容量）の小さいＭＯＳＦＥＴなどの通電用トランジスタを複数個並列に接続し、その並列接続された複数の通電用トランジスタで１つの電気負荷に電流を流す方法が採られる場合がある。
【０００４】
つまり、通電電流が大きい電気負荷を１個のトランジスタだけで駆動するように構成すると、一般に放熱フィンなどの放熱構造が必要となるため、電流容量の小さいトランジスタを並列接続して用いることにより、高価な放熱構造を不要にして、低コスト化を図るのである。
【０００５】
ここで、この方法を使用した電気負荷駆動装置としての電子制御装置の構成例を図７に示す。
図７に示す電子制御装置は、電気負荷Ｌ（この例では、ソレノイドのコイル）に電流を流すための通電用トランジスタとして、２個のＮチャネルＭＯＳＦＥＴ（以下、単にＦＥＴともいう）１，２を備えている。
【０００６】
そして、２個のＦＥＴ１，２は、電気負荷Ｌに電流を流すための電流経路において、電気負荷Ｌに対し直列に、且つ互いに並列に接続されている。
尚、この例では、通電用トランジスタが電気負荷よりも低電位側に接続されるローサイド駆動であるため、電気負荷Ｌの一端が電源電圧の高電位側ＶＢに接続されており、その電気負荷Ｌの他端に、２つのＦＥＴ１，２のドレインが共通接続されている。そして、２つのＦＥＴ１，２のソースが接地電位（電源電圧の低電位側に相当）に共通接続されている。よって、この例では、互いに接続されたＦＥＴ１，２のドレインが、電気負荷Ｌ側の出力端子となっている。
【０００７】
そして更に、図７の電子制御装置は、電気負荷Ｌへの通電を制御するマイクロコンピュータ（以下、マイコンという）１０と、マイコン１０からの制御信号ＳｃをＦＥＴ１のゲートに駆動信号として供給することにより、制御信号Ｓｃがアクティブレベル（この例ではハイレベル）になっている間、ＦＥＴ１をオンさせるバッファ回路１１と、マイコン１０からの制御信号ＳｃをＦＥＴ２のゲートに駆動信号として供給することにより、制御信号Ｓｃがアクティブレベルとしてのハイレベルになっている間、ＦＥＴ２をオンさせるバッファ回路１２とを備えている。
【０００８】
また、図７の電子制御装置は、ＦＥＴ１，２の異常を検出するための手段として、非反転入力端子（＋端子）にＦＥＴ１，２のドレインの電圧Ｖｏが入力され、反転入力端子（−端子）に基準電圧Ｖｒｅｆが入力された比較器２０を備えている。そして、その比較器２０の出力信号が異常検出用信号ＤＩＡＧとして、マイコン１０に入力されている。また、基準電圧Ｖｒｅｆは、電源電圧の高電位側ＶＢと低電位側（接地電位）との間の電圧であって、その電圧よりもＦＥＴ１，２のドレイン電圧Ｖｏの方が高ければ（Ｖｒｅｆ＜Ｖｏ）、電気負荷Ｌへの通電が行われていない（即ち、全てのＦＥＴ１，２がオフしている）と見なされる電圧に設定されている。
【０００９】
このような図７の電子制御装置では、図８に示すように、マイコン１０からの制御信号Ｓｃがハイレベルになると、２つのＦＥＴ１，２が同時にオンして、電気負荷Ｌへの通電が行われ、制御信号Ｓｃがローレベルになると、２つのＦＥＴ１，２が同時にオフして、電気負荷Ｌへの通電が停止される。
【００１０】
また、正常ならば、マイコン１０からの制御信号Ｓｃがローレベルの時に、ＦＥＴ１，２のドレイン電圧Ｖｏが電源電圧の高電位側ＶＢと同じになるため、比較器２０からマイコン１０への異常検出用信号ＤＩＡＧがハイレベルになり、逆に、マイコン１０からの制御信号Ｓｃがハイレベルの時には、ＦＥＴ１，２のドレイン電圧Ｖｏが接地電位付近の電圧になるため、比較器２０からマイコン１０への異常検出用信号ＤＩＡＧがローレベルになる。
【００１１】
このため、マイコン１０は、制御信号Ｓｃをローレベルにしている時に、比較器２０からの異常検出用信号ＤＩＡＧを読み取って、その信号ＤＡＩＧがハイレベルでなければ（ローレベルであれば）、ＦＥＴ１，２のうちの少なくとも一方にショート故障（即ち、オンしたままの故障又はドレインの接地電位へのショート）が発生していると判断する。
【００１２】
【発明が解決しようとする課題】
ここで、図７の電子制御装置において、仮に、２つのＦＥＴ１，２ではなく、１つのＦＥＴだけで電気負荷Ｌに通電するのであれば、マイコン１０は、制御信号Ｓｃをハイレベルにしている時にも、比較器２０からの異常検出用信号ＤＩＡＧを読み取って、その信号ＤＩＡＧがローレベルでなければ（ハイレベルであれば）、ＦＥＴにオープン故障（即ち、オンすることができずオフしたままの故障）が発生していると判断することができる。
【００１３】
しかしながら、図７の如く複数のＦＥＴ１，２で電気負荷Ｌに通電する構成の場合には、そのうちの１つがオープン故障しても、他のＦＥＴが正常である限り、マイコン１０からの制御信号Ｓｃがハイレベルになると、共通接続されたＦＥＴ１，２のドレインの電圧Ｖｏが基準電圧Ｖｒｅｆよりも低くなるため、比較器２０からの異常検出用信号ＤＩＡＧが正常時と同様にローレベルとなってしまい、その結果、１つのＦＥＴのオープン故障を検出することができない。
【００１４】
このため、正常な方のＦＥＴに許容値以上の電流が流れて該ＦＥＴが損傷したり、或いは、電気負荷Ｌに十分な電流を流すことができない状態になっているにも拘わらず故障を検出することができない、といった不具合が発生する。
本発明は、こうした問題に鑑みなされたものであり、並列に接続された複数の通電用トランジスタにより１つの電気負荷に電流を流す電気負荷駆動装置において、複数の通電用トランジスタのうちの何れかがオープン故障したことを、確実に検出できるようにすることを目的としている。
【００１５】
【課題を解決するための手段及び発明の効果】
上記目的を達成するためになされた請求項１に記載の電気負荷駆動装置では、並列に接続された複数の通電用トランジスタをオンさせることにより、車両に搭載された１つの電気負荷に電流を流す。
【００１６】
そして、この電気負荷駆動装置は、互いに接続された複数の通電用トランジスタの電気負荷側の出力端子の電圧と、所定の基準電圧とを比較することにより、電気負荷への通電が行われているか否かを判定する判定手段と、車両の運転状態に基づいて電気負荷を駆動するために該電気負荷に実際に連続して通電すべき通電期間を算出し、その算出した通電期間の間、全ての通電用トランジスタをオンさせるための制御信号をアクティブレベルで出力する処理装置と、駆動用回路とを備えており、駆動用回路は、前記制御信号を入力し、その制御信号から、各通電用トランジスタをそれぞれ駆動するための駆動信号を、電気負荷への連続した通電期間中に、複数の通電用トランジスタが全てオンされる期間と、複数の通電用トランジスタのうちの各々１つだけがオンされる期間（単独オン期間）とが発生するように生成して、その各駆動信号により各通電用トランジスタを駆動する。
【００１７】
そして更に、この電気負荷駆動装置では、駆動用回路により発生される各単独オン期間において、上記判定手段の判定結果を読み取り、その判定結果が電気負荷に実際に通電されるべきであるにもかかわらず電気負荷への非通電（即ち、電気負荷への通電が行われていないこと）を示していれば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断する。
【００１８】
つまり、請求項１の電気負荷駆動装置では、本来は全ての通電用トランジスタをオンさせるべき電気負荷への通電期間中に、複数の通電用トランジスタの各々について、１つの通電用トランジスタだけがオンされる単独オン期間を発生させ、その各単独オン期間において、判定手段により電気負荷への通電が行われていないと判定されていれば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断するようにしている。
【００１９】
そして、このような請求項１の電気負荷駆動装置によれば、並列接続された複数の通電用トランジスタのうちの何れかがオープン故障したことを、確実に検出することができる。
しかも、請求項１の電気負荷駆動装置によれば、全ての通電用トランジスタがオフされる非通電期間中に、判定手段の判定結果を読み取って、その判定結果が電気負荷への通電（即ち、電気負荷への通電が行われていること）を示していれば、複数の通電用トランジスタのうちの何れかにショート故障が発生していると判断することができ、通電用トランジスタの出力端子の電圧と基準電圧とを比較するだけの簡単な構成の判定手段を、通電用トランジスタのショート故障検出とオープン故障検出との両方に使用することができる。
【００２０】
次に、請求項２の発明は、請求項１の電気負荷駆動装置において、処理装置からの制御信号がアクティブレベルになる度に、各通電用トランジスタがオープン故障しているか否かの判断を実施することを特徴としている。
また、請求項３の発明は、請求項１又は請求項２の電気負荷駆動装置において、駆動用回路は、前記制御信号がアクティブレベルになった通電開始時点から、各通電用トランジスタの単独オン期間を順次切り替えて発生させ、その後は、前記制御信号がアクティブレベルとは反対の非アクティブレベルになるまで、全ての通電用トランジスタをオンさせることを特徴としている。
ところで、通電用トランジスタが２個の場合には、駆動用回路は請求項４に記載の如く構成することができる。
即ち、駆動用回路は、前記制御信号を、２つの通電用トランジスタＴｒ１，Ｔｒ２のうちの一方の通電用トランジスタＴｒ１を駆動するための駆動信号とし、前記制御信号を所定時間だけ遅延させた信号を、他方の通電用トランジスタＴｒ２を駆動するための駆動信号とすることにより、前記制御信号がアクティブレベルに切り替わって一方の通電用トランジスタＴｒ１がオンされるタイミングから前記所定時間が経過した時に他方の通電用トランジスタＴｒ２をオンさせ、前記制御信号がアクティブレベルとは反対の非アクティブレベルに切り替わって前記一方の通電用トランジスタＴｒ１がオフされるタイミングから前記所定時間が経過した時に前記他方の通電用トランジスタＴｒ２をオフさせるように構成することができる。
【００２１】
つまり、この場合には、一方の通電用トランジスタＴｒ１のオンタイミングから他方の通電用トランジスタＴｒ２のオンタイミングまでの期間が、一方の通電用トランジスタＴｒ１の単独オン期間となり、一方の通電用トランジスタＴｒ１のオフタイミングから他方の通電用トランジスタＴｒ２のオフタイミングまでの期間が、他方の通電用トランジスタＴｒ２の単独オン期間となる。
【００２２】
そして、このような請求項４の構成によれば、駆動用回路の構成を非常に簡単なものにすることができる。
【００２３】
一方、第１参考例の電気負荷駆動用ＩＣは、電気負荷に電流を流すための電流経路において、その電気負荷に対し直列に、且つ互いに並列に接続される複数の通電用トランジスタを備えている。
そして、第１参考例の電気負荷駆動用ＩＣは、入力される二値の制御信号がアクティブレベルになっている間、前記複数の通電用トランジスタをオンさせて電気負荷に電流を流すのであるが、特に、制御信号がアクティブレベルになっている期間中に、複数の通電用トランジスタのうちの各々１つだけがオンされる期間（請求項１に記載の単独オン期間に相当）を発生させる単独オン期間発生手段を備えている。
【００２４】
このような第１参考例の電気負荷駆動用ＩＣによれば、以下のように使用することができる。
例えば、当該ＩＣを、請求項１に記載の判定手段と共に、電気負荷駆動装置に設けて、マイコンや論理回路などの処理装置から当該ＩＣへ、電気負荷に通電すべき期間の間、アクティブレベルの制御信号が出力されるように構成する。そして、上記処理装置或いは他の処理装置が、当該ＩＣ内の単独オン期間発生手段により発生される各単独オン期間において、上記判定手段の判定結果を読み取り、その判定結果が電気負荷への非通電を示していたならば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断すれば良い。
【００２５】
次に、第２参考例の電気負荷駆動用ＩＣは、電気負荷に電流を流すための電流経路において、その電気負荷に対し直列に、且つ互いに並列に接続される２つの通電用トランジスタを備えている。
そして、第２参考例の電気負荷駆動用ＩＣは、入力される二値の制御信号に従い前記２つの通電用トランジスタをオンさせて電気負荷に電流を流すのであるが、特に、２つの通電用トランジスタのうちの一方を、制御信号がアクティブレベルになっている間オンさせる第１の駆動手段と、前記制御信号を所定時間Ｔｄだけ遅延させ、２つの通電用トランジスタのうちの他方を、前記遅延させた制御信号がアクティブレベルになっている間オンさせる第２の駆動手段とを備えている。
【００２６】
このような第２参考例の電気負荷駆動用ＩＣによれば、以下のように使用することができる。
例えば、当該ＩＣを、請求項１に記載の判定手段と共に、電気負荷駆動装置に設けて、マイコンや論理回路などの処理装置から当該ＩＣへ、電気負荷に通電すべき期間の間（厳密には、その期間よりも上記所定時間Ｔｄだけ短い期間の間）、アクティブレベルの制御信号が出力されるように構成する。
【００２７】
すると、２つの通電用トランジスタＴｒ１，Ｔｒ２のうち、一方の通電用トランジスタＴｒ１は、当該ＩＣ内の第１の駆動手段により、制御信号がアクティブレベルになっている間オンされ、他方の通電用トランジスタＴｒ２は、当該ＩＣ内の第２の駆動手段により、上記制御信号を所定時間Ｔｄだけ遅延させた制御信号がアクティブレベルになっている間オンされるため、結局、他方の通電用トランジスタＴｒ２は、一方の通電用トランジスタＴｒ１がオンされるタイミングから所定時間Ｔｄが経過した時にオンされると共に、一方の通電用トランジスタＴｒ１がオフされるタイミングから所定時間Ｔｄが経過した時にオフされることとなる。このため、請求項４の電気負荷駆動装置について述べたように、一方の通電用トランジスタＴｒ１のオンタイミングから他方の通電用トランジスタＴｒ２のオンタイミングまでの期間が、一方の通電用トランジスタＴｒ１の単独オン期間Ｋ１となり、一方の通電用トランジスタＴｒ１のオフタイミングから他方の通電用トランジスタＴｒ２のオフタイミングまでの期間が、他方の通電用トランジスタＴｒ２の単独オン期間Ｋ２となる。
【００２８】
そこで、当該ＩＣに制御信号を出力する処理装置或いは他の処理装置が、当該ＩＣ内の第１及び第２の駆動手段により発生される上記各単独オン期間Ｋ１，Ｋ２において、上記判定手段の判定結果を読み取り、その判定結果が電気負荷への非通電を示していたならば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断すれば良い。
【００２９】
尚、第１参考例又は第２参考例の電気負荷駆動用ＩＣに、請求項１に記載の判定手段を内蔵させるようにしても良い。また、判定手段の判定結果を読み取ってオープン故障の有無を判断する手段を内蔵させても良い。
【００３０】
【発明の実施の形態】
以下、本発明が適用された実施形態の電気負荷駆動装置としての電子制御装置について、図面を用いて説明する。
まず図１は、第１実施形態の電子制御装置３０を表す構成図である。
【００３１】
この電子制御装置３０は、車両に搭載された電気負荷（本実施形態ではソレノイド）Ｌを車両の運転状態に応じて駆動するものであり、図７に例示した従来の電子制御装置と比較すると、ハードウェア面において、以下の（１）〜（４）の点が異なっている。尚、図１において、図７と同じ構成要素については、同一の符号を付しているため、詳しい説明は省略する。
【００３２】
（１）電気負荷Ｌに電流を流すための通電用トランジスタとして、３個のＮチャネルＭＯＳＦＥＴ１，２，３を備えている。
つまり、２つのＦＥＴ１，２に加えて、更に３つ目のＦＥＴ３を備えており、その３つのＦＥＴ１〜３は、電気負荷Ｌに電流を流すための電流経路において、電気負荷Ｌに対し直列に、且つ互いに並列に接続されている。
【００３３】
尚、本第１実施形態においても、ローサイド駆動であるため、電気負荷Ｌの一端が電源電圧の高電位側ＶＢに接続されており、その電気負荷Ｌの他端に、３つのＦＥＴ１〜３のドレインが共通接続されている。そして、３つのＦＥＴ１〜３のソースが接地電位に共通接続されている。よって、本第１実施形態では、互いに接続された３つのＦＥＴ１〜３のドレインが、電気負荷Ｌ側の出力端子となっている。
【００３４】
（２）マイコン１０からの制御信号Ｓｃを入力して、その制御信号Ｓｃから、３つの各ＦＥＴ１〜３を夫々駆動するための個別制御信号Ｓ１〜Ｓ３を生成して出力する信号調整回路３２が追加されている。尚、信号調整回路３２の機能については後述する。
【００３５】
（３）３つ目のＦＥＴ３に対しても、バッファ回路１１，１２と同様のバッファ回路１３が設けられている。
そして、バッファ回路１１には、信号調整回路３２から出力されるＦＥＴ１用の個別制御信号Ｓ１が入力され、バッファ回路１２には、信号調整回路３２から出力されるＦＥＴ２用の個別制御信号Ｓ２が入力され、バッファ回路１３には、信号調整回路３２から出力されるＦＥＴ３用の個別制御信号Ｓ３が入力される。
【００３６】
このため、バッファ回路１１は、信号調整回路３２からの個別制御信号Ｓ１をＦＥＴ１のゲートに駆動信号として供給することにより、その個別制御信号Ｓ１がアクティブレベルとしてのハイレベルになっている間、ＦＥＴ１をオンさせる。同様に、バッファ回路１２は、信号調整回路３２からの個別制御信号Ｓ２をＦＥＴ２のゲートに駆動信号として供給することにより、その個別制御信号Ｓ２がハイレベルになっている間、ＦＥＴ２をオンさせ、バッファ回路１３は、信号調整回路３２からの個別制御信号Ｓ３をＦＥＴ３のゲートに駆動信号として供給することにより、その個別制御信号Ｓ３がハイレベルになっている間、ＦＥＴ３をオンさせる（図２参照）。
【００３７】
（４）ＦＥＴ１〜３，バッファ回路１１〜１３，比較器２０，及び信号調整回路３２は、マイコン１０からの制御信号Ｓｃに従い電気負荷Ｌに電流を流す電気負荷駆動用ＩＣ３４として、１つの半導体基板上に形成されていると共に１パッケージ化されている。
【００３８】
尚、本第１実施形態においても、比較器２０の非反転入力端子には、互いに接続されたＦＥＴ１〜３のドレインの電圧Ｖｏが入力されている。また、本第１実施形態において、電気負荷Ｌの一端が接続される電源電圧の高電位側ＶＢは、車両に搭載されたバッテリのプラス端子の電位であり、接地電位は、バッテリのマイナス端子の電位である。そして、このことは、後述する他の実施形態や変形例についても同様である。
【００３９】
次に、信号調整回路３２の機能について、図２を用い説明する。
図２に示すように、信号調整回路３２は、マイコン１０からの制御信号Ｓｃがローレベルであれば、全ての個別制御信号Ｓ１〜Ｓ３をローレベルにする。
そして、個別制御信号Ｓ１〜Ｓ３のうち、ＦＥＴ１用の個別制御信号Ｓ１については、マイコン１０からの制御信号Ｓｃがローレベルからハイレベルになった時点（以下、通電開始時点という）で、個別制御信号Ｓ１をローレベルからハイレベルに変化させ、その通電開始時点から、一定時間Ｔに所定のオーバーラップ時間α（＜Ｔ）を加えた時間（＝Ｔ＋α）が経過した時点で、個別制御信号Ｓ１をハイレベルからローレベルにし、更に、通電開始時点から一定時間Ｔの３倍の時間（＝３×Ｔ）が経過した時点で、個別制御信号Ｓ１をローレベルからハイレベルにする。
【００４０】
また、ＦＥＴ２用の個別制御信号Ｓ２については、通電開始時点から一定時間Ｔが経過した時点で、個別制御信号Ｓ２をローレベルからハイレベルに変化させ、通電開始時点から、一定時間Ｔを２倍した時間にオーバーラップ時間αを加えた時間（＝２×Ｔ＋α）が経過した時点で、個別制御信号Ｓ２をハイレベルからローレベルにし、更に、通電開始時点から一定時間Ｔの３倍の時間（＝３×Ｔ）が経過した時点で、個別制御信号Ｓ２をローレベルからハイレベルにする。
【００４１】
また更に、ＦＥＴ３用の個別制御信号Ｓ３については、通電開始時点から一定時間Ｔの２倍の時間（＝２×Ｔ）が経過した時点で、その個別制御信号Ｓ３をローレベルからハイレベルにする。
このため、通電開始時点から一定時間Ｔが経過するまでの期間は、３つの個別制御信号Ｓ１〜Ｓ３のうちで、個別制御信号Ｓ１だけがハイレベルとなり、その期間が、３つのＦＥＴ１〜３のうちで、ＦＥＴ１だけがオンされる期間（以下、ＦＥＴ１の単独オン期間という）となる。
【００４２】
また、通電開始時点から「Ｔ＋α」の時間が経過した時点から、通電開始時点から「２×Ｔ」の時間が経過する時点までの期間は、３つの個別制御信号Ｓ１〜Ｓ３のうちで、個別制御信号Ｓ２だけがハイレベルとなり、その期間が、３つのＦＥＴ１〜３のうちで、ＦＥＴ２だけがオンされる期間（以下、ＦＥＴ２の単独オン期間という）となる。
【００４３】
また更に、通電開始時点から「２×Ｔ＋α」の時間が経過した時点から、通電開始時点から「３×Ｔ」の時間が経過する時点までの期間は、３つの個別制御信号Ｓ１〜Ｓ３のうちで、個別制御信号Ｓ３だけがハイレベルとなり、その期間が、３つのＦＥＴ１〜３のうちで、ＦＥＴ３だけがオンされる期間（以下、ＦＥＴ３の単独オン期間という）となる。
【００４４】
そして、通電開始時点から「３×Ｔ」の時間が経過した時点から、制御信号Ｓｃがローレベルになるまでの期間は、全てのＦＥＴ１〜３がオンする期間（通常オン期間）となる。
尚、オーバーラップ時間αは、通電開始時点から「３×Ｔ」の時間が経過するまでの期間（つまり、全てのＦＥＴ１〜３をオンさせるまでの期間）において、ＦＥＴ２をオンさせてからＦＥＴ１をオフさせ、ＦＥＴ３をオンさせてからＦＥＴ２をオフさせるといった具合に、常に何れかのＦＥＴを確実にオンさせておくための重複オン時間である。
【００４５】
このような本第１実施形態の電子制御装置３０においては、マイコン１０が、様々なセンサやスイッチからの信号に基づき車両の運転状態を検出すると共に、その検出結果に基づいて、電気負荷Ｌへの通電期間（詳しくは、通電開始タイミング及びそのタイミングからの通電継続時間）を算出し、更に、その通電期間の間、電気負荷駆動用ＩＣ３４への制御信号Ｓｃをハイレベルにする。
【００４６】
そして、制御信号Ｓｃがローレベルからハイレベルになると、図２に示したように、その時点（通電開始時点）から「３×Ｔ」の時間が経過するまでは、ＦＥＴ１〜３のうちの１つだけが、ＦＥＴ１→ＦＥＴ２→ＦＥＴ３の順に切り替えてオンされ、「３×Ｔ」の時間が経過すると、その後は、制御信号Ｓｃがローレベルになるまで、全てのＦＥＴ１〜３がオンされる。
【００４７】
このため、マイコン１０からの制御信号Ｓｃがハイレベルになっている間、電気負荷Ｌに電流が流れることとなる。
また、本第１実施形態の電子制御装置３０において、マイコン１０は、図７に例示した従来装置と同様に、制御信号Ｓｃの出力レベルをローレベルにしている時に、比較器２０からの異常検出用信号ＤＩＡＧを読み取って、その信号ＤＡＩＧがハイレベルでなければ（ローレベルであれば）、ＦＥＴ１〜３のうちの少なくとも１つにショート故障（オンしたままの故障又はドレインの接地電位へのショート）が発生していると判断するようになっている。
【００４８】
そして更に、本第１実施形態の電子制御装置３０において、マイコン１０は、ＦＥＴ１〜３の何れか１つだけがオンされる上記の各単独オン期間において、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＡＩＧが、電気負荷Ｌへの非通電を示す方のハイレベルであれば、その時の単独オン期間にオンされるはずのＦＥＴがオープン故障（オンすることができずオフしたままの故障）していると判断するようになっている。
【００４９】
つまり、全てのＦＥＴ１〜３が正常ならば、各ＦＥＴ１〜３の単独オン期間において、ＦＥＴ１〜３の何れかがオンするため、比較器２０の非反転入力端子に入力されるＦＥＴ１〜３のドレイン電圧Ｖｏは、制御信号Ｓｃがハイレベルになった時点から継続して基準電圧Ｖｒｅｆよりも低くなり、その結果、比較器２０からマイコン１０への異常検出用信号ＤＩＡＧは、図２に示すように、制御信号Ｓｃがハイレベルになった時点から継続してローレベルになる。
【００５０】
これに対して、もしＦＥＴ１がオープン故障していたならば、ＦＥＴ１の単独オン期間において、ＦＥＴ１〜３のドレイン電圧Ｖｏが基準電圧Ｖｒｅｆよりも低くならず、比較器２０からマイコン１０への異常検出用信号ＤＩＡＧがハイレベルになる。同様に、ＦＥＴ２がオープン故障していたならば、ＦＥＴ２の単独オン期間において、比較器２０からの異常検出用信号ＤＩＡＧがハイレベルになり、ＦＥＴ３がオープン故障していたならば、ＦＥＴ３の単独オン期間において、比較器２０からの異常検出用信号ＤＩＡＧがハイレベルになる。
【００５１】
そこで、本第１実施形態の電子制御装置３０において、マイコン１０は、図２に示すように、ＦＥＴ１の単独オン期間のほぼ中間時点に設定された読取タイミングＰ１にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧがハイレベルであれば、ＦＥＴ１がオープン故障していると判断する。また、マイコン１０は、ＦＥＴ２の単独オン期間のほぼ中間時点に設定された読取タイミングＰ２にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧがハイレベルであれば、ＦＥＴ２がオープン故障していると判断する。また更に、マイコン１０は、ＦＥＴ３の単独オン期間のほぼ中間時点に設定された読取タイミングＰ３にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧがハイレベルであれば、ＦＥＴ３がオープン故障していると判断する。尚、こうしたオープン故障検出に関する異常検出用信号ＤＩＡＧの論理レベルの組み合わせを表で表すと、図３のようになる。
【００５２】
以上のように、本第１実施形態の電子制御装置３０では、本来は全てのＦＥＴ１〜３をオンさせるべき電気負荷Ｌへの通電期間中に、各ＦＥＴ１〜３の１つだけがオンされる単独オン期間を発生させ、その各単独オン期間において、比較器２０からの異常検出用信号ＤＩＡＧが電気負荷Ｌへの非通電を示すハイレベルならば、その時の単独オン期間にオンされるはずのＦＥＴがオープン故障していると判断するようにしている。
【００５３】
よって、並列接続された３つのＦＥＴ１〜３のうちの何れかがオープン故障したことを、確実に検出することができる。しかも、この電子制御装置３０によれば、ＦＥＴ１〜３のドレイン電圧Ｖｏと基準電圧Ｖｒｅｆとを大小比較する比較器２０を、ＦＥＴ１〜３のショート故障検出とオープン故障検出との両方に使用することができ、装置構成の複雑化を招くことが無い。
【００５４】
また、本第１実施形態の電子制御装置３０では、３つのＦＥＴ１〜３を信号調整回路３２等と共に１つの半導体基板上に形成してＩＣ化しているため、全てのＦＥＴ１〜３の特性が揃い、何れかのＦＥＴに電流が集中してしまうような不具合を確実に防ぐことができる。このため、各ＦＥＴ１〜３の通電能力のマージン（余裕分）を最小限に抑えることができる。
【００５５】
尚、本第１実施形態では、マイコン１０が処理装置に相当し、比較器２０が判定手段に相当し、電気負荷駆動用ＩＣ３４内の信号調整回路３２及びバッファ回路１１〜１３が、駆動用回路に相当している。また、信号調整回路３２が、第１参考例の単独オン期間発生手段に相当している。
一方、上記第１実施形態のような構成及び手法は、通電用トランジスタの数が３つ以外の場合でも、同様に適用することができる。
【００５６】
例えば、図１において、ＦＥＴ３が無く、２つのＦＥＴ１，２で電気負荷Ｌへの通電を行う場合には、信号調整回路３２を、図４に示す如く機能するように構成すれば良い。
即ち、電気負荷Ｌへの通電を２つのＦＥＴ１，２で行う場合、図４に示すように、信号調整回路３２は、ＦＥＴ１用の個別制御信号Ｓ１については、マイコン１０からの制御信号Ｓｃがローレベルからハイレベルになった通電開始時点で、個別制御信号Ｓ１をローレベルからハイレベルに変化させ、その通電開始時点から、一定時間Ｔにオーバーラップ時間αを加えた時間（＝Ｔ＋α）が経過した時点で、個別制御信号Ｓ１をハイレベルからローレベルにし、更に、通電開始時点から一定時間Ｔの２倍の時間（＝２×Ｔ）が経過した時点で、個別制御信号Ｓ１をローレベルからハイレベルにする。そして、ＦＥＴ２用の個別制御信号Ｓ２については、通電開始時点から一定時間Ｔが経過した時点で、その個別制御信号Ｓ２をローレベルからハイレベルにする。尚、この場合も、マイコン１０からの制御信号Ｓｃがローレベルならば、全ての個別制御信号Ｓ１，Ｓ２をローレベルにする。
【００５７】
このようにすれば、通電開始時点から一定時間Ｔが経過するまでの期間は、２つの個別制御信号Ｓ１，Ｓ２のうちで、個別制御信号Ｓ１だけがハイレベルとなり、その期間が、ＦＥＴ１の単独オン期間となる。また、通電開始時点から「Ｔ＋α」の時間が経過した時点から、通電開始時点から「２×Ｔ」の時間が経過する時点までの期間は、２つの個別制御信号Ｓ１，Ｓ２のうちで、個別制御信号Ｓ２だけがハイレベルとなり、その期間が、ＦＥＴ２の単独オン期間となる。
【００５８】
このため、マイコン１０は、第１実施形態の場合と同様に、ＦＥＴ１の単独オン期間での読取タイミングＰ１と、ＦＥＴ２の単独オン期間での読取タイミングＰ２との各々にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧの論理レベルからオープン故障の有無を判断すれば良い。尚、このように電気負荷Ｌへの通電を２つのＦＥＴ１，２で行う場合、電気負荷駆動用ＩＣ３４内のバッファ回路１３は不要である。
【００５９】
ところで、電気負荷Ｌへの通電を２つのＦＥＴ１，２で行う場合には、次に説明する第２実施形態のようにしても良い。
まず図５は、第２実施形態の電子制御装置４０を表す構成図である。尚、図５において、第１実施形態の電子制御装置３０（図１）と同じ構成要素については、同一の符号を付しているため、詳細な説明は省略する。
【００６０】
図５に示すように、第２実施形態の電子制御装置４０は、第１実施形態の電子制御装置３０と比較すると、電気負荷駆動用ＩＣ３４に代えて、電気負荷駆動用ＩＣ４４を備えている。そして、本第２実施形態の電気負荷駆動用ＩＣ４４は、第１実施形態の電気負荷駆動用ＩＣ３４と比較すると、以下の（ａ）〜（ｃ）の点が異なっている。
【００６１】
（ａ）ＦＥＴ３及びバッファ回路１３が内蔵されていない。
（ｂ）信号調整回路３２が内蔵されていない。そして、バッファ回路１１には、マイコン１０からの制御信号Ｓｃが入力される。このため、バッファ回路１１は、図７の従来装置の場合と同様に、マイコン１０からの制御信号ＳｃをＦＥＴ１のゲートに駆動信号として供給する。
【００６２】
（ｃ）マイコンからの制御信号Ｓｃが入力される遅延回路４２を内蔵している。そして、遅延回路４２は、図６の２段目に示すように、マイコン１０からの制御信号Ｓｃを所定時間Ｔｄだけ遅延させて出力し、その遅延回路４２の出力信号Ｓｄが、バッファ回路１２に入力される。このため、バッファ回路１２は、遅延回路４２の出力信号（即ち、マイコン１０からの制御信号Ｓｃを所定時間Ｔｄだけ遅延させた制御信号）ＳｄをＦＥＴ２のゲートに駆動信号として供給する。
【００６３】
このような本第２実施形態の電子制御装置４０においては、図６に示すように、２つのＦＥＴ１，２のうち、一方のＦＥＴ１は、バッファ回路１１により、マイコン１０からの制御信号Ｓｃがハイレベルになっている間オンされ、他方のＦＥＴ２は、遅延回路４２及びバッファ回路１２により、マイコン１０からの制御信号Ｓｃを所定時間Ｔｄだけ遅延させた制御信号Ｓｄがハイレベルになっている間オンされる。
【００６４】
このため、ＦＥＴ２は、ＦＥＴ１がオンされるタイミングから所定時間Ｔｄが経過した時にオンされ、ＦＥＴ１がオフされるタイミングから所定時間Ｔｄが経過した時にオフされることとなる。
よって、ＦＥＴ１のオンタイミングからＦＥＴ２のオンタイミングまでの期間（即ち、図６において、制御信号Ｓｃがハイレベルになってから所定時間Ｔｄが経過するまでの期間）が、ＦＥＴ１の単独オン期間Ｋ１となり、ＦＥＴ１のオフタイミングからＦＥＴ２のオフタイミングまでの期間（即ち、図６において、制御信号Ｓｃがローレベルになってから所定時間Ｔｄが経過するまでの期間）が、ＦＥＴ２の単独オン期間Ｋ２となる。
【００６５】
そこで、本第２実施形態においても、マイコン１０は、図６の最下段に示すように、ＦＥＴ１の単独オン期間Ｋ１のほぼ中間時点に設定された読取タイミングＰ１にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧがハイレベルであれば、その時の単独オン期間Ｋ１にオンされるはずのＦＥＴ１がオープン故障していると判断する。また、ＦＥＴ２の単独オン期間Ｋ２のほぼ中間時点に設定された読取タイミングＰ２にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧがハイレベルであれば、その時の単独オン期間Ｋ２にオンされるはずのＦＥＴ２がオープン故障していると判断する。
【００６６】
このような本第２実施形態の電子制御装置４０によっても、図４を用いて説明した第１実施形態の変形例と同様に、並列接続された２つのＦＥＴ１，２のうちの何れかがオープン故障したことを、確実に検出することができる。しかも、図７に例示した従来装置の構成に対して遅延回路４２を追加するだけで良く、図４を用いて説明した第１実施形態の変形例よりも簡単な構成で済む。
【００６７】
尚、本第２実施形態の電子制御装置４０では、電気負荷Ｌへの実際の通電期間が、マイコン１０からの制御信号Ｓｃがハイレベルとなっている期間よりも、遅延回路４２での遅延時間Ｔｄだけ長くなる。しかし、その遅延回路４２での遅延時間Ｔｄを、電気負荷Ｌへの通電時間よりも十分に短い時間に設定しておけば、大きな問題にはならない。また、マイコン１０が、制御信号Ｓｃを上記遅延時間Ｔｄの分だけ補正して出力するようにしても良い。つまり、マイコン１０は、自己が算出した通電期間の終了時よりも上記遅延時間Ｔｄだけ早く制御信号Ｓｃをローレベルに戻せば良い。
【００６８】
一方、本第２実施形態では、遅延回路４２とバッファ回路１１，１２が、駆動用回路に相当している。また、バッファ回路１１が、第２参考例の第１の駆動手段に相当し、遅延回路４２及びバッファ回路１２が、第２参考例の第２の駆動手段に相当している。
【００６９】
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
【００７０】
例えば、上記各実施形態及びその変形例の電子制御装置は、ローサイド駆動のものであったが、本発明は、通電用トランジスタが電気負荷よりも高電位側に接続されるハイサイド駆動の装置に対しても、同様に適用することができる。
また更に、通電用トランジスタは、ＭＯＳＦＥＴに限らず、他の構造のトランジスタ（例えばバイポーラトランジスタ）であっても良い。
【００７１】
一方、第１実施形態において、電気負荷駆動用ＩＣ３４内のバッファ回路１１〜１３は、信号調整回路３２の電流出力能力が大きければ、削除することも可能である。同様に、第２実施形態において、電気負荷駆動用ＩＣ４４内のバッファ回路１１，１２は、マイコン１０と遅延回路４２の電流出力能力が大きければ、削除することも可能である。
【００７２】
また、判定手段としての比較器２０は、電気負荷駆動用ＩＣ３４，４４の外部に設けても良い。
一方、電気負荷駆動用ＩＣ３４，４４の内部に、前述したマイコン１０と同じ要領で、比較器２０の出力レベルに基づき通電用トランジスタ（ＦＥＴ）の故障検出を行う回路を設け、その回路での判断結果をマイコン１０が読み取るようにしても良い。
【００７３】
また、第１実施形態の電気負荷駆動用ＩＣ３４において、ＦＥＴ１〜３のドレインは、そのＩＣ３４の外部で共通接続するようにしても良い。
同様に、第２実施形態の電気負荷駆動用ＩＣ４４において、ＦＥＴ１，２のドレインは、そのＩＣ４４の外部で共通接続するようにしても良い。そして、この場合には、他の使い方として、各ＦＥＴ１，２のドレインを、共通接続せずに、２つの電気負荷の各々に接続し、その各ＦＥＴ１，２により、通電電流が小さい２つの電気負荷を夫々駆動することも可能になる。但し、この場合、厳密には、ＦＥＴ２がＦＥＴ１に対して遅延回路４２での遅延時間Ｔｄだけ遅れてオン／オフすることとなる。
【図面の簡単な説明】
【図１】 第１実施形態の電子制御装置を表す構成図である。
【図２】 第１実施形態の電子制御装置の作用を表すタイムチャートである。
【図３】 第１実施形態の電子制御装置の作用を表す表である。
【図４】 第１実施形態の変形例を説明するタイムチャートである。
【図５】 第２実施形態の電子制御装置を表す構成図である。
【図６】 第２実施形態の電子制御装置の作用を表すタイムチャートである。
【図７】 従来の電気負荷駆動装置としての電子制御装置を表す構成図である。
【図８】 図７の装置の作用を表すタイムチャートである。
【符号の説明】
１，２，３…ＮチャネルＭＯＳＦＥＴ、１０…マイコン、１１，１２，１３…バッファ回路、２０…比較器、３０，４０…電子制御装置（電気負荷駆動装置）、３２…信号調整回路、３４，４４…電気負荷駆動用ＩＣ、４２…遅延回路、Ｌ…電気負荷
【発明の属する技術分野】
本発明は、電気負荷に電流を流す電気負荷駆動装置の異常を検出する技術に関するものである。
【０００２】
【従来の技術】
従来より、例えば自動車に搭載されるエンジン制御装置やトランスミッション制御装置などの電子制御装置は、リレーやソレノイドといった様々な電気負荷を車両の運転状態に応じて駆動することにより制御対象を制御している。
【０００３】
そして、この種の電子制御装置においては、通電電流が大きい電気負荷を駆動する方法として、個々には通電能力（電流容量）の小さいＭＯＳＦＥＴなどの通電用トランジスタを複数個並列に接続し、その並列接続された複数の通電用トランジスタで１つの電気負荷に電流を流す方法が採られる場合がある。
【０００４】
つまり、通電電流が大きい電気負荷を１個のトランジスタだけで駆動するように構成すると、一般に放熱フィンなどの放熱構造が必要となるため、電流容量の小さいトランジスタを並列接続して用いることにより、高価な放熱構造を不要にして、低コスト化を図るのである。
【０００５】
ここで、この方法を使用した電気負荷駆動装置としての電子制御装置の構成例を図７に示す。
図７に示す電子制御装置は、電気負荷Ｌ（この例では、ソレノイドのコイル）に電流を流すための通電用トランジスタとして、２個のＮチャネルＭＯＳＦＥＴ（以下、単にＦＥＴともいう）１，２を備えている。
【０００６】
そして、２個のＦＥＴ１，２は、電気負荷Ｌに電流を流すための電流経路において、電気負荷Ｌに対し直列に、且つ互いに並列に接続されている。
尚、この例では、通電用トランジスタが電気負荷よりも低電位側に接続されるローサイド駆動であるため、電気負荷Ｌの一端が電源電圧の高電位側ＶＢに接続されており、その電気負荷Ｌの他端に、２つのＦＥＴ１，２のドレインが共通接続されている。そして、２つのＦＥＴ１，２のソースが接地電位（電源電圧の低電位側に相当）に共通接続されている。よって、この例では、互いに接続されたＦＥＴ１，２のドレインが、電気負荷Ｌ側の出力端子となっている。
【０００７】
そして更に、図７の電子制御装置は、電気負荷Ｌへの通電を制御するマイクロコンピュータ（以下、マイコンという）１０と、マイコン１０からの制御信号ＳｃをＦＥＴ１のゲートに駆動信号として供給することにより、制御信号Ｓｃがアクティブレベル（この例ではハイレベル）になっている間、ＦＥＴ１をオンさせるバッファ回路１１と、マイコン１０からの制御信号ＳｃをＦＥＴ２のゲートに駆動信号として供給することにより、制御信号Ｓｃがアクティブレベルとしてのハイレベルになっている間、ＦＥＴ２をオンさせるバッファ回路１２とを備えている。
【０００８】
また、図７の電子制御装置は、ＦＥＴ１，２の異常を検出するための手段として、非反転入力端子（＋端子）にＦＥＴ１，２のドレインの電圧Ｖｏが入力され、反転入力端子（−端子）に基準電圧Ｖｒｅｆが入力された比較器２０を備えている。そして、その比較器２０の出力信号が異常検出用信号ＤＩＡＧとして、マイコン１０に入力されている。また、基準電圧Ｖｒｅｆは、電源電圧の高電位側ＶＢと低電位側（接地電位）との間の電圧であって、その電圧よりもＦＥＴ１，２のドレイン電圧Ｖｏの方が高ければ（Ｖｒｅｆ＜Ｖｏ）、電気負荷Ｌへの通電が行われていない（即ち、全てのＦＥＴ１，２がオフしている）と見なされる電圧に設定されている。
【０００９】
このような図７の電子制御装置では、図８に示すように、マイコン１０からの制御信号Ｓｃがハイレベルになると、２つのＦＥＴ１，２が同時にオンして、電気負荷Ｌへの通電が行われ、制御信号Ｓｃがローレベルになると、２つのＦＥＴ１，２が同時にオフして、電気負荷Ｌへの通電が停止される。
【００１０】
また、正常ならば、マイコン１０からの制御信号Ｓｃがローレベルの時に、ＦＥＴ１，２のドレイン電圧Ｖｏが電源電圧の高電位側ＶＢと同じになるため、比較器２０からマイコン１０への異常検出用信号ＤＩＡＧがハイレベルになり、逆に、マイコン１０からの制御信号Ｓｃがハイレベルの時には、ＦＥＴ１，２のドレイン電圧Ｖｏが接地電位付近の電圧になるため、比較器２０からマイコン１０への異常検出用信号ＤＩＡＧがローレベルになる。
【００１１】
このため、マイコン１０は、制御信号Ｓｃをローレベルにしている時に、比較器２０からの異常検出用信号ＤＩＡＧを読み取って、その信号ＤＡＩＧがハイレベルでなければ（ローレベルであれば）、ＦＥＴ１，２のうちの少なくとも一方にショート故障（即ち、オンしたままの故障又はドレインの接地電位へのショート）が発生していると判断する。
【００１２】
【発明が解決しようとする課題】
ここで、図７の電子制御装置において、仮に、２つのＦＥＴ１，２ではなく、１つのＦＥＴだけで電気負荷Ｌに通電するのであれば、マイコン１０は、制御信号Ｓｃをハイレベルにしている時にも、比較器２０からの異常検出用信号ＤＩＡＧを読み取って、その信号ＤＩＡＧがローレベルでなければ（ハイレベルであれば）、ＦＥＴにオープン故障（即ち、オンすることができずオフしたままの故障）が発生していると判断することができる。
【００１３】
しかしながら、図７の如く複数のＦＥＴ１，２で電気負荷Ｌに通電する構成の場合には、そのうちの１つがオープン故障しても、他のＦＥＴが正常である限り、マイコン１０からの制御信号Ｓｃがハイレベルになると、共通接続されたＦＥＴ１，２のドレインの電圧Ｖｏが基準電圧Ｖｒｅｆよりも低くなるため、比較器２０からの異常検出用信号ＤＩＡＧが正常時と同様にローレベルとなってしまい、その結果、１つのＦＥＴのオープン故障を検出することができない。
【００１４】
このため、正常な方のＦＥＴに許容値以上の電流が流れて該ＦＥＴが損傷したり、或いは、電気負荷Ｌに十分な電流を流すことができない状態になっているにも拘わらず故障を検出することができない、といった不具合が発生する。
本発明は、こうした問題に鑑みなされたものであり、並列に接続された複数の通電用トランジスタにより１つの電気負荷に電流を流す電気負荷駆動装置において、複数の通電用トランジスタのうちの何れかがオープン故障したことを、確実に検出できるようにすることを目的としている。
【００１５】
【課題を解決するための手段及び発明の効果】
上記目的を達成するためになされた請求項１に記載の電気負荷駆動装置では、並列に接続された複数の通電用トランジスタをオンさせることにより、車両に搭載された１つの電気負荷に電流を流す。
【００１６】
そして、この電気負荷駆動装置は、互いに接続された複数の通電用トランジスタの電気負荷側の出力端子の電圧と、所定の基準電圧とを比較することにより、電気負荷への通電が行われているか否かを判定する判定手段と、車両の運転状態に基づいて電気負荷を駆動するために該電気負荷に実際に連続して通電すべき通電期間を算出し、その算出した通電期間の間、全ての通電用トランジスタをオンさせるための制御信号をアクティブレベルで出力する処理装置と、駆動用回路とを備えており、駆動用回路は、前記制御信号を入力し、その制御信号から、各通電用トランジスタをそれぞれ駆動するための駆動信号を、電気負荷への連続した通電期間中に、複数の通電用トランジスタが全てオンされる期間と、複数の通電用トランジスタのうちの各々１つだけがオンされる期間（単独オン期間）とが発生するように生成して、その各駆動信号により各通電用トランジスタを駆動する。
【００１７】
そして更に、この電気負荷駆動装置では、駆動用回路により発生される各単独オン期間において、上記判定手段の判定結果を読み取り、その判定結果が電気負荷に実際に通電されるべきであるにもかかわらず電気負荷への非通電（即ち、電気負荷への通電が行われていないこと）を示していれば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断する。
【００１８】
つまり、請求項１の電気負荷駆動装置では、本来は全ての通電用トランジスタをオンさせるべき電気負荷への通電期間中に、複数の通電用トランジスタの各々について、１つの通電用トランジスタだけがオンされる単独オン期間を発生させ、その各単独オン期間において、判定手段により電気負荷への通電が行われていないと判定されていれば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断するようにしている。
【００１９】
そして、このような請求項１の電気負荷駆動装置によれば、並列接続された複数の通電用トランジスタのうちの何れかがオープン故障したことを、確実に検出することができる。
しかも、請求項１の電気負荷駆動装置によれば、全ての通電用トランジスタがオフされる非通電期間中に、判定手段の判定結果を読み取って、その判定結果が電気負荷への通電（即ち、電気負荷への通電が行われていること）を示していれば、複数の通電用トランジスタのうちの何れかにショート故障が発生していると判断することができ、通電用トランジスタの出力端子の電圧と基準電圧とを比較するだけの簡単な構成の判定手段を、通電用トランジスタのショート故障検出とオープン故障検出との両方に使用することができる。
【００２０】
次に、請求項２の発明は、請求項１の電気負荷駆動装置において、処理装置からの制御信号がアクティブレベルになる度に、各通電用トランジスタがオープン故障しているか否かの判断を実施することを特徴としている。
また、請求項３の発明は、請求項１又は請求項２の電気負荷駆動装置において、駆動用回路は、前記制御信号がアクティブレベルになった通電開始時点から、各通電用トランジスタの単独オン期間を順次切り替えて発生させ、その後は、前記制御信号がアクティブレベルとは反対の非アクティブレベルになるまで、全ての通電用トランジスタをオンさせることを特徴としている。
ところで、通電用トランジスタが２個の場合には、駆動用回路は請求項４に記載の如く構成することができる。
即ち、駆動用回路は、前記制御信号を、２つの通電用トランジスタＴｒ１，Ｔｒ２のうちの一方の通電用トランジスタＴｒ１を駆動するための駆動信号とし、前記制御信号を所定時間だけ遅延させた信号を、他方の通電用トランジスタＴｒ２を駆動するための駆動信号とすることにより、前記制御信号がアクティブレベルに切り替わって一方の通電用トランジスタＴｒ１がオンされるタイミングから前記所定時間が経過した時に他方の通電用トランジスタＴｒ２をオンさせ、前記制御信号がアクティブレベルとは反対の非アクティブレベルに切り替わって前記一方の通電用トランジスタＴｒ１がオフされるタイミングから前記所定時間が経過した時に前記他方の通電用トランジスタＴｒ２をオフさせるように構成することができる。
【００２１】
つまり、この場合には、一方の通電用トランジスタＴｒ１のオンタイミングから他方の通電用トランジスタＴｒ２のオンタイミングまでの期間が、一方の通電用トランジスタＴｒ１の単独オン期間となり、一方の通電用トランジスタＴｒ１のオフタイミングから他方の通電用トランジスタＴｒ２のオフタイミングまでの期間が、他方の通電用トランジスタＴｒ２の単独オン期間となる。
【００２２】
そして、このような請求項４の構成によれば、駆動用回路の構成を非常に簡単なものにすることができる。
【００２３】
一方、第１参考例の電気負荷駆動用ＩＣは、電気負荷に電流を流すための電流経路において、その電気負荷に対し直列に、且つ互いに並列に接続される複数の通電用トランジスタを備えている。
そして、第１参考例の電気負荷駆動用ＩＣは、入力される二値の制御信号がアクティブレベルになっている間、前記複数の通電用トランジスタをオンさせて電気負荷に電流を流すのであるが、特に、制御信号がアクティブレベルになっている期間中に、複数の通電用トランジスタのうちの各々１つだけがオンされる期間（請求項１に記載の単独オン期間に相当）を発生させる単独オン期間発生手段を備えている。
【００２４】
このような第１参考例の電気負荷駆動用ＩＣによれば、以下のように使用することができる。
例えば、当該ＩＣを、請求項１に記載の判定手段と共に、電気負荷駆動装置に設けて、マイコンや論理回路などの処理装置から当該ＩＣへ、電気負荷に通電すべき期間の間、アクティブレベルの制御信号が出力されるように構成する。そして、上記処理装置或いは他の処理装置が、当該ＩＣ内の単独オン期間発生手段により発生される各単独オン期間において、上記判定手段の判定結果を読み取り、その判定結果が電気負荷への非通電を示していたならば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断すれば良い。
【００２５】
次に、第２参考例の電気負荷駆動用ＩＣは、電気負荷に電流を流すための電流経路において、その電気負荷に対し直列に、且つ互いに並列に接続される２つの通電用トランジスタを備えている。
そして、第２参考例の電気負荷駆動用ＩＣは、入力される二値の制御信号に従い前記２つの通電用トランジスタをオンさせて電気負荷に電流を流すのであるが、特に、２つの通電用トランジスタのうちの一方を、制御信号がアクティブレベルになっている間オンさせる第１の駆動手段と、前記制御信号を所定時間Ｔｄだけ遅延させ、２つの通電用トランジスタのうちの他方を、前記遅延させた制御信号がアクティブレベルになっている間オンさせる第２の駆動手段とを備えている。
【００２６】
このような第２参考例の電気負荷駆動用ＩＣによれば、以下のように使用することができる。
例えば、当該ＩＣを、請求項１に記載の判定手段と共に、電気負荷駆動装置に設けて、マイコンや論理回路などの処理装置から当該ＩＣへ、電気負荷に通電すべき期間の間（厳密には、その期間よりも上記所定時間Ｔｄだけ短い期間の間）、アクティブレベルの制御信号が出力されるように構成する。
【００２７】
すると、２つの通電用トランジスタＴｒ１，Ｔｒ２のうち、一方の通電用トランジスタＴｒ１は、当該ＩＣ内の第１の駆動手段により、制御信号がアクティブレベルになっている間オンされ、他方の通電用トランジスタＴｒ２は、当該ＩＣ内の第２の駆動手段により、上記制御信号を所定時間Ｔｄだけ遅延させた制御信号がアクティブレベルになっている間オンされるため、結局、他方の通電用トランジスタＴｒ２は、一方の通電用トランジスタＴｒ１がオンされるタイミングから所定時間Ｔｄが経過した時にオンされると共に、一方の通電用トランジスタＴｒ１がオフされるタイミングから所定時間Ｔｄが経過した時にオフされることとなる。このため、請求項４の電気負荷駆動装置について述べたように、一方の通電用トランジスタＴｒ１のオンタイミングから他方の通電用トランジスタＴｒ２のオンタイミングまでの期間が、一方の通電用トランジスタＴｒ１の単独オン期間Ｋ１となり、一方の通電用トランジスタＴｒ１のオフタイミングから他方の通電用トランジスタＴｒ２のオフタイミングまでの期間が、他方の通電用トランジスタＴｒ２の単独オン期間Ｋ２となる。
【００２８】
そこで、当該ＩＣに制御信号を出力する処理装置或いは他の処理装置が、当該ＩＣ内の第１及び第２の駆動手段により発生される上記各単独オン期間Ｋ１，Ｋ２において、上記判定手段の判定結果を読み取り、その判定結果が電気負荷への非通電を示していたならば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断すれば良い。
【００２９】
尚、第１参考例又は第２参考例の電気負荷駆動用ＩＣに、請求項１に記載の判定手段を内蔵させるようにしても良い。また、判定手段の判定結果を読み取ってオープン故障の有無を判断する手段を内蔵させても良い。
【００３０】
【発明の実施の形態】
以下、本発明が適用された実施形態の電気負荷駆動装置としての電子制御装置について、図面を用いて説明する。
まず図１は、第１実施形態の電子制御装置３０を表す構成図である。
【００３１】
この電子制御装置３０は、車両に搭載された電気負荷（本実施形態ではソレノイド）Ｌを車両の運転状態に応じて駆動するものであり、図７に例示した従来の電子制御装置と比較すると、ハードウェア面において、以下の（１）〜（４）の点が異なっている。尚、図１において、図７と同じ構成要素については、同一の符号を付しているため、詳しい説明は省略する。
【００３２】
（１）電気負荷Ｌに電流を流すための通電用トランジスタとして、３個のＮチャネルＭＯＳＦＥＴ１，２，３を備えている。
つまり、２つのＦＥＴ１，２に加えて、更に３つ目のＦＥＴ３を備えており、その３つのＦＥＴ１〜３は、電気負荷Ｌに電流を流すための電流経路において、電気負荷Ｌに対し直列に、且つ互いに並列に接続されている。
【００３３】
尚、本第１実施形態においても、ローサイド駆動であるため、電気負荷Ｌの一端が電源電圧の高電位側ＶＢに接続されており、その電気負荷Ｌの他端に、３つのＦＥＴ１〜３のドレインが共通接続されている。そして、３つのＦＥＴ１〜３のソースが接地電位に共通接続されている。よって、本第１実施形態では、互いに接続された３つのＦＥＴ１〜３のドレインが、電気負荷Ｌ側の出力端子となっている。
【００３４】
（２）マイコン１０からの制御信号Ｓｃを入力して、その制御信号Ｓｃから、３つの各ＦＥＴ１〜３を夫々駆動するための個別制御信号Ｓ１〜Ｓ３を生成して出力する信号調整回路３２が追加されている。尚、信号調整回路３２の機能については後述する。
【００３５】
（３）３つ目のＦＥＴ３に対しても、バッファ回路１１，１２と同様のバッファ回路１３が設けられている。
そして、バッファ回路１１には、信号調整回路３２から出力されるＦＥＴ１用の個別制御信号Ｓ１が入力され、バッファ回路１２には、信号調整回路３２から出力されるＦＥＴ２用の個別制御信号Ｓ２が入力され、バッファ回路１３には、信号調整回路３２から出力されるＦＥＴ３用の個別制御信号Ｓ３が入力される。
【００３６】
このため、バッファ回路１１は、信号調整回路３２からの個別制御信号Ｓ１をＦＥＴ１のゲートに駆動信号として供給することにより、その個別制御信号Ｓ１がアクティブレベルとしてのハイレベルになっている間、ＦＥＴ１をオンさせる。同様に、バッファ回路１２は、信号調整回路３２からの個別制御信号Ｓ２をＦＥＴ２のゲートに駆動信号として供給することにより、その個別制御信号Ｓ２がハイレベルになっている間、ＦＥＴ２をオンさせ、バッファ回路１３は、信号調整回路３２からの個別制御信号Ｓ３をＦＥＴ３のゲートに駆動信号として供給することにより、その個別制御信号Ｓ３がハイレベルになっている間、ＦＥＴ３をオンさせる（図２参照）。
【００３７】
（４）ＦＥＴ１〜３，バッファ回路１１〜１３，比較器２０，及び信号調整回路３２は、マイコン１０からの制御信号Ｓｃに従い電気負荷Ｌに電流を流す電気負荷駆動用ＩＣ３４として、１つの半導体基板上に形成されていると共に１パッケージ化されている。
【００３８】
尚、本第１実施形態においても、比較器２０の非反転入力端子には、互いに接続されたＦＥＴ１〜３のドレインの電圧Ｖｏが入力されている。また、本第１実施形態において、電気負荷Ｌの一端が接続される電源電圧の高電位側ＶＢは、車両に搭載されたバッテリのプラス端子の電位であり、接地電位は、バッテリのマイナス端子の電位である。そして、このことは、後述する他の実施形態や変形例についても同様である。
【００３９】
次に、信号調整回路３２の機能について、図２を用い説明する。
図２に示すように、信号調整回路３２は、マイコン１０からの制御信号Ｓｃがローレベルであれば、全ての個別制御信号Ｓ１〜Ｓ３をローレベルにする。
そして、個別制御信号Ｓ１〜Ｓ３のうち、ＦＥＴ１用の個別制御信号Ｓ１については、マイコン１０からの制御信号Ｓｃがローレベルからハイレベルになった時点（以下、通電開始時点という）で、個別制御信号Ｓ１をローレベルからハイレベルに変化させ、その通電開始時点から、一定時間Ｔに所定のオーバーラップ時間α（＜Ｔ）を加えた時間（＝Ｔ＋α）が経過した時点で、個別制御信号Ｓ１をハイレベルからローレベルにし、更に、通電開始時点から一定時間Ｔの３倍の時間（＝３×Ｔ）が経過した時点で、個別制御信号Ｓ１をローレベルからハイレベルにする。
【００４０】
また、ＦＥＴ２用の個別制御信号Ｓ２については、通電開始時点から一定時間Ｔが経過した時点で、個別制御信号Ｓ２をローレベルからハイレベルに変化させ、通電開始時点から、一定時間Ｔを２倍した時間にオーバーラップ時間αを加えた時間（＝２×Ｔ＋α）が経過した時点で、個別制御信号Ｓ２をハイレベルからローレベルにし、更に、通電開始時点から一定時間Ｔの３倍の時間（＝３×Ｔ）が経過した時点で、個別制御信号Ｓ２をローレベルからハイレベルにする。
【００４１】
また更に、ＦＥＴ３用の個別制御信号Ｓ３については、通電開始時点から一定時間Ｔの２倍の時間（＝２×Ｔ）が経過した時点で、その個別制御信号Ｓ３をローレベルからハイレベルにする。
このため、通電開始時点から一定時間Ｔが経過するまでの期間は、３つの個別制御信号Ｓ１〜Ｓ３のうちで、個別制御信号Ｓ１だけがハイレベルとなり、その期間が、３つのＦＥＴ１〜３のうちで、ＦＥＴ１だけがオンされる期間（以下、ＦＥＴ１の単独オン期間という）となる。
【００４２】
また、通電開始時点から「Ｔ＋α」の時間が経過した時点から、通電開始時点から「２×Ｔ」の時間が経過する時点までの期間は、３つの個別制御信号Ｓ１〜Ｓ３のうちで、個別制御信号Ｓ２だけがハイレベルとなり、その期間が、３つのＦＥＴ１〜３のうちで、ＦＥＴ２だけがオンされる期間（以下、ＦＥＴ２の単独オン期間という）となる。
【００４３】
また更に、通電開始時点から「２×Ｔ＋α」の時間が経過した時点から、通電開始時点から「３×Ｔ」の時間が経過する時点までの期間は、３つの個別制御信号Ｓ１〜Ｓ３のうちで、個別制御信号Ｓ３だけがハイレベルとなり、その期間が、３つのＦＥＴ１〜３のうちで、ＦＥＴ３だけがオンされる期間（以下、ＦＥＴ３の単独オン期間という）となる。
【００４４】
そして、通電開始時点から「３×Ｔ」の時間が経過した時点から、制御信号Ｓｃがローレベルになるまでの期間は、全てのＦＥＴ１〜３がオンする期間（通常オン期間）となる。
尚、オーバーラップ時間αは、通電開始時点から「３×Ｔ」の時間が経過するまでの期間（つまり、全てのＦＥＴ１〜３をオンさせるまでの期間）において、ＦＥＴ２をオンさせてからＦＥＴ１をオフさせ、ＦＥＴ３をオンさせてからＦＥＴ２をオフさせるといった具合に、常に何れかのＦＥＴを確実にオンさせておくための重複オン時間である。
【００４５】
このような本第１実施形態の電子制御装置３０においては、マイコン１０が、様々なセンサやスイッチからの信号に基づき車両の運転状態を検出すると共に、その検出結果に基づいて、電気負荷Ｌへの通電期間（詳しくは、通電開始タイミング及びそのタイミングからの通電継続時間）を算出し、更に、その通電期間の間、電気負荷駆動用ＩＣ３４への制御信号Ｓｃをハイレベルにする。
【００４６】
そして、制御信号Ｓｃがローレベルからハイレベルになると、図２に示したように、その時点（通電開始時点）から「３×Ｔ」の時間が経過するまでは、ＦＥＴ１〜３のうちの１つだけが、ＦＥＴ１→ＦＥＴ２→ＦＥＴ３の順に切り替えてオンされ、「３×Ｔ」の時間が経過すると、その後は、制御信号Ｓｃがローレベルになるまで、全てのＦＥＴ１〜３がオンされる。
【００４７】
このため、マイコン１０からの制御信号Ｓｃがハイレベルになっている間、電気負荷Ｌに電流が流れることとなる。
また、本第１実施形態の電子制御装置３０において、マイコン１０は、図７に例示した従来装置と同様に、制御信号Ｓｃの出力レベルをローレベルにしている時に、比較器２０からの異常検出用信号ＤＩＡＧを読み取って、その信号ＤＡＩＧがハイレベルでなければ（ローレベルであれば）、ＦＥＴ１〜３のうちの少なくとも１つにショート故障（オンしたままの故障又はドレインの接地電位へのショート）が発生していると判断するようになっている。
【００４８】
そして更に、本第１実施形態の電子制御装置３０において、マイコン１０は、ＦＥＴ１〜３の何れか１つだけがオンされる上記の各単独オン期間において、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＡＩＧが、電気負荷Ｌへの非通電を示す方のハイレベルであれば、その時の単独オン期間にオンされるはずのＦＥＴがオープン故障（オンすることができずオフしたままの故障）していると判断するようになっている。
【００４９】
つまり、全てのＦＥＴ１〜３が正常ならば、各ＦＥＴ１〜３の単独オン期間において、ＦＥＴ１〜３の何れかがオンするため、比較器２０の非反転入力端子に入力されるＦＥＴ１〜３のドレイン電圧Ｖｏは、制御信号Ｓｃがハイレベルになった時点から継続して基準電圧Ｖｒｅｆよりも低くなり、その結果、比較器２０からマイコン１０への異常検出用信号ＤＩＡＧは、図２に示すように、制御信号Ｓｃがハイレベルになった時点から継続してローレベルになる。
【００５０】
これに対して、もしＦＥＴ１がオープン故障していたならば、ＦＥＴ１の単独オン期間において、ＦＥＴ１〜３のドレイン電圧Ｖｏが基準電圧Ｖｒｅｆよりも低くならず、比較器２０からマイコン１０への異常検出用信号ＤＩＡＧがハイレベルになる。同様に、ＦＥＴ２がオープン故障していたならば、ＦＥＴ２の単独オン期間において、比較器２０からの異常検出用信号ＤＩＡＧがハイレベルになり、ＦＥＴ３がオープン故障していたならば、ＦＥＴ３の単独オン期間において、比較器２０からの異常検出用信号ＤＩＡＧがハイレベルになる。
【００５１】
そこで、本第１実施形態の電子制御装置３０において、マイコン１０は、図２に示すように、ＦＥＴ１の単独オン期間のほぼ中間時点に設定された読取タイミングＰ１にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧがハイレベルであれば、ＦＥＴ１がオープン故障していると判断する。また、マイコン１０は、ＦＥＴ２の単独オン期間のほぼ中間時点に設定された読取タイミングＰ２にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧがハイレベルであれば、ＦＥＴ２がオープン故障していると判断する。また更に、マイコン１０は、ＦＥＴ３の単独オン期間のほぼ中間時点に設定された読取タイミングＰ３にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧがハイレベルであれば、ＦＥＴ３がオープン故障していると判断する。尚、こうしたオープン故障検出に関する異常検出用信号ＤＩＡＧの論理レベルの組み合わせを表で表すと、図３のようになる。
【００５２】
以上のように、本第１実施形態の電子制御装置３０では、本来は全てのＦＥＴ１〜３をオンさせるべき電気負荷Ｌへの通電期間中に、各ＦＥＴ１〜３の１つだけがオンされる単独オン期間を発生させ、その各単独オン期間において、比較器２０からの異常検出用信号ＤＩＡＧが電気負荷Ｌへの非通電を示すハイレベルならば、その時の単独オン期間にオンされるはずのＦＥＴがオープン故障していると判断するようにしている。
【００５３】
よって、並列接続された３つのＦＥＴ１〜３のうちの何れかがオープン故障したことを、確実に検出することができる。しかも、この電子制御装置３０によれば、ＦＥＴ１〜３のドレイン電圧Ｖｏと基準電圧Ｖｒｅｆとを大小比較する比較器２０を、ＦＥＴ１〜３のショート故障検出とオープン故障検出との両方に使用することができ、装置構成の複雑化を招くことが無い。
【００５４】
また、本第１実施形態の電子制御装置３０では、３つのＦＥＴ１〜３を信号調整回路３２等と共に１つの半導体基板上に形成してＩＣ化しているため、全てのＦＥＴ１〜３の特性が揃い、何れかのＦＥＴに電流が集中してしまうような不具合を確実に防ぐことができる。このため、各ＦＥＴ１〜３の通電能力のマージン（余裕分）を最小限に抑えることができる。
【００５５】
尚、本第１実施形態では、マイコン１０が処理装置に相当し、比較器２０が判定手段に相当し、電気負荷駆動用ＩＣ３４内の信号調整回路３２及びバッファ回路１１〜１３が、駆動用回路に相当している。また、信号調整回路３２が、第１参考例の単独オン期間発生手段に相当している。
一方、上記第１実施形態のような構成及び手法は、通電用トランジスタの数が３つ以外の場合でも、同様に適用することができる。
【００５６】
例えば、図１において、ＦＥＴ３が無く、２つのＦＥＴ１，２で電気負荷Ｌへの通電を行う場合には、信号調整回路３２を、図４に示す如く機能するように構成すれば良い。
即ち、電気負荷Ｌへの通電を２つのＦＥＴ１，２で行う場合、図４に示すように、信号調整回路３２は、ＦＥＴ１用の個別制御信号Ｓ１については、マイコン１０からの制御信号Ｓｃがローレベルからハイレベルになった通電開始時点で、個別制御信号Ｓ１をローレベルからハイレベルに変化させ、その通電開始時点から、一定時間Ｔにオーバーラップ時間αを加えた時間（＝Ｔ＋α）が経過した時点で、個別制御信号Ｓ１をハイレベルからローレベルにし、更に、通電開始時点から一定時間Ｔの２倍の時間（＝２×Ｔ）が経過した時点で、個別制御信号Ｓ１をローレベルからハイレベルにする。そして、ＦＥＴ２用の個別制御信号Ｓ２については、通電開始時点から一定時間Ｔが経過した時点で、その個別制御信号Ｓ２をローレベルからハイレベルにする。尚、この場合も、マイコン１０からの制御信号Ｓｃがローレベルならば、全ての個別制御信号Ｓ１，Ｓ２をローレベルにする。
【００５７】
このようにすれば、通電開始時点から一定時間Ｔが経過するまでの期間は、２つの個別制御信号Ｓ１，Ｓ２のうちで、個別制御信号Ｓ１だけがハイレベルとなり、その期間が、ＦＥＴ１の単独オン期間となる。また、通電開始時点から「Ｔ＋α」の時間が経過した時点から、通電開始時点から「２×Ｔ」の時間が経過する時点までの期間は、２つの個別制御信号Ｓ１，Ｓ２のうちで、個別制御信号Ｓ２だけがハイレベルとなり、その期間が、ＦＥＴ２の単独オン期間となる。
【００５８】
このため、マイコン１０は、第１実施形態の場合と同様に、ＦＥＴ１の単独オン期間での読取タイミングＰ１と、ＦＥＴ２の単独オン期間での読取タイミングＰ２との各々にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧの論理レベルからオープン故障の有無を判断すれば良い。尚、このように電気負荷Ｌへの通電を２つのＦＥＴ１，２で行う場合、電気負荷駆動用ＩＣ３４内のバッファ回路１３は不要である。
【００５９】
ところで、電気負荷Ｌへの通電を２つのＦＥＴ１，２で行う場合には、次に説明する第２実施形態のようにしても良い。
まず図５は、第２実施形態の電子制御装置４０を表す構成図である。尚、図５において、第１実施形態の電子制御装置３０（図１）と同じ構成要素については、同一の符号を付しているため、詳細な説明は省略する。
【００６０】
図５に示すように、第２実施形態の電子制御装置４０は、第１実施形態の電子制御装置３０と比較すると、電気負荷駆動用ＩＣ３４に代えて、電気負荷駆動用ＩＣ４４を備えている。そして、本第２実施形態の電気負荷駆動用ＩＣ４４は、第１実施形態の電気負荷駆動用ＩＣ３４と比較すると、以下の（ａ）〜（ｃ）の点が異なっている。
【００６１】
（ａ）ＦＥＴ３及びバッファ回路１３が内蔵されていない。
（ｂ）信号調整回路３２が内蔵されていない。そして、バッファ回路１１には、マイコン１０からの制御信号Ｓｃが入力される。このため、バッファ回路１１は、図７の従来装置の場合と同様に、マイコン１０からの制御信号ＳｃをＦＥＴ１のゲートに駆動信号として供給する。
【００６２】
（ｃ）マイコンからの制御信号Ｓｃが入力される遅延回路４２を内蔵している。そして、遅延回路４２は、図６の２段目に示すように、マイコン１０からの制御信号Ｓｃを所定時間Ｔｄだけ遅延させて出力し、その遅延回路４２の出力信号Ｓｄが、バッファ回路１２に入力される。このため、バッファ回路１２は、遅延回路４２の出力信号（即ち、マイコン１０からの制御信号Ｓｃを所定時間Ｔｄだけ遅延させた制御信号）ＳｄをＦＥＴ２のゲートに駆動信号として供給する。
【００６３】
このような本第２実施形態の電子制御装置４０においては、図６に示すように、２つのＦＥＴ１，２のうち、一方のＦＥＴ１は、バッファ回路１１により、マイコン１０からの制御信号Ｓｃがハイレベルになっている間オンされ、他方のＦＥＴ２は、遅延回路４２及びバッファ回路１２により、マイコン１０からの制御信号Ｓｃを所定時間Ｔｄだけ遅延させた制御信号Ｓｄがハイレベルになっている間オンされる。
【００６４】
このため、ＦＥＴ２は、ＦＥＴ１がオンされるタイミングから所定時間Ｔｄが経過した時にオンされ、ＦＥＴ１がオフされるタイミングから所定時間Ｔｄが経過した時にオフされることとなる。
よって、ＦＥＴ１のオンタイミングからＦＥＴ２のオンタイミングまでの期間（即ち、図６において、制御信号Ｓｃがハイレベルになってから所定時間Ｔｄが経過するまでの期間）が、ＦＥＴ１の単独オン期間Ｋ１となり、ＦＥＴ１のオフタイミングからＦＥＴ２のオフタイミングまでの期間（即ち、図６において、制御信号Ｓｃがローレベルになってから所定時間Ｔｄが経過するまでの期間）が、ＦＥＴ２の単独オン期間Ｋ２となる。
【００６５】
そこで、本第２実施形態においても、マイコン１０は、図６の最下段に示すように、ＦＥＴ１の単独オン期間Ｋ１のほぼ中間時点に設定された読取タイミングＰ１にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧがハイレベルであれば、その時の単独オン期間Ｋ１にオンされるはずのＦＥＴ１がオープン故障していると判断する。また、ＦＥＴ２の単独オン期間Ｋ２のほぼ中間時点に設定された読取タイミングＰ２にて、比較器２０からの異常検出用信号ＤＩＡＧを読み取り、その信号ＤＩＡＧがハイレベルであれば、その時の単独オン期間Ｋ２にオンされるはずのＦＥＴ２がオープン故障していると判断する。
【００６６】
このような本第２実施形態の電子制御装置４０によっても、図４を用いて説明した第１実施形態の変形例と同様に、並列接続された２つのＦＥＴ１，２のうちの何れかがオープン故障したことを、確実に検出することができる。しかも、図７に例示した従来装置の構成に対して遅延回路４２を追加するだけで良く、図４を用いて説明した第１実施形態の変形例よりも簡単な構成で済む。
【００６７】
尚、本第２実施形態の電子制御装置４０では、電気負荷Ｌへの実際の通電期間が、マイコン１０からの制御信号Ｓｃがハイレベルとなっている期間よりも、遅延回路４２での遅延時間Ｔｄだけ長くなる。しかし、その遅延回路４２での遅延時間Ｔｄを、電気負荷Ｌへの通電時間よりも十分に短い時間に設定しておけば、大きな問題にはならない。また、マイコン１０が、制御信号Ｓｃを上記遅延時間Ｔｄの分だけ補正して出力するようにしても良い。つまり、マイコン１０は、自己が算出した通電期間の終了時よりも上記遅延時間Ｔｄだけ早く制御信号Ｓｃをローレベルに戻せば良い。
【００６８】
一方、本第２実施形態では、遅延回路４２とバッファ回路１１，１２が、駆動用回路に相当している。また、バッファ回路１１が、第２参考例の第１の駆動手段に相当し、遅延回路４２及びバッファ回路１２が、第２参考例の第２の駆動手段に相当している。
【００６９】
以上、本発明の一実施形態について説明したが、本発明は、種々の形態を採り得ることは言うまでもない。
【００７０】
例えば、上記各実施形態及びその変形例の電子制御装置は、ローサイド駆動のものであったが、本発明は、通電用トランジスタが電気負荷よりも高電位側に接続されるハイサイド駆動の装置に対しても、同様に適用することができる。
また更に、通電用トランジスタは、ＭＯＳＦＥＴに限らず、他の構造のトランジスタ（例えばバイポーラトランジスタ）であっても良い。
【００７１】
一方、第１実施形態において、電気負荷駆動用ＩＣ３４内のバッファ回路１１〜１３は、信号調整回路３２の電流出力能力が大きければ、削除することも可能である。同様に、第２実施形態において、電気負荷駆動用ＩＣ４４内のバッファ回路１１，１２は、マイコン１０と遅延回路４２の電流出力能力が大きければ、削除することも可能である。
【００７２】
また、判定手段としての比較器２０は、電気負荷駆動用ＩＣ３４，４４の外部に設けても良い。
一方、電気負荷駆動用ＩＣ３４，４４の内部に、前述したマイコン１０と同じ要領で、比較器２０の出力レベルに基づき通電用トランジスタ（ＦＥＴ）の故障検出を行う回路を設け、その回路での判断結果をマイコン１０が読み取るようにしても良い。
【００７３】
また、第１実施形態の電気負荷駆動用ＩＣ３４において、ＦＥＴ１〜３のドレインは、そのＩＣ３４の外部で共通接続するようにしても良い。
同様に、第２実施形態の電気負荷駆動用ＩＣ４４において、ＦＥＴ１，２のドレインは、そのＩＣ４４の外部で共通接続するようにしても良い。そして、この場合には、他の使い方として、各ＦＥＴ１，２のドレインを、共通接続せずに、２つの電気負荷の各々に接続し、その各ＦＥＴ１，２により、通電電流が小さい２つの電気負荷を夫々駆動することも可能になる。但し、この場合、厳密には、ＦＥＴ２がＦＥＴ１に対して遅延回路４２での遅延時間Ｔｄだけ遅れてオン／オフすることとなる。
【図面の簡単な説明】
【図１】 第１実施形態の電子制御装置を表す構成図である。
【図２】 第１実施形態の電子制御装置の作用を表すタイムチャートである。
【図３】 第１実施形態の電子制御装置の作用を表す表である。
【図４】 第１実施形態の変形例を説明するタイムチャートである。
【図５】 第２実施形態の電子制御装置を表す構成図である。
【図６】 第２実施形態の電子制御装置の作用を表すタイムチャートである。
【図７】 従来の電気負荷駆動装置としての電子制御装置を表す構成図である。
【図８】 図７の装置の作用を表すタイムチャートである。
【符号の説明】
１，２，３…ＮチャネルＭＯＳＦＥＴ、１０…マイコン、１１，１２，１３…バッファ回路、２０…比較器、３０，４０…電子制御装置（電気負荷駆動装置）、３２…信号調整回路、３４，４４…電気負荷駆動用ＩＣ、４２…遅延回路、Ｌ…電気負荷
Claims (4)
- 並列に接続された複数の通電用トランジスタをオンさせることにより車両に搭載された１つの電気負荷に電流を流す電気負荷駆動装置であって、
互いに接続された前記複数の通電用トランジスタの前記電気負荷側の出力端子の電圧と、所定の基準電圧とを比較することにより、前記電気負荷への通電が行われているか否かを判定する判定手段と、
前記車両の運転状態に基づいて前記電気負荷を駆動するために該電気負荷に実際に連続して通電すべき通電期間を算出し、その算出した通電期間の間、全ての前記通電用トランジスタをオンさせるための制御信号をアクティブレベルで出力する処理装置と、
前記制御信号を入力し、その制御信号から、前記各通電用トランジスタをそれぞれ駆動するための駆動信号を、前記電気負荷への連続した通電期間中に、前記複数の通電用トランジスタが全てオンされる期間と、前記複数の通電用トランジスタのうちの各々１つだけがオンされる期間（以下、単独オン期間という）とが発生するように生成して、その各駆動信号により前記各通電用トランジスタを駆動する駆動用回路と、
を備え、前記駆動用回路により発生される各単独オン期間において、前記判定手段の判定結果を読み取り、該判定結果が前記電気負荷に実際に通電されるべきであるにもかかわらず前記電気負荷への非通電を示していれば、その時の単独オン期間にオンされるはずの通電用トランジスタがオープン故障していると判断するように構成されていること、
を特徴とする電気負荷駆動装置。 - 請求項１に記載の電気負荷駆動装置において、
前記処理装置からの制御信号がアクティブレベルになる度に、前記各通電用トランジスタがオープン故障しているか否かの判断を実施すること、
を特徴とする電気負荷駆動装置。 - 請求項１又は請求項２に記載の電気負荷駆動装置において、
前記駆動用回路は、前記制御信号がアクティブレベルになった通電開始時点から、前記各通電用トランジスタの単独オン期間を順次切り替えて発生させ、その後は、前記制御信号がアクティブレベルとは反対の非アクティブレベルになるまで、全ての前記通電用トランジスタをオンさせること、
を特徴とする電気負荷駆動装置。 - 請求項１又は請求項２に記載の電気負荷駆動装置において、
前記通電用トランジスタは２つであり、
前記駆動用回路は、前記制御信号を、前記２つの通電用トランジスタのうちの一方の通電用トランジスタを駆動するための駆動信号とし、前記制御信号を所定時間だけ遅延させた信号を、他方の通電用トランジスタを駆動するための駆動信号とすることにより、前記制御信号がアクティブレベルに切り替わって前記一方の通電用トランジスタがオンされるタイミングから前記所定時間が経過した時に前記他方の通電用トランジスタをオンさせ、前記制御信号がアクティブレベルとは反対の非アクティブレベルに切り替わって前記一方の通電用トランジスタがオフされるタイミングから前記所定時間が経過した時に前記他方の通電用トランジスタをオフさせるように構成されており、
前記一方の通電用トランジスタのオンタイミングから前記他方の通電用トランジスタのオンタイミングまでの期間が、前記一方の通電用トランジスタの単独オン期間になり、前記一方の通電用トランジスタのオフタイミングから前記他方の通電用トランジスタのオフタイミングまでの期間が、前記他方の通電用トランジスタの単独オン期間になること、
を特徴とする電気負荷駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001357709A JP3807294B2 (ja) | 2001-11-22 | 2001-11-22 | 電気負荷駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001357709A JP3807294B2 (ja) | 2001-11-22 | 2001-11-22 | 電気負荷駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158447A JP2003158447A (ja) | 2003-05-30 |
| JP3807294B2 true JP3807294B2 (ja) | 2006-08-09 |
Family
ID=19169009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001357709A Expired - Fee Related JP3807294B2 (ja) | 2001-11-22 | 2001-11-22 | 電気負荷駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3807294B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4599926B2 (ja) * | 2004-07-30 | 2010-12-15 | 東京電力株式会社 | 電力スイッチング回路、電力変換装置、開放故障検出方法及びモジュール型半導体スイッチング素子の駆動方法 |
| JP4570173B2 (ja) * | 2006-06-01 | 2010-10-27 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
| JP4882710B2 (ja) * | 2006-12-04 | 2012-02-22 | 株式会社デンソー | 負荷駆動装置の故障検出装置および負荷駆動用ｉｃ |
| DE102008014677A1 (de) | 2008-03-18 | 2009-09-24 | Continental Automotive Gmbh | Verfahren und Vorrichtung zum Betreiben einer Schaltungsanordnung |
| JP5645425B2 (ja) * | 2010-02-26 | 2014-12-24 | 三菱電機株式会社 | 電力変換装置 |
| JP5195897B2 (ja) | 2010-12-27 | 2013-05-15 | 株式会社デンソー | 電気負荷駆動装置 |
| JP5195896B2 (ja) | 2010-12-27 | 2013-05-15 | 株式会社デンソー | 電気負荷駆動装置 |
| JP6030849B2 (ja) * | 2012-05-10 | 2016-11-24 | 矢崎総業株式会社 | 半導体スイッチの制御装置 |
| JP6217248B2 (ja) * | 2013-08-30 | 2017-10-25 | 株式会社オートネットワーク技術研究所 | 半導体装置 |
| CN106104950B (zh) * | 2014-03-26 | 2018-03-02 | 三菱电机株式会社 | 电力切断装置 |
| JP2016021730A (ja) * | 2014-06-17 | 2016-02-04 | 東洋電機製造株式会社 | 故障検出回路 |
| JP6265293B2 (ja) * | 2017-04-21 | 2018-01-24 | 株式会社オートネットワーク技術研究所 | 半導体装置 |
-
2001
- 2001-11-22 JP JP2001357709A patent/JP3807294B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003158447A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7477082B2 (en) | Method and circuit for driving H-bridge that reduces switching noise | |
| JP3807294B2 (ja) | 電気負荷駆動装置 | |
| US8067859B2 (en) | Reverse polarity protection for MOSFETs | |
| US7268994B2 (en) | Relay driving apparatus and method having relay contact turn-on holding function | |
| US7969206B2 (en) | Semiconductor element drive circuit | |
| JP6365330B2 (ja) | 異常検出回路 | |
| JP4229656B2 (ja) | 電流制限回路およびそれを備えた出力回路 | |
| US10411638B2 (en) | Semiconductor integrated circuit | |
| JP2005318791A (ja) | 駆動装置の故障検出回路 | |
| JP2009240151A (ja) | 駆動信号供給制御用半導体装置 | |
| JP2009207077A (ja) | 半導体集積回路装置 | |
| US8045311B2 (en) | Load driving and diagnosis system and control method | |
| US7969107B2 (en) | Motor control device | |
| JP2006294694A (ja) | 負荷駆動装置及び負荷駆動方法 | |
| US20040120170A1 (en) | Inverter | |
| US6762576B2 (en) | Motor driving device for supplying driving current to a three-phase motor through output transistors | |
| JP2596390B2 (ja) | Ｈブリッジ型モータ駆動回路 | |
| JP4155075B2 (ja) | 断線検出回路 | |
| EP0871037A1 (en) | Circuit arrangement for monitoring an electronic circuit | |
| JP2020031449A (ja) | 負荷駆動回路 | |
| JP4007227B2 (ja) | 誘導性負荷制御装置 | |
| US11979143B2 (en) | Electronic circuit testing methods and systems | |
| US11539349B1 (en) | Integrated circuit and power module | |
| JPH11325298A (ja) | 電磁弁駆動装置 | |
| JP2008060494A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060508 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |