JP6365330B2 - 異常検出回路 - Google Patents

Description

本発明は、誘導性負荷と還流電流を通電させるための通電用素子との共通接続点が開放や地絡又は天絡したことを検出する異常検出回路に関する。

コイルのような誘導性負荷に対して、直列に接続されているＭＯＳＦＥＴなどの駆動用スイッチング素子により通電する回路構成では、ＭＯＳＦＥＴをオフした際にダイオードのような通電用素子を介して還流電流が流れる。そこで、還流電流が正常に流れているか否かを検出することで、コイルが断線したことを検出する機能を備えているものがある。例えばローサイド駆動方式であれば、ダイオードのカソードは還流電流が流れている期間に負電位になるので、その負電位が検出されなくなるとコイルの断線が検出される。

上記のような断線検出を行う回路は、一般にオペアンプを用いて構成されることが多いが、オペアンプは多数のトランジスタで構成されているため回路の配置面積が大きくなってしまう。例えば特許文献１には、点火コイルに対してスイッチング素子（ＩＧＢＴ）により通電を行う構成において、オペアンプを用いることなく点火コイルの断線を検出する構成が開示されている。

特開２００９−２２８５００号公報

しかしながら、特許文献１の構成では、ＣＰＵの判断部が、スイッチング素子のゲート電圧，駆動回路の電源電圧及び点火コイルの出力部電圧の３点の電圧を比較して断線を検出しており、ＣＰＵのソフトウェア処理も必要としている。

本発明は上記事情に鑑みてなされたものであり、その目的は、オペアンプ及びソフトウェア処理を要することなく、誘導性負荷との接続点が開放又は地絡若しくは天絡したことを検出できる異常検出回路を提供することにある。

請求項１記載の異常検出回路によれば、電源とグランドとの間に誘導性負荷と共に直列に接続される駆動用スイッチング素子がオンして誘導性負荷に通電が行われた後、駆動用スイッチング素子がオフした際に、誘導性負荷を通じて還流電流を流すための通電用素子からなる回路に接続される。信号出力部は、主電流経路側に電流源を備えるカレントミラー回路のミラー電流経路側に配置され、ミラー電流の通電状態に応じて信号を出力する。

通電制御手段は、誘導性負荷と通電用素子との共通接続点と、カレントミラー回路の主電流経路との間に接続され、誘導性負荷を通じて還流電流が流れている状態では、電流源より供給される電流を共通接続点側に流出させる。この時、カレントミラー回路にはミラー電流が流れない。一方、通電制御手段は、共通接続点が開放又は地絡若しくは天絡すると共通接続点側への電流の流出を停止させる。この時、カレントミラー回路にはミラー電流が流れるようになる。

このように構成すれば、信号出力部は誘導性負荷と通電用素子との共通接続点の状態に基づいて変化するミラー電流の通電状態に応じて、信号の出力状態を変化させることができる。したがって、オペアンプを使用したりソフトウェア処理を要することなく、簡単な構成で共通接続点の開放又は地絡若しくは天絡を検出できるようになる。

第１実施形態であり、コイルＬ１を駆動する駆動回路及び異常検出回路の構成を示す図 動作タイミングチャート（その１） 動作タイミングチャート（その２） 第２実施形態であり、コイルＬ１を駆動する駆動回路及び異常検出回路の構成を示す図 第３実施形態であり、コイルＬ１を駆動する駆動回路及び異常検出回路の構成を示す図 動作タイミングチャート 第４実施形態であり、コイルＬ１を駆動する駆動回路及び異常検出回路の構成を示す図 第５実施形態であり、コイルＬ１を駆動する駆動回路及び異常検出回路の構成を示す図

（第１実施形態）
図１に示すように、電源とグランドとの間には、トランジスタＴＲ０（ＮチャネルＭＯＳＦＥＴ，駆動用スイッチング素子）及びＴＲ２（ＮチャネルＭＯＳＦＥＴ，通電用素子）の直列回路が接続されている。トランジスタＴＲ０のソースであるＡ点とグランドとの間には、コイルＬ１（誘導性負荷）及びトランジスタＴＲ１（ＮチャネルＭＯＳＦＥＴ，駆動用スイッチング素子）の直列回路が接続されている。コイルＬ１は、例えばモータの固定子巻線の１相分である。

グランドには、カレントミラー回路１を構成するトランジスタＴＲ４及びＴＲ５（何れもＮチャネルＭＯＳＦＥＴ）のソースが接続されており、両者のゲートはトランジスタＴＲ４のドレイン（Ｂ点）に接続されている。また、前記ドレイン（主電流経路側）と電源との間には電流源Ｉが接続されており、トランジスタＴＲ５のドレイン（Ｃ点，ミラー電流経路側）は、抵抗素子Ｒ１（信号出力部）を介して電源に接続されている。尚、前記電源とトランジスタＴＲ０のソースが接続されている電源とは、同じものでも異なるものでも良い。

そして、Ａ点とＢ点との間には、トランジスタＴＲ３（ＮチャネルＭＯＳＦＥＴ，通電制御手段）が、ソースをＡ点側にして接続されている。トランジスタＴＲ３のゲートは自身のドレインに接続されている。尚、トランジスタＴＲ０〜ＴＲ２には、図示しない駆動制御回路によりゲート信号が与えられて、これらはスイッチング制御される。以上の構成において、トランジスタＴＲ３，カレントミラー回路１，電流源Ｉ及び抵抗素子Ｒ１が異常検出回路２を構成している。

次に、本実施形態の作用について説明する。例えば電源投入時にトランジスタＴＲ３が一瞬導通することで、トランジスタＴＲ０及びＴＲ１が共にオフしてハイインピーダンス状態にあるＡ点の電位は、グランド（ロー）レベルよりも僅かに高い電圧（例えばＶαとする）となっている。この時、Ｂ点の電位はトランジスタＴＲ４の閾値電圧Ｖｔとなっており、Ａ−Ｂ点間の電位差は（Ｖｔ−Ｖα）である。ダイオード接続されているトランジスタＴＲ３の順方向電圧をＶｆとすると、Ｖｆ＞（Ｖｔ−Ｖα）となるように設定する。これにより、トランジスタＴＲ４がオンしてカレントミラー回路１にミラー電流が流れ、Ｃ点の電位はローレベルになる。

コイルＬ１に通電する際には、トランジスタＴＲ０及びＴＲ１を同時にオンする。Ａ点の接続状態が健全（正常）であれば、図２（ａ）に示すように、Ａ点の電位は電源電圧（ハイ）レベルとなる。その後、トランジスタＴＲ０をオフにすると共に、トランジスタＴＲ１のオン状態を維持したままトランジスタＴＲ２をオンにして、コイルＬ１→トランジスタＴＲ１→トランジスタＴＲ２の経路で還流電流を流す。これにより、同期整流が行われる。

この時、Ａ点の電位は負電圧となり、電流源Ｉより供給される電流は、Ｂ点からトランジスタＴＲ３を介してＡ点側に流れる。すると、Ｂ点の電位はトランジスタＴＲ４の閾値電圧Ｖｔよりも低下するので、トランジスタＴＲ４はオフする。したがって、カレントミラー回路１にミラー電流は流れず、Ｃ点の電位はハイレベルになる。

一方、図２（ｂ）に示すように、Ａ点が地絡している場合には、トランジスタＴＲ０及びＴＲ１を同時にオンしてもＡ点の電位はグランド（ロー）レベルのままである。この場合も（Ｖｆ＞Ｖｔ）に設定することでトランジスタＴＲ３はオフするので、カレントミラー回路１にミラー電流が流れ、Ｃ点の電位はローレベルになる。

また、図２（ｃ）に示すように、トランジスタＴＲ０及びＴＲ１を同時にオンした後に、コイルＬ１が断線してＡ点が開放状態となった場合には、その後トランジスタＴＲ０をオフしてもＡ点の電位はハイレベルのままであり、トランジスタＴＲ３はオフする。この場合も、カレントミラー回路１にミラー電流が流れて、Ｃ点の電位はローレベルになる。すなわち、トランジスタＴＲ０のオフタイミングにおいてＣ点の電位変化を参照すれば、Ａ点が正常か地絡又は開放しているかを判別できる。

また、図３に示すように、トランジスタＴＲ０をオフすると同時にトランジスタＴＲ１をオフすると、トランジスタＴＲ１のドレイン電圧が急上昇して、トランジスタＴＲ１のブレークダウン電圧（クランプ保護している場合はクランプ電圧）まで上昇する。このため、コイルＬ１に残留していた電磁エネルギーは急激に減少する。したがって、図３（ａ）に示す正常において、Ｃ点の電位は僅かな期間しかハイレベルにならない。

以上のように本実施形態によれば、異常検出回路２は、電源とグランドとの間にコイルＬ１と共に直列に接続されるトランジスタＴＲ０及びＴＲ１がオンしてコイルＬ１に通電が行われた後、トランジスタＴＲ０がオフした際に、コイルＬ１を通じて還流電流を流すトランジスタＴＲ２に接続される。トランジスタＴＲ５のドレインであるＣ点は、カレントミラー回路１におけるミラー電流の通電状態に応じて信号を出力する。

トランジスタＴＲ３は、Ａ点とＢ点の間に接続され、コイルＬ１を通じて還流電流が流れている状態では、電流源Ｉより供給される電流をＡ点側に流出させ、Ａ点が開放又は地絡するとＡ点側への電流の流出を停止させる。すなわち、Ａ点の状態に基づいて変化するミラー電流の通電状態に応じて、Ｃ点における電圧信号の出力状態を変化させることができる。したがって、オペアンプを使用したりソフトウェア処理を要することなく、簡単な構成でＡ点の開放又は地絡を検出できるようになる。

そしてこの場合、トランジスタＴＲ３を、カレントミラー回路１を構成しているトランジスタＴＲ４及びＴＲ５と同種のＮチャネルＭＯＳＦＥＴをダイオード接続して用いている。したがって、トランジスタＴＲ４の閾値電圧Ｖｔと、トランジスタＴＲ３の順方向電圧Ｖｆとをほぼ同じ値に設定できる。

（第２実施形態）
図４に示すように、第２実施形態では、第１実施形態の構成よりトランジスタＴＲ１を削除し、トランジスタＴＲ２のソース，ドレインを逆方向に接続し且つゲートをグランドに接続した構成に、第１実施形態の異常検出回路２を適用したものである。この場合、コイルＬ１に流す電流は、トランジスタＴＲ０のみで制御される。第１実施形態では、図３に示したように、トランジスタＴＲ１をオフするタイミングによってコイルＬ１に残留している電磁エネルギーの減少度合いを調整可能であるが、第２実施形態の構成では、そのような調整は不能である。また、異常検出回路２の動作は第１実施形態と同様である。

（第３実施形態）
図５に示すように、第３実施形態の異常検出回路３は、トランジスタＴＲ３をダイオードＤｉ（通電制御素子）に置き換えた構成である。次に、第２実施形態の作用について説明する。図６（ａ）に示すように、Ａ点の接続状態が正常な場合の各電圧信号の変化は、第１実施形態の図２（ａ）に示すケースと同様である。

図６（ｂ）に示すように、Ａ点が地絡している場合、Ａ点の電位はローレベルのままである。第２実施形態では、ダイオードＤｉの順方向電圧Ｖｆｄを（Ｖｆｄ＜Ｖｔ）となるように設定しておく。すると、ダイオードＤｉがオンしてトランジスタＴＲ４はオフするので、カレントミラー回路１にミラー電流は流れず、Ｃ点の電位はハイレベルのままになる。また、図６（ｃ）に示すように、Ａ点が開放状態となった場合の各電圧信号の変化は、第１実施形態の図２（ｃ）に示すケースと同様である。

以上のように第３実施形態によれば、異常検出回路３を、第１実施形態のトランジスタＴＲ３をダイオードＤｉに置き換えて構成した。これにより、トランジスタＴＲ０のオフタイミングにおいてＣ点の電位変化を参照すれば、Ａ点が正常か地絡しているか、又は開放しているかを個別に判定できる。

（第４実施形態）
図７に示すように、第４実施形態では、トランジスタＴＲ１を電源とコイルＬ１との間に接続しており、トランジスタＴＲ１及びＴＲ２（駆動用スイッチング素子）を同時にオンすることでコイルＬ１に通電する。その後、トランジスタＴＲ２をオフすると共にトランジスタＴＲ０（通電制御素子）をオンすれば、還流電流は、
トランジスタＴＲ１→コイルＬ１→トランジスタＴＲ０→電源の経路で流れる。

カレントミラー回路４は、ソースが電源側に接続されているトランジスタＴＲ６及びＴＲ７（ＰチャネルＭＯＳＦＥＴ）で構成され、両者のゲートはトランジスタＴＲ６のドレイン（Ｂ点）に接続されている。また、前記ドレインは、電流源Ｉを介してグランドに接続されている。トランジスタＴＲ７のドレイン（Ｃ点）は、抵抗素子Ｒ１を介してグランドに接続されている。そして、Ａ点とＢ点との間には、トランジスタＴＲ３が第１実施形態とは逆方向に接続されており、以上が異常検出回路５を構成している。

次に、第４実施形態の作用について説明する。還流電流が上述の経路で流れた場合、Ａ点の接続状態が正常であれば、その電位は電源電圧以上となる。この時、トランジスタＴＲ３を介してＡ点からＢ点に電流が流入する。したがって、トランジスタＴＲ６がオフしてカレントミラー回路４にミラー電流は流れず、Ｃ点の電位はローレベルとなる。

Ａ点が開放状態になると、トランジスタＴＲ０がオンした際のＡ点の電位は電源電圧以下になる。これにより、トランジスタＴＲ３がオフしてトランジスタＴＲ６がオンするので、カレントミラー回路４にミラー電流が流れ、Ｃ点の電位はハイレベルとなる。また、Ａ点が天絡すれば、トランジスタＴＲ０〜ＴＲ２のオンオフ状態にかかわらずＡ点の電位は電源電圧になる。したがって、トランジスタＴＲ３を介してＡ点からＢ点に電流が流入するので、カレントミラー回路４にミラー電流は流れずＣ点の電位はローレベルとなる。
以上のように第４実施形態によれば、還流電流が電源側を経由して流れるコイルＬ１の駆動構成においても、異常検出回路５によってＡ点の開放又は天絡を検出できる。

（第５実施形態）
図８に示すように、第５実施形態では、第１実施形態の構成において、電源とトランジスタＴＲ１との間にトランジスタＴＲ８（ＮチャネルＭＯＳＦＥＴ）を接続し、コイルＬ１をトランジスタＴＲ０〜ＴＲ２，ＴＲ８によるＨブリッジ回路６で駆動する構成である。そして、第１実施形態の構成を異常検出回路２（１）とすると、トランジスタＴＲ８のソースであるＡ（２）点に同様に構成される異常検出回路２（２）を接続し、コイルＬ１の両端について、開放又は地絡を検出する。
以上のように構成される第５実施形態によれば、コイルＬ１をＨブリッジ回路６で駆動する構成についても、第１実施形態と同様の効果が得られる。

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
電源側に接続されているＮチャネルＭＯＳＦＥＴに替えて、ＰチャネルＭＯＳＦＥＴを使用しても良い。
スイッチング素子にバイポーラトランジスタを用いても良い。また、スイッチング素子の一部にＩＧＢＴを用いても良い。

第２実施形態において、トランジスタＴＲ２のオンオフを、第１実施形態と同様にゲート信号を与えて制御しても良い。
第２，第４，第５実施形態においても、第３実施形態のように通電制御手段としてダイオードＤｉを用いても良い。
信号出力部は、抵抗素子Ｒ１により構成するものに限らない。

図面中、１はカレントミラー回路、２は異常検出回路、ＴＲ０及びＴＲ１はトランジスタ（駆動用スイッチング素子）、ＴＲ２はトランジスタ（通電用素子）、ＴＲ３はトランジスタ（通電制御手段）、Ｄｉはダイオード（通電制御手段）、Ｌ１はコイル（誘導性負荷）、Ｒ１は抵抗素子（信号出力部）を示す。

Claims (5)

1. 電源とグランドとの間において誘導性負荷（Ｌ１）と共に直列に接続される１つ以上の駆動用スイッチング素子（ＴＲ０，ＴＲ１，ＴＲ２），及びこの駆動用スイッチング素子がオンして前記誘導性負荷に通電が行われた後、当該駆動用スイッチング素子がオフした際に、前記誘導性負荷を通じて還流電流を流すための通電用素子（ＴＲ２）からなる回路に接続されるもので、
   主電流経路側に電流源を備えるカレントミラー回路（１，４）と、
   このカレントミラー回路のミラー電流経路側に配置され、前記ミラー電流の通電状態に応じて信号を出力する信号出力部（Ｒ１）と、
   前記誘導性負荷と前記通電用素子との共通接続点と、前記カレントミラー回路の主電流経路との間に接続され、前記誘導性負荷を通じて還流電流が流れている状態では、前記電流源より供給される電流を前記共通接続点側に流出させ、
   前記共通接続点が開放又は地絡若しくは天絡した際に、前記共通接続点側への電流の流出を停止させる通電制御手段（ＴＲ３，Ｄｉ）とを備えたことを特徴とする異常検出回路。
2. 前記通電制御手段は、前記カレントミラー回路を構成しているトランジスタと同種のトランジスタをダイオード（ＴＲ３）接続して構成されていることを特徴とする請求項１記載の異常検出回路。
3. 前記通電制御手段は、ダイオード（Ｄｉ）であることを特徴とする請求項１記載の異常検出回路。
4. 前記駆動用スイッチング素子（ＴＲ１，ＴＲ２）は、前記誘導性負荷とグランドとの間に接続されていることを特徴とする請求項１から３の何れか一項に記載の異常検出回路。
5. 前記駆動用スイッチング素子（ＴＲ０，ＴＲ８）は、電源と前記誘導性負荷との間に接続されていることを特徴とする請求項１から４の何れか一項に記載の異常検出回路。

Images