JP5367424B2

JP5367424B2 - ブラシレスモータ駆動回路

Info

Publication number: JP5367424B2
Application number: JP2009067882A
Authority: JP
Inventors: 邦夫関; 和孝井上; 博之菊田; 勇一大久保
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2009-03-19
Filing date: 2009-03-19
Publication date: 2013-12-11
Anticipated expiration: 2029-03-19
Also published as: US20100237816A1; JP2010226778A; US8390222B2

Description

この発明は、ブラシレスモータ駆動回路に係り、特に、ブラシレスモータの巻き線への出力電圧をクランプするクランプ回路を備えたブラシレスモータ駆動回路に関する。

従来より、モータ駆動回路のクランプ回路が知られている（例えば、特許文献１）。例えば、図５に示すように、３相モータ回路では、チェナーダイオードのチェナー降伏電圧を利用したクランプ回路が知られている。この回路では、コンプリメンタリー出力のＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２を用いて、モータを駆動している。

この回路では、例えば、モータへの電流通電の相切り替え時において、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２とが共にオフする条件で、出力電圧にキックバック電圧が発生する。このとき、出力電圧が、Ｖｚ（チェナーダイオードのチェナー降伏電圧）＋ＶＦ（ダイオードの順方向電圧約０．７Ｖ）になると、チェナーダイオードＺＤ１とダイオードＺＤ２が導通する。また、これらのダイオードが導通することにより、ＮＭＯＳトランジスタＭ１２のゲートに、閾値電圧を超えた電圧が供給される。

ＮＭＯＳトランジスタＭ１２のゲート電圧の閾値電圧をＶｇｓとすると、出力電圧が、Ｖｇｓ＋Ｖｚ（チェナーダイオードのチェナー降伏電圧）＋ＶＦ（ダイオードの順方向電圧約０．７Ｖ）になると、出力電圧がこの電圧より大きくならないように、ＮＭＯＳトランジスタＭ１２が、モータからの電圧を吸収する。従って、この回路の出力電圧は、Ｖｇｓ＋Ｖｚ＋ＶＦ（≒１０Ｖ）付近でクランプされる。

また、２相半波モータの出力回路が知られている（例えば、特許文献２）。図６に示すように、この回路は、バイポーラトランジスタを用いた出力回路であり、エミッタ接地でモータをドライブする回路である。この出力トランジスタＴｒ１、Ｔｒ２がオフした瞬間より、この出力電圧は電源電圧以上の電圧を発生してしまうが、これを防止するため、出力とベースの間にチェナーダイオードＺＤが挿入されている。図７に示すように、出力電圧が、Ｖｚ（チェナーダイオードのチェナー降伏電圧）＋２×ＶＦ（ダイオードの順方向電圧約０．７Ｖ）になると、オフしたトランジスタＴｒ１、Ｔｒ２がオンし、出力電圧を抑えることができる。

特許第４０８４１１７号公報特許第２７７１６０５号公報

しかしながら、上記の特許文献１、２に記載の技術では、モータの電源電圧が変化した場合でもクランプ電圧は一定であるため、クランプ電圧の設定に柔軟性がなく、例えば、設定されたクランプ電圧が電源電圧より大きくなってしまうと、電源に電流が回生され、電源電圧が変動してしまう、という問題がある。

本発明は、上記の問題点を解決するためになされたもので、電源電圧が変化しても、出力電圧を適切な電圧にクランプすることができるブラシレスモータ駆動回路を提示することを目的とする。

請求項１記載の発明に係るブラシレスモータ駆動回路は、ソース端子から電源電圧が供給される第１のＰ型ＭＯＳＦＥＴ及びソース端子が接地された第１のＮ型ＭＯＳＦＥＴを直列に接続し、かつ、前記第１のＰ型ＭＯＳＦＥＴ及び前記第１のＮ型ＭＯＳＦＥＴの接続点を出力端子とし、ブラシレスモータが有する巻き線の一端に接続される第１のインバータ回路と、ソース端子から電源電圧が供給される第２のＰ型ＭＯＳＦＥＴ及びソース端子が接地された第２のＮ型ＭＯＳＦＥＴを直列に接続し、かつ、前記第２のＰ型ＭＯＳＦＥＴ及び前記第２のＮ型ＭＯＳＦＥＴの接続点を出力端子とし、前記巻き線の他端に接続される第２のインバータ回路と、を有する駆動用電圧生成回路と、前記駆動用電圧生成回路のＭＯＳＦＥＴをオンオフさせる駆動制御回路と、前記第１のＰ型ＭＯＳＦＥＴ、前記第１のＮ型ＭＯＳＦＥＴ、前記第２のＰ型ＭＯＳＦＥＴ及び前記第２のＮ型ＭＯＳＦＥＴが共にオフ状態の場合に、前記第１のＮ型ＭＯＳＦＥＴ及び前記第２のＮ型ＭＯＳＦＥＴの少なくとも一方をオンさせるクランプ回路と、を含んで構成されている。

請求項２記載の発明に係るブラシレスモータ駆動回路は、ドレイン端子から電源電圧が供給される第３のＮ型ＭＯＳＦＥＴ及びソース端子が接地された第１のＮ型ＭＯＳＦＥＴを直列に接続し、かつ、前記第１のＮ型ＭＯＳＦＥＴ及び前記第３のＮ型ＭＯＳＦＥＴの接続点を出力端子とし、ブラシレスモータが有する巻き線の一端に接続される第１の直列回路と、ドレイン端子から電源電圧が供給される第４のＮ型ＭＯＳＦＥＴ及びソース端子が接地された第２のＮ型ＭＯＳＦＥＴを直列に接続し、かつ、前記第２のＮ型ＭＯＳＦＥＴ及び前記第４のＮ型ＭＯＳＦＥＴの接続点を出力端子とし、前記巻き線の他端に接続される第２の直列回路と、を有する駆動用電圧生成回路と、前記駆動用電圧生成回路のＭＯＳＦＥＴをオンオフさせる駆動制御回路と、前記第１のＮ型ＭＯＳＦＥＴ、前記第２のＮ型ＭＯＳＦＥＴ、前記第３のＮ型ＭＯＳＦＥＴ及び前記第４のＮ型ＭＯＳＦＥＴが共にオフ状態の場合に、前記第１のＮ型ＭＯＳＦＥＴ及び前記第２のＮ型ＭＯＳＦＥＴの少なくとも一方をオンさせるクランプ回路と、を含んで構成されている。

請求項１又は請求項２記載の発明において、前記クランプ回路は、例えば請求項３に記載したように、ソース端子が前記出力端子に接続されドレイン端子が前記第１のＮ型ＭＯＳＦＥＴのゲート端子に接続される第３のＰ型ＭＯＳＦＥＴと、ソース端子から電源電圧が供給され、ドレイン端子が前記第３のＰ型ＭＯＳＦＥＴのゲート端子に接続される第４のＰ型ＭＯＳＦＥＴと、ドレイン端子が前記第４のＰ型ＭＯＳＦＥＴのドレイン端子に接続され、ソース端子が接地され、ゲート端子に前記駆動制御回路からの制御信号が入力される第５のＮ型ＭＯＳＦＥＴと、を含んで構成されている。

請求項３記載の発明において、前記クランプ回路は、例えば請求項４に記載したように、ソース端子が前記出力端子に接続されドレイン端子が前記第２のＮ型ＭＯＳＦＥＴのゲート端子に接続される第５のＰ型ＭＯＳＦＥＴを更に含んで構成されている。

請求項３記載の発明において、前記駆動制御回路は、例えば請求項５に記載したように、前記第１のＰ型ＭＯＳＦＥＴ、前記第１のＮ型ＭＯＳＦＥＴ、前記第２のＰ型ＭＯＳＦＥＴ及び前記第２のＮ型ＭＯＳＦＥＴが共にオフ状態か、又は、前記第１のＮ型ＭＯＳＦＥＴ、前記第２のＮ型ＭＯＳＦＥＴ、前記第３のＮ型ＭＯＳＦＥＴ及び前記第４のＮ型ＭＯＳＦＥＴが共にオフ状態の場合に、第５のＮ型ＭＯＳＦＥＴをオンさせる制御信号を出力する。

以上説明したように、本発明のブラシレスモータ駆動回路によれば、クランプ回路によって、出力端子における出力電圧及び電源電圧に基づいて、出力電圧が、電源電圧に対応する電圧以下となるようにクランプすることにより、電源電圧が変化しても、出力電圧を適切な電圧にクランプすることができる、という効果が得られる。

本発明の第１の実施の形態に係るブラシレスモータ駆動装置の構成を示す概略図である。本発明の第１の実施の形態に係るブラシレスモータ駆動装置の駆動用電圧生成回路の構成を示す回路図である。本発明の第１の実施の形態に係るブラシレスモータ駆動装置の駆動用電圧生成回路及びクランプ回路の構成を示す回路図である。本発明の第２の実施の形態に係るブラシレスモータ駆動装置の駆動用電圧生成回路及びクランプ回路の構成を示す回路図である。従来例におけるモータ駆動回路のクランプ回路の構成を示す回路図である。従来例における２相半波モータの出力回路の構成を示す回路図である。従来例における２相半波モータの出力回路の入力電圧及び出力電圧の変化を示すタイムチャートである。

以下、図面を参照して、本発明の好適な実施の形態について説明する。

図１に示すように、第１の実施の形態に係るブラシレスモータ駆動装置１０は、ブラシレスモータ内に設けられた、発生する磁界により回転子を回転させるためのコイル１２と、コイル１２に印加する駆動用電圧を生成する駆動用電圧生成回路１４と、駆動用電圧生成回路１４のＭＯＳＦＥＴをオンオフさせる駆動制御回路としてのプリドライバ回路１６と、駆動用電圧生成回路１４内に設けられた後述するクランプ回路のスイッチング素子のオンオフを制御するスイッチング制御回路１８と、プリドライバ回路１６の動作及びスイッチング制御回路１８の動作を制御する制御回路２０とを備えている。

図２に示すように、駆動用電圧生成回路１４は、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２とを直列に接続した第１インバータ回路２２と、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４とを直列に接続した第２インバータ回路２４とを用いて構成されたＨブリッジ回路２６を備えている。ＰＭＯＳトランジスタＭ１１、Ｍ１３のソース端子は、電源ＶＤＤに接続されており、ＮＭＯＳトランジスタＭ１２、Ｍ１４のソース端子は、接地されている。第１インバータ回路２２のＰＭＯＳトランジスタＭ１１及びＮＭＯＳトランジスタＭ１２の接続点は、出力端子２８を介して、コイル１２の一端に接続され、第２インバータ回路２４のＰＭＯＳトランジスタＭ１３及びＮＭＯＳトランジスタＭ１４の接続点は、出力端子３０を介して、コイル１２の他端に接続されている。なお、ＮＭＯＳトランジスタＭ１２、１４が、接地側スイッチング素子に相当する。

ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１４とがオンすることによって、電源ＶＤＤからの電源電圧をコイル１２に通電する。ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１２とがオンすることによって、電源ＶＤＤからの電源電圧をコイル１２に逆方向から通電する。上記の電源供給を交互に行って、駆動用電圧生成回路１４は、単相全波モータ駆動回路として動作する。

駆動用電圧生成回路１４は、電源ＶＤＤからの電源電圧と出力端子２８における出力電圧とが入力され、これらをモニターしながら、出力電圧が、電源電圧に対して近傍の電圧（電源電圧に対応する電圧）以下となるように、ＮＭＯＳトランジスタＭ１２をオンオフさせる第１クランプ回路３２と、電源ＶＤＤからの電源電圧と出力端子３０における出力電圧とが入力され、これらをモニターしながら、出力電圧が、電源電圧に対して近傍の電圧（電源電圧に対応する電圧）以下となるように、ＮＭＯＳトランジスタＭ１４をオンオフさせる第２クランプ回路３４とを更に備えている。

次に、第１クランプ回路３２及び第２クランプ回路３４の具体的な回路構成について説明する。

図３に示すように、第１クランプ回路３２は、抵抗素子Ｒ２２、ＰＭＯＳトランジスタＭ２４、抵抗素子Ｒ２１、及びＮＭＯＳトランジスタＭ２３を直列に接続した回路と、抵抗素子Ｒ２３、ＰＭＯＳトランジスタＭ２５、及びダイオードＤ２１を直列に接続した回路とを含んで構成されている。

抵抗素子Ｒ２２の一端は、電源ＶＤＤに接続され、他端が、ＰＭＯＳトランジスタＭ２４のソース端子に接続されている。抵抗素子Ｒ２１の一端は、ＰＭＯＳトランジスタＭ２４のゲート端子に接続され、他端が、ＮＭＯＳトランジスタＭ２３のドレイン端子に接続されている。ＰＭＯＳトランジスタＭ２４のゲート端子とドレイン端子とが接続されている。ＮＭＯＳトランジスタＭ２３のソース端子が接地されている。

抵抗素子Ｒ２３の一端は、出力端子２８に接続され、他端が、ＰＭＯＳトランジスタＭ２５のソース端子に接続されている。ダイオードＤ２１のアノード端子が、ＰＭＯＳトランジスタＭ２５のドレイン端子に接続され、カソード端子が、ＮＭＯＳトランジスタＭ１２のゲート端子に接続されている。ＰＭＯＳトランジスタＭ２５のゲート端子が、ＰＭＯＳトランジスタＭ２４のドレイン端子に接続されている。

第２クランプ回路３４は、抵抗素子Ｒ３３、ＰＭＯＳトランジスタＭ３５、及びダイオードＤ３１を直列に接続した回路を含んで構成されている。抵抗素子Ｒ３３の一端は、出力端子３０に接続され、他端が、ＰＭＯＳトランジスタＭ３５のソース端子に接続されている。ダイオードＤ３１のアノード端子が、ＰＭＯＳトランジスタＭ３５のドレイン端子に接続され、カソード端子が、ＮＭＯＳトランジスタＭ１４のゲート端子に接続されている。ＰＭＯＳトランジスタＭ３５のゲート端子が、第１クランプ回路３２のＰＭＯＳトランジスタＭ２４のドレイン端子に接続されている。

また、ＰＭＯＳトランジスタＭ１１のゲート端子は、プリドライバ回路１６の第１のプリドライバ４０の出力端子に接続され、ＮＭＯＳトランジスタＭ１２のゲート端子は、プリドライバ回路１６の第２のプリドライバ４２の出力端子に接続されている。

ＰＭＯＳトランジスタＭ１３のゲート端子は、プリドライバ回路１６の第３のプリドライバ４４の出力端子に接続され、ＮＭＯＳトランジスタＭ１４のゲート端子は、プリドライバ回路１６の第４のプリドライバ４６の出力端子に接続されている。

プリドライバ回路１６の第１のプリドライバ４０は、例えばインバータ回路で構成され、制御回路２０からの制御信号に応じて、ＰＭＯＳトランジスタＭ１１をオンオフさせるために、パルス波形の駆動信号を出力する。また、プリドライバ回路１６の第２のプリドライバ４２は、ＰＭＯＳトランジスタＭ２１及びＮＭＯＳトランジスタＭ２２を直列に接続したインバータ回路で構成され、制御回路２０からの制御信号に応じて、ＮＭＯＳトランジスタＭ１２をオンオフさせるために、第１のプリドライバ４０と同様に、パルス波形の駆動信号を出力する。

また、プリドライバ回路１６の第３のプリドライバ４４は、例えばインバータ回路で構成され、制御回路２０からの制御信号に応じて、ＰＭＯＳトランジスタＭ１３をオンオフさせるために、パルス波形の駆動信号を出力する。また、プリドライバ回路１６の第４のプリドライバ４６は、ＰＭＯＳトランジスタＭ３１及びＮＭＯＳトランジスタＭ３２を直列に接続したインバータ回路で構成され、制御回路２０からの制御信号に応じて、ＮＭＯＳトランジスタＭ１４をオンオフさせるために、第３のプリドライバ４４と同様に、パルス波形の駆動信号を出力する。

ＮＭＯＳトランジスタＭ２３のゲート端子は、スイッチング制御回路１８の出力端子に接続され、スイッチング制御回路１８からの駆動信号に応じて、ＮＭＯＳトランジスタＭ２３がオンオフする。

次に、第１の実施の形態に係るブラシレスモータ駆動装置１０の動作について説明する。まず、制御回路２０によって、プリドライバ回路１６から駆動信号を出力させるように制御信号を出力する。プリドライバ回路１６の第１のプリドライバ４０〜第４のプリドライバ４６から、ハイレベルとローレベルとからなるパルス波形の駆動信号が出力される。

これらの駆動信号によって、ＰＭＯＳトランジスタＭ１１及びＮＭＯＳトランジスタＭ１４のオン状態と、ＰＭＯＳトランジスタＭ１３及びＮＭＯＳトランジスタＭ１２のオン状態とが交互に繰り返されるように、ＰＭＯＳトランジスタＭ１１、Ｍ１３及びＮＭＯＳトランジスタＭ１２、Ｍ１４をオンオフして、上述したように、コイル１２に対して、双方向の電流が交互に供給される。

ＰＭＯＳトランジスタＭ１３からＮＭＯＳトランジスタＭ１２に電流通電が行われているときに、コイル１２に通電する電流方向を切り替えるために、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１２とを共にオフさせると、ＰＭＯＳトランジスタＭ１１、Ｍ１３、及びＮＭＯＳトランジスタＭ１２、Ｍ１４が、オフとなる状態が生じる。その状態が生じると、例えば、ＮＭＯＳトランジスタＭ１２のドレイン電圧（出力電圧）が急劇に上昇する。

出力電圧をクランプするクランプ回路がない構成である場合には、出力電圧が電源電圧より大きくなると、ＰＭＯＳトランジスタＭ１１の寄生ダイオードを通して電源ＶＤＤに電流が回生し、電源電圧にリップルを生じさせてしまう。

本実施の形態では、ＰＭＯＳトランジスタＭ１１、Ｍ１３とＮＭＯＳトランジスタＭ１２、Ｍ１４とがオフ状態であるときに、制御回路２０によって、スイッチング制御回路１８からハイレベルの駆動信号を出力させ、ＮＭＯＳトランジスタＭ２３をオンさせる。

これによって、ＰＭＯＳトランジスタＭ２４のゲート端子が、抵抗素子Ｒ２１及びＰＭＯＳトランジスタＭ２３を介して接地されるため、トランジスタＭ２４がオンする。抵抗素子Ｒ２１、Ｒ２２、及びＰＭＯＳトランジスタＭ２４によって、ＰＭＯＳトランジスタＭ２５、Ｍ３５のゲート電圧がバイアスされる。

この状態において、出力端子２８における出力電圧が、電源電圧に対して近傍の電圧になると、ＰＭＯＳトランジスタＭ２５がオンし導通するため、抵抗素子Ｒ２３を介して、ＮＭＯＳトランジスタＭ１２のゲート電圧をバイアスする。これによって、ＮＭＯＳトランジスタＭ１２がオンし導通する。そして、コイル１２からのモータ電流を、電源ＶＤＤ側でなく、ＮＭＯＳトランジスタＭ１２を介して接地側に流すことができ、出力電圧を、電源電圧以下の所定電圧（電源電圧に近い電圧）にクランプすることができる。

また、ＰＭＯＳトランジスタＭ１１からＮＭＯＳトランジスタＭ１４に電流通電が行われているときに、コイル１２に通電する電流方向を切り替えるために、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１４とを共にオフさせると、ＰＭＯＳトランジスタＭ１１、Ｍ１３、及びＮＭＯＳトランジスタＭ１２、Ｍ１４が、共にオフとなる状態が生じる。

上述したように、ＰＭＯＳトランジスタＭ１１、Ｍ１３とＮＭＯＳトランジスタＭ１２、Ｍ１４とがオフ状態であるときに、制御回路２０によって、スイッチング制御回路１８からハイレベルの駆動信号を出力させ、ＮＭＯＳトランジスタＭ２３をオンさせる。これによって、トランジスタＭ２４がオンし、抵抗素子Ｒ２１、Ｒ２２、及びＰＭＯＳトランジスタＭ２４によって、ＰＭＯＳトランジスタＭ２５、Ｍ３５のゲート電圧がバイアスされる。

この状態において、出力端子３０における出力電圧が、電源電圧以下の近傍の電圧になると、ＰＭＯＳトランジスタＭ３５がオンし導通するため、抵抗素子Ｒ３３を介して、ＮＭＯＳトランジスタＭ１４のゲート電圧をバイアスする。これによって、ＮＭＯＳトランジスタＭ１４がオンし導通する。そして、コイル１２からのモータ電流を、電源ＶＤＤ側でなく、ＮＭＯＳトランジスタＭ１４を介して接地側に流すことができ、出力電圧を、電源電圧以下であって、かつ、電源電圧に近い電圧にクランプすることができる。

また、電源電圧が変化しても、以上のように動作することにより、出力端子２８又は３０における出力電圧を、変化後の電源電圧以下であって、かつ、電源電圧に近い電圧にクランプすることができる。

以上説明したように、第１の実施の形態に係るブラシレスモータ駆動装置によれば、クランプ回路によって、出力端子における出力電圧及び電源電圧を入力とし、出力電圧が、電源電圧に対応する近傍電圧であるときに、接地側のＮＭＯＳトランジスタをオンさせることにより、出力電圧を電源電圧の近傍にクランプすることができるため、電源電圧が変化しても、出力電圧を適切な電圧にクランプすることができる。

また、電源電圧によらず、出力電圧が電源電圧程度にクランプされるため、電源へ回生電流が流れず、電源のリップル成分をなくすことができる。

次に、第２の実施の形態に係るブラシレスモータ駆動回路について説明する。なお、第１の実施の形態と同様の構成となる部分については、同一符号を付して、説明を省略する。

第２の実施の形態では、ハイサイド側パワートランジスタとしてＮＭＯＳトランジスタを用いている点が、第１の実施の形態と主に異なっている。

図４に示すように、第２の実施の形態に係るブラシレスモータ駆動装置の駆動用電圧生成回路２１４は、ＮＭＯＳトランジスタＭ４１とＮＭＯＳトランジスタＭ１２とを直列に接続した第１直列回路２２２と、ＮＭＯＳトランジスタＭ４３とＮＭＯＳトランジスタＭ１４とを直列に接続した第２直列回路２２４とを用いて構成されたＨブリッジ回路２２６を備えている。

ＮＭＯＳトランジスタＭ４１、Ｍ４３のドレイン端子は、電源ＶＤＤに接続されており、ＮＭＯＳトランジスタＭ１２、Ｍ１４のソース端子は、接地されている。第１直列回路２２２のＮＭＯＳトランジスタＭ４１及びＮＭＯＳトランジスタＭ１２の接続点は、出力端子２８を介して、コイル１２の一端に接続され、第２直列回路２２４のＮＭＯＳトランジスタＭ４３及びＮＭＯＳトランジスタＭ１４の接続点は、出力端子３０を介して、コイル１２の他端に接続されている。

ＮＭＯＳトランジスタＭ４１とＮＭＯＳトランジスタＭ１４とがオンすることによって、電源ＶＤＤからの電源電圧をコイル１２に通電する。ＮＭＯＳトランジスタＭ４３とＮＭＯＳトランジスタＭ１２とがオンすることによって、電源ＶＤＤからの電源電圧をコイル１２に逆方向から通電する。上記の電源供給を交互に行うことにより、駆動用電圧生成回路２１４は、単相全波モータ駆動回路として動作する。

第１クランプ回路３２及び第２クランプ回路３４の構成は、第１の実施の形態と同様である。

また、ＮＭＯＳトランジスタＭ４１のゲート端子は、プリドライバ回路１６の第１のプリドライバ２４０の出力端子に接続されている。第１のプリドライバ２４０は、ハイサイド側パワートランジスタとしてＮＭＯＳトランジスタＭ４１のゲート電圧を得るためのブートストラップ回路を用いて構成されている。

また、ＮＭＯＳトランジスタＭ４３のゲート端子は、プリドライバ回路１６の第３のプリドライバ２４４の出力端子に接続されている。第３のプリドライバ２４４は、ハイサイド側パワートランジスタとしてＮ型ＭＯＳトランジスタＭ４３のゲート電圧を得るためのブートストラップ回路を用いて構成されている。

次に、第２の実施の形態に係るブラシレスモータ駆動装置の動作について説明する。まず、制御回路２０によって、プリドライバ回路１６から駆動信号を出力させるように制御信号を出力する。プリドライバ回路１６の第１のプリドライバ２４０〜第４のプリドライバ４６から、ハイレベルとローレベルとからなるパルス波形の駆動信号が出力される。

これらの駆動信号によって、ＮＭＯＳトランジスタＭ４１及びＮＭＯＳトランジスタＭ１４のオン状態と、ＮＭＯＳトランジスタＭ４３及びＮＭＯＳトランジスタＭ１２のオン状態とが交互に繰り返されるように、ＮＭＯＳトランジスタＭ４１、Ｍ１２、Ｍ４３、Ｍ１４をオンオフして、上述したように、コイル１２に対して、双方向の電流を交互に供給する。

ＮＭＯＳトランジスタＭ４３からＮＭＯＳトランジスタＭ１２に電流通電が行われているときに、コイル１２に通電する電流方向を切り替えるために、ＮＭＯＳトランジスタＭ４３とＮＭＯＳトランジスタＭ１２とを共にオフさせると、ＮＭＯＳトランジスタＭ４１、Ｍ１２、Ｍ４３、Ｍ１４がオフとなる状態が生じる。その状態が生じると、ＮＭＯＳトランジスタＭ１２のドレイン電圧が急劇に上昇する。

ここで、ＮＭＯＳトランジスタＭ４１、Ｍ１２、Ｍ４３、Ｍ１４がオフ状態であるときに、制御回路２０によって、スイッチング制御回路１８からハイレベルの駆動信号を出力させ、ＮＭＯＳトランジスタＭ２３をオンさせる。

これによって、ＰＭＯＳトランジスタＭ２４のゲート端子が、抵抗素子Ｒ２１及びＰＭＯＳトランジスタＭ２３を介して接地されるため、ＰＭＯＳトランジスタＭ２４がオンする。抵抗素子Ｒ２１、Ｒ２２、及びＰＭＯＳトランジスタＭ２４によって、ＰＭＯＳトランジスタＭ２５、Ｍ３５のゲート電圧がバイアスされる。

この状態において、出力端子２８における出力電圧が、電源電圧以下の近傍の電圧になると、ＰＭＯＳトランジスタＭ２５が導通するため、抵抗素子Ｒ２３を介して、ＮＭＯＳトランジスタＭ１２のゲート電圧をバイアスする。これによって、ＮＭＯＳトランジスタＭ１２がオンし導通する。そして、コイル１２からのモータ電流を、ＮＭＯＳトランジスタＭ１２を介して接地側に流すことができ、出力電圧を、電源電圧以下であって、かつ、電源電圧に近い電圧にクランプすることができる。

また、ＮＭＯＳトランジスタＭ４１からＮＭＯＳトランジスタＭ１４に電流通電が行われているときに、コイル１２に通電する電流方向を切り替えるために、ＮＭＯＳトランジスタＭ４１とＮＭＯＳトランジスタＭ１４とを共にオフさせると、ＮＭＯＳトランジスタＭ４１、Ｍ１２、Ｍ４３、Ｍ１４が、共にオフとなる状態が生じる。

上述したように、ＮＭＯＳトランジスタＭ４１、Ｍ１２、Ｍ４３、Ｍ１４がオフ状態であるときに、制御回路２０によって、スイッチング制御回路１８からハイレベルの駆動信号を出力させ、ＮＭＯＳトランジスタＭ２３をオンさせる。また、トランジスタＭ２４がオンし、抵抗素子Ｒ２１、Ｒ２２、及びＰＭＯＳトランジスタＭ２４によって、ＰＭＯＳトランジスタＭ２５、Ｍ３５のゲート電圧がバイアスされる。

この状態において、出力端子３０における出力電圧が、電源電圧以下の近傍の電圧になると、ＰＭＯＳトランジスタＭ３５が導通するため、抵抗素子Ｒ３３を介して、ＮＭＯＳトランジスタＭ１４のゲート電圧をバイアスする。これによって、ＮＭＯＳトランジスタＭ１４が導通する。そして、コイル１２からのモータ電流を、ＮＭＯＳトランジスタＭ１４を介して接地側に流すことができ、出力電圧を、電源電圧以下であって、かつ、電源電圧に近い電圧にクランプすることができる。

以上説明したように、第２の実施の形態に係るブラシレスモータ駆動装置によれば、クランプ回路によって、出力端子における出力電圧及び電源電圧を入力とし、出力電圧が、電源電圧に対応する近傍電圧であるときに、接地側のＮＭＯＳトランジスタをオンさせることにより、出力電圧を電源電圧の近傍にクランプすることができるため、電源電圧が変化しても、出力電圧を適切な電圧にクランプすることができる。

なお、上記の第１の実施の形態及び第２の実施の形態では、インバータ回路を用いたＨブリッジ回路、又はＮＭＯＳトランジスタの直列回路を用いたＨブリッジ回路を用いて、ブラシレスモータ駆動用電圧を生成する場合を例に説明したが、これに限定されるものではなく、他の回路構成により、駆動用電圧を生成してもよい。この場合にも、出力端子の電圧と電源電圧をクランプ回路に入力し、出力電圧が電源電圧の近傍になるときに、接地側のスイッチング素子をオンさせて、モータからの電圧を接地側に逃がすようにクランプ回路を構成すればよい。

また、ＰＭＯＳトランジスタやＮＭＯＳトランジスタを用いたスイッチング素子群によって、駆動用電圧生成回路を構成した場合を例に説明したが、これに限定されるものではなく、バイポーラトランジスタやサイリスタを用いたスイッチング素子群によって、駆動用電圧生成回路を構成してもよい。

また、クランプ回路の回路構成が、上記の実施の形態のものに限定されるものではない。例えば、第１クランプ回路及び第２クランプ回路における電源電圧の入力を共通とせずに、第２クランプ回路においても、第１クランプ回路と同様に、電源電圧を入力させるように構成しても良い。この場合には、第１クランプ回路の抵抗素子Ｒ２２、ＰＭＯＳトランジスタＭ２４、抵抗素子Ｒ２１、及びＰＭＯＳトランジスタＭ２３の直列回路と同様の回路を、第２クランプ回路にも設ければよい。

１０ブラシレスモータ駆動装置
１２コイル
１４、２１４駆動用電圧生成回路
１６プリドライバ回路
１８スイッチング制御回路
２０制御回路
２２第１インバータ回路
２４第２インバータ回路
２６、２２６Ｈブリッジ回路
２８、３０出力端子
３２第１クランプ回路
３４第２クランプ回路
２２２第１直列回路
２２４第２直列回路
Ｍ１１、Ｍ１３ＰＭＯＳトランジスタ
Ｍ１２、Ｍ１４、Ｍ４１、Ｍ４３ＮＭＯＳトランジスタ
ＶＤＤ電源

Claims

ソース端子から電源電圧が供給される第１のＰ型ＭＯＳＦＥＴ及びソース端子が接地された第１のＮ型ＭＯＳＦＥＴを直列に接続し、かつ、前記第１のＰ型ＭＯＳＦＥＴ及び前記第１のＮ型ＭＯＳＦＥＴの接続点を出力端子とし、ブラシレスモータが有する巻き線の一端に接続される第１のインバータ回路と、ソース端子から電源電圧が供給される第２のＰ型ＭＯＳＦＥＴ及びソース端子が接地された第２のＮ型ＭＯＳＦＥＴを直列に接続し、かつ、前記第２のＰ型ＭＯＳＦＥＴ及び前記第２のＮ型ＭＯＳＦＥＴの接続点を出力端子とし、前記巻き線の他端に接続される第２のインバータ回路と、を有する駆動用電圧生成回路と、
前記駆動用電圧生成回路のＭＯＳＦＥＴをオンオフさせる駆動制御回路と、
前記第１のＰ型ＭＯＳＦＥＴ、前記第１のＮ型ＭＯＳＦＥＴ、前記第２のＰ型ＭＯＳＦＥＴ及び前記第２のＮ型ＭＯＳＦＥＴが共にオフ状態の場合に、前記第１のＮ型ＭＯＳＦＥＴ及び前記第２のＮ型ＭＯＳＦＥＴの少なくとも一方をオンさせるクランプ回路と、
を含むブラシレスモータ駆動回路。
ドレイン端子から電源電圧が供給される第３のＮ型ＭＯＳＦＥＴ及びソース端子が接地された第１のＮ型ＭＯＳＦＥＴを直列に接続し、かつ、前記第１のＮ型ＭＯＳＦＥＴ及び前記第３のＮ型ＭＯＳＦＥＴの接続点を出力端子とし、ブラシレスモータが有する巻き線の一端に接続される第１の直列回路と、ドレイン端子から電源電圧が供給される第４のＮ型ＭＯＳＦＥＴ及びソース端子が接地された第２のＮ型ＭＯＳＦＥＴを直列に接続し、かつ、前記第２のＮ型ＭＯＳＦＥＴ及び前記第４のＮ型ＭＯＳＦＥＴの接続点を出力端子とし、前記巻き線の他端に接続される第２の直列回路と、を有する駆動用電圧生成回路と、
前記駆動用電圧生成回路のＭＯＳＦＥＴをオンオフさせる駆動制御回路と、
前記第１のＮ型ＭＯＳＦＥＴ、前記第２のＮ型ＭＯＳＦＥＴ、前記第３のＮ型ＭＯＳＦＥＴ及び前記第４のＮ型ＭＯＳＦＥＴが共にオフ状態の場合に、前記第１のＮ型ＭＯＳＦＥＴ及び前記第２のＮ型ＭＯＳＦＥＴの少なくとも一方をオンさせるクランプ回路と、
を含むブラシレスモータ駆動回路。
前記クランプ回路は、
ソース端子が前記出力端子に接続されドレイン端子が前記第１のＮ型ＭＯＳＦＥＴのゲート端子に接続される第３のＰ型ＭＯＳＦＥＴと、
ソース端子から電源電圧が供給され、ドレイン端子が前記第３のＰ型ＭＯＳＦＥＴのゲート端子に接続される第４のＰ型ＭＯＳＦＥＴと、
ドレイン端子が前記第４のＰ型ＭＯＳＦＥＴのドレイン端子に接続され、ソース端子が接地され、ゲート端子に前記駆動制御回路からの制御信号が入力される第５のＮ型ＭＯＳＦＥＴと、
を含む請求項１又は請求項２記載のブラシレスモータ駆動回路。
前記クランプ回路は、ソース端子が前記出力端子に接続されドレイン端子が前記第２のＮ型ＭＯＳＦＥＴのゲート端子に接続される第５のＰ型ＭＯＳＦＥＴを更に含む請求項３記載のブラシレスモータ駆動回路。
前記駆動制御回路は、前記第１のＰ型ＭＯＳＦＥＴ、前記第１のＮ型ＭＯＳＦＥＴ、前記第２のＰ型ＭＯＳＦＥＴ及び前記第２のＮ型ＭＯＳＦＥＴが共にオフ状態か、又は、前記第１のＮ型ＭＯＳＦＥＴ、前記第２のＮ型ＭＯＳＦＥＴ、前記第３のＮ型ＭＯＳＦＥＴ及び前記第４のＮ型ＭＯＳＦＥＴが共にオフ状態の場合に、第５のＮ型ＭＯＳＦＥＴをオンさせる制御信号を出力する請求項３記載のブラシレスモータ駆動回路。