以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
1.ブリッジ回路
まず図1(A)、図1(B)を用いてブリッジ回路10の基本的な動作について説明する。ブリッジ回路10はモーター100の駆動用のトランジスターQ1、Q2、Q3、Q4を有する。これらのトランジスターQ1〜Q4のゲートノードNG1〜NG4は、プリドライバーPR1〜PR4からの駆動信号DG1〜DG4により駆動される。
そしてチャージ期間では、図1(A)に示すように、トランジスターQ1、Q4がオンになる。これにより、高電位側の電源VBBからトランジスターQ1、モーター100(モーターコイル)、トランジスターQ4を介して低電位側の電源VSS(GND)に、チャージ電流ICが流れる。一方、ディケイ期間では、図1(B)に示すように、トランジスターQ2、Q3がオンになり、電源VSSからトランジスターQ2、モーター100、トランジスターQ3を介して電源VBBに、ディケイ電流IDが流れる。これらのチャージ電流IC、ディケイ電流IDは、いずれもモーター100の正極側端子から負極側端子へと流れることになる。
そして図2に示すように、トランジスターQ2、Q4のソースが接続されるノードN3と電源VSSのノードとの間にはセンス抵抗RSが設けられており、比較回路(コンパレーター)CPが、ノードN3の電圧VSと基準電圧VRとを比較する。そして図3に示すように、ブリッジ回路10に流れるチョッピング電流ICPを一定に保つチョッピング動作の制御を行う。具体的にはチョッピング電流ICPが一定になるようにPWM信号のパルス幅を制御し、そのPWM信号に基づいて、トランジスターQ1〜Q4のオン・オフの制御信号が生成される。
例えば図3のタイミングt0でモーター100の駆動が開始されると、図1(A)に示すチャージ期間となり、トランジスターQ1、Q4がオンになり、トランジスターQ2、Q3がオフになる。これにより、電源VBBからトランジスターQ1、モータ−100、トランジスターQ4を介して電源VSSへと、駆動電流(チャージ電流IC)が流れる。そしてタイミングt1で、モーター100の駆動電流がチョッピング電流ICPに達すると、ディケイ期間TD1に切り替わる。具体的には、駆動電流が大きくなり、ノードN3の電圧VSが基準電圧VRを越えると、比較回路CPの出力がローレベルからハイレベルになり、タイミングt1でディケイ期間TD1に切り替わる。このタイミングt1でのモーター100の駆動電流がチョッピング電流ICPであり、電圧VSの検出によりチョッピング電流ICPが検出されたことになる。
ディケイ期間TD1に切り替わると、図1(B)に示すように、トランジスターQ2、Q3がオンになり、トランジスターQ1、Q4がオフになる。これにより、電源VSSからトランジスターQ2、モーター100、トランジスターQ3を介して電源VBBへと、駆動電流(ディケイ電流ID)が流れる。このディケイ期間TD1では、図3に示すようにモーター100の駆動電流は時間経過とともに減少して行く。
そして回路装置(制御回路)は、例えばタイマー(カウンター回路)等を用いて、ディケイ期間TD1の開始から所定時間が経過したことを検出し、ディケイ期間TD1からチャージ期間TC1に切り替える。チャージ期間TC1では、モーター100の駆動電流が増加し、チョッピング電流ICPに達すると、再びディケイ期間TD2に切り替わる。以降、これを繰り返すことで、駆動電流のピーク電流であるチョッピング電流ICPが一定になるような制御が行われて、モーター100の回転速度が一定に保たれる。
図4にモータードライバーの回路装置のハイサイド側の詳細な構成例を示す。図4では、プリドライバー回路20が、ブリッジ回路10のトランジスターQ1に対して駆動信号DG1を出力している。
この場合に、高電位側電源VBBは例えば42Vというような高い電源電圧となっている。このためトランジスターQ1として、後述するDMOS構造のトランジスター等の高耐圧トランジスターが用いられる。そして、このような高耐圧のトランジスターQ1では、そのドレイン・ソース間に高電圧が印加されてもデバイス破壊は生じにくいが、そのゲート・ソース間に高電圧が印加されるとゲート破壊等のデバイス破壊が生じるおそれがある。
このため図4では、駆動信号DG1のローレベルを設定する電源電圧としてバイアス電圧VLを供給するバイアス回路40が設けられている。具体的には、バイアス回路40は、プリドライバー回路20のN型トランジスターT12のソースに接続される供給ノードNLに対して、バイアス電圧VLを供給する。このバイアス電圧VLは例えば37V程度の電圧となっている。
このようなバイアス回路40を設ければ、プリドライバー回路20の入力信号IN1がハイレベルとなり、N型のトランジスターT12がオンになった場合に、駆動信号DG1のローレベルは、バイアス電圧VL=37Vの電圧レベルに設定される。従って、トランジスターQ1のゲート・ソース間には、VBB−VL=42V−37V=5Vの電圧が印加されるようになるため、トランジスターQ1を適正にオン・オフ制御できるようになる。
しかしながら図4において、バイアス回路40等に故障が発生し、例えば供給ノードNLのVSS(GND)への短絡等が発生すると、トランジスターT12がオンしたときに、トランジスターQ1のゲートノードNG1の電圧レベルがVSS=0V程度になってしまう。この結果、トランジスターQ1のゲート・ソース間に例えば42V程度の高電圧が印加される異常状態が発生して、トランジスターQ1のゲート破壊等が生じてしまう。
図5にモータードライバーの回路装置のローサイド側の詳細な構成例を示す。図5では、プリドライバー回路20が、ブリッジ回路10のトランジスターQ2に対して駆動信号DG2を出力している。そしてバイアス回路40は、駆動信号DG2のハイレベルを設定する電源電圧としてバイアス電圧VHを供給している。具体的には、バイアス回路40は、プリドライバー回路20のP型トランジスターT21のソースに接続される供給ノードNHに対して、バイアス電圧VHを供給する。このバイアス電圧VHは例えば5V程度の電圧となっている。このため、プリドライバー回路20の入力信号IN2がローレベルとなり、P型のトランジスターT21がオンになった場合に、駆動信号DG2のハイレベルは、バイアス電圧VH=5Vの電圧レベルに設定されるようになる。従って、トランジスターQ2のゲート・ソース間には、VH−VSS=5V−0V=5Vの電圧が印加されるようになり、トランジスターQ2を適正にオン・オフ制御できるようになる。
しかしながら図5において、バイアス回路40のP型トランジスターTB2等に故障が発生して、供給ノードNHの電圧が電源VBBの電圧レベルになる事態が生じると、トランジスターT21がオンしたときに、トランジスターQ2のゲートノードNG2の電圧レベルがVBB=42V程度になってしまう。この結果、トランジスターQ2のゲート・ソース間に例えば42V程度の高電圧が印加される異常状態が発生して、トランジスターQ2のゲート破壊等が生じてしまう。
2.回路装置の構成
以上のような異常状態の発生の問題を解決する本実施形態の回路装置の構成例を図6に示す。この回路装置(モータードライバー)は、ブリッジ回路10と、プリドライバー回路20と、制御回路30と、バイアス回路40と、異常状態検出回路60、70、80、90を含む。
なお、本実施形態の回路装置の構成は図6に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。例えばチョッピング制御を行う場合には図2で説明したセンス抵抗RSや比較回路CPを設けることができる。この場合にセンス抵抗RSは例えば回路装置の外付け部品として設けることができ、比較回路CPや基準電圧VRを生成する回路等は回路装置の内蔵回路として設けることができる。
また図6は、ブリッジ回路10がHブリッジ型である場合の例であるが、本実施形態はこれに限定されず、ハーフブリッジ型であってもよい。また図6では、ハイサイド側の異常状態検出回路60、80とローサイド側の異常状態検出回路70、90の両方を設けているが、ハイサイド側及びローサイド側のうちの一方側の異常状態検出回路だけを設けるようにしてもよい。また例えばブリッジ回路10がハーフブリッジ型であり、トランジスターQ1、Q2だけを有する場合には、異常状態検出回路80、90については不要となる。
また、以下では、モーター100を駆動する場合を例にとり説明するが、本実施形態の回路装置の駆動対象はモーター100には限定されず、インダクター(コイル)を有する様々な素子、デバイスを駆動対象とすることができる。
ブリッジ回路10は、第1〜第4のトランジスターQ1、Q2、Q3、Q4を含む。第1のトランジスターQ1は、高電位側の電源VBBのノードと第1のノードN1との間に設けられるP型のトランジスターである。第2のトランジスターQ2は、第1のノードN1と低電位側の電源VSSのノードとの間に設けられるN型のトランジスターである。第3のトランジスターQ3は、電源VBBのノードと第2のノードN2との間に設けられるP型のトランジスターである。第4のトランジスターQ4は、第2のノードN2と電源VSSのノードとの間に設けられるN型のトランジスターである。第1のノードN1は、モーター100(広義にはインダクター)の正極側端子(広義には第1の端子)に接続されるノードであり、第2のノードN2は、モーター100の負極側端子(広義には第2の端子)に接続されるノードである。
プリドライバー回路20は、ブリッジ回路10を駆動する回路である。具体的にはプリドライバー回路20は、ブリッジ回路10の第1のトランジスターQ1の第1のゲートノードNG1、第2のトランジスターQ2の第2のゲートノードNG2に対して、各々、第1の駆動信号DG1、第2の駆動信号DG2を出力する。またプリドライバー回路20は、ブリッジ回路10の第3のトランジスターQ3の第3のゲートノードNG3、第4のトランジスターQ4の第4のゲートノードNG4に対して、各々、第3の駆動信号DG3、第4の駆動信号DG4を出力する。
制御回路30は、種々の制御処理を行う回路である。例えば制御回路30は、プリドライバー回路20に対してオン・オフの制御信号を出力して、トランジスターQ1〜Q4のオン・オフ制御を行う。例えば図2のようなチョッピング制御を行う場合には、制御回路30は、比較回路CPからの比較結果信号やタイマーからの信号を受けて、ブリッジ回路10に流れるチョッピング電流ICPが一定になるようにPWM信号のパルス幅を制御し、そのPWM信号に基づいて、トランジスターQ1〜Q4のオン・オフの制御信号を生成し、プリドライバー回路20に出力する。プリドライバー回路20は、これらの制御信号を受けて、駆動信号DG1〜DG4をトランジスターQ1〜Q4に対して出力する。
バイアス回路40はバイアス電圧VL、VHを生成して、プリドライバー回路20に供給する。具体的にはバイアス回路40は、トランジスターQ1、Q2の駆動信号DG1、DG2のローレベルを設定する電源電圧として、バイアス電圧VLを生成して、プリドライバー回路20に供給する。またバイアス回路40は、トランジスターQ3、Q4の駆動信号DG3、DG4のハイレベルを設定する電源電圧として、バイアス電圧VHを生成して、プリドライバー回路20に供給する。
異常状態検出回路60(異常状態防止回路、故障防止回路)は、ブリッジ回路10のトランジスターQ1のゲート・ソース間に対して高電圧が印加される異常状態(故障状態)を検出する。具体的には異常状態検出回路60は、トランジスターQ1のゲート・ソース間の耐圧以上の高電圧が印加されたか否かを検出する。例えば異常状態検出回路60は、バイアス回路40のバイアス電圧VLを監視することで異常状態を検出する。具体的にはバイアス電圧VL(例えば37V)が所定電圧(例えば36V)よりも低くなったかを監視することで、異常状態を検出する。
そして異常状態検出回路60は、当該異常状態が検出された場合に、トランジスターQ1のゲート・ソース間の電圧を、異常状態時の高電圧(例えば42V)よりも低い電圧(例えば0V)に設定する。
例えば異常状態検出回路60は、高電位側の電源VBBのノードとトランジスターQ1のゲートノードNG1との間に設けられる。そして異常状態が検出された場合に、ゲートノードNG1の電圧レベルを、例えば電源VBBの電圧レベルに設定する。こうすることで、トランジスターQ1のゲート・ソース間の電圧が0Vに設定されるため、異常状態の発生時にトランジスターQ1のゲート破壊等が生じるのを効果的に抑制できる。
異常状態検出回路70は、ブリッジ回路10のトランジスターQ2のゲート・ソース間に対して高電圧が印加される異常状態を検出する。具体的には異常状態検出回路70は、トランジスターQ2のゲート・ソース間の耐圧以上の高電圧が印加されたか否かを検出する。例えば異常状態検出回路70は、バイアス回路40のバイアス電圧VHを監視することで異常状態を検出する。具体的には、バイアス電圧VH(例えば5V)が所定電圧(例えば6V)よりも高くなったかを監視することで、異常状態を検出する。
そして異常状態検出回路70は、当該異常状態が検出された場合に、トランジスターQ2のゲート・ソース間の電圧を、異常状態時の高電圧(例えば42V)よりも低い電圧(例えば0V)に設定する。
例えば異常状態検出回路70は、トランジスターQ2のゲートノードNG2と低電位側の電源VSSのノードとの間に設けられる。そして異常状態が検出された場合に、ゲートノードNG2の電圧レベルを、例えば電源VSSの電圧レベルに設定する。こうすることで、トランジスターQ2のゲート・ソース間の電圧が0Vに設定されるため、異常状態の発生時に、トランジスターQ2のゲート破壊等が生じるのを効果的に抑制できる。
ブリッジ回路10のトランジスターQ3、Q4に対応して設けられる異常状態検出回路80、90の構成・動作も、異常状態検出回路60、70の構成・動作と同様である。
例えば異常状態検出回路80は、トランジスターQ3のゲート・ソース間に対して高電圧が印加される異常状態を検出し、異常状態が検出された場合に、トランジスターQ3のゲート・ソース間の電圧を、高電圧よりも低い電圧に設定する。例えば異常状態検出回路80は、電源VBBのノードとゲートノードNG3との間に設けられる。そして、バイアス電圧VLを監視し、バイアス電圧VLが所定電圧よりも低くなった場合に、異常状態を検出し、例えばトランジスターQ3のゲートノードNG3の電圧レベルを、電源VBBの電圧レベルに設定する。
また異常状態検出回路90は、トランジスターQ4のゲート・ソース間に対して高電圧が印加される異常状態を検出し、異常状態が検出された場合に、トランジスターQ4のゲート・ソース間の電圧を、高電圧よりも低い電圧に設定する。例えば異常状態検出回路90は、ゲートノードNG3と電源VSSのノードとの間に設けられる。そして、バイアス電圧VHを監視し、バイアス電圧VHが所定電圧よりも高くなった場合に、異常状態を検出し、例えばトランジスターQ4のゲートノードNG4の電圧レベルを、電源VSSの電圧レベルに設定する。
以上のように本実施形態では、ブリッジ回路10のトランジスターQ1〜Q4のゲート・ソース間に高電圧が印加される異常状態を検出する異常状態検出回路60、70、80、90が設けられ、異常状態が検出されるとトランジスターQ1〜Q4のゲート・ソース間の電圧が低電圧に設定される。このようにすれば、図4、図5で説明したような異常状態の発生の問題を解消できるようになる。即ち、バイアス回路40等に故障が発生することで、バイアス電圧VL、VHが所望電圧とは異なった異常な電圧となり、トランジスターQ1〜Q4のゲート・ソース間に高電圧が印加される異常状態が発生した場合にも、異常状態検出回路60、70、80、90により、この異常状態が検出されるようになる。そして、トランジスターQ1〜Q4のゲート・ソース間が低電圧に設定されることで、トランジスターQ1〜Q4のゲート破壊等を抑制できるようになり、異常状態の発生に対して適正に対処することが可能になる。例えばトランジスターQ1〜Q4のゲート破壊が生じると、モーター100に過電流が流れて、モータ−100の焼き付き等による破壊が生じるおそれがあるが、本実施形態の回路装置によればこのような事態の発生を抑制できる。
例えば本実施形態の比較例の手法として、過電流検出回路を設けて、トランジスターQ1〜Q4のゲート破壊等に起因する過電流を検出して、駆動制御をオフにする手法も考えられる。
しかしながら、この比較例の手法は、トランジスターQ1〜Q4等のデバイス破壊後の過電流を検出する手法であるため、デバイス破壊を検知した後でないと、駆動制御をオフにできないことになる。従って、モーター100を駆動するトランジスターQ1〜Q4等のデバイス破壊については抑止できないという課題がある。また、過電流の検出が遅れると、モーター100の焼き付き等の事態が生じるおそれがある。
この点、本実施形態の手法によれば、異常状態の発生が検出されると、トランジスターQ1〜Q4のゲート・ソース間の電圧が低電圧に設定されるため、トランジスターQ1〜Q4のデバイス破壊についても抑制できるようになる。また、モーター100に過電流が流れる前に、異常状態の発生を検出して駆動制御をオフにできるため、モーター100の破壊等も効果的に抑制できるようになる。
3.詳細な構成
次に本実施形態の回路装置の詳細な構成例について説明する。図7はハイサイド側の異常状態検出回路60やバイアス回路40の詳細な構成例を示す図である。なお、図6に示すハイサイド側の異常状態検出回路80(スイッチ回路、電圧検出回路)の構成も、異常状態検出回路60と同様となるため、その詳細な説明は省略する。
ハイサイド側のバイアス回路40は、トランジスターTB1、抵抗R1、R2、演算増幅器OP1を含む。P型のトランジスターTB1と抵抗R1、R2は、高電位側の電源VBBのノードと低電位側の電源VSS(GND)のノードとの間に直列に設けられる。そして、抵抗R1、R2の抵抗分割のノードNF1の電圧が、演算増幅器OP1の反転入力端子(第2の端子)に入力される。演算増幅器OP1の非反転入力端子(第1の端子)には、基準電圧VR1が入力される。演算増幅器OP1の出力信号QP1は、トランジスターTB1のゲートに入力される。
このようなレギュレーターの回路構成とすることで、バイアス回路40は、下式(1)に示すような定電圧のバイアス電圧VLを供給できるようになる。
VL={(R1+R2)/R2}×VR1 (1)
例えばプリドライバー回路20(第1のプリドライバー)は、プリドライバ用のP型のトランジスターT11及びN型のトランジスターT12を有する。これらのトランジスターT11、T12は、高電位側の電源VBBのノードとバイアス電圧VLの供給ノードNLとの間に直列に設けられる。具体的には、トランジスターT11、T12のドレインは、トランジスターQ1のゲートノードNG1に接続され、トランジスターT11、T12のゲートには、例えば図6の制御回路30からの入力信号IN1が入力される。入力信号IN1は、トランジスターQ1のオン・オフの制御信号である。
そしてバイアス回路40は、プリドライバ用のN型のトランジスターT12のソースに接続される供給ノードNLに対して、バイアス電圧VLを出力する。こうすることで、プリドライバー回路20の駆動信号DG1のローレベルを設定する電源電圧(低電位側電源電圧)として、バイアス電圧VLが供給されるようになる。
異常状態検出回路60は、スイッチ回路SW1と電圧検出回路62を含む。スイッチ回路SW1は、高電位側の電源VBBのノードとトランジスターQ1のゲートノードNG1との間に設けられる。そしてスイッチ回路SW1は異常状態が検出された場合にオンになる。即ち、スイッチ回路SW1は、通常状態ではオフとなっており、異常状態が検出されるとオフからオンになる。そしてスイッチ回路SW1がオンになると、ゲートノードNG1の電圧レベルは、電源VBBの電圧レベルに設定されることになる。
電圧検出回路62は、バイアス電圧VL(例えば37V)が所定電圧(例えば36V)よりも低くなったか否かを検出する。そしてバイアス電圧VLが所定電圧よりも低くなった場合に、電圧検出回路62は、スイッチ回路SW1をオンにする制御信号SC1を出力する。即ち、制御信号SC1をアクティブにして、スイッチ回路SW1をオンにする。これにより、ゲートノードNG1の電圧レベルが電源VBBの電圧レベルに設定される。
こうすることで、トランジスターQ1のゲート及びソースが共に電源VBBの電圧レベルに設定されるため、トランジスターQ1のゲート・ソース間の電圧が低電圧(0V)に設定されるようになる。従って、例えば図4で説明したような電源VSSとの短絡などの異常状態が発生した場合にも、トランジスターQ1のゲート・ソース間に高電圧が印加されてトランジスターQ1のゲート破壊が発生するのを効果的に抑制できるようになる。従って、トランジスターQ1のデバイス破壊が抑制され、モーター100に過電流等が流れて破壊されるなどの事態も抑制できる。
なお、図8に示すようなプリドライバー保護用のスイッチ回路SWP1を更に設けるようにしてもよい。即ち図8では、異常状態検出回路60は、電源VBBのノードとプリドライバ用のN型のトランジスタT12のソースノード(NL)との間に設けられ、異常状態が検出された場合にオンになるプリドライバー保護用のスイッチ回路SWP1を含む。例えばスイッチ回路SWP1には、電圧検出回路62からの制御信号SC1が入力される。そして、例えばバイアス電圧VLが所定電圧よりも低くなる異常状態が検出されて、制御信号SC1がアクティブになると、プリドライバー保護用のスイッチ回路SWP1がオンになる。こうすることで、プリドライバー回路20のトランジスターT12のソースノード(NL)が電源VBBの電圧レベルに設定されるようになるため、トランジスターT12(プリドライバー回路)の破壊についても抑制できるようになる。
図9は、ハイサイド側のスイッチ回路SW1、電圧検出回路62の詳細な構成例を示す図である。
図9に示すように、スイッチ回路SW1は、電源VBBのノードとトランジスターQ1のゲートノードNG1との間に設けられるスイッチ用のP型のトランジスターTS1により構成される。トランジスターTS1のゲートには、電圧検出回路62からの制御信号SC1が入力され、トランジスターTS1は、制御信号SC1によりオン・オフ制御される。なお図8で説明したプリドライバー保護用のスイッチ回路SWP1も、スイッチ回路SW1を構成するトランジスターTS1と同様のP型トランジスターにより構成できる。
電圧検出回路62は、比較回路CP1とSRラッチ回路64を含む。比較回路CP1は、バイアス電圧VL(例えば37V)と所定電圧VB1(例えば36V)を比較する。この比較回路CP1は例えばコンパレーターにより構成できる。
SRラッチ回路64は、セット信号SETがセット端子に入力され、比較回路CP1からの比較結果信号CQ1がリセット端子に入力される。そして、SRラッチ回路64は、セット信号SETがアクティブになった場合に、ハイレベルの制御信号SC1をトランジスターTS1に出力する。一方、SRラッチ回路64は、比較回路CP1からの比較結果信号CQ1がアクティブになった場合に、ローレベルの制御信号SC1をトランジスターTS1に出力する。
例えば通常状態では、セット信号SETがアクティブになることで、SRラッチ回路64がセット状態になり、SRラッチ回路64はハイレベルの制御信号SC1を出力する。トランジスターTS1はP型のトランジスターであるため、制御信号SC1がハイレベルの場合には、トランジスターTS1はオフになる。
一方、バイアス電圧VLが所定電圧VB1よりも低くなり、VSS(GND)への短絡等の異常状態の発生が検出されると、比較回路CP1の出力信号CQ1がアクティブになる。これにより、SRラッチ回路64がリセット状態になり、SRラッチ回路64はローレベルの制御信号SC1を出力する。この結果、P型のトランジスターTS1がオンになり、ゲートノードNG1は電源VBBの電圧レベルに設定される。従って、異常状態が検出された場合に、トランジスターQ1のゲート・ソース間電圧を低電圧に設定して、トランジスターQ1のデバイス破壊を抑制できるようになる。
SRラッチ回路64は、一旦、セット状態やリセット状態に設定されると、その状態を保持する。従って、例えば通常状態でセット信号SETがアクティブになりSRラッチ回路64がセット状態になると、そのセット状態は保持されるため、トランジスターTS1のオフ状態も維持されるようになる。
一方、異常状態が検出されて、SRラッチ回路64がリセット状態になると、そのリセット状態は保持されるため、トランジスターTS1のオン状態も維持されるようになる。従って、トランジスターQ1のゲート・ソース間電圧を、継続して確実に低電圧に設定することが可能になり、信頼性等を向上できる。
図10はローサイド側の異常状態検出回路70やバイアス回路40の詳細な構成例を示す図である。なお、図6に示すローサイド側の異常状態検出回路90(スイッチ回路、電圧検出回路)の構成も、異常状態検出回路70と同様となるため、その詳細な説明は省略する。
ローサイド側のバイアス回路40は、トランジスターTB2、抵抗R3、R4、演算増幅器OP2を含む。P型のトランジスターTB2と抵抗R3、R4は、電源VBBのノードと電源VSSのノードとの間に直列に設けられる。そして、抵抗R3、R4の抵抗分割のノードNF2の電圧が、演算増幅器OP2の反転入力端子に入力される。演算増幅器OP1の非反転入力端子には、基準電圧VR2が入力される。演算増幅器OP2の出力信号QP2は、トランジスターTB2のゲートに入力される。
このようなレギュレーターの回路構成とすることで、バイアス回路40は、下式(2)に示すような定電圧のバイアス電圧VHを供給できるようになる。
VH={(R3+R4)/R4}×VR2 (2)
例えばプリドライバー回路20(第2のプリドライバー)は、プリドライバ用のP型のトランジスターT21及びN型のトランジスターT22を有する。これらのトランジスターT21、T22は、バイアス電圧VHの供給ノードNHと電源VSSのノードとの間に直列に設けられる。具体的には、トランジスターT21、T22のドレインは、トランジスターQ2のゲートノードNG2に接続され、トランジスターT21、T22のゲートには、例えば図6の制御回路30からの入力信号IN2が入力される。入力信号IN2は、トランジスターQ2のオン・オフの制御信号である。
そしてバイアス回路40は、プリドライバ用のP型のトランジスターT21のソースに接続される供給ノードNHに対して、バイアス電圧VHを出力する。こうすることで、プリドライバー回路20の駆動信号DG2のハイレベルを設定する電源電圧(高電位側電源電圧)として、バイアス電圧VHが供給されるようになる。
異常状態検出回路70は、スイッチ回路SW2と電圧検出回路72を含む。スイッチ回路SW2は、トランジスターQ2のゲートノードNG2と低電位側の電源VSSのノードとの間に設けられる。そしてスイッチ回路SW2は異常状態が検出された場合にオンになる。即ち、スイッチ回路SW2は、通常状態ではオフとなっており、異常状態が検出されるとオフからオンになる。そしてスイッチ回路SW2がオンになると、ゲートノードNG2の電圧レベルは、電源VSSの電圧レベルに設定されることになる。
電圧検出回路72は、バイアス電圧VH(例えば5V)が所定電圧(例えば6V)よりも高くなったか否かを検出する。そしてバイアス電圧VHが所定電圧よりも高くなった場合に、電圧検出回路72は、スイッチ回路SW2をオンにする制御信号SC2を出力する。即ち、制御信号SC2をアクティブにして、スイッチ回路SW2をオンにする。これにより、ゲートノードNG2の電圧レベルが電源VSSの電圧レベルに設定される。
こうすることで、トランジスターQ2のゲート及びソースが共に電源VSSの電圧レベルに設定されるため、トランジスターQ2のゲート・ソース間の電圧が低電圧(0V)に設定されるようになる。従って、例えば図5で説明したようなP型トランジスターTB2の故障等の異常状態が発生した場合にも、トランジスターQ2のゲート・ソース間に高電圧が印加されてトランジスターQ2のゲート破壊が発生するのを効果的に抑制できるようになる。従って、トランジスターQ2のデバイス破壊が抑制され、モーター100に過電流等が流れて破壊されるなどの事態も抑制できる。
なお、図11に示すようなプリドライバー保護用のスイッチ回路SWP2を更に設けるようにしてもよい。即ち図11では、異常状態検出回路70は、プリドライバ用のP型のトランジスタT21のソースノード(NH)と電源VSSのノードとの間に設けられ、異常状態が検出された場合にオンになるプリドライバー保護用のスイッチ回路SWP2を含む。例えばスイッチ回路SWP2には、電圧検出回路72からの制御信号SC2が入力される。そして、例えばバイアス電圧VHが所定電圧よりも高くなる異常状態が検出されて、制御信号SC2がアクティブになると、プリドライバー保護用のスイッチ回路SWP2がオンになる。こうすることで、プリドライバー回路20のトランジスターT21のソースノード(NH)が電源VSSの電圧レベルに設定されるようになるため、トランジスターT21(プリドライバー回路)の破壊についても抑制できるようになる。
図12は、ローサイド側のスイッチ回路SW2、電圧検出回路72の詳細な構成例を示す図である。
図12に示すように、スイッチ回路SW2は、トランジスターQ2のゲートノードNG2と電源VSSのノードとの間に設けられるスイッチ用のN型のトランジスターTS2により構成される。トランジスターTS2のゲートには、電圧検出回路72からの制御信号SC2が入力され、トランジスターTS2は、制御信号SC2によりオン・オフ制御される。なお図11で説明したプリドライバー保護用のスイッチ回路SWP2も、スイッチ回路SW2を構成するトランジスターTS2と同様のN型トランジスターにより構成できる。
電圧検出回路72は、比較回路CP2とSRラッチ回路74を含む。比較回路CP2は、バイアス電圧VH(例えば5V)と所定電圧VB2(例えば6V)を比較する。この比較回路CP2は例えばコンパレーターにより実現できる。
SRラッチ回路74は、リセット信号RSETがリセット端子に入力され、比較回路CP2からの比較結果信号CQ2がセット端子に入力される。そしてSRラッチ回路74は、リセット信号RESETがアクティブになった場合に、ローレベルの制御信号SC2をトランジスターTS2に出力する。一方、SRラッチ回路74は、比較回路CP2からの比較結果信号CQ2がアクティブになった場合に、ハイレベルの制御信号SC2をトランジスターTS2に出力する。
例えば通常状態では、リセット信号RESETがアクティブになることで、SRラッチ回路74がリセット状態になり、SRラッチ回路74はローレベルの制御信号SC2を出力する。トランジスターTS2はN型のトランジスターであるため、制御信号SC2がローレベルの場合には、トランジスターTS2はオフになる。
一方、バイアス電圧VHが所定電圧VB2よりも高くなり、異常状態の発生が検出されると、比較回路CP2の出力信号CQ2がアクティブになる。これにより、SRラッチ回路74がセット状態になり、SRラッチ回路74はハイレベルの制御信号SC2を出力する。この結果、N型のトランジスターTS2がオンになり、ゲートノードNG2は電源VSSの電圧レベルに設定される。従って、異常状態が検出された場合に、トランジスターQ2のゲート・ソース間電圧を低電圧に設定して、トランジスターQ2のデバイス破壊を抑制できるようになる。
SRラッチ回路74は、一旦、セット状態やリセット状態に設定されると、その状態を保持する。従って、例えば通常状態でリセット信号RESETがアクティブになりSRラッチ回路74がリセット状態になると、そのリセット状態は保持されるため、トランジスターTS2のオフ状態も維持されるようになる。
一方、異常状態が検出されて、SRラッチ回路74がセット状態になると、そのセット状態は保持されるため、トランジスターTS2のオン状態も維持されるようになる。従って、トランジスターQ2のゲート・ソース間電圧を、継続して確実に低電圧に設定することが可能になり、信頼性等の向上を図れる。
6.DMOS構造
本実施形態では、ブリッジ回路10を構成するトランジスターとしてDMOS(Double-diffused Metal Oxide Semiconductor)構造のトランジスターを用いている。このDMOS構造のトランジスターの詳細例について説明する。
図13は、DMOS構造のトランジスターを用いた回路装置の第1の例であり、回路装置である半導体装置の断面図である。なお以下では説明の簡素化のためにDMOS構造のN型のトランジスターを例にとり説明を行う。
図13において、基板には、第1の回路が配置される第1の領域410と、第2の回路が配置される第2の領域420と、第1の領域410の一方の端部に設けられる境界領域431と、第1の領域410と第2の領域420との間に設けられる境界領域432と、が設けられる。第1の回路は、DMOS構造のトランジスターで構成されるブリッジ回路10である。第2の回路は、CMOS(Complementary Metal Oxide Semiconductor)トランジスターで構成される回路であり、例えばプリドライバー回路20や制御回路30やバイアス回路40や故障検出回路60、70、80、90や比較回路CPや基準電圧生成回路などである。
第1の領域410には、DMOS構造のN型トランジスター(以下、N型DMOSと呼ぶ)が形成される。具体的には、シリコン基板であるP型基板441の上にN型埋め込み層451(NBL: N+ Buried Layer)が形成され、N型埋め込み層451の上にはN型DMOSのディープN型ウェル461が形成される。ディープN型ウェル461のソース側にはP型ボディ471(P型不純物層)が形成され、P型ボディ471の上にP型層531(P型不純物層)とN型層522(N型不純物層)が形成される。このN型層522は、N型DMOSのソース領域に対応する。ディープN型ウェル461のドレイン側には、N型DMOSのドレイン領域に対応するN型層523が形成される。ディープN型ウェル461の上には、N型層523に接して絶縁層551(例えばLOCOS)が形成され、P型ボディ471とディープN型ウェル461と絶縁層551の上にゲート層541(例えばポリシリコン層)が形成される。
境界領域431には、N型埋め込み層451に電位を供給するためのN型プラグ481(N型不純物層)が設けられる。具体的には、N型埋め込み層451の上にN型プラグ481が形成され、そのN型プラグ481の両側にP型層491、492が形成され、N型プラグ481の上にN型層521が形成される。そして、N型層521に与えられた電位が、N型プラグ481を介してN型埋め込み層451に供給される。N型層521には、N型DMOSのドレイン電圧(N型層523)と同一の電圧が供給される。
境界領域432の第1の領域410側には、N型埋め込み層451に電位を供給するためのN型プラグ482が設けられる。N型プラグ482の構成はN型プラグ481と同様である。また境界領域432の第2の領域420側には、P型基板441に電位を供給するためのP型埋め込み層501(PBL: P+ Buried Layer)が設けられる。具体的には、P型基板441の上にP型埋め込み層501が形成され、P型埋め込み層501の上にP型ウェル511が形成され、P型ウェル511の上にP型層532が形成される。そして、P型層532に与えられた電位が、P型ウェル511とP型埋め込み層501を介してP型基板441に供給される。P型層532には低電位側電源電圧が供給される。
第2の領域420には、CMOS構造のN型トランジスター(以下、NMOSと呼ぶ)とP型トランジスター(以下、PMOSと呼ぶ)が形成される。具体的には、P型基板441の上にはNMOSのP型ウェル511(例えば中耐圧P型ウェル(MV PWELL))が形成され、P型ウェル511の上にNMOSのN型ソース領域としてN型層525が形成され、NMOSのN型ドレイン領域としてN型層526が形成される。N型層525とN型層526の間のP型ウェル511の上にはゲート層542が形成される。P型ウェル511の上には、更に、P型ウェル511に電位を供給するためのP型層533が形成される。P型層533には低電位側電源電圧が供給される。
またP型基板441の上にはPMOSのN型ウェル512(例えば中耐圧N型ウェル(MV NWELL))が形成され、N型ウェル512の上にPMOSのP型ソース領域としてP型層535が形成され、PMOSのドレイン領域としてP型層534が形成される。P型層534とP型層535の間のN型ウェル512の上にはゲート層543が形成される。N型ウェル512の上には、更に、N型ウェル512に電位を供給するためのN型層527が形成される。N型層527には、例えば高電位側電源電圧が供給される。
さて、DMOSトランジスターで構成されるブリッジ回路10がチョッピング電流によりモーターを駆動する際、DMOSトランジスターのドレイン(N型層523)には大電流が流れる。その大電流は、チョッピング動作によりオン/オフする(或は流れる向きが反転する)ため、ドレインの電圧は大きく変動することになる。このドレインのN型層523はディープN型ウェル461を介してN型埋め込み層451に接続されており、N型埋め込み層451とP型基板441との間にはPN接合による寄生容量CPが発生している。そのため、ドレインの電圧変動は、寄生容量CPを介してP型基板441に伝わり、P型基板441を介して第2の領域420まで伝わる。第2の領域420では、P型基板441がCMOSトランジスターのP型ウェル511やN型ウェル512に接しているため、P型基板441の電圧変動が、CMOSトランジスターで構成される回路に影響を与えてしまう。
例えば図2では、比較回路CPがセンス抵抗RSの一端側の電圧VSを基準電圧VRと比較することにより、ブリッジ回路10に流れるチョッピング電流を一定に保つ。このとき、比較回路CPや、基準電圧VRを生成する回路が、P型基板441の電圧変動による影響を受けると、基準電圧VRが変動したり、比較回路CPの比較精度が低下するため、チョッピング電流にバラツキが生じる可能性がある。
また、ディケイ期間では電源VSSから電源VBBに向かって回生電流が流れる。そのため、センス抵抗RSの電圧降下によりトランジスターQ3のドレイン電圧がVSS(GND)の電圧よりも低くなる。そうすると、図13のDMOS構造において、ドレインにつながるN型埋め込み層451がVSSの電圧よりも低くなり、P型基板441との間で順方向電圧を生じるため、流れ込む電流によりP型基板441の電圧が揺らされてしまう。このように、寄生容量CPを介する以外にもP型基板441を揺らす要因がある。
図14は、DMOS構造のトランジスターを用いた回路装置の第2の例である。図14の第2の例は、図13の第1の例の問題点を解消するものである。
基板には、第1の回路が配置される第1の領域410と、第2の回路が配置される第2の領域420と、第1の領域410の一方の端部に設けられる境界領域431と、第1の領域410と第2の領域420との間に設けられる境界領域432と、第2の領域420の一方の端部に設けられる境界領域433と、が設けられる。なお、第1の領域410及び境界領域431の構成は図13と同様であるため、説明を省略する。
第2の領域420には、CMOSトランジスターをP型基板441から隔離するためのN型埋め込み層452が形成される。具体的には、P型基板441の上にN型埋め込み層452が形成され、そのN型埋め込み層452の上にP型層502が形成される。そして、そのP型層502の上にNMOSトランジスター及びPMOSトランジスターが形成される。これらのトランジスターの構成は図13と同様である。なお、P型層502はP型埋め込み層であってもよい。例えば、P型層502のうちN型ウェル512の下の部分にはP型埋め込み層が形成され、P型層502のうちP型ウェル511の下の部分には埋め込み層でないP型層が形成されてもよい。或は、N型ウェル512の下の部分にのみP型層502が設けられ、P型ウェル511がN型埋め込み層452に接していてもよい。
境界領域432の第1の領域410側には、図13と同様にN型プラグ482が設けられる。境界領域432の第2の領域420側には、N型埋め込み層452に電位を供給するためのN型プラグ483が設けられる。具体的には、N型埋め込み層451の上にN型プラグ483が形成され、そのN型プラグ483の両側にP型層495、496が形成され、N型プラグ483の上にN型層528が形成される。そして、N型層528に与えられた電位が、N型プラグ483を介してN型埋め込み層452に供給される。N型層528には高電位側電源電圧が供給される。
また境界領域432には、N型プラグ482とN型プラグ483の間に、P型基板441に電位を供給するためのP型埋め込み層501が設けられる。P型埋め込み層501の構成は図13と同様であり、P型層532に与えられた低電位側電源電圧が、P型ウェル510とP型埋め込み層501を介してP型基板441に供給される。
境界領域433には、N型埋め込み層452に電位を供給するためのN型プラグ484が設けられる。N型プラグ484の構成は境界領域432のN型プラグ483と同様であり、N型層529に与えられた高電位側電源電圧が、N型プラグ484を介してN型埋め込み層452に供給される。
図14の構成にすれば、第1のN型埋め込み層451と分離された第2のN型埋め込み層452により、CMOS構造のトランジスターにより構成される第2の回路をP型基板441から隔離することができる。
例えば図13で説明したように、DMOS構造のトランジスターがスイッチング動作を行うと、そのドレインの電位の揺れが第1のN型埋め込み層451から寄生容量CP等を介してP型基板441に伝わる。
この点、図14の構成によれば、第2の回路がP型基板441から隔離されているため、P型基板441の電位が揺れた場合であっても、第2の回路がその影響を受けにくく、誤差の少ない動作が可能となる。
ここで埋め込み層とは、基板表層の不純物層(例えば図14のP型ボディ471やディープN型ウェル461)よりも下層に形成される不純物層である。具体的には、シリコン基板に対してN型不純物又はP型不純物を導入し、その上にエピタキシャル層(シリコン単結晶の層)を成長させることにより、エピタキシャル層の下に埋め込み層を形成する。
また図14では、第2の回路の領域(第2の領域420)は、第2のN型埋め込み層452の電位を設定するN型プラグ領域(平面視においてN型プラグ483、484が設けられる領域)により囲まれている。
このようにすれば、第2のN型埋め込み層452とそれを囲むN型プラグ領域によりバスタブ型のN型領域を形成でき、そのN型領域により第2の回路の領域をP型基板441から隔離できる。またP型基板の電位の揺れが第2のN型埋め込み層452に伝わったとしてもN型プラグから電位が設定されているため、第2の回路領域を確実に隔離できる。また第2のN型埋め込み層452をP型基板441よりも高い電位(例えば電源電圧)に設定できるため、逆電圧のPN接合により隔離できるという利点がある。
7.電子機器
図15に、本実施形態の回路装置200(モータードライバー)が適用された電子機器の構成例を示す。電子機器は、処理部300、記憶部310、操作部320、入出力部330、回路装置200、これらの各部を接続するバス340、モーター280を含む。以下ではモーター駆動によりヘッドや紙送りを制御するプリンターを例にとり説明するが、本実施形態はこれに限定されず、種々の電子機器に適用可能である。
入出力部330は例えばUSBコネクターや無線LAN等のインターフェースで構成され、画像データや文書データが入力される。入力されたデータは、例えばDRAM等の内部記憶装置である記憶部310に記憶される。操作部320により印刷指示を受け付けると、処理部300は、記憶部310に記憶されたデータの印刷動作を開始する。処理部300は、データの印刷レイアウトに合わせて回路装置200(モータードライバー)に指示を送り、回路装置200は、その指示に基づいてモーター280を回転させ、ヘッドの移動や紙送りを行う。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、電子機器の構成・動作や異常状態の検出手法やスイッチの制御手法やモーターの駆動手法等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。