JP2011009334A - プリント基板、プリント基板の製造方法、及びプリント基板を備えた電子装置 - Google Patents

プリント基板、プリント基板の製造方法、及びプリント基板を備えた電子装置 Download PDF

Info

Publication number
JP2011009334A
JP2011009334A JP2009149528A JP2009149528A JP2011009334A JP 2011009334 A JP2011009334 A JP 2011009334A JP 2009149528 A JP2009149528 A JP 2009149528A JP 2009149528 A JP2009149528 A JP 2009149528A JP 2011009334 A JP2011009334 A JP 2011009334A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
thermal expansion
recess
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009149528A
Other languages
English (en)
Other versions
JP5515450B2 (ja
Inventor
Kenji Fukusono
健治 福園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009149528A priority Critical patent/JP5515450B2/ja
Priority to US12/817,562 priority patent/US8642896B2/en
Publication of JP2011009334A publication Critical patent/JP2011009334A/ja
Application granted granted Critical
Publication of JP5515450B2 publication Critical patent/JP5515450B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】プリント基板と実装される電子部品との熱膨張率の差を小さくすることにより、反りが抑制されたプリント基板、プリント基板の製造方法、及びプリント基板を備えた電子装置を提供することを課題とする。
【解決手段】本実施例に係るプリント基板は、表面に、表面実装型の電子部品１０が実装される実装領域を有するとともに、前記実装領域の裏側に凹部２５を備えたプリント基板本体２０と、前記凹部２５に格納され、前記プリント基板本体２０よりも熱膨張係数が小さい熱膨張制御部材３０と、を備える。
【選択図】図２

Description

本発明は、プリント基板、プリント基板の製造方法、及びプリント基板を備えた電子装置に関する。
プリント基板の反りを低減する技術がある。特許文献１には、プリント基板内に帯状の弾性体が埋め込まれ、この弾性体によりプリント基板の反りを吸収する技術が開示されている。特許文献２には、電子部品が実装されたプリント基板の裏面に、電子部品と略等しい外形寸法を有した部材を設けることにより、プリント基板の反りを低減する技術が開示されている。
特開２００６−１０８４６０号公報 特開２００７−８８２９３号公報 特開平１−２９１４３８号公報
プリント基板に反りが発生するメカニズムについて説明する。図１Ａに示すように、半田で形成された電子部品１０ｘの電極１３ｘを、プリント基板２０ｘの端子２３ｘ上に配置する。次に、電極１３ｘと端子２３ｘとを接合するために、電子部品１０ｘとプリント基板２０ｘとを加熱して電極１３ｘを溶解させる。図１Ｂに示すように、プリント基板２０ｘと電子部品１０ｘとの熱膨張係数が例えば、１０ｐｐｍ／Ｋ以上大きく異なる場合、加熱によって電極１３ｘと端子２３ｘとで位置がずれる。この位置ずれ量は、電子部品１０ｘの中心から遠い位置ほど大きくなる。従って、電子部品１０ｘが平面方向に大きいほど、最も外側に位置する電極１３ｘと端子２３ｘとの位置ずれ量は大きくなる。加熱工程が終了すると、プリント基板２０ｘは電子部品１０ｘに対して大きく縮もうとする。しかしながら、電極１３ｘと端子２３ｘとが接合されているため、プリント基板２０ｘの実装面側は縮まりにくい。一方、電子部品１０ｘが実装されていないプリント基板２０ｘの裏面側は、再び元の大きさに縮まろうとする。このようにして図１Ｃに示すように、プリント基板２０ｘの実装面側と裏面側との縮み量の違いにより、プリント基板２０ｘに反りが発生する。
以上のように、プリント基板の反りの一因は電子部品とプリント基板との熱膨張率の差である。特許文献１、２に開示されている技術は、電子部品とプリント基板の熱膨張差により発生する反りを低減するため、剛性を上げることで小さくするか、或いは反りにより発生する歪みを別の材料で吸収させるものである。しかしながら、プリント基板の反りの根本原因である、電子部品とプリント基板の熱膨張差を制御することについては開示していない。
そこで本発明は上記の課題に鑑みてなされたものであり、プリント基板と実装される電子部品との熱膨張率の差を小さくすることにより、反りが抑制されたプリント基板、プリント基板の製造方法、及びプリント基板を備えた電子装置を提供することを目的とする。
本明細書に開示のプリント基板は、表面に、表面実装型の電子部品が実装される実装領域を有するとともに、前記実装領域の裏側に凹部を備えたプリント基板本体と、前記凹部に格納され、前記プリント基板本体よりも熱膨張係数が小さい熱膨張制御部材と、を備えている。
本明細書に開示のプリント基板の製造方法は、表面実装型の電子部品が実装されるプリント基板本体を用意し、前記プリント基板本体の実装領域の裏側に凹部を形成し、前記プリント基板本体よりも熱膨張係数が小さい熱膨張制御部材を前記凹部に格納する。
本明細書に開示の電子装置は、表面実装型の電子部品と、前記電子部品が実装される実装領域を有するとともに、前記実装領域の裏側に凹部を備えたプリント基板本体と、前記凹部に格納され、前記プリント基板本体よりも熱膨張係数が小さい熱膨張制御部材と、を備えている。
反りが抑制されたプリント基板、プリント基板の製造方法、及びプリント基板を備えた電子装置を提供できる。
図１Ａ〜Ｃは、プリント基板に反りが発生するメカニズムについて説明図。 図２Ａは、本実施例に係る電子装置の説明図。図２Ｂは、本実施例に係る電子装置の部分拡大断面図。 図３Ａ〜Ｄは、プリント基板の製造方法の説明図。 図４は、一体化後のプリント基板全体の熱膨張係数について示したグラフ。 図５Ａ〜Ｃは、プリント基板本体の製造方法の第１変形例の説明図。 図６Ａ〜Ｃは、プリント基板の製造方法の第２変形例の説明図。
本実施例に係る電子装置について説明する。
図２Ａは、本実施例に係る電子装置の説明図である。図２Ａに示すように、実施例に係る電子装置は、電子部品１０、電子部品１０が実装されたプリント基板２０、を有している。電子部品１０は、表面実装タイプの電子部品であり、詳細にはＢＧＡタイプの電子部品である。電子部品１０は、電子部品本体１２、電子部品本体１２の底面に複数設けられた電極１３、を有している。電極１３は、半田により形成されている。また、電子部品２０は、詳細には図示しないが、樹脂封止された半導体チップと、半導体チップが固定されているチップパッケージ基板とを備えている。電極１３は、このチップパッケージ基板に設けられている。
プリント基板２０は、コア層２４、コア層２４の両面に設けられた配線層２２、２６を有している。配線層２２、２６は、複数の絶縁層とその上の設けられた配線パターンから構成される。配線層２２の表面側に、複数の端子２３が形成され、電子部品１０の電極１３と接続される。また、電極１３、端子２３の周囲はアンダーフィル材５０で封止されている。複数の端子２３が形成されているプリント基板２０上の領域は、電子部品１０の実装領域に相当する。電子部品１０の実装領域の裏側には、凹部２５が設けられる。その凹部２５には、プリント基板２０の熱膨張係数を電子部品の熱膨張係数に合わせるための低膨張材３０が収納されている。低膨張材３０は、絶縁性の接着剤４０により凹部２５に固定される。低膨張材３０は、薄板状であり熱膨張率が小さい金属製である。低膨張材３０は、本発明における熱膨張制御部材を構成する。詳しくは後述するが、低膨張材３０は、配線層２２、２６、コア層２４よりも熱膨張係数が小さい。
図２Ｂは、本実施例に係る電子装置の部分拡大断面図である。
図２Ｂに示すように、各端子２３は、配線層２２の各層に形成されたパターン２２１、２２２、及びコア層２４の表面に形成されたパターン２４１と導通している。また、コア層２４には、スルーホール２４２が形成されている。スルーホール２４２は、配線層２６の各層に形成されたパターン２６１、２６２と導通している。即ち、コア層２４を介して、配線層２２側の配線パターンと、配線層２６側の配線パターンとが導通している。また、図２Ｂに示すように、スルーホール２４２は、凹部２５を回避した位置に設けられており、各層に形成されたパターンも、凹部２５を回避するように迂回して設けられている。尚、各層に設けられたパターンは、導電性ペーストにより導通している。
次に、プリント基板の製造方法について説明する。
図３Ａ〜Ｄは、プリント基板２０の製造方法の説明図である。図３Ａに示すように、凹部２５が形成されていないプリント基板２０を製造する。このプリント基板２０は、図２Ｂに示したように、配線パターンなどが予め凹部２５が形成される部分を回避するように設けられたものである。尚、プリント基板２０自体は、図２Ｂに示したように多層プリント板であってもよいし、片面プリント板、又は両面プリント板であってもよい。
図３Ｂに示すように、プリント基板２０の実装面の裏面側から、コア層２４、配線層２６を切削する。切削はドリル７０を用いて行う。ドリル７０は、例えばプリント基板にスルーホールを形成する際に用いるドリルである。実装領域の裏側に相当する部分をドリル７０により切削する。これにより、凹部２５を有したプリント基板本体が形成される。尚、配線層２２については、切削は行わない。また、図３Ｂにおいては、ドリル７０により、コア層２４、配線層２６を切削しているが、配線層２６のみを切削してもよい。これにより、実装領域の裏側に凹部２５を形成する。尚、切削の範囲は、配線層２６に予め形成されたアライメントマークを基準にして特定する。
次に、図３Ｃに示すように、凹部２５内に接着剤４０を塗布する。接着剤４０の塗布はノズル８０により行う。接着剤４０は、液体状であり絶縁性を有している。接着剤４０は、常温硬化性のものであってもよいし熱硬化性樹脂であってもよい。
次に、凹部２５内に低膨張材３０を配置する。接着剤４０が常温硬化性のものである場合には、凹部２５内に低膨張材３０を配置して放置することにより、低膨張材３０は凹部２５内で固定される。接着剤４０が熱硬化性樹脂の場合には、プリント基板２０をリフロー炉などに搬送して接着剤４０を熱硬化させる。これにより、低膨張材３０は凹部２５内に埋め込まれる。
以上のような工程により製造されたプリント基板２０に対して、電子部品１０を実装する。プリント基板２０への電子部品１０の実装は、リフロー炉により加熱して行う。
前述したように、低膨張材３０は、配線層２２、コア層２４、配線層２６よりも熱膨張係数が小さい。一般的に、配線層２２、配線層２６は、熱膨張係数は約２０〜４０ｐｐｍ／Ｋであり、コア層２４は、約１２ｐｐｍ／Ｋである。従って、通常のプリント基板全体での熱膨張係数は、配線層２２やコア層２４の厚みにもよるが、１６ｐｐｍ／Ｋ程度である。また、電子部品１０の熱膨張係数は約３ｐｐｍ／Ｋである。低膨張材３０は、例えば、合金の一種であるインバー（Ｉｎｖａｒ）であり、熱膨張係数は、約０．３〜１．５ｐｐｍ／Ｋである。低膨張材３０として、インバーの代わりに、コバール（Ｋｏｖａｒ）、スーパーインバー、ステンレスインバー、またはＦｅ−Ｐｄ合金を用いてもよい。
上述したように、プリント基板２０に凹部２５を設け、凹部２５内に低膨張材３０を埋め込む。低膨張材３０をプリント基板２０と一体化することで、プリント基板２０全体での熱膨張係数は、低膨張材３０が埋め込められていないプリント基板よりも小さい。このように、プリント基板よりも熱膨張係数が小さい低膨張材をプリント基板に埋め込むことにより、プリント基板全体の熱膨張係数を小さく制御することができる。プリント基板２０全体の熱膨張係数を小さくなると、電子部品１０とプリント基板２０との熱膨張係数の差が小さくなる。これにより、プリント基板２０に対して電子部品１０を実装する際の加熱工程において、熱膨張量の差に起因するプリント基板２０の反りの発生を抑制することができる。また、電子部品１０が実装される実装領域の裏側に凹部２５が埋め込まれているので、実装領域での熱膨張が抑制される。
次に、低膨張材３０の一体化後のプリント基板全体の熱膨張係数について説明する。
図４は、一体化後のプリント基板全体の熱膨張係数について示したグラフである。図４に示すように、縦軸は、低膨張材３０を凹部２５に埋め込んだ後の一体化後の熱膨張係数（ｐｐｍ／Ｋ）とヤング率（Ｍｐａ）とを示している。横軸は、低膨張材の板厚（ｍｍ）を示している。また、低膨張材として、インバーと、コバールとを用いて実験した。
図４に示すように、一体化後の熱膨張係数は、低膨張材の厚みが増すほど小さくなる。しかしながら、厚みのある低膨張材を用いると、凹部２５から低膨張材の表面が突出して、プリント基板全体の厚みが増す恐れがあり、凹部２５の深さを深くする必要がある。従って、プリント基板本体の厚さなどを考慮して低膨張材を選択する。例えば、電子部品１０の熱膨張係数が３ｐｐｍ／Ｋの場合には、低熱膨張材として厚み約０．２５ｍｍのインバーを用いることにより、一体化後のプリント基板全体の熱膨張係数は、電子部品１０の熱膨張係数と略等しくなる。これにより、両者の熱膨張係数差を無くすことで、上述した熱膨張係数の差に起因するプリント基板の反りを抑制することができる。尚、半導体チップの熱膨張係数は、使用されるシリコンやゲルマニウムを主として決定される。
尚、凹部２５に合金の低膨張材３０を埋め込むことにより、プリント基板２０全体の剛性が増す。凹部２５の高さを超えない低膨張材を採用することにより、プリント基板２０の薄型化を図りつつ強度を確保することができる。凹部２５は、電子部品１０の実装領域の裏側の少なくとも一部の領域に形成されていればよい。従って、凹部２５の底面の面積は、電子部品１０の実装領域の面積よりも小さくてもよいし、大きくてもよい。
次に、プリント基板本体の製造方法の第１変形例について説明する。
図５Ａ〜Ｃは、プリント基板本体の製造方法の第１変形例の説明図である。
図５Ａに示すように、中心がくり貫かれて枠状に形成されたコア層２４ａ、配線層２６ａを、配線層２２の実装面の裏面に、コア層２４ａ、配線層２６ａの順に積層する。積層方法は、一括積層する方法であっても、逐次積層する方法であってもよい。コア層２４ａ、配線層２６ａのくり貫かれた部分が、配線層２２における電子部品１０の実装領域の裏側に位置するように積層する。これにより、図５Ｂ、５Ｃに示すように、実装領域の裏側に凹部２５ａが設けられたプリント基板２０ａを製造することができる。図５Ｃは、プリント基板２０ａを凹部２５ａ側から見た図である。
尚、積層する際の位置合わせは、配線層２２、コア層２４ａ、配線層２６ａに予め形成した孔に共通のピンを挿入することにより行ってもよい。また、配線層２２、コア層２４ａ、配線層２６ａに予めアライメントマークを設けて、Ｘ線読取装置で各アライメントマークを基準に位置合わせを行ってもよい。
尚、コア層２４ａ、配線層２６ａは、配線層２２の実装領域の裏側の領域の少なくとも一部分を避けて、積層されればよい。
次に、プリント基板の製造方法の第２変形例について説明する。
図６Ａ〜Ｃは、プリント基板本体の製造方法の第２変形例の説明図である。第２変形例に係る製造方法は、低膨張材３０が埋め込まれたプリント基板を一括積層により製造する方法である。
図６Ａに示すように、前述した配線層２２、コア層２４ａ、配線層２６ａの間に、接着層２８を配置する。接着層２８は、コア層２４ａ、配線層２６ａと略同一の形状である。即ち、接着層２８は、中心部がくり貫かれて枠状に形成されている。接着層２８は、ガラス布に樹脂を含浸して加熱により半硬化状とした樹脂のシートである。また、配線層２２の実装領域の裏側に接着材４０ａ、低膨張材３０を順に積層する。接着材４０ａは、フィルム状である熱硬化性樹脂である。
積層する際の配線層２２、コア層２４ａ、配線層２６ａ、接着層２８の位置決めは、これらに孔を設け、この孔に共通にピンを挿入することにより行う。また、配線層２２、接着剤４０ａ、低膨張材３０の位置決めについても同様に、これらに孔を設けて、この孔に共通にピンを挿入することにより行う。
以上のように積層したのち、図６Ｂに示すように、熱プレス機の熱プレス板９０ａ、９０ｂにより、これらを加熱しつつプレスを行う。これにより、図６Ｃに示すように、プリント基板２０ｂが形成される。
以上本発明の好ましい一実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
上記の電子部品は、表面実装型の電子部品、例えばＢＧＡの他、ＱＦＮ、ＴＣＰ、ＴＳＯＰ、ＳＯＰ、ＱＦＰ、ＳＯＪ、ＱＦＪタイプの電子部品であってもよい。即ち、電子部品が、半田によりプリント基板本体の表面に実装されるものであればよい。また、本実施形態では、半導体チップが樹脂封止された電子部品を例に説明したが、これに限定されない。例えば、半導体チップが樹脂封止されておらず金属のふたで覆われている電子部品であってもよい。
（付記１）表面に、表面実装型の電子部品が実装される実装領域を有するとともに、前記実装領域の裏側に凹部を備えたプリント基板本体と、前記凹部に格納され、前記プリント基板本体よりも熱膨張係数が小さい熱膨張制御部材と、を備えたプリント基板。
（付記２）前記凹部には、絶縁性の接着剤が塗布され、前記熱膨張制御部材は、前記絶縁性の接着剤により前記凹部に固定される、付記１のプリント基板。
（付記３）前記絶縁性の接着剤は、熱硬化性樹脂である、付記２のプリント基板。
（付記４）前記熱膨張制御部材は、インバー、コバール、スーパーインバー、ステンレスインバー、Ｆｅ−Ｐｄ合金からなる群から選択された材料で形成される、付記１乃至３のいずれかに記載のプリント基板。
（付記５）前記プリント基板本体は、コア層と、前記コア層を狭持して積層される第１配線層および第２配線層とで形成され、前記凹部は、少なくとも前記第２配線層に形成された前記実装領域の裏側の開口部である、付記１乃至４のいずれかのプリント基板。
（付記６）表面実装型の電子部品が実装されるプリント基板本体を用意し、前記プリント基板本体の実装領域の裏側に凹部を形成し、前記プリント基板本体よりも熱膨張係数が小さい熱膨張制御部材を前記凹部に格納する、プリント基板の製造方法。
（付記７）前記凹部に絶縁性の接着剤を塗布し、前記熱膨張制御部材を前記接着剤上に配設することで、前記前記プリント基板本体の凹部に固定する、付記５のプリント基板の製造方法。
（付記８）表面実装型の電子部品が実装される予定の実装領域を有した実装面を有した第１配線層の前記実装面の裏面に、前記実装領域の裏側の領域の少なくとも一部分を避けて、コア層、第２配線層の順に積層し、前記実装領域の裏側の領域に接着部材、前記第１配線層よりも熱膨張係数が小さい低膨張材の順に積層する、プリント基板の製造方法。
（付記９）切削により前記プリント基板本体に前記凹部を形成する、付記５のプリント基板の製造方法。
（付記１０）前記電子部品が実装される実装面を有した第1配線層の前記実装面の裏面に、前記実装領域の裏側の領域の少なくとも一部分を避けて、コア層、第２配線層を積層することにより、前記凹部を有した前記プリント基板本体を製造する、付記１のプリント基板の製造方法。
（付記１１）表面実装型の電子部品と、前記電子部品が実装される実装領域を有するとともに、前記実装領域の裏側に凹部を備えたプリント基板本体と、前記凹部に格納され、前記プリント基板本体よりも熱膨張係数が小さい熱膨張制御部材と、を備えた電子装置。
１０ 電子部品
１３ 電極
２０ プリント基板
２２、２６ 配線層
２３ 端子
２４ コア層
２５ 凹部
３０ 低膨張材

Claims (7)

  1. 表面に、表面実装型の電子部品が実装される実装領域を有するとともに、前記実装領域の裏側に凹部を備えたプリント基板本体と、
    前記凹部に格納され、前記プリント基板本体よりも熱膨張係数が小さい熱膨張制御部材と、を備えたプリント基板。
  2. 前記凹部には、絶縁性の接着剤が塗布され、
    前記熱膨張制御部材は、前記絶縁性の接着剤により前記凹部に固定される、請求項１のプリント基板。
  3. 前記絶縁性の接着剤は、熱硬化性樹脂である、請求項２のプリント基板。
  4. 前記熱膨張制御部材は、インバー、コバール、スーパーインバー、ステンレスインバー、Ｆｅ−Ｐｄ合金からなる群から選択された材料で形成される、請求項１乃至３のいずれかのプリント基板。
  5. 前記プリント基板本体は、コア層と、前記コア層を狭持して積層される第１配線層および第２配線層とで形成され、
    前記凹部は、少なくとも前記第２配線層に形成された前記実装領域の裏側の開口部である、請求項１乃至４のいずれかのプリント基板。
  6. 表面実装型の電子部品が実装されるプリント基板本体を用意し、
    前記プリント基板本体の実装領域の裏側に凹部を形成し、
    前記プリント基板本体よりも熱膨張係数が小さい熱膨張制御部材を前記凹部に格納する、プリント基板の製造方法。
  7. 表面実装型の電子部品と、
    前記電子部品が実装される実装領域を有するとともに、前記実装領域の裏側に凹部を備えたプリント基板本体と、
    前記凹部に格納され、前記プリント基板本体よりも熱膨張係数が小さい熱膨張制御部材と、を備えた電子装置。
JP2009149528A 2009-06-24 2009-06-24 プリント基板の製造方法 Expired - Fee Related JP5515450B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009149528A JP5515450B2 (ja) 2009-06-24 2009-06-24 プリント基板の製造方法
US12/817,562 US8642896B2 (en) 2009-06-24 2010-06-17 Printed circuit board, printed circuit board fabrication method, and electronic device including printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009149528A JP5515450B2 (ja) 2009-06-24 2009-06-24 プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011009334A true JP2011009334A (ja) 2011-01-13
JP5515450B2 JP5515450B2 (ja) 2014-06-11

Family

ID=43379488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009149528A Expired - Fee Related JP5515450B2 (ja) 2009-06-24 2009-06-24 プリント基板の製造方法

Country Status (2)

Country Link
US (1) US8642896B2 (ja)
JP (1) JP5515450B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214568A (ja) * 2012-03-30 2013-10-17 Fujitsu Ltd 配線基板及び配線基板の製造方法
WO2017163925A1 (ja) * 2016-03-24 2017-09-28 ソニー株式会社 半導体装置、固体撮像装置、および電子機器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009131204A1 (ja) * 2008-04-24 2011-08-25 日本電気株式会社 基板、表面実装部品の実装構造、および電子装置
US20140311774A1 (en) * 2010-10-14 2014-10-23 Nec Corporation Board, mounting structure of surface mounting component, and electronic device
WO2013177445A1 (en) 2012-05-23 2013-11-28 Massachusetts Institute Of Technology Grid arrays with enhanced fatigue life
US9648744B2 (en) * 2012-07-24 2017-05-09 Apple Inc. Ejectable component assemblies in electronic devices
US9441753B2 (en) * 2013-04-30 2016-09-13 Boston Dynamics Printed circuit board electrorheological fluid valve
US9413464B2 (en) * 2013-09-09 2016-08-09 Finisar Corporation Optoelectronic assembly for signal conversion
JP6788268B2 (ja) * 2016-02-22 2020-11-25 株式会社ダイワ工業 配線基板又は配線基板材料の製造方法
JP6669893B2 (ja) 2016-04-29 2020-03-18 フィニサー コーポレイション ガラスアセンブリ上の接合チップ
KR102468765B1 (ko) 2017-11-29 2022-11-22 삼성전자주식회사 반도체 패키지 구조체 및 이를 포함하는 반도체 모듈
US20220085002A1 (en) * 2020-09-16 2022-03-17 Micron Technology, Inc. Circuit board with spaces for embedding components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04213863A (ja) * 1990-12-11 1992-08-04 Fujitsu Ltd Ｉｃ実装用パッケージ／キャリア
JP2005251792A (ja) * 2004-03-01 2005-09-15 Fujitsu Ltd 配線基板およびその製造方法
JP2008130618A (ja) * 2006-11-16 2008-06-05 Murata Mfg Co Ltd 多層配線基板
JP2009033100A (ja) * 2007-07-05 2009-02-12 Nec Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01291438A (ja) 1988-05-19 1989-11-24 Fujitsu Ltd フリップチップの実装方法
JP2813682B2 (ja) * 1989-11-09 1998-10-22 イビデン株式会社 電子部品搭載用基板
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US6156980A (en) * 1998-06-04 2000-12-05 Delco Electronics Corp. Flip chip on circuit board with enhanced heat dissipation and method therefor
US6060777A (en) * 1998-07-21 2000-05-09 Intel Corporation Underside heat slug for ball grid array packages
JP3677403B2 (ja) * 1998-12-07 2005-08-03 パイオニア株式会社 発熱素子の放熱構造
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
US20020189853A1 (en) * 2001-06-15 2002-12-19 Phoenix Precision Technology Corp. BGA substrate with direct heat dissipating structure
US7006354B2 (en) * 2001-10-26 2006-02-28 Fujikura Ltd. Heat radiating structure for electronic device
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP2004288834A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 電子部品の実装方法、実装構造及びパッケージ基板
US20050180111A1 (en) * 2004-02-18 2005-08-18 Bamesberger Brett E. Low thermal stress composite heat sink assembly
JP2006108460A (ja) 2004-10-07 2006-04-20 Toshiba Corp 半導体装置及びその製造方法
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
JP4585416B2 (ja) 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04213863A (ja) * 1990-12-11 1992-08-04 Fujitsu Ltd Ｉｃ実装用パッケージ／キャリア
JP2005251792A (ja) * 2004-03-01 2005-09-15 Fujitsu Ltd 配線基板およびその製造方法
JP2008130618A (ja) * 2006-11-16 2008-06-05 Murata Mfg Co Ltd 多層配線基板
JP2009033100A (ja) * 2007-07-05 2009-02-12 Nec Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214568A (ja) * 2012-03-30 2013-10-17 Fujitsu Ltd 配線基板及び配線基板の製造方法
WO2017163925A1 (ja) * 2016-03-24 2017-09-28 ソニー株式会社 半導体装置、固体撮像装置、および電子機器

Also Published As

Publication number Publication date
JP5515450B2 (ja) 2014-06-11
US20100326714A1 (en) 2010-12-30
US8642896B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
JP5515450B2 (ja) プリント基板の製造方法
US9299678B2 (en) Semiconductor package and manufacturing method therefor
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
JP5280032B2 (ja) 配線基板
US20110061906A1 (en) Printed circuit board and fabrication method thereof
KR20120101988A (ko) 전자 장치, 휴대형 전자 단말기 및 전자 장치의 제조 방법
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
TW201220999A (en) Printed circuit board and method for manufacturing the same
KR101206289B1 (ko) 부품 내장형 인쇄회로기판의 홀 가공 방법
KR101151347B1 (ko) 칩 내장형 인쇄회로기판 제조방법
JP2002164475A (ja) 半導体装置
JP2008041817A (ja) 半導体素子収納用樹脂製中空パッケージ及び半導体装置とその製造方法並びに電子機器
KR20160109424A (ko) 인쇄회로기판 및 그의 제조 방법
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP5067107B2 (ja) 回路基板および半導体装置
JP4599891B2 (ja) 半導体装置用基板並びに半導体装置
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2002353262A (ja) 導電性ボールの搭載装置および搭載方法
JP2016143860A (ja) 半導体装置及びその製造方法
KR20140115808A (ko) 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
KR20130046388A (ko) 인쇄회로기판 및 그 제조방법
JP5895524B2 (ja) 配線板、電子部品及び電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees