JP5895524B2 - 配線板、電子部品及び電子部品の製造方法 - Google Patents

配線板、電子部品及び電子部品の製造方法 Download PDF

Info

Publication number
JP5895524B2
JP5895524B2 JP2011288142A JP2011288142A JP5895524B2 JP 5895524 B2 JP5895524 B2 JP 5895524B2 JP 2011288142 A JP2011288142 A JP 2011288142A JP 2011288142 A JP2011288142 A JP 2011288142A JP 5895524 B2 JP5895524 B2 JP 5895524B2
Authority
JP
Japan
Prior art keywords
electronic component
semiconductor element
conductor
wiring board
resin insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011288142A
Other languages
English (en)
Other versions
JP2013138103A (ja
Inventor
照井 誠
誠 照井
大基 小松
大基 小松
延也 高橋
延也 高橋
久幸 中込
久幸 中込
雅敏 国枝
雅敏 国枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2011288142A priority Critical patent/JP5895524B2/ja
Publication of JP2013138103A publication Critical patent/JP2013138103A/ja
Application granted granted Critical
Publication of JP5895524B2 publication Critical patent/JP5895524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、樹脂絶縁層と導体パターンとを有し、コア基板を備えない配線板上に半導体素子が実装されてなる電子部品に関するものである。
特許文献1には、コアレスの配線板と、配線板の上面に実装される半導体素子とからなる電子部品が開示されている。通常、このような電子部品は、配線板と半導体素子との間に充填されるアンダーフィル樹脂と、半導体素子を封止する封止樹脂とを有する。
特開2010−118635号公報
本発明者らは鋭意試験を行った結果、上述したような電子部品は熱履歴を受けることによって内層の導体パターンが断線しやすくなることを見出した。以下、詳細について説明する。
図13は、上述の電子部品に生じる熱膨張、応力をシミュレーションした結果を示す説明図である。電子部品は、樹脂絶縁層550、650、750及び導体パターン534、558、658を備える配線層530と、該配線層530上に半田バンプ576を介して実装された半導体素子590とから成る。配線層530と半導体素子590との間、及び、半導体素子の側部にはアンダーフィル樹脂598が充填されている。半導体素子は封止樹脂594により封止されている。
図13(A1)(A2)は電子部品に約260℃の熱が加わっている状態を示し、図13(B1)(B2)は常温における電子部品を示している。
このような電子部品を構成する配線層に関しては、熱が加わった場合、半導体素子の直下の領域R1はバンプを介して半導体素子に拘束されるため、通常はほぼ水平方向に膨張する(図13(A1)参照)。一方、半導体素子の直下以外の領域R2においては、半導体素子による拘束が相対的に弱く、且つアンダーフィル樹脂が膨張し、その際に発生する矢印Y方向の応力によってうねりやすくなる。
これにより、半導体素子の側面を含む仮想平面Kの近傍に熱応力が発生しやすくなる。その結果、仮想平面Kの近傍に位置する導体パターン558が断線したり、剥離しやすくなる。
こうした加熱状態から電子部品を常温に戻した場合にも、アンダーフィル樹脂の収縮に伴い、仮想平面Kの近傍に熱応力が発生しやすくなり、同様の課題が発生すると考えられる(図13(B1)(B2)参照)。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、半導体素子の近傍において導体パターンの断線を抑制することが可能な電子部品及びその製造方法を提供することにある。
請求項1の電子部品は、複数の層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体パターンと、最外層の層間樹脂絶縁層上の導体パターン上に形成されているバンプと、を備える配線板と、前記バンプを介して前記配線板上に実装される半導体素子と、前記半導体素子を封止する封止樹脂と、を有し、前記配線板は、前記半導体素子の周囲の少なくとも一部に導体部を有し、該導体部の少なくとも一部は、前記半導体素子の直下に位置し、前記導体部は、最外層の層間樹脂絶縁層上に設けられていることを技術的特徴とする。
請求項1の電子部品を構成する配線板は、半導体素子の周囲の少なくとも一部に導体部を有し、該導体部の少なくとも一部半導体素子の直下に位置する。すなわち、膨張や収縮といった変形が生じやすい箇所に導体部が設けられる。その結果、層間樹脂絶縁層の変形が導体部により抑えられ、配線板の端部が反り難くなる。さらに導体部は、反りの起点となる箇所(半導体素子の側面を含む仮想平面K)に跨って設けられているため、配線板の端部の反りが一層抑制されやすい。
本願発明の第1実施形態の電子部品の製造工程図である。 第1実施形態の電子部品の製造工程図である。 第1実施形態の電子部品の製造工程図である。 第1実施形態の電子部品の製造工程図である。 第1実施形態の電子部品の製造工程図である。 第1実施形態の電子部品の製造工程図である。 第1実施形態の電子部品の断面図である。 第1実施形態の第2改変例に係る電子部品の断面図である。 図9(A)は第1実施形態の第2改変例に係る電子部品の断面図であり、図9(B)は第3改変例に係る電子部品の断面図である。 図10(A)は第2実施形態に係る電子部品の断面図であり、図10(B)は第3実施形態に係る電子部品の断面図である。 図11(A)は第1実施形態に係る配線板の平面図であり、図11(B)は第1実施形態の第4改変例に係る配線板の平面図である。 図12(A)は第1実施形態の第2改変例に係る配線板の平面図であり、図12(B)は第3実施形態に係る配線板の平面図である。 電子部品に生じる熱膨張、応力をシミュレーションした結果を示す説明図である
[第1実施形態]
図7は、第1実施形態の電子部品10の断面図である。
電子部品10は、導体パターンと樹脂絶縁層とが積層されてなる配線板30と、配線板30上に実装されてなる半導体素子90とからなる。
配線板30は、第1面Fとその第1面とは反対側の第2面Sとを有し、第2面側導体パターン34と、第1樹脂絶縁層50と、第1樹脂絶縁層50上に形成されている第1導体パターン58と、第1樹脂絶縁層50及び第1導体パターン58上に形成されている第2樹脂絶縁層150と、第2樹脂絶縁層150上に形成されている第2導体パターン158とを有している。導体パターン34上には外部基板接続用の半田バンプ98が形成されている。
配線板30の厚みは100μm以下である。
導体パターン34と第1導体パターン58とは第1樹脂絶縁層50内に形成された第1ビア導体60を介して接続されている。第1導体パターン58と第2導体パターン158とは第2樹脂絶縁層150内に形成された第2ビア導体160を介して接続されている。
第2導体パターン158上には半田バンプ76が形成されている。この半田バンプ76により半導体素子90が実装されている。半導体素子90と配線板30との間にはアンダーフィル94が充填されている。
半導体素子90はモールド樹脂96により封止されている。
第1樹脂絶縁層50、第2樹脂絶縁層150は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又は、これらの樹脂を含む樹脂複合体等からなる層である。アンダーフィル94、モールド樹脂96は、無機、有機フィラーを含むエポキシ系樹脂からなる。
第2樹脂絶縁層150上には、導体部158Sが設けられている。この導体部158Sは、第2樹脂絶縁層150上において、半導体素子90の周囲に設けられている。すなわち、図11(A)に示すように、半導体素子90の周囲に亘って枠状に形成されている。この導体部158Sは、電子部品の厚み方向において、アンダーフィル94と第2樹脂絶縁層150との間に設けられている。導体部158Sは、第2樹脂絶縁層150の外端まで設けられている。そして、導体部158Sの一部は、半導体素子90の直下の領域R1に位置する。この導体部158Sは、電源用又はグランド用の導体として機能する。
本実施形態では、仮に電子部品が高温下に晒された場合、アンダーフィル94が膨張し、その際に生じた応力が配線板の端部に加わる。その結果、配線板の端部にうねりが生じやすくなる。しかしながら、本実施形態では、アンダーフィル94の膨張により発生する応力が、導体部158Sを通じて緩和される。これにより、配線板の端部に加わる応力が弱められ、うねりが生じ難くなる。その結果、導体部158Sの下方に位置する導体パターンに加わる応力も低減され、断線が抑制され得る。
第1実施形態の電子部品では、配線板30の厚みは100μm以下であるので、剛性が低く、上述したようなアンダーフィル材の膨張に伴う熱応力の影響を受けやすくなる。しかしながら、そうした熱応力を緩和することが可能な導体部158Sを設けることで、効果的にうねりを抑制し、その結果、導体パターンの断線を防止しやすくなる。
第1実施形態の電子部品の製造方法について、図1〜図8を参照して説明する。
(1)まず、厚さ約1.1mmのガラス板20が用意される(図1(A))。
ガラス板は、実装するシリコン製ICチップとの熱膨張係数差が小さくなるように、CTEが約3.3(ppm)以下で、且つ、後述する剥離工程において使用する308nmのレーザ光に対して透過率が9割以上であることが望ましい。
(2)ガラス板20の上に、主として熱可塑性ポリイミド樹脂からなる剥離層22が設けられる(図1(B))。
(3)剥離層22の上に導体パターン34が形成される(図1(C))。
(4)剥離層22の上に第1絶縁層50が形成される(図1(D))。
(5)CO2ガスレーザにて、第1絶縁層50を貫通し、導体パターン34に至る電極体用開口51が設けられる(図2(A)参照)。
(6)スパッタリングにより、第1絶縁層50上にTiN、Ti及びCuからなる導体層52が形成される(図2(B))。
(7)導体層52上に、市販の感光性ドライフィルムが貼り付けられ、フォトマスクフィルムが載置され露光された後、炭酸ナトリウムで現像処理され、厚さ約15μmのめっきレジスト54が設けられる(図2(C))。
(8)導体層52を給電層として用い、電解めっきが施され電解めっき膜56が形成される(図2(D))。
(9)めっきレジスト54が剥離除去される。そして、剥離しためっきレジスト下の導体層52が除去され、導体層52及び電解めっき膜56からなる第1導体パターン58及び第1ビア導体60が形成される(図3(A))。
(10)上記(4)〜(7)と同様にして、第1絶縁層50及び第1導体パターン58上に開口151を備える第2絶縁層150が形成され、第2絶縁層上にTiN、Ti及びCuから成る導体層152が形成され、所定パターンのめっきレジスト154が形成される(図3(B))。
(11)めっきレジスト154の非形成部に電解めっき膜156が設けられ、第2導体パターン158、導体層158S、及び、第2ビア導体160が形成される(図3(C))。
(12)めっきレジスト154が除去され、めっきレジスト154下の導体層152が除去される(図4(A))。
(13)第2導体パターン158上に半田バンプ76が構成されることで、中間体100が製造される。(図4(B))。この中間体100は、ガラス板20と、ガラス板20上に形成されている配線板30とから形成されている。
(14)次いで、中間体100上に半田バンプ76を介して半導体素子90が実装される(図5(A))。このとき、ガラス板20が半導体素子90と熱膨張率が近いので、配線板30に加わる応力が低減される。
(15)配線板30と半導体素子90との間にアンダーフィル94が充填される(図5(B))。このとき、アンダーフィル94は、導体部158Sを被覆する。
(16)モールド型内で、半導体素子90が封止材96で封止される(図6(A))。
(17)308nmのレーザ光がガラス板20を透過させて剥離層22に照射され、剥離層22が軟化される。そして、配線板30に対してガラス板20がスライドされ、ガラス板20が剥離される(図6(B))。
(18)アッシングにより剥離層22が除去され、パッド34が露出される。そして、パッド34上に半田バンプ98が形成され、配線板30が完成される(図7)。
[第1実施形態の第1改変例]
図8に示すように、導体部158Sの表面に、半田からなる層74を設けてもよい。この場合、銅と比較してヤング率が小さい材料(半田)からなる層を設けることで、上述したようなアンダーフィル材の膨張に伴う応力が導体部158Sによって緩和されやすくなる。
[第1実施形態の第2改変例]
図9(A)は第1実施形態の第2改変例に係る電子部品の断面図であり、図12(A)は電子部品の第2絶縁層の平面図である。第1実施形態では、導体部158Sは、第2樹脂絶縁層150の外端まで設けられた。これに対して、第1実施形態の第2改変例では、導体部は外端まで延びず、半導体素子の周囲直下のみに設けられている。第1実施形態の第2改変例では、導体部面積を減少させ、各絶縁層上の導体パターンの面積差を小さくすることで、各絶縁層での収縮差を小さくすることができる。
[第1実施形態の第3改変例]
図9(B)は第1実施形態の第3改変例に係る電子部品の断面図である。すなわち、導体部74Sは半田のみから成る。これにより、アンダーフィル材の膨張に伴う応力を一層緩和しやすくなると考えられる。
[第1実施形態の第4改変例]
図11(B)は第1実施形態の第4改変例に係る電子部品の平面図である。第1実施形態では、導体部158Sが半導体素子の外周に環状に形成された。これに対して、第1実施形態の第4改変例では、複数の矩形状の導体部74Sが半導体素子の外周に沿って配置される。これによれば、各絶縁層上の導体パターンの面積差を小さくするとことで、各絶縁層での収縮差を小さくすることができる。
[第2実施形態]
図10(A)は第2実施形態に係る電子部品の断面図である。第2実施形態では、導体部158Sの半導体素子の端部近傍にダミーバンプ76Dが設けられ、また、導体部158Sに接続するダミービア導体160D、60D、ダミーバンプ98Dが設けられ、該電子部品10が実装される基板300側のスルーホール導体306に対して熱が伝導するように構成されている。第2実施形態の電子部品は、放熱性に優れる。
[第3実施形態]
図10(B)は第3実施形態に係る電子部品の断面図であり、図12(B)は配線板の平面図である。第3実施形態では、第2絶縁層上に更に第3絶縁層250が設けられ、第3絶縁層に設けられた第3ビア導体260、第3導体パターン258を介して半導体素子90との接続が取られる。第3実施形態では、第2絶縁層150と、第3絶縁層250との間に導体部75Sが設けられる。
配線板の内層に導体部75Sを設けた場合でも、導体部75Sの下方に設けられる導体パターンの断線を効果的に抑制することが可能となる。
10 電子部品
30 配線板
50 第1層間樹脂絶縁層
58 第1配線パターン
60 第1ビア導体
76 半田バンプ
94 アンダーフィル
96 モールド樹脂
90 半導体素子
150 第2層間樹脂絶縁層
158 第2配線パターン
158S 導体部

Claims (6)

  1. 複数の層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体パターンと、最外層の層間樹脂絶縁層上の導体パターン上に形成されているバンプと、を備える配線板と、
    前記バンプを介して前記配線板上に実装される半導体素子と、
    前記半導体素子と前記配線板との間に充填されているアンダーフィル材と、
    前記半導体素子を封止する封止樹脂と、を有する電子部品であって:
    前記配線板は、前記半導体素子の周囲の少なくとも一部に導体部を有し、該導体部の少なくとも一部は前記半導体素子の直下に位置し、
    前記導体部は、最外層の層間樹脂絶縁層上に設けられている。
  2. 請求項1の電子部品であって:
    前記導体部は、厚み方向において、前記最外層の層間樹脂絶縁層と前記アンダーフィルとの間に設けられている。
  3. 請求項1の電子部品であって:
    前記最外層の層間樹脂絶縁層上に設けられている導体パターンの表面と、前記導体部の表面とは、略同一平面上に位置する。
  4. 請求項1の電子部品であって:
    前記導体部上には、半田からなる層が形成されている。
  5. 請求項1の電子部品であって:
    前記導体部は半田のみから形成されている。
  6. 複数の層間樹脂絶縁層と、該層間樹脂絶縁層上に形成されている導体パターンと、最外層の層間樹脂絶縁層上の導体パターン上に形成されているバンプと、を備える配線板を準備することと、
    前記バンプを介して前記配線板上に半導体素子を実装することと、
    前記半導体素子を封止樹脂により封止することと、
    を含む電子部品の製造方法であって:
    前記配線板を形成する層間樹脂絶縁層上において、前記半導体素子の周囲の少なくとも一部に導体部を形成し、
    該導体部の少なくとも一部を前記半導体素子の直下に設け、
    前記導体部を、最外層の層間樹脂絶縁層上に設ける。
JP2011288142A 2011-12-28 2011-12-28 配線板、電子部品及び電子部品の製造方法 Active JP5895524B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011288142A JP5895524B2 (ja) 2011-12-28 2011-12-28 配線板、電子部品及び電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011288142A JP5895524B2 (ja) 2011-12-28 2011-12-28 配線板、電子部品及び電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2013138103A JP2013138103A (ja) 2013-07-11
JP5895524B2 true JP5895524B2 (ja) 2016-03-30

Family

ID=48913588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011288142A Active JP5895524B2 (ja) 2011-12-28 2011-12-28 配線板、電子部品及び電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP5895524B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3052899B2 (ja) * 1997-07-04 2000-06-19 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP2013138103A (ja) 2013-07-11

Similar Documents

Publication Publication Date Title
JP6427817B2 (ja) 印刷回路基板及びその製造方法
JP5607086B2 (ja) 半導体パッケージの製造方法
JP4575071B2 (ja) 電子部品内蔵基板の製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP5581519B2 (ja) 半導体パッケージとその製造方法
US20120153509A1 (en) Semiconductor package and manufacturing method therefor
JP5948795B2 (ja) 半導体装置の製造方法
JP5980566B2 (ja) 半導体装置及びその製造方法
JP2013222745A (ja) 電子部品及びその製造方法
US20150021074A1 (en) Printed circuit board and manufacture method thereof
JP2006294701A (ja) 半導体装置及びその製造方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2008112790A (ja) 半導体パッケージおよびその製造方法
JP2013187255A (ja) 配線基板の製造方法
KR101510037B1 (ko) 구리 호일을 이용한 임베디드 타입의 인쇄회로기판 및 그 제조 방법과, 그 적층 패키지
KR101755814B1 (ko) 반도체 장치 및 그의 제조방법
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP2007324330A (ja) 回路基板
JP5895524B2 (ja) 配線板、電子部品及び電子部品の製造方法
JP2013183002A (ja) 電子部品
JP5541307B2 (ja) 電子部品及びその製造方法
JP2013098529A (ja) 電子部品埋込み型印刷回路基板及びその製造方法
JP2016134409A (ja) プリント配線板
KR101618663B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP2011066122A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R150 Certificate of patent or registration of utility model

Ref document number: 5895524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250