JP2010263183A5 - - Google Patents

Download PDF

Info

Publication number
JP2010263183A5
JP2010263183A5 JP2010008465A JP2010008465A JP2010263183A5 JP 2010263183 A5 JP2010263183 A5 JP 2010263183A5 JP 2010008465 A JP2010008465 A JP 2010008465A JP 2010008465 A JP2010008465 A JP 2010008465A JP 2010263183 A5 JP2010263183 A5 JP 2010263183A5
Authority
JP
Japan
Prior art keywords
layer
dielectric material
high dielectric
alloy layer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010008465A
Other languages
English (en)
Other versions
JP5023163B2 (ja
JP2010263183A (ja
Filing date
Publication date
Priority claimed from US12/434,070 external-priority patent/US8120117B2/en
Application filed filed Critical
Publication of JP2010263183A publication Critical patent/JP2010263183A/ja
Publication of JP2010263183A5 publication Critical patent/JP2010263183A5/ja
Application granted granted Critical
Publication of JP5023163B2 publication Critical patent/JP5023163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の一視点によれば、半導体基板上に形成された第1の高誘電体材料層と、前記第1の高誘電体材料層上に形成された酸素を含む第1の合金層と、前記酸素を含む第1の合金層上に形成されたRe層と、前記第1の高誘電体材料層と前記酸素を含む第1の合金層との間に位置するRe酸化物層を含むp 型電界効果トランジスタと、前記半導体基板上に形成された第2の高誘電体材料層と、前記第2の高誘電体材料層上に形成された酸素を含む第2の合金層と、前記酸素を含む第2の合金層上に形成されたSiを含む金属層と、前記第2の高誘電体材料層と前記酸素を含む第2の合金層との間に位置するAl層と、前記Siを含む金属層と前記酸素を含む第2の合金層との間に位置するAl層を含むn 型電界効果トランジスタとを具備する半導体装置が提供される。
本発明の他の視点によれば、半導体基板上に高誘電体材料の層を堆積し、酸素原子を含む合金層を形成し、Re及びRe酸化物からなるグループから選択される1以上からなる第1の層を前記合金層の一部領域上に堆積し、熱処理を加え、前記高誘電体材料の層と前記合金層との間に、Re酸化物層を形成することを具備するp 型電界効果トランジスタを形成し、前記第1の層を前記合金層の一部領域上に堆積した後に、全面にSiを含む金属層を堆積し、前記Siを含む金属層、前記第1の層、前記合金層、及び前記高誘電体材料の層からなる積層構造をパターニングして、前記p 型電界効果トランジスタの形成領域及びn 型電界効果トランジスタの形成領域に積層構造を残し、前記Siを含む金属層に対してAl原子を注入した後、熱処理を行って、前記n 型電界効果トランジスタの形成領域において前記合金層と前記高誘電体材料の層との間に第1のAl層を形成することを特徴とする半導体装置の製造方法が提供される。

Claims (3)

  1. 半導体基板上に形成された第1の高誘電体材料層と、
    前記第1の高誘電体材料層上に形成された酸素を含む第1の合金層と、
    前記酸素を含む第1の合金層上に形成されたRe層と、
    前記第1の高誘電体材料層と前記酸素を含む第1の合金層との間に位置するRe酸化物層を含むp 型電界効果トランジスタと、
    前記半導体基板上に形成された第2の高誘電体材料層と、
    前記第2の高誘電体材料層上に形成された酸素を含む第2の合金層と、
    前記酸素を含む第2の合金層上に形成されたSiを含む金属層と、
    前記第2の高誘電体材料層と前記酸素を含む第2の合金層との間に位置するAl層と、
    前記Siを含む金属層と前記酸素を含む第2の合金層との間に位置するAl層を含むn 型電界効果トランジスタと
    を具備する半導体装置。
  2. 半導体基板上に高誘電体材料の層を堆積し、
    酸素原子を含む合金層を形成し、
    Re及びRe酸化物からなるグループから選択される1以上からなる第1の層を前記合金層の一部領域上に堆積し、
    熱処理を加え、前記高誘電体材料の層と前記合金層との間に、Re酸化物層を形成する
    ことを具備するp 型電界効果トランジスタを形成し、
    前記第1の層を前記合金層の一部領域上に堆積した後に、全面にSiを含む金属層を堆積し、
    前記Siを含む金属層、前記第1の層、前記合金層、及び前記高誘電体材料の層からなる積層構造をパターニングして、前記p 型電界効果トランジスタの形成領域及びn 型電界効果トランジスタの形成領域に積層構造を残し、
    前記Siを含む金属層に対してAl原子を注入した後、熱処理を行って、前記n 型電界効果トランジスタの形成領域において前記合金層と前記高誘電体材料の層との間に第1のAl層を形成することを特徴とする半導体装置の製造方法。
  3. 前記熱処理を行って、前記n 型電界効果トランジスタの形成領域において前記合金層と前記高誘電体材料の層との間に前記第1のAl層を形成する際に、前記p 型電界効果トランジスタの形成領域においてSiを含む前記金属層と前記合金層との間にAlとReの合金層を形成し、かつ前記n 型電界効果トランジスタの形成領域において前記合金層と前記高誘電体材料の層との間に第2のAl層を形成する請求項2記載の半導体装置の製造方法。
JP2010008465A 2009-05-01 2010-01-18 半導体装置及びその製造方法 Expired - Fee Related JP5023163B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/434,070 2009-05-01
US12/434,070 US8120117B2 (en) 2009-05-01 2009-05-01 Semiconductor device with metal gate

Publications (3)

Publication Number Publication Date
JP2010263183A JP2010263183A (ja) 2010-11-18
JP2010263183A5 true JP2010263183A5 (ja) 2012-04-19
JP5023163B2 JP5023163B2 (ja) 2012-09-12

Family

ID=43029752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010008465A Expired - Fee Related JP5023163B2 (ja) 2009-05-01 2010-01-18 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8120117B2 (ja)
JP (1) JP5023163B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095379A1 (en) * 2009-10-28 2011-04-28 International Business Machines Corporation Scaling of metal gate with aluminum containing metal layer for threshold voltage shift
US8435878B2 (en) * 2010-04-06 2013-05-07 International Business Machines Corporation Field effect transistor device and fabrication
CN103311281B (zh) * 2012-03-14 2016-03-30 中国科学院微电子研究所 半导体器件及其制造方法
CN103311247B (zh) * 2012-03-14 2016-07-13 中国科学院微电子研究所 半导体器件及其制造方法
JP5960491B2 (ja) * 2012-04-27 2016-08-02 キヤノンアネルバ株式会社 半導体装置およびその製造方法
US8921171B2 (en) 2012-07-16 2014-12-30 Institute of Microelectronics, Chinese Academy of Sciences Method for forming gate structure, method for forming semiconductor device, and semiconductor device
CN103545190B (zh) * 2012-07-16 2016-05-04 中国科学院微电子研究所 栅极结构的形成方法、半导体器件的形成方法以及半导体器件
US9064857B2 (en) * 2012-12-19 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. N metal for FinFET
US9466492B2 (en) 2014-05-02 2016-10-11 International Business Machines Corporation Method of lateral oxidation of NFET and PFET high-K gate stacks
KR102354369B1 (ko) 2015-11-20 2022-01-21 삼성전자주식회사 반도체 소자
KR102571567B1 (ko) 2018-11-02 2023-08-29 삼성전자주식회사 반도체 소자

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803676B2 (ja) * 1989-07-04 1998-09-24 富士通株式会社 半導体装置の製造方法
US5407855A (en) * 1993-06-07 1995-04-18 Motorola, Inc. Process for forming a semiconductor device having a reducing/oxidizing conductive material
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US7189431B2 (en) * 2004-09-30 2007-03-13 Tokyo Electron Limited Method for forming a passivated metal layer
JP2008084970A (ja) 2006-09-26 2008-04-10 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP5280670B2 (ja) * 2007-12-07 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7776680B2 (en) * 2008-01-03 2010-08-17 International Business Machines Corporation Complementary metal oxide semiconductor device with an electroplated metal replacement gate
US7863126B2 (en) * 2008-05-15 2011-01-04 International Business Machines Corporation Fabrication of a CMOS structure with a high-k dielectric layer oxidizing an aluminum layer in PFET region
US7867839B2 (en) * 2008-07-21 2011-01-11 International Business Machines Corporation Method to reduce threshold voltage (Vt) in silicon germanium (SiGe), high-k dielectric-metal gate, p-type metal oxide semiconductor field effect transistors

Similar Documents

Publication Publication Date Title
JP2010263183A5 (ja)
JP2013070070A5 (ja) 半導体装置及びその作製方法
JP2010239131A5 (ja)
JP2012009838A5 (ja) 半導体装置の作製方法
JP2011243973A5 (ja)
JP2011243971A5 (ja)
JP2009501432A5 (ja)
JP2012248829A5 (ja) 半導体装置の作製方法
JP2013038401A5 (ja)
JP2010219515A5 (ja)
JP2012134467A5 (ja) 半導体装置の作製方法
JP2011243974A5 (ja)
JP2013016785A5 (ja)
JP2013153148A5 (ja) 半導体装置の作製方法
JP2011100994A5 (ja) 半導体装置の作製方法
JP2011085923A5 (ja) 発光装置の作製方法
JP2012004549A5 (ja) 半導体装置
JP2009033145A5 (ja)
JP2012054547A5 (ja) 半導体装置の作製方法
JP2012235103A5 (ja) 半導体装置の作製方法、及び半導体装置
JP2008504679A5 (ja)
JP2011238912A5 (ja) 半導体装置の作製方法
JP2011100992A5 (ja)
JP2010161284A5 (ja)
JP2013138189A5 (ja) 半導体装置の作製方法