JP2010161284A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010161284A5 JP2010161284A5 JP2009003560A JP2009003560A JP2010161284A5 JP 2010161284 A5 JP2010161284 A5 JP 2010161284A5 JP 2009003560 A JP2009003560 A JP 2009003560A JP 2009003560 A JP2009003560 A JP 2009003560A JP 2010161284 A5 JP2010161284 A5 JP 2010161284A5
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- dielectric constant
- high dielectric
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (5)
- 第１の領域および第２の領域を有する半導体基板と、
前記半導体基板上の前記第１の領域に形成された第１の高誘電率層を有する第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、を有する第１のトランジスタと、
前記半導体基板上の前記第２の領域に形成された前記第１の高誘電率層よりも酸素欠損濃度の平均値が低い第２の高誘電率層を有する第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、を有し、前記第１のトランジスタと異なる閾値電圧を有する第２のトランジスタと、
前記半導体基板上に形成され、前記第１のトランジスタと前記第２のトランジスタとを分離する、酸素原子を含む素子分離領域と、
前記半導体基板と前記第１の高誘電率層との間に形成された、窒素原子を含む第１の界面層と、
前記半導体基板と前記第２の高誘電率層との間に形成された、前記第１の界面層よりも平均濃度の低い窒素原子を含む、または窒素原子を含まない第２の界面層と、
を有する半導体装置。 - 第１の領域および第２の領域を有する半導体基板と、
前記半導体基板上の前記第１の領域に形成された第１の高誘電率層を有する第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、を有する第１のトランジスタと、
前記半導体基板上の前記第２の領域に形成された前記第１の高誘電率層よりも酸素欠損濃度の平均値が低い第２の高誘電率層を有する第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、を有し、前記第１のトランジスタと異なる閾値電圧を有する第２のトランジスタと、
前記半導体基板上に形成され、前記第１のトランジスタと前記第２のトランジスタとを分離する、酸素原子を含む素子分離領域と、
を有する半導体装置。 - 前記第１および第２のトランジスタはｎ型トランジスタであり、
前記第２のトランジスタは、前記第１のトランジスタよりも高い閾値電圧を有する、
請求項１または２に記載された半導体装置。 - 前記第１および第２のトランジスタはｐ型トランジスタであり、
前記第１のトランジスタは、前記第２のトランジスタよりも高い閾値電圧を有する、
請求項１または２に記載された半導体装置。 - 半導体基板上に第１の領域と第２の領域とを分離する、酸素原子を含む素子分離領域を形成する工程と、
前記半導体基板上の前記第１の領域に、第１の界面層および前記第１の界面層上の第１の高誘電率層からなる第１のゲート絶縁膜と、前記第１のゲート絶縁膜上第１のゲート電極と、を形成し、前記半導体基板上の前記第２の領域に、前記第１の界面層よりも平均濃度の低い窒素原子を含むまたは窒素原子を含まない第２の界面層および前記第２の界面層上の前記第１の高誘電率層と同一の材料からなる第２の高誘電率層を有する第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、を形成する工程と、
熱処理により前記素子分離領域中の酸素原子を前記第１および第２の高誘電率層内に拡散させて、前記第１の高誘電率層の酸素欠損濃度の平均値を前記第２の高誘電率層の酸素欠損濃度の平均値よりも低くする工程と、
を含む半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009003560A JP5289069B2 (ja) | 2009-01-09 | 2009-01-09 | 半導体装置およびその製造方法 |
| US12/628,283 US8174049B2 (en) | 2009-01-09 | 2009-12-01 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009003560A JP5289069B2 (ja) | 2009-01-09 | 2009-01-09 | 半導体装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010161284A JP2010161284A (ja) | 2010-07-22 |
| JP2010161284A5 true JP2010161284A5 (ja) | 2011-07-07 |
| JP5289069B2 JP5289069B2 (ja) | 2013-09-11 |
Family
ID=42318451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009003560A Active JP5289069B2 (ja) | 2009-01-09 | 2009-01-09 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8174049B2 (ja) |
| JP (1) | JP5289069B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5238627B2 (ja) * | 2009-06-26 | 2013-07-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US8354719B2 (en) * | 2010-02-18 | 2013-01-15 | GlobalFoundries, Inc. | Finned semiconductor device with oxygen diffusion barrier regions, and related fabrication methods |
| JP2011176173A (ja) * | 2010-02-25 | 2011-09-08 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| JP5427153B2 (ja) * | 2010-09-28 | 2014-02-26 | パナソニック株式会社 | 半導体装置 |
| US8603875B2 (en) * | 2010-10-28 | 2013-12-10 | Texas Instruments Incorporated | CMOS process to improve SRAM yield |
| US20120139057A1 (en) * | 2010-12-07 | 2012-06-07 | Toshiba America Electronic Components, Inc. | Semiconductor device and method of fabricating the same |
| US20130049134A1 (en) * | 2011-08-30 | 2013-02-28 | Renesas Electronics Corporation | Semiconductor device and method of making same |
| US8698252B2 (en) | 2012-04-26 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device for high-K and metal gate stacks |
| US20150021698A1 (en) * | 2013-07-18 | 2015-01-22 | International Business Machines Corporation | Intrinsic Channel Planar Field Effect Transistors Having Multiple Threshold Voltages |
| US10395199B1 (en) | 2014-10-17 | 2019-08-27 | Jpmorgan Chase Bank, N.A. | Method and system for ATM cash servicing and optimization |
| CN108389835B (zh) * | 2017-02-03 | 2020-10-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20220310687A1 (en) * | 2021-03-26 | 2022-09-29 | Taiwan Semiconductor Manufacturing Company Limited | Pixel sensor including a transfer finfet |
| US11843001B2 (en) | 2021-05-14 | 2023-12-12 | Samsung Electronics Co., Ltd. | Devices including stacked nanosheet transistors |
| CN115425076A (zh) * | 2021-05-14 | 2022-12-02 | 三星电子株式会社 | 纳米片晶体管器件及其形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307625B1 (ko) * | 1998-07-21 | 2001-12-17 | 윤종용 | 서로다른질소농도를갖는게이트절연막을갖춘반도체소자및그제조방법 |
| JP4895430B2 (ja) * | 2001-03-22 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4163169B2 (ja) * | 2004-10-29 | 2008-10-08 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP4128574B2 (ja) | 2005-03-28 | 2008-07-30 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4704101B2 (ja) * | 2005-05-06 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4528727B2 (ja) * | 2006-01-23 | 2010-08-18 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2009212450A (ja) * | 2008-03-06 | 2009-09-17 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-01-09 JP JP2009003560A patent/JP5289069B2/ja active Active
- 2009-12-01 US US12/628,283 patent/US8174049B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010161284A5 (ja) | ||
| JP2009283496A5 (ja) | ||
| JP2011009719A5 (ja) | ||
| JP2011243974A5 (ja) | ||
| JP2011243973A5 (ja) | ||
| JP2011243971A5 (ja) | ||
| JP2010258442A5 (ja) | 溝の形成方法、および電界効果トランジスタの製造方法 | |
| JP2015135976A5 (ja) | 半導体装置の作製方法 | |
| JP2012124532A5 (ja) | ||
| JP2013070070A5 (ja) | 半導体装置及びその作製方法 | |
| JP2011243972A5 (ja) | 半導体装置の作製方法 | |
| JP2015164220A5 (ja) | ||
| JP2010239131A5 (ja) | ||
| EP2620983A4 (en) | SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THE SAME | |
| TW201613105A (en) | Semiconductor device and manufacturing method thereof | |
| JP2011216175A5 (ja) | 半導体装置の作製方法 | |
| JP2011029628A5 (ja) | ||
| JP2014007388A5 (ja) | 半導体装置の作製方法 | |
| JP2010166030A5 (ja) | ||
| JP2011119674A5 (ja) | ||
| JP2012009838A5 (ja) | 半導体装置の作製方法 | |
| JP2009060096A5 (ja) | ||
| JP2009111371A5 (ja) | ||
| US9825151B2 (en) | Method for preparing substrate using germanium condensation process and method for manufacturing semiconductor device using same | |
| JP2016046527A5 (ja) | 半導体装置及びその作製方法 |