JP2010161284A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010161284A
JP2010161284A JP2009003560A JP2009003560A JP2010161284A JP 2010161284 A JP2010161284 A JP 2010161284A JP 2009003560 A JP2009003560 A JP 2009003560A JP 2009003560 A JP2009003560 A JP 2009003560A JP 2010161284 A JP2010161284 A JP 2010161284A
Authority
JP
Japan
Prior art keywords
region
dielectric constant
high dielectric
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009003560A
Other languages
English (en)
Other versions
JP5289069B2 (ja
JP2010161284A5 (ja
Inventor
Masakazu Goto
正和 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009003560A priority Critical patent/JP5289069B2/ja
Priority to US12/628,283 priority patent/US8174049B2/en
Publication of JP2010161284A publication Critical patent/JP2010161284A/ja
Publication of JP2010161284A5 publication Critical patent/JP2010161284A5/ja
Application granted granted Critical
Publication of JP5289069B2 publication Critical patent/JP5289069B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ばらつきの少ない適切な閾値電圧がそれぞれ設定されたＬｏｇｉｃ領域およびＳＲＡＭ領域のトランジスタを備えた半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、第１の領域および第２の領域を有する半導体基板と、前記半導体基板上の前記第１の領域に形成された第１の高誘電率層を有する第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、を有する第１のトランジスタと、前記半導体基板上の前記第２の領域に形成された前記第１の高誘電率層よりも酸素欠損濃度の平均値が低い第２の高誘電率層を有する第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、を有し、前記第１のトランジスタと異なる閾値電圧を有する第２のトランジスタと、前記半導体基板上に形成され、前記第１のトランジスタと前記第２のトランジスタとを分離する、酸素原子を含む素子分離領域と、を有する。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。
従来、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）素子が集積されたＬＳＩでは、Ｌｏｇｉｃ回路との混載メモリとしてＳＲＡＭが広く用いられている。近年、ＬＳＩの処理速度の向上やメモリ容量の増加を実現するために微細化が押し進められてきたが、その結果、半導体基板中に導入する不純物の揺らぎに起因したしきい値電圧のばらつきが問題となっている。
一方、素子の微細化に伴って薄膜化したゲート絶縁膜の材料に高誘電率材料を用いて、トンネルリーク現象を抑制する技術が知られている。しかし、一般的に、イオン結合からなる高誘電率材料は、ＳｉＯ２等の共有結合からなる材料と比較して、酸素と他の元素との結合が弱く、半導体製造工程中に結合が切れて、ゲート絶縁膜中に酸素欠損が生じやすい（例えば、非特許文献１参照）。
K. Shiraishi et al., Symp. of VLSI Tech., 2004, p.108.
本発明の目的は、ばらつきの少ない適切な閾値電圧がそれぞれ設定されたＬｏｇｉｃ領域およびＳＲＡＭ領域のトランジスタを備えた半導体装置およびその製造方法を提供することにある。
本発明の一態様は、第１の領域および第２の領域を有する半導体基板と、前記半導体基板上の前記第１の領域に形成された第１の高誘電率層を有する第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、を有する第１のトランジスタと、前記半導体基板上の前記第２の領域に形成された前記第１の高誘電率層よりも酸素欠損濃度の平均値が低い第２の高誘電率層を有する第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、を有し、前記第１のトランジスタと異なる閾値電圧を有する第２のトランジスタと、前記半導体基板上に形成され、前記第１のトランジスタと前記第２のトランジスタとを分離する、酸素原子を含む素子分離領域と、を有する半導体装置を提供する。
本発明の他の態様は、半導体基板上に第１の領域と第２の領域とを分離する、酸素原子を含む素子分離領域を形成する工程と、前記半導体基板上の前記第１の領域に、第１の界面層および前記第１の界面層上の第１の高誘電率層からなる第１のゲート絶縁膜と、前記第１のゲート絶縁膜上第１のゲート電極と、を形成し、前記半導体基板上の前記第２の領域に、前記第１の界面層よりも平均濃度の低い窒素原子を含むまたは窒素原子を含まない第２の界面層および前記第２の界面層上の前記第１の高誘電率層と同一の材料からなる第２の高誘電率層を有する第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、を形成する工程と、熱処理により前記素子分離領域中の酸素原子を前記第１および第２の高誘電率層内に拡散させて、前記第１の高誘電率層の酸素欠損濃度の平均値を前記第２の高誘電率層の酸素欠損濃度の平均値よりも低くする工程と、を含む半導体装置の製造方法を提供する。
本発明によれば、ばらつきの少ない適切な閾値電圧がそれぞれ設定されたＬｏｇｉｃ領域およびＳＲＡＭ領域のトランジスタを備えた半導体装置およびその製造方法を提供することができる。
本発明の第１の実施の形態に係る半導体装置の断面図。 （ａ）、（ｂ）は、本発明の第１の実施の形態に係る半導体装置の上面図およびゲート幅方向の断面図。 （ａ）、（ｂ）は、ｎ型ＭＩＳＦＥＴのゲート長Ｌｇと閾値電圧の関係を示すグラフ、およびｎ型ＭＩＳＦＥＴのゲート幅Ｗｇと閾値電圧の関係を示すグラフ。 （ａ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 （ｅ）〜（ｇ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第２の実施の形態に係る半導体装置の断面図。 （ａ）、（ｂ）は、ｐ型ＭＩＳＦＥＴのゲート長Ｌｇと閾値電圧の関係を示すグラフ、およびｐ型ＭＩＳＦＥＴのゲート幅Ｗｇと閾値電圧の関係を示すグラフ。 本発明の第３の実施の形態に係る半導体装置の断面図。
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置１ａの断面図である。半導体装置１ａは、半導体基板２上に素子分離領域３により電気的に分離されたＬｏｇｉｃ領域１００およびＳＲＡＭ領域２００を有する。また、Ｌｏｇｉｃ領域１００およびＳＲＡＭ領域２００には、それぞれｎ型ＭＩＳＦＥＴ１０、２０が形成される。ここで、ｎ型ＭＩＳＦＥＴ２０は、ｎ型ＭＩＳＦＥＴ１０よりも高い閾値電圧を有する。
半導体基板２は、Ｓｉ結晶等のＳｉ系結晶からなる。
素子分離領域３は、例えば、ＳｉＯ２等の酸素原子を含む絶縁材料からなり、ＳＴＩ（Shallow Trench Isolation）構造を有する。
ｎ型ＭＩＳＦＥＴ１０は、半導体基板２上にゲート絶縁膜１１を介して形成されたゲート電極１２と、ゲート電極１２の側面に形成されたオフセットスペーサ１３と、オフセットスペーサ１３の側面に形成されたゲート側壁１６と、半導体基板２中のゲート絶縁膜１１下に形成されたチャネル領域１５と、半導体基板２内のチャネル領域１５の両側に形成されたソース・ドレイン領域１４と、を有する。なお、図示しないが、半導体基板２中のｎ型ＭＩＳＦＥＴ１０下の領域に、ｐ型のウェルが形成されていてもよい。
ｎ型ＭＩＳＦＥＴ２０は、半導体基板２上にゲート絶縁膜２１を介して形成されたゲート電極２２と、ゲート電極２２の側面に形成されたオフセットスペーサ２３と、オフセットスペーサ２３の側面に形成されたゲート側壁２６と、半導体基板２中のゲート絶縁膜２１下に形成されたチャネル領域２５と、半導体基板２内のチャネル領域２５の両側に形成されたソース・ドレイン領域２４と、を有する。なお、図示しないが、半導体基板２中のｎ型ＭＩＳＦＥＴ２０下の領域に、ｐ型のウェルが形成されていてもよい。
本実施の形態においては、ｎ型ＭＩＳＦＥＴ１０とｎ型ＭＩＳＦＥＴ２０のゲート幅Ｗｇおよびゲート長Ｌｇはほぼ同じである。
ゲート絶縁膜１１は、界面層１１ａおよび界面層１１ａ上の高誘電率層１１ｂからなる。また、ゲート絶縁膜２１は、界面層２１ａおよび界面層２１ａ上の高誘電率層２１ｂからなる。
界面層１１ａ、２１ａは、例えば、ＳｉＯ２や、ＳｉＯ２を母体とする絶縁材料からなる。また、界面層１１ａは窒素原子を含む。界面層２１ａは、界面層１１ａよりも平均濃度の低い窒素原子を含む、または窒素原子を含まない。すなわち、界面層１１ａの窒素濃度の平均値は、界面層２１ａの窒素濃度の平均値よりも大きい。界面層１１ａ、２１ａに含まれる窒素原子は、界面層１１ａ、２１ａの結合を緻密化することにより酸素原子の拡散を抑制する機能を有し、窒素原子の濃度が高くなるほど酸素原子の拡散を強く抑制することができる。界面層１１ａと界面層２１ａの厚みはほぼ同じである。
ここで、界面層１１ａと界面層２１ａの窒素濃度の平均値の差は意図的に作られるものであり、製造誤差により意図せずに生じる差よりも大きい。
高誘電率層１１ｂ、２１ｂは、酸素原子を含む高誘電率を有する絶縁材料からなり、ゲート絶縁膜１１、２１の誘電率を上昇させる役割を有する。高誘電率を有する絶縁材料としては、例えば、ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ等のＨｆ系化合物、ＺｒＳｉＯＮ、ＺｒＳｉＯ、ＺｒＯ等のＺｒ系化合物、Ｙ２Ｏ３等のＹ系化合物が用いられる。また、高誘電率層１１ｂは、高誘電率層２１ｂよりも酸素欠損濃度が高い。高誘電率層１１ｂと高誘電率層２１ｂの厚みはほぼ同じである。
ここで、高誘電率層１１ｂと高誘電率層２１ｂの酸素欠損濃度の平均値の差は、界面層１１ａと界面層２１ａの窒素濃度の平均値を異ならせることにより意図的に作られるものであり、界面層１１ａと界面層２１ａの窒素濃度の平均値がほぼ同じ場合に製造誤差により意図せずに生じる差よりも大きい。
一般的に、イオン結合からなる高誘電率絶縁材料は、ＳｉＯ２等の共有結合からなる材料よりも、酸素と他の元素（金属元素やＳｉ等）との結合が弱い。そのため、半導体装置１ａの製造工程中に、高誘電率絶縁材料からなる高誘電率層１１ｂ、２１ｂ内の酸素と他の元素との結合が切れ、酸素欠損が生じやすい。一般的に、ｎ型ＭＩＳＦＥＴにおいては、高誘電率材料からなるゲート絶縁膜の酸素欠損濃度が低いほど、閾値電圧が高くなる。本実施の形態においては、高誘電率層２１ｂの酸素欠損濃度の平均値は高誘電率層１１ｂのそれよりも低く、ｎ型ＭＩＳＦＥＴ２０の閾値電圧はｎ型ＭＩＳＦＥＴ１０のそれよりも高い。
本実施の形態においては、ｎ型ＭＩＳＦＥＴ１０とｎ型ＭＩＳＦＥＴ２０のゲート幅Ｗｇおよびゲート長Ｌｇがほぼ同じであり、かつ高誘電率層１１ｂと高誘電率層２１ｂの厚みがほぼ同じであるので、高誘電率層２１ｂの酸素欠損量の平均値は高誘電率層１１ｂの酸素欠損量の平均値よりも小さい。
ゲート電極１２は、ゲート絶縁膜１１上に形成された金属層１２ａと、金属層１２ａ上に形成された半導体層１２ｂを含む。また、ゲート電極２２は、ゲート絶縁膜２１上に形成された金属層２２ａと、金属層２２ａ上に形成された半導体層２２ｂを含む。
金属層１２ａ、２２ａは、ゲート電極１２、２２の空乏化を防ぐメタルゲートとしての機能を有する。金属層１２ａ、２２ａは、例えば、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｒｕや、それらの窒化物、炭化物、Ｓｉとの化合物（ＴｉＮ、ＴａＳｉＮ、ＴａＣ等）からなる。
半導体層１２ｂ、２２ｂは、Ａｓ、Ｐ等のｎ型不純物を含む、多結晶Ｓｉ、多結晶ＳｉＧｅ等のＳｉ系多結晶からなる。また、半導体層１２ｂ、２２ｂの上部または全体にシリサイド層が形成されてもよい。ゲート電極１２、２２の上部に半導体層１２ａ、２２ａを形成することにより、従来の多結晶Ｓｉゲート電極プロセスとの整合性を向上させることができる。
なお、ｎ型ＭＩＳＦＥＴ１０、２０の閾値電圧を補助的に調整する目的で、半導体基板２とゲート絶縁膜１１、２１との界面、ゲート絶縁膜１１、２１中、およびゲート絶縁膜１１、２１とゲート電極１２、２２との界面のいずれか、または全てにＬａ、Ｍｇ、Ａｌ、Ｇｅ等の不純物を導入してもよい。また、ｎ型ＭＩＳＦＥＴ１０、２０には、これらの不純物のうちそれぞれ異なるものが導入されてもよく、また、どちらか一方にのみこれらの不純物が導入されてもよい。
オフセットスペーサ１３、２３は、例えば、ＳｉＯ２、ＳｉＮ等の絶縁材料からなる。オフセットスペーサ１３、２３の厚さは、ソース・ドレイン領域１４、２４のエクステンション領域の端部の位置を決定する要素となる。
ゲート側壁１６、２６は、例えばＳｉＮからなる単層構造や、例えばＳｉＮとＳｉＯ２からなる２層構造を有し、更には３層以上の構造を有してもよい。
ソース・ドレイン領域１４、２４は、Ａｓ、Ｐ等のｎ型不純物を半導体基板２に注入することにより形成される。また、ソース・ドレイン領域１４、２４の上部にシリサイド層が形成されてもよい。
図２（ａ）は、半導体装置１ａのｎ型ＭＩＳＦＥＴ１０周辺の上面図である。図２（ｂ）は、図２（ａ）に示される切断面Ａ−Ａにおける半導体装置１ａの断面図である。図２（ａ）に示されるように、ゲート電極１２のゲート長をＬｇ、ゲート幅をＷｇとする。
図２（ａ）、（ｂ）中の矢印Ｐは、素子分離領域３内からチャネル領域１５上の高誘電率層１１ｂ内に拡散する酸素原子の拡散方位を概略的に表す。また、酸素拡散領域１１ｃは、高誘電率層１１ｂの素子分離領域３から拡散した酸素原子を含む領域を概略的に表したものである。高誘電率層１１ｂのゲート長方向の端部へは、ゲート長方向に垂直な方向のみならず、斜め方向からも酸素原子が拡散するため、酸素拡散領域１１ｃは、ゲート長方向の端部が高誘電率層１１ｂの中心に向かって延びた形状を有する。
素子分離領域３内に含まれる酸素原子は、ソース・ドレイン領域１４内の不純物を活性化する工程等の高温熱処理工程において、外部に拡散する。高誘電率層１１ｂ内に拡散した酸素原子は、高誘電率層１１ｂの酸素欠損を補償し、酸素欠損濃度を低下させる。
一方、上述したように、窒素原子を含む界面層１１ａは、酸素原子の拡散を抑制する機能を有する。このため、界面層１１ａを介した素子分離領域３から高誘電率層１１ｂへの酸素原子の拡散は抑制され、結果的に、高誘電率層１１ｂの酸素欠陥濃度の低下は少なくなる。
なお、上では、例としてｎ型ＭＩＳＦＥＴ１０についての説明を行ったが、ｎ型ＭＩＳＦＥＴ２０についても同様である。ｎ型ＭＩＳＦＥＴ１０の界面層１１ａの窒素濃度の平均値は、ｎ型ＭＩＳＦＥＴ２０の界面層２１ａの窒素濃度の平均値よりも大きいため、より強く酸素原子の拡散を抑制する。このため、高誘電率層１１ｂの酸素欠損の補償される量は、高誘電率層２１ｂのそれよりも少なく、高誘電率層１１ｂの酸素欠損濃度の平均値は高誘電率層２１ｂのそれよりも高くなる。
図３（ａ）は、界面層が窒素原子を含まない場合、低い濃度で含む場合、高い濃度で含む場合のそれぞれの条件下における、本実施の形態と同様の構成を有するｎ型ＭＩＳＦＥＴのゲート長Ｌｇと閾値電圧の関係を示すグラフである。なお、図の縦軸は、ゲート長が１０００ｎｍであるときの閾値電圧を基準値（０Ｖ）としたときの、基準値との差である。また、ゲート絶縁膜の高誘電率層として、ＨｆＳｉＯＮが用いられている。
図３（ａ）に示されるように、窒素濃度が高いほど閾値電圧は低くなる傾向にあり、特に、この傾向はゲート長が約１００ｎｍ以下である場合に顕著になる。これは、ゲート長が小さいほど、酸素拡散領域（高誘電率層２１ｂの酸素拡散領域１１ｃに相当）においてゲート長方向の端部の酸素原子がより多く拡散した領域の割合が大きくなり、高誘電率層の酸素欠損濃度がより低下するためと考えられる。
図３（ｂ）は、界面層が窒素原子を含まない場合、低い濃度で含む場合、高い濃度で含む場合のそれぞれの条件下における、ｎ型ＭＩＳＦＥＴのゲート幅Ｗｇと閾値電圧の関係を示すグラフである。なお、図の縦軸は、ゲート幅が５０００ｎｍであるときの閾値電圧を基準値（０Ｖ）としたときの、基準値との差である。また、ゲート絶縁膜の高誘電率層として、ＨｆＳｉＯＮが用いられている。
図３（ｂ）に示されるように、窒素濃度が高いほど閾値電圧は低くなる傾向にあり、特に、この傾向はゲート幅が約６００ｎｍ以下である場合に顕著になる。これは、ゲート幅が小さいほど、高誘電率層と素子分離領域との距離が小さくなり、素子分離領域から高誘電率層に拡散する酸素原子の量が増え、高誘電率層の酸素欠損濃度がより低下するためと考えられる。
図３（ａ）、（ｂ）に示される結果は、素子分離領域３内からチャネル領域１５、２５上の高誘電率層１１ｂ、２１ｂ内への酸素原子の拡散が、ｎ型ＭＩＳＦＥＴ１０、２０の閾値電圧へ影響を与えること、さらには、界面層１１ａ、２１ａの窒素濃度を調整することにより、閾値電圧を制御できることを裏付けている。
以下に、本実施の形態に係る半導体装置１ａの製造方法の一例を示す。
（半導体装置の製造）
図４Ａ（ａ）〜（ｄ）、図４Ｂ（ｅ）〜（ｇ）は、本発明の第１の実施の形態に係る半導体装置１の製造工程を示す断面図である。
まず、図４Ａ（ａ）に示すように、半導体基板２上に素子分離領域３を形成してｎ型ＭＩＳＦＥＴ１０を形成するＬｏｇｉｃ領域１００とｐ型ＭＩＳＦＥＴ２０を形成するＳＲＡＭ領域２００を分離した後、半導体基板２上のＬｏｇｉｃ領域１００およびＳＲＡＭ領域２００上にそれぞれ界面層１１ａおよび界面層２１ａを熱酸化法等により形成する。
ここで、素子分離領域３は、例えば、次の様な工程により形成される。まず、フォトリソグラフィとＲＩＥ（Reactive Ion Etching）法により半導体基板２に溝を形成する。次に、ＣＶＤ（Chemical Vapor Deposition）法により、その溝にＳｉＯ２膜を堆積させた後、これをＣＭＰ（Chemical Mechanical Polishing）法により平坦化して、素子分離領域３に加工する。
また、図示しないが、素子分離領域３を形成した後、イオン注入法によりｐ型不純物を半導体基板２内に導入し、Ｌｏｇｉｃ領域１００とｐ型ＭＩＳＦＥＴ２０内のそれぞれにチャネル領域およびウェルを形成する。チャネル領域およびウェル内の導電型不純物は、ＲＴＡ（Rapid Thermal Annealing）法等の熱処理により活性化される。
なお、本実施の形態においては、閾値電圧の調整は高誘電率層１１ｂ、２１ｂの酸素欠損濃度を調整することにより行われるため、この段階でＬｏｇｉｃ領域１００に注入する不純物よりも高い濃度の不純物をＳＲＡＭ領域２００のチャネル領域に導入する必要はない。
次に、図４Ａ（ｂ）に示すように、プラズマ窒化法等により、界面層１１ａ、２１ａに窒素原子を導入する。ＳＲＡＭ領域２００の界面層２１ａの窒素濃度は、この段階でほぼ決定される。場合によっては、この工程を省略して界面層２１ａの窒素濃度を０に設定してもよい。
次に、図４Ａ（ｃ）に示すように、ＳＲＡＭ領域２００にマスク材４を形成した後、プラズマ窒化法等により、界面層１１ａに選択的に窒化を導入する。これにより、界面層１１ａの窒素濃度の平均値は、界面層２１ａの窒素濃度の平均値よりも高くなる。Ｌｏｇｉｃ領域１００の界面層１１ａの窒素濃度は、この段階でほぼ決定される。
ここで、マスク材４は、例えば、ＳｉＮ等からなり、半導体基板２上の全面に成膜された後、フォトリソグラフィ法およびＲＩＥ法によりＳＲＡＭ領域２００に残るようにパターニングされる。
次に、図４Ａ（ｄ）に示すように、マスク材４を除去した後、界面層１１ａ、２１ａ上に高誘電率絶縁膜５、金属膜６、および半導体膜７を積層する。
ここで、マスク材４は、リン酸を用いたウェットエッチング法等により除去される。また、高誘電率絶縁膜５は、例えば、ＣＶＤ（Chemical Vapor Deposition）法およびプラズマ窒化法により形成される。また、金属膜６は、ＰＶＤ（Physical Vapor Deposition）法等により形成される。また、半導体膜７は、ＣＶＤ法等により形成される。
次に、図４Ｂ（ｅ）に示すように、例えば、フォトリソグラフィ法およびＲＩＥ法により、半導体膜７、金属膜６、高誘電率絶縁膜５、および絶縁膜１７ａ、２７ａをパターニングする。これにより、半導体膜７は半導体層１２ｂ、２２ｂに加工される。また、金属膜６は金属層１２ａ、２２ａに加工される。また、高誘電率絶縁膜５は高誘電率層１１ｂ、２１ｂに加工される。
次に、図４Ｂ（ｆ）に示すように、オフセットスペーサ１３、２３、ゲート側壁１６、２６、およびソース・ドレイン領域１４、２４を形成する。これらの具体的な形成方法を以下に示す。
まず、ゲート絶縁膜１１とゲート電極１２の側面、およびゲート絶縁膜２１とゲート電極２２の側面に、それぞれオフセットスペーサ１３、２３を形成した後、イオン注入法によりゲート電極１２ｂ、２２ｂおよびオフセットスペーサ１３、２３をマスクとして用いてｎ型不純物をＬｏｇｉｃ領域１００およびＳＲＡＭ領域２００にそれぞれ導入し、ソース・ドレイン領域１４、２４のエクステンション領域を形成する。
次に、オフセットスペーサ１３の側面およびオフセットスペーサ２３の側面に、それぞれゲート側壁１６、２６を形成した後、イオン注入法によりゲート電極１２ｂ、２２ｂ、オフセットスペーサ１３、２３およびゲート側壁１６、２６をマスクとして用いてｎ型不純物をＬｏｇｉｃ領域１００およびＳＲＡＭ領域２００にそれぞれエクステンション領域よりも深い位置まで導入し、ソース・ドレイン領域１４、２４を形成する。
次に、図４Ｂ（ｇ）に示すように、ＲＴＡ法等の熱処理により、半導体基板２内のソース・ドレイン領域１４、２４等に含まれる導電型不純物を活性化させる。このときに加えられる熱により、素子分離領域３内の酸素原子が高誘電率層１１ｂ、２１ｂ内に拡散する。
このとき、界面層２１ａの窒素濃度の平均値よりも界面層１１ａの窒素濃度の平均値の方が高いため、高誘電率層２１ｂの酸素欠損の補償される量よりも高誘電率層１１ｂの酸素欠損の補償される量の方が小さく、高誘電率層２１ｂの酸素欠損濃度の平均値よりも高誘電率層１１ｂの酸素欠損濃度の平均値の方が高くなる。この結果、ＳＲＡＭ領域２００のｎ型ＭＩＳＦＥＴ２０の閾値電圧は、Ｌｏｇｉｃ領域１００のｎ型ＭＩＳＦＥＴ１０の閾値電圧よりも高くなる。
なお、素子分離領域３から高誘電率層１１ｂ、２１ｂへの酸素原子の拡散は、他の熱工程中に起きてもよい。
その後、ゲート電極１２、２２およびソース・ドレイン領域１４、２４上にシリサイド層を形成してもよい。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、界面層１１ａの窒素濃度の平均値を界面層２１ａの窒素濃度の平均値よりも高くすることにより、高誘電率層１１ｂの酸素欠損濃度の平均値を高誘電率層２１ｂの酸素欠損濃度の平均値よりも高くし、ＳＲＡＭ領域２００のｎ型ＭＩＳＦＥＴ２０の閾値電圧をＬｏｇｉｃ領域１００のｎ型ＭＩＳＦＥＴ１０の閾値電圧よりも高くすることができる。
また、界面層１１ａ、２１ａの各々の窒素濃度を制御することにより、Ｌｏｇｉｃ領域１００のｎ型ＭＩＳＦＥＴ１０およびＳＲＡＭ領域２００のｎ型ＭＩＳＦＥＴ２０にそれぞれ適した閾値電圧を設定することができる。
また、半導体基板２内に注入する不純物の濃度により閾値電圧を調整する必要がないため、半導体基板２内の不純物揺らぎに起因した閾値電圧のばらつきを抑えることができる。
〔第２の実施の形態〕
本発明の第２の実施の形態は、Ｌｏｇｉｃ領域およびＳＲＡＭ領域にｐ型ＭＩＳＦＥＴが形成される点において、第１の実施の形態と異なる。なお、各部材の材料等、第１の実施の形態と同様の点については説明を省略または簡略化する。
（半導体装置の構成）
図５は、本発明の第２の実施の形態に係る半導体装置１ｂの断面図である。半導体装置１ｂは、半導体基板２上に素子分離領域３により電気的に分離されたＬｏｇｉｃ領域３００およびＳＲＡＭ領域４００を有する。また、Ｌｏｇｉｃ領域３００およびＳＲＡＭ領域４００には、それぞれｐ型ＭＩＳＦＥＴ３０、４０が形成される。ここで、ｐ型ＭＩＳＦＥＴ４０は、ｐ型ＭＩＳＦＥＴ３０よりも高い閾値電圧を有する。
ｐ型ＭＩＳＦＥＴ３０は、半導体基板２上にゲート絶縁膜３１を介して形成されたゲート電極３２と、ゲート電極３２の側面に形成されたオフセットスペーサ３３と、オフセットスペーサ３３の側面に形成されたゲート側壁３６と、半導体基板２中のゲート絶縁膜３１下に形成されたチャネル領域３５と、半導体基板２内のチャネル領域３５の両側に形成されたソース・ドレイン領域３４と、を有する。なお、図示しないが、半導体基板２中のｐ型ＭＩＳＦＥＴ３０下の領域に、ｎ型のウェルが形成されていてもよい。
ｐ型ＭＩＳＦＥＴ４０は、半導体基板２上にゲート絶縁膜４１を介して形成されたゲート電極４２と、ゲート電極４２の側面に形成されたオフセットスペーサ４３と、オフセットスペーサ４３の側面に形成されたゲート側壁４６と、半導体基板２中のゲート絶縁膜４１下に形成されたチャネル領域４５と、半導体基板２内のチャネル領域４５の両側に形成されたソース・ドレイン領域４４と、を有する。なお、図示しないが、半導体基板２中のｐ型ＭＩＳＦＥＴ４０下の領域に、ｎ型のウェルが形成されていてもよい。
ゲート絶縁膜３１は、界面層３１ａおよび界面層３１ａ上の高誘電率層３１ｂからなる。また、ゲート絶縁膜４１は、界面層４１ａおよび界面層４１ａ上の高誘電率層４１ｂからなる。
界面層３１ａ、４１ａは、例えば、ＳｉＯ２を母体とする絶縁材料からなる。また、界面層４１ａの窒素濃度の平均値は、界面層３１ａの窒素濃度の平均値よりも大きい。界面層１１ａ、２１ａに含まれる窒素原子は、界面層１１ａ、２１ａの結合を緻密化することにより酸素原子の拡散を抑制する機能を有し、窒素原子の濃度が高くなるほど酸素原子の拡散を強く抑制することができる。なお、界面層３１ａは窒素原子を含んでも含まなくてもよい。
高誘電率層３１ｂ、４１ｂは、高誘電率を有する絶縁材料からなり、ゲート絶縁膜３１、４１の誘電率を上昇させる役割を有する。本実施の形態においては、界面層２１ａの窒素濃度の平均値は、界面層１１ａの窒素濃度の平均値よりも高いため、より強く酸素原子の拡散移動を抑制する。このため、高誘電率層２１ｂの酸素欠損は、高誘電率層１１ｂのそれよりも補償される量が少なく、高誘電率層２１ｂの酸素欠損濃度の平均値は高誘電率層１１ｂのそれよりも高くなる。
一般的に、ｐ型ＭＩＳＦＥＴにおいては、高誘電率材料からなるゲート絶縁膜の酸素欠損濃度が高いほど、閾値電圧が高くなる。本実施の形態においては、高誘電率層４１ｂの酸素欠損濃度の平均値は高誘電率層３１ｂのそれよりも高く、ｐ型ＭＩＳＦＥＴ４０の閾値電圧はｐ型ＭＩＳＦＥＴ３０のそれよりも高い。
ゲート電極３２は、ゲート絶縁膜３１上に形成された金属層３２ａと、金属層３２ａ上に形成された半導体層３２ｂを含む。また、ゲート電極４２は、ゲート絶縁膜４１上に形成された金属層４２ａと、金属層４２ａ上に形成された半導体層４２ｂを含む。
金属層３２ａ、４２ａは、ゲート電極３２、４２の空乏化を防ぐメタルゲートとしての機能を有する。
半導体層３２ｂ、４２ｂは、Ｂ、ＢＦ２等のｐ型不純物を含む多結晶Ｓｉ、多結晶ＳｉＧｅ等のＳｉ系多結晶からなる。また、半導体層３２ｂ、４２ｂの上部または全体にシリサイド層が形成されてもよい。
ソース・ドレイン領域３４、４４は、Ｂ、ＢＦ２等のｐ型不純物を半導体基板２に注入することにより形成される。また、ソース・ドレイン領域３４、４４の上部にシリサイド層が形成されてもよい。
図６（ａ）は、界面層が窒素原子を含まない場合、低い濃度で含む場合、高い濃度で含む場合のそれぞれの条件下における、本実施の形態と同様の構成を有するｐ型ＭＩＳＦＥＴのゲート長と閾値電圧の関係を示すグラフである。なお、図の縦軸は、ゲート長が１０００ｎｍであるときの閾値電圧を基準値（０Ｖ）としたときの、基準値との差である。また、ゲート絶縁膜の高誘電率層として、ＨｆＳｉＯＮが用いられている。
図６（ａ）に示されるように、窒素濃度が高いほど閾値電圧は高くなる傾向にあり、特に、この傾向はゲート長が約７０ｎｍ以下である場合に顕著になる。これは、ゲート長が小さいほど、高誘電率層の酸素拡散領域においてゲート長方向の端部の酸素原子がより多く拡散した領域の割合が大きくなり、高誘電率層の酸素欠損濃度がより低下するためと考えられる。
図６（ｂ）は、界面層が窒素原子を含まない場合、低い濃度で含む場合、高い濃度で含む場合のそれぞれの条件下における、ｐ型ＭＩＳＦＥＴのゲート幅と閾値電圧の関係を示すグラフである。なお、図の縦軸は、ゲート幅が５０００ｎｍであるときの閾値電圧を基準値（０Ｖ）としたときの、基準値との差である。また、ゲート絶縁膜の高誘電率層として、ＨｆＳｉＯＮが用いられている。
図６（ｂ）に示されるように、閾値電圧のゲート幅依存性は少なく、界面層の窒素濃度依存性も少ない。
以上の結果は、素子分離領域３内からチャネル領域３５、４５上の高誘電率層３１ｂ、４１ｂ内への酸素原子の拡散が、ｐ型ＭＩＳＦＥＴ３０、４０の閾値電圧へ影響を与えること、さらには、界面層３１ａ、４１ａの窒素濃度を調整することにより、閾値電圧を制御できることを裏付けている。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、界面層４１ａの窒素濃度の平均値を界面層３１ａの窒素濃度の平均値よりも高くすることにより、高誘電率層４１ｂの酸素欠損濃度の平均値を高誘電率層３１ｂの酸素欠損濃度の平均値よりも高くし、ＳＲＡＭ領域４００のｐ型ＭＩＳＦＥＴ４０の閾値電圧をＬｏｇｉｃ領域３００のｐ型ＭＩＳＦＥＴ３０の閾値電圧よりも高くすることができる。
また、界面層３１ａ、４１ａの各々の窒素濃度を制御することにより、Ｌｏｇｉｃ領域３００のｐ型ＭＩＳＦＥＴ３０およびＳＲＡＭ領域４００のｐ型ＭＩＳＦＥＴ４０にそれぞれ適した閾値電圧を設定することができる。
また、半導体基板２内に注入する不純物の濃度により閾値電圧を調整する必要がないため、半導体基板２内の不純物揺らぎに起因した閾値電圧のばらつきを抑えることができる。
〔第３の実施の形態〕
本発明の第３の実施の形態は、Ｌｏｇｉｃ領域およびＳＲＡＭ領域の各々にｎ型およびｐ型ＭＩＳＦＥＴが形成される点において、第１の実施の形態と異なる。なお、各部材の材料等、第１の実施の形態と同様の点については説明を省略または簡略化する。
（半導体装置の構成）
図７は、本発明の第３の実施の形態に係る半導体装置１ｃの断面図である。半導体装置１ｃは、半導体基板２上に素子分離領域３により電気的に分離されたＬｏｇｉｃ領域５００およびＳＲＡＭ領域６００を有する。また、Ｌｏｇｉｃ領域５００には、ｎ型ＭＩＳＦＥＴ１０およびｐ型ＭＩＳＦＥＴ３０が形成される。また、ＳＲＡＭ領域６００には、ｎ型ＭＩＳＦＥＴ２０およびｐ型ＭＩＳＦＥＴ４０が形成される。
ここで、ｎ型ＭＩＳＦＥＴ１０、２０は第１の実施の形態と同様の構成を有し、ｎ型ＭＩＳＦＥＴ２０の閾値電圧は、ｎ型ＭＩＳＦＥＴ１０の閾値電圧よりも高い。また、ｐ型ＭＩＳＦＥＴ３０、４０は第２の実施の形態と同様の構成を有し、ｐ型ＭＩＳＦＥＴ４０の閾値電圧は、ｐ型ＭＩＳＦＥＴ３０の閾値電圧よりも高い。
また、界面層１１ａの窒素濃度の平均値は界面層２１ａの窒素濃度の平均値よりも高く、界面層４１ａの窒素濃度の平均値は界面層３１ａの窒素濃度の平均値よりも高いが、界面層１１ａの窒素濃度の平均値と界面層４１ａの窒素濃度の平均値をほぼ等しくすることができる。この場合、界面層１１ａと界面層４１ａに同時に窒素原子を注入することができるため、製造工程を簡略化することができる。また、界面層２１ａの窒素濃度の平均値と界面層３１ａの窒素濃度の平均値をほぼ等しくすることができる。この場合も、界面層２１ａと界面層３１ａに同時に窒素原子を注入することができるため、製造工程を簡略化することができる。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、ＳＲＡＭ領域６００のｎ型ＭＩＳＦＥＴ２０の閾値電圧をＬｏｇｉｃ領域５００のｎ型ＭＩＳＦＥＴ１０の閾値電圧よりも高くし、ＳＲＡＭ領域６００のｐ型ＭＩＳＦＥＴ４０の閾値電圧をＬｏｇｉｃ領域５００のｐ型ＭＩＳＦＥＴ３０の閾値電圧よりも高くすることができる。
また、界面層１１ａ、２１ａ、３１ａ、４１ａの各々の窒素濃度を制御することにより、Ｌｏｇｉｃ領域５００のｎ型ＭＩＳＦＥＴ１０およびｐ型ＭＩＳＦＥＴ３０、ならびにＳＲＡＭ領域６００のｎ型ＭＩＳＦＥＴ２０およびｐ型ＭＩＳＦＥＴ４０にそれぞれ適した閾値電圧を設定することができる。
また、半導体基板２内に注入する不純物の濃度により閾値電圧を調整する必要がないため、半導体基板２内の不純物揺らぎに起因した閾値電圧のばらつきを抑えることができる。
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
１ａ、１ｂ、１ｃ 半導体装置、 ２ 半導体基板、 ３ 素子分離領域、 １０、２０ ｎ型ＭＩＳＦＥＴ、 ３０、４０ ｐ型ＭＩＳＦＥＴ、 １１、２１、３１、４１ ゲート絶縁膜、 １２、２２、３２、４２ ゲート電極、 １１ａ、２１ａ、３１ａ、４１ａ 界面層、 １１ｂ、２１ｂ、３１ｂ、４１ｂ 高誘電率層。

Claims (5)

  1. 第１の領域および第２の領域を有する半導体基板と、
    前記半導体基板上の前記第１の領域に形成された第１の高誘電率層を有する第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、を有する第１のトランジスタと、
    前記半導体基板上の前記第２の領域に形成された前記第１の高誘電率層よりも酸素欠損濃度の平均値が低い第２の高誘電率層を有する第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、を有し、前記第１のトランジスタと異なる閾値電圧を有する第２のトランジスタと、
    前記半導体基板上に形成され、前記第１のトランジスタと前記第２のトランジスタとを分離する、酸素原子を含む素子分離領域と、
    を有する半導体装置。
  2. 前記半導体基板と前記第１の高誘電率層との間に形成された、窒素原子を含む第１の界面層と、
    前記半導体基板と前記第２の高誘電率層との間に形成された、前記第１の界面層よりも平均濃度の低い窒素原子を含む、または窒素原子を含まない第２の界面層と、
    を有する請求項１に記載された半導体装置。
  3. 前記第１および第２のトランジスタはｎ型トランジスタであり、
    前記第２のトランジスタは、前記第１のトランジスタよりも高い閾値電圧を有する、
    請求項１または２に記載された半導体装置。
  4. 前記第１および第２のトランジスタはｐ型トランジスタであり、
    前記第１のトランジスタは、前記第２のトランジスタよりも高い閾値電圧を有する、
    請求項１または２に記載された半導体装置。
  5. 半導体基板上に第１の領域と第２の領域とを分離する、酸素原子を含む素子分離領域を形成する工程と、
    前記半導体基板上の前記第１の領域に、第１の界面層および前記第１の界面層上の第１の高誘電率層からなる第１のゲート絶縁膜と、前記第１のゲート絶縁膜上第１のゲート電極と、を形成し、前記半導体基板上の前記第２の領域に、前記第１の界面層よりも平均濃度の低い窒素原子を含むまたは窒素原子を含まない第２の界面層および前記第２の界面層上の前記第１の高誘電率層と同一の材料からなる第２の高誘電率層を有する第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に形成された第２のゲート電極と、を形成する工程と、
    熱処理により前記素子分離領域中の酸素原子を前記第１および第２の高誘電率層内に拡散させて、前記第１の高誘電率層の酸素欠損濃度の平均値を前記第２の高誘電率層の酸素欠損濃度の平均値よりも低くする工程と、
    を含む半導体装置の製造方法。
JP2009003560A 2009-01-09 2009-01-09 半導体装置およびその製造方法 Active JP5289069B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009003560A JP5289069B2 (ja) 2009-01-09 2009-01-09 半導体装置およびその製造方法
US12/628,283 US8174049B2 (en) 2009-01-09 2009-12-01 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009003560A JP5289069B2 (ja) 2009-01-09 2009-01-09 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2010161284A true JP2010161284A (ja) 2010-07-22
JP2010161284A5 JP2010161284A5 (ja) 2011-07-07
JP5289069B2 JP5289069B2 (ja) 2013-09-11

Family

ID=42318451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009003560A Active JP5289069B2 (ja) 2009-01-09 2009-01-09 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US8174049B2 (ja)
JP (1) JP5289069B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176173A (ja) * 2010-02-25 2011-09-08 Renesas Electronics Corp 半導体装置及びその製造方法
JP2012124490A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体装置及びその製造方法
JP2013051418A (ja) * 2011-08-30 2013-03-14 Renesas Electronics Corp 半導体装置とその製造方法
KR101320754B1 (ko) 2012-04-26 2013-10-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고-ｋ 및 금속 게이트 스택들을 위한 디바이스 및 방법들

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5238627B2 (ja) * 2009-06-26 2013-07-17 株式会社東芝 半導体装置およびその製造方法
US8354719B2 (en) * 2010-02-18 2013-01-15 GlobalFoundries, Inc. Finned semiconductor device with oxygen diffusion barrier regions, and related fabrication methods
JP5427153B2 (ja) * 2010-09-28 2014-02-26 パナソニック株式会社 半導体装置
US8603875B2 (en) * 2010-10-28 2013-12-10 Texas Instruments Incorporated CMOS process to improve SRAM yield
US20150021698A1 (en) * 2013-07-18 2015-01-22 International Business Machines Corporation Intrinsic Channel Planar Field Effect Transistors Having Multiple Threshold Voltages
US10395199B1 (en) 2014-10-17 2019-08-27 Jpmorgan Chase Bank, N.A. Method and system for ATM cash servicing and optimization
CN108389835B (zh) * 2017-02-03 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20220310687A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Company Limited Pixel sensor including a transfer finfet
US11843001B2 (en) 2021-05-14 2023-12-12 Samsung Electronics Co., Ltd. Devices including stacked nanosheet transistors
CN115425076A (zh) * 2021-05-14 2022-12-02 三星电子株式会社 纳米片晶体管器件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280461A (ja) * 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP2006128416A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2006313769A (ja) * 2005-05-06 2006-11-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2007200946A (ja) * 2006-01-23 2007-08-09 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307625B1 (ko) * 1998-07-21 2001-12-17 윤종용 서로다른질소농도를갖는게이트절연막을갖춘반도체소자및그제조방법
JP4128574B2 (ja) 2005-03-28 2008-07-30 富士通株式会社 半導体装置の製造方法
JP2009212450A (ja) * 2008-03-06 2009-09-17 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280461A (ja) * 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP2006128416A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2006313769A (ja) * 2005-05-06 2006-11-16 Renesas Technology Corp 半導体装置およびその製造方法
JP2007200946A (ja) * 2006-01-23 2007-08-09 Toshiba Corp 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176173A (ja) * 2010-02-25 2011-09-08 Renesas Electronics Corp 半導体装置及びその製造方法
JP2012124490A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体装置及びその製造方法
JP2013051418A (ja) * 2011-08-30 2013-03-14 Renesas Electronics Corp 半導体装置とその製造方法
KR101320754B1 (ko) 2012-04-26 2013-10-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고-ｋ 및 금속 게이트 스택들을 위한 디바이스 및 방법들

Also Published As

Publication number Publication date
US20100176460A1 (en) 2010-07-15
JP5289069B2 (ja) 2013-09-11
US8174049B2 (en) 2012-05-08

Similar Documents

Publication Publication Date Title
JP5289069B2 (ja) 半導体装置およびその製造方法
US8188547B2 (en) Semiconductor device with complementary transistors that include hafnium-containing gate insulators and metal gate electrodes
US9059315B2 (en) Concurrently forming nFET and pFET gate dielectric layers
US8129794B2 (en) Semiconductor device including MISFETs having different threshold voltages
JP2009010086A (ja) 半導体装置
KR20090130844A (ko) 하이 ｋ 게이트 유전체를 갖는 ＣＭＯＳ 회로
JP2008016538A (ja) Ｍｏｓ構造を有する半導体装置及びその製造方法
TWI488225B (zh) 用濕式化學方法形成受控底切而有優異完整性的高介電係數閘極堆疊
JP2012119383A (ja) 半導体装置およびその製造方法
WO2011036841A1 (ja) 半導体装置及びその製造方法
JP2010177240A (ja) 半導体装置及びその製造方法
JP5203905B2 (ja) 半導体装置およびその製造方法
KR101347943B1 (ko) 금속 게이트를 갖는 ｃｍｏｓ 장치와, 이런 장치를 형성하기 위한 방법
JP2007188969A (ja) 半導体装置およびその製造方法
JP2010272596A (ja) 半導体装置の製造方法
TW202018777A (zh) 一種製作半導體元件的方法
US20180261515A1 (en) Semiconductor structures and fabrication methods thereof
JP5238627B2 (ja) 半導体装置およびその製造方法
JP4005055B2 (ja) 半導体装置およびその製造方法
US8008728B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2006173320A (ja) 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法
JP2011166114A (ja) 半導体装置及びその製造方法
JP5676111B2 (ja) 半導体装置及びその製造方法
JP4828982B2 (ja) 半導体装置の製造方法
JP4461839B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110519

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130604

R151 Written notification of patent or utility model registration

Ref document number: 5289069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250