JP2010239325A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010239325A5 JP2010239325A5 JP2009083786A JP2009083786A JP2010239325A5 JP 2010239325 A5 JP2010239325 A5 JP 2010239325A5 JP 2009083786 A JP2009083786 A JP 2009083786A JP 2009083786 A JP2009083786 A JP 2009083786A JP 2010239325 A5 JP2010239325 A5 JP 2010239325A5
- Authority
- JP
- Japan
- Prior art keywords
- inverter circuits
- flop
- type flip
- bit
- clocked gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000875 corresponding Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Description
図１１はＤ型フリップフロップの具体的回路構成の第２例を示す回路図である。なお、図１１に示す回路は２ビットのマスタ−スレイブ型のＤ型フリップフロップである。
図１１において、インバータ回路９０４、９０２、及びクロックドゲートインバータ回路９０１、９０３から構成されているマスタ部の１ビットのＤ型フリップフロップと、インバータ回路１１０２、及びクロックドゲートインバータ回路１１０１、１１０３から構成されているスレイブ部の１ビットのＤ型フリップフロップと、からなっている。図１１のマスタ部のインバータ回路９０４、９０２、及びクロックドゲートインバータ回路９０１、９０３から構成は、図９のインバータ回路９０４、９０２、及びクロックドゲートインバータ回路９０１、９０３とまったく同じ構成であり、対応する素子の各番号も同一である。したがって、前記したマスタ部は１ビットのＤ型フリップフロップとしての機能を有している。
図１１において、インバータ回路９０４、９０２、及びクロックドゲートインバータ回路９０１、９０３から構成されているマスタ部の１ビットのＤ型フリップフロップと、インバータ回路１１０２、及びクロックドゲートインバータ回路１１０１、１１０３から構成されているスレイブ部の１ビットのＤ型フリップフロップと、からなっている。図１１のマスタ部のインバータ回路９０４、９０２、及びクロックドゲートインバータ回路９０１、９０３から構成は、図９のインバータ回路９０４、９０２、及びクロックドゲートインバータ回路９０１、９０３とまったく同じ構成であり、対応する素子の各番号も同一である。したがって、前記したマスタ部は１ビットのＤ型フリップフロップとしての機能を有している。
また、図１１のスレイブ部のインバータ回路１１０２、及びクロックドゲートインバータ回路１１０１、１１０３の構成は、図１１のマスタ部のインバータ回路９０２、及びクロックドゲートインバータ回路９０１、９０３とまったく同じ構成であり、各番号の下一桁がそれぞれ順に対応している。したがって、インバータ９０４の入力信号と出力信号が供給されれば、図１１のインバータ回路１１０２、及びクロックドゲートインバータ回路１１０１、１１０３からなるスレイブ部も１ビットのＤ型フリップフロップとしての機能を有している。
ただし、クロックドゲートインバータ回路１１０１、１１０３に供給されるクロック信号ＣＬとその反転信号は、マスタ部のインバータ回路９０４の入力信号と出力信号を共用しており、クロックドゲートインバータ回路９０１、９０３に供給されるクロック信号ＣＬとその反転信号とはそれぞれ逆の位相関係となっている。また、マスタ部の出力部であるインバータ９０２の出力端子Ｍは、スレイブ部の入力端子であるクロックドゲートインバータ回路１１０１に入力端子に接続されている。なお、スレイブ部の入力端子に入力したマスタ部の出力端子Ｍはスレイブ部の１ビットのＤ型フリップフロップを経て、インバータ回路１１０２の出力信号にスレイブ部の出力信号Ｑとして出力されている。
したがって、図１１におけるマスタ部の１ビットのＤ型フリップフロップとスレイブ部の１ビットのＤ型フリップフロップとでは合体され、かつ動作の位相が反転しているので、２ビットのマスタ−スレイブ型のＤ型フリップフロップとして動作する。
ただし、クロックドゲートインバータ回路１１０１、１１０３に供給されるクロック信号ＣＬとその反転信号は、マスタ部のインバータ回路９０４の入力信号と出力信号を共用しており、クロックドゲートインバータ回路９０１、９０３に供給されるクロック信号ＣＬとその反転信号とはそれぞれ逆の位相関係となっている。また、マスタ部の出力部であるインバータ９０２の出力端子Ｍは、スレイブ部の入力端子であるクロックドゲートインバータ回路１１０１に入力端子に接続されている。なお、スレイブ部の入力端子に入力したマスタ部の出力端子Ｍはスレイブ部の１ビットのＤ型フリップフロップを経て、インバータ回路１１０２の出力信号にスレイブ部の出力信号Ｑとして出力されている。
したがって、図１１におけるマスタ部の１ビットのＤ型フリップフロップとスレイブ部の１ビットのＤ型フリップフロップとでは合体され、かつ動作の位相が反転しているので、２ビットのマスタ−スレイブ型のＤ型フリップフロップとして動作する。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009083786A JP5140029B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置 |
| CN201080013413.3A CN102369668B (zh) | 2009-03-30 | 2010-03-24 | 半导体装置 |
| PCT/JP2010/055029 WO2010113713A1 (ja) | 2009-03-30 | 2010-03-24 | 半導体装置 |
| US13/255,846 US8283945B2 (en) | 2009-03-30 | 2010-03-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009083786A JP5140029B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010239325A JP2010239325A (ja) | 2010-10-21 |
| JP2010239325A5 true JP2010239325A5 (ja) | 2011-12-15 |
| JP5140029B2 JP5140029B2 (ja) | 2013-02-06 |
Family
ID=42828008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009083786A Expired - Fee Related JP5140029B2 (ja) | 2009-03-30 | 2009-03-30 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8283945B2 (ja) |
| JP (1) | JP5140029B2 (ja) |
| CN (1) | CN102369668B (ja) |
| WO (1) | WO2010113713A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8952721B2 (en) | 2010-06-24 | 2015-02-10 | Taiyo Yuden Co., Ltd. | Semiconductor device |
| JP5890733B2 (ja) * | 2012-04-09 | 2016-03-22 | 太陽誘電株式会社 | 再構成可能な半導体装置の配置配線方法、そのプログラム、及び配置配線装置 |
| JP5822772B2 (ja) | 2012-04-11 | 2015-11-24 | 太陽誘電株式会社 | 再構成可能な半導体装置 |
| WO2014065424A1 (ja) | 2012-10-28 | 2014-05-01 | 太陽誘電株式会社 | 再構成可能な半導体装置 |
| US9514259B2 (en) | 2012-11-20 | 2016-12-06 | Taiyo Yuden Co., Ltd. | Logic configuration method for reconfigurable semiconductor device |
| US9762865B2 (en) * | 2013-03-15 | 2017-09-12 | James Carey | Video identification and analytical recognition system |
| TWI636667B (zh) * | 2013-04-02 | 2018-09-21 | Taiyo Yuden Co., Ltd. | 可再構成之邏輯元件 |
| JP6306846B2 (ja) * | 2013-09-16 | 2018-04-04 | 太陽誘電株式会社 | 再構成可能な論理デバイス |
| US9423452B2 (en) | 2013-12-03 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contactless signal testing |
| US9923561B2 (en) * | 2014-10-22 | 2018-03-20 | Taiyo Yuden Co., Ltd. | Reconfigurable device |
| JP6390683B2 (ja) * | 2016-09-28 | 2018-09-19 | ミツミ電機株式会社 | 半導体集積回路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0220923A (ja) * | 1988-07-08 | 1990-01-24 | Fujitsu Ltd | プログラマブル・ロジック・デバイス |
| JPH11238850A (ja) * | 1998-02-19 | 1999-08-31 | Toshiba Corp | 半導体集積回路 |
| JP3471628B2 (ja) | 1998-05-12 | 2003-12-02 | 日本電信電話株式会社 | 書き換え可能な論理回路およびラッチ回路 |
| US6150838A (en) * | 1999-02-25 | 2000-11-21 | Xilinx, Inc. | FPGA configurable logic block with multi-purpose logic/memory circuit |
| US6215327B1 (en) * | 1999-09-01 | 2001-04-10 | The United States Of America As Represented By The Secretary Of The Air Force | Molecular field programmable gate array |
| JP3517839B2 (ja) | 2000-11-29 | 2004-04-12 | 日本電信電話株式会社 | プログラマブルセルアレイ回路 |
| US6331788B1 (en) * | 2001-07-03 | 2001-12-18 | The United States Of America As Represented By The Secretary Of The Air Force | Simplified cellular array structure for programmable Boolean networks |
| US6777977B1 (en) * | 2002-05-01 | 2004-08-17 | Actel Corporation | Three input field programmable gate array logic circuit configurable as a three input look up table, a D-latch or a D flip-flop |
| JP4226383B2 (ja) * | 2003-04-23 | 2009-02-18 | 株式会社ミツトヨ | 測長装置 |
| US7102387B1 (en) * | 2004-12-08 | 2006-09-05 | The United States Of America As Represented By The Secretary Of The Air Force | Periodic computation structure based on 1-input lookup tables |
| JP4703655B2 (ja) * | 2005-11-28 | 2011-06-15 | 太陽誘電株式会社 | 半導体装置 |
| US7632745B2 (en) * | 2007-06-30 | 2009-12-15 | Intel Corporation | Hybrid high-k gate dielectric film |
| US8010590B1 (en) * | 2007-07-19 | 2011-08-30 | Xilinx, Inc. | Configurable arithmetic block and a method of implementing a configurable arithmetic block in a device having programmable logic |
| US7816946B1 (en) * | 2008-01-31 | 2010-10-19 | Actel Corporation | Inverting flip-flop for use in field programmable gate arrays |
-
2009
- 2009-03-30 JP JP2009083786A patent/JP5140029B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-24 US US13/255,846 patent/US8283945B2/en active Active
- 2010-03-24 WO PCT/JP2010/055029 patent/WO2010113713A1/ja active Application Filing
- 2010-03-24 CN CN201080013413.3A patent/CN102369668B/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010239325A5 (ja) | ||
| JP2011138595A5 (ja) | シフトレジスタ | |
| JP2011071995A5 (ja) | カウンタ回路 | |
| JP2016122488A5 (ja) | シフトレジスタ | |
| JP2011205624A5 (ja) | パルス信号出力回路 | |
| ATE514227T1 (de) | Jitter-unempfindlicher sigma-delta modulator | |
| JP2010166108A5 (ja) | ||
| JP2010276479A5 (ja) | 半導体集積回路 | |
| TW200943719A (en) | Ring oscillator | |
| JP2017055332A5 (ja) | ||
| JP2014207434A5 (ja) | ||
| JP2007282080A (ja) | ４相出力２（２ｎ＋１）分周移相器 | |
| TWM497316U (zh) | 用以分割訊號的設備、除法器及系統、和計算系統 | |
| US9774333B2 (en) | Counter circuit | |
| JP2011004309A5 (ja) | 差動信号受信回路 | |
| JP2017175633A5 (ja) | ||
| JP2019220763A5 (ja) | ||
| CZ2006797A3 (cs) | Císlicový generátor fázové modulace | |
| JP2004222296A5 (ja) | ||
| JP2014220698A (ja) | コンパレータ | |
| TWI504146B (zh) | 具重置功能的電流型ｄ型拴鎖器及其相關電路 | |
| TWI448071B (zh) | 組合式數位輸出系統 | |
| JP6257126B2 (ja) | タイミング発生回路 | |
| JP2013132008A5 (ja) | ||
| TWI508449B (zh) | 分數式線性回授移位暫存器 |