JP6390683B2 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP6390683B2
JP6390683B2 JP2016190349A JP2016190349A JP6390683B2 JP 6390683 B2 JP6390683 B2 JP 6390683B2 JP 2016190349 A JP2016190349 A JP 2016190349A JP 2016190349 A JP2016190349 A JP 2016190349A JP 6390683 B2 JP6390683 B2 JP 6390683B2
Authority
JP
Japan
Prior art keywords
circuit
operation mode
semiconductor integrated
unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016190349A
Other languages
English (en)
Other versions
JP2018056322A (ja
Inventor
山口　剛史
剛史 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2016190349A priority Critical patent/JP6390683B2/ja
Priority to KR1020170097692A priority patent/KR101944739B1/ko
Priority to US15/703,368 priority patent/US10204687B2/en
Priority to TW106132277A priority patent/TWI636461B/zh
Priority to CN201710891129.XA priority patent/CN107872082B/zh
Publication of JP2018056322A publication Critical patent/JP2018056322A/ja
Application granted granted Critical
Publication of JP6390683B2 publication Critical patent/JP6390683B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H02J7/0021—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H02J7/0026—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Description

本発明は、半導体集積回路に関する。
従来、基準電圧等の特性の個体差ばらつきを補正するトリミングモードにおいてトリミング用データが一時的に格納されるレジスタを備えた半導体集積回路が知られている（例えば、特許文献１を参照）。特許文献１の技術では、基準電圧が要求値を満たすまで、レジスタに格納されるトリミング用データが更新される。そして、基準電圧が要求値を満たした時点のレジスタに格納されているトリミング用データと同じデータが、ヒューズ部に格納されるようにヒューズ部のヒューズが切断される。これにより、トリミングモードが解除された後も、ヒューズ部に格納されたデータを使って、補正後の基準電圧が得られる。
特開２００８−２８９２９０号公報
しかしながら、従来技術のレジスタは、トリミングモードのみに使用され、トリミングモードが解除された後では（例えば、完成品状態では）使用されないため、半導体集積回路のチップ面積があまり効率的に使用されていない。
そこで、本開示の一態様は、チップ面積の使用効率を向上させた半導体集積回路の提供を目的とする。
上記目的を達成するため、本開示では、
第１の回路部と、
第２の回路部と、
複数のフリップフロップを有する記憶回路と、
不揮発性記憶素子で構成された格納部と、
不揮発性記憶素子で構成され、複数の動作モードを設定する動作モード設定信号を出力する信号生成部と、
前記信号生成部が、第１の動作モードを設定する動作モード設定信号を出力する場合、前記第１の回路部の特性を設定するための値が前記複数のフリップフロップに保持されるように前記記憶回路を動作させ、前記信号生成部が、第２の動作モードを設定する動作モード設定信号を出力する場合、前記第２の回路部で使用される時間を前記記憶回路をカウンタとして動作させ計測させる制御回路と、
前記信号生成部が、第２の動作モードを設定する動作モード設定信号を出力する場合、前記格納部に格納された、前記記憶回路のカウント値に対応するトリミングデータを用いて、前記第１の回路部の特性の個体差ばらつきを補正する設定回路とを備える、半導体集積回路が提供される。
本開示によれば、半導体集積回路のチップ面積の使用効率を向上させることができる。
電池パックの構成の一例を示す図である。 電池パック内の回路構成の一例を示す図である。 半導体集積回路の構成の一例を示す図である。 トリミングモードで半導体集積回路の動作の一例を示すタイミングチャートである。 製品モードで半導体集積回路の動作の一例を示すタイミングチャートである。 制御回路のオートキャリブレーション機能の一例を示す図である。 記憶回路がクロックをカウントする動作の一例を示すタイミングチャートである。 記憶回路に保持されたカウント値をクロックのカウントにより算出するための動作の一例を示すタイミングチャートである。 記憶回路及び制御回路の他の構成の一例を示す図である。 図９の回路構成でのタイミングチャートの一例を示す。 半導体集積回路の構成の他の一例を示す図である。
以下、本発明の実施形態を図面に従って説明する。
図１は、電池パックの構成の一例を示す図である。電池パック１は、たとえば、携帯電話などの携帯用電子機器の電源として用いられる。電池パック１は、バッテリ２と、電池監視モジュール３とを備える。
バッテリ２は、リチウムイオン電池などの二次電池の一例である。電池監視モジュール３には、プリント配線板を含む実装基板４が設けられている。
実装基板４の裏面には、バッテリ２の側面に設けられた正極２ａに接続される正側電極部と、バッテリ２の側面に設けられた負極２ｂに接続される負側電極部とが設けられている。実装基板４の主面の一方の側（図上、右側）には、携帯電話などの携帯用電子機器やバッテリ２を充電する充電器などが接続される負荷接続端子４ａ，４ｂが設けられている。
負荷接続端子４ａは、実装基板４の配線を介して正極２ａに接続され、負荷接続端子４ｂは、実装基板４の配線を介して負極２ｂに接続される。実装基板４の主面の中央部には、バッテリ２を監視する半導体集積回路５が実装されている。
半導体集積回路５は、たとえば、バッテリ２における過充電、過放電、および過電流などの監視を行い、その監視結果に基づいてバッテリ２を過充電等から保護する動作を行うチップである。実装基板４において、半導体集積回路５の主面の他方の側（図上、左側）には、スイッチ部６，７が実装されている。
図２は、電池パック内の回路構成の一例を示す図である。
半導体集積回路５には、電源端子ＶＤＤ、グランド端子ＶＳＳ、放電制御端子ＤＯＵＴ、充電制御端子ＣＯＵＴ、電流検出端子ＶＭが設けられている。バッテリ２の正極２ａには電源端子ＶＤＤが接続されている。バッテリ２の負極２ｂ（基準グランド電位）には、グランド端子ＶＳＳが接続されている。
バッテリ２の負極２ｂには、スイッチ部６の一方の接続部が接続されており、スイッチ部６の他方の接続部には、スイッチ部７の一方の接続部が接続されている。
スイッチ部７の他方の接続部には、電流検出端子ＶＭが接続されており、電流検出端子ＶＭとバッテリ２の正極２ａとの間には、負荷回路ＬＤ（例えば、携帯電話などの携帯用電子機器、バッテリ２を充電する充電器など）が接続される。
スイッチ部６の制御端子には、放電制御端子ＤＯＵＴが接続されており、スイッチ部７の制御端子には、充電制御端子ＣＯＵＴが接続されている。スイッチ部６は、放電制御端子ＤＯＵＴから出力される放電制御信号に基づいて、オン（導通）又はオフ（非導通）となる。スイッチ部７は、充電制御端子ＣＯＵＴから出力される充電制御信号に基づいて、オン（導通）又はオフ（非導通）となる。
半導体集積回路５は、例えば、バッテリ２を過充電から保護するため、電源端子ＶＤＤとグランド端子ＶＳＳとの間の電源電圧ＶＤを監視する過充電検出回路を備える。電源電圧ＶＤが所定の過充電検出閾値Ｖｄｅｔ１以上になることが過充電検出回路により検出された場合、半導体集積回路５の制御部１８（図３参照）は、スイッチ部７をオフさせる充電制御信号を充電制御端子ＣＯＵＴから出力する（過充電保護動作）。スイッチ部７がオフされることにより、バッテリ２の充電方向の電流が遮断されるため、バッテリ２が過充電されることを防止することができる。
なお、制御部１８は、電源電圧ＶＤが所定の過充電検出閾値Ｖｄｅｔ１以上になることが過充電検出回路により検出されてから所定の過充電検出遅延時間ｔＶｄｅｔ１の経過後に、スイッチ部７をオフさせる充電制御信号を出力してもよい。過充電検出遅延時間ｔＶｄｅｔ１の経過を待つことにより、過充電の誤検出によるスイッチ部７のオフを防止することができる。
半導体集積回路５は、例えば、バッテリ２を過放電から保護するため、電源端子ＶＤＤとグランド端子ＶＳＳとの間の電源電圧ＶＤを監視する過放電検出回路を備える。電源電圧ＶＤが所定の過放電検出閾値Ｖｄｅｔ２以下になることが過放電検出回路により検出された場合、半導体集積回路５の制御部１８（図３参照）は、スイッチ部６をオフさせる放電制御信号を放電制御端子ＤＯＵＴから出力する（過放電保護動作）。スイッチ部６がオフされることにより、バッテリ２の放電方向の電流が遮断されるため、バッテリ２が過放電されることを防止することができる。
なお、制御部１８は、電源電圧ＶＤが所定の過放電検出閾値Ｖｄｅｔ２以下になることが過放電検出回路により検出されてから所定の過放電検出遅延時間ｔＶｄｅｔ２の経過後に、スイッチ部６をオフさせる放電制御信号を出力してもよい。過放電検出遅延時間ｔＶｄｅｔ２の経過を待つことにより、過放電の誤検出によるスイッチ部６のオフを防止することができる。
半導体集積回路５は、例えば、バッテリ２を放電過電流から保護するため、電流検出端子ＶＭとグランド端子ＶＳＳとの間の電流検出電圧ＶＩを監視する放電過電流検出回路を備える。電流検出電圧ＶＩが所定の放電過電流検出閾値Ｖｄｅｔ３以上になることが放電過電流検出回路により検出された場合、半導体集積回路５の制御部１８（図３参照）は、スイッチ部６をオフさせる放電制御信号を放電制御端子ＤＯＵＴから出力する（放電過電流保護動作）。スイッチ部６がオフされることにより、バッテリ２の放電方向の電流が遮断されるため、バッテリ２を放電する方向に過電流が流れることを防止することができる。
なお、制御部１８は、電流検出電圧ＶＩが所定の放電過電流検出閾値Ｖｄｅｔ３以上になることが放電過電流検出回路により検出されてから所定の放電過電流検出遅延時間ｔＶｄｅｔ３の経過後に、スイッチ部６をオフさせる放電制御信号を出力してもよい。放電過電流検出遅延時間ｔＶｄｅｔ３の経過を待つことにより、放電過電流の誤検出によるスイッチ部６のオフを防止することができる。
半導体集積回路５は、例えば、バッテリ２を充電過電流から保護するため、電流検出端子ＶＭとグランド端子ＶＳＳとの間の電流検出電圧ＶＩを監視する充電過電流検出回路を備える。電流検出電圧ＶＩが所定の充電過電流検出閾値Ｖｄｅｔ４以下になることが充電過電流検出回路により検出された場合、半導体集積回路５の制御部１８（図３参照）は、スイッチ部７をオフさせる充電制御信号を充電制御端子ＣＯＵＴから出力する（充電過電流保護動作）。スイッチ部７がオフされることにより、バッテリ２の充電方向の電流が遮断されるため、バッテリ２を充電する方向に過電流が流れることを防止することができる。
なお、制御部１８は、電流検出電圧ＶＩが所定の充電過電流検出閾値Ｖｄｅｔ４以下になることが充電過電流検出回路により検出されてから所定の充電過電流検出遅延時間ｔＶｄｅｔ４の経過後に、スイッチ部７をオフさせる充電制御信号を出力してもよい。充電過電流検出遅延時間ｔＶｄｅｔ４の経過を待つことにより、充電過電流の誤検出によるスイッチ部７のオフを防止することができる。
図３は、半導体集積回路の構成の一例を示す図である。図３に示される半導体集積回路５Ａは、上述の半導体集積回路５の一例である。半導体集積回路５Ａは、検出回路１５、制御部１８、記憶回路２４、記憶回路１２、制御回路２７、設定回路２８を備える。
検出回路１５は、電源端子ＶＤＤとグランド端子ＶＳＳとの間の電源電圧ＶＤを監視する。検出回路１５は、第１の回路部の一例である。検出回路１５は、例えば、上述の過充電検出回路又は過放電検出回路である。検出回路１５は、電源電圧ＶＤを検出抵抗１６により分圧することによって電源電圧ＶＤを監視する。検出回路１５は、電源電圧ＶＤを検出抵抗１６により分圧した電圧（分圧電圧ｂ）と基準電圧ＶＲＥＦとを比較するコンパレータ１７を有し、コンパレータ１７による比較結果信号ｃを制御部１８に出力する。つまり、基準電圧ＶＲＥＦは、上述の過充電検出閾値Ｖｄｅｔ１に対応する電圧である。
なお、検出回路１５において、コンパレータ１７が電流検出端子ＶＭとグランド端子ＶＳＳとの間の電流検出電圧ＶＩを監視する構成に変更することによって、上述の放電過電流検出回路又は充電過電流検出回路を実現することができる。
制御部１８は、コンパレータ１７の比較結果信号ｃに基づいて、スイッチ部６又はスイッチ部７をオフさせることによって、過充電、過放電、放電過電流、充電過電流の少なくとも一つからバッテリ２を保護する。制御部１８は、第２の回路部の一例である。
記憶回路２４は、複数のフリップフロップを有する揮発性の記憶回路の一例であり、図示の場合、４つのフリップフロップ２０〜２３を有する。記憶回路２４は、入力されるクロックＣＫ１又はクロックＣＫ２のパルスをカウントすることによって得られたカウント値を一時的に保持する。４つのフリップフロップ２０〜２３は、直列に接続されている。フリップフロップ２０〜２３は、それぞれ、クロック端子ＣＫ、データ入力端子Ｄ、出力端子Ｑ、反転出力端子ＱＢ、リセット端子Ｒを有する。
記憶回路１２は、データを記憶する回路である。記憶回路１２は、例えば、信号生成部９と、格納部１１とを有する不揮発性記憶回路である。
信号生成部９は、半導体集積回路５の複数の動作モードを設定する動作モード設定信号を出力する信号生成部の一例である。信号生成部９は、不揮発性記憶素子で構成される。信号生成部９は、例えば、ヒューズ８と抵抗１０とが直列に接続された直列回路を有する不揮発性記憶素子で構成される。ヒューズ８の一端は、電源端子ＶＤＤに接続され、抵抗１０の一端は、グランド端子ＶＳＳに接続される。ヒューズ８の他端と抵抗１０の他端との接続点から、動作モード設定信号ａが出力される。
信号生成部９は、ヒューズ８の切断によるワンタイムプログラマブルな不揮発性メモリである。ヒューズ８は、半導体集積回路５の検査工程でのトリミング調整完了後に切断される。信号生成部９は、ヒューズ８の有無によって、トリミングモードであるのか製品モードであるのかを特定した動作モード設定信号ａを出力する。例えば図示の構成では、信号生成部９は、ヒューズ８が接続されている場合、動作モードがトリミングモードであることを表すハイレベルの動作モード設定信号ａを出力する。一方、信号生成部９は、ヒューズ８が切断されている場合、動作モードが製品モードであることを表すローレベルの動作モード設定信号ａを出力する。
トリミングモードは、第１の動作モードの一例であり、トリミングモードを表すハイレベルの動作モード設定信号ａは、第１の動作モードを設定する動作モード設定信号の一例である。製品モードは、第２の動作モードの一例であり、製品モードを表すローレベルの動作モード設定信号ａは、第２の動作モードを設定する動作モード設定信号の一例である。
格納部１１は、トリミングデータを格納する。格納部１１は、不揮発性記憶素子で構成される。トリミングデータは、半導体集積回路５の検査工程において、格納部１１に格納される。格納部１１は、例えば、ヒューズの切断によるワンタイムプログラマブルな不揮発性メモリである。この場合、格納部１１は、信号生成部９と同構成の回路を複数備える。その回路数は、格納すべきトリミングデータの量に応じて決められる。
制御回路２７は、記憶回路２４を制御するためのクロック及びリセットを出力する。制御回路２７は、動作モード設定信号ａで特定された動作モードに応じて、記憶回路２４に対して出力するクロックを切り替えるクロック切り替え回路２５を有する。クロック切り替え回路２５は、動作モード設定信号ａがトリミングモードを表す場合、クロックＣＫ１を出力し、動作モード設定信号ａが製品モードを表す場合、クロックＣＫ２を出力する。一方、制御回路２７は、動作モード設定信号ａで特定された動作モードに応じて、記憶回路２４に対して出力するリセットを切り替えるリセット切り替え回路２６を有する。リセット切り替え回路２６は、動作モード設定信号ａがトリミングモードを表す場合、リセットＲＳ１を出力し、動作モード設定信号ａが製品モードを表す場合、リセットＲＳ２を出力する。
設定回路２８は、記憶回路２４に保持されたカウント値又は格納部１１に保持されたトリミングデータを用いてトリミング調整を行うことによって、検出回路１５の検出特性を設定する。設定回路２８は、例えば、記憶回路２４に保持されたカウント値又は格納部１１に保持されたトリミングデータをデコードして出力するデコード回路１４を有する。設定回路２８は、デコード回路１４の出力信号に応じて検出抵抗１６の抵抗値を選択することによって、電源端子ＶＤＤとグランド端子ＶＳＳとの間の電源電圧ＶＤの分圧比をトリミング調整する。これにより、検出回路１５の過充電等の検出特性が設定される。
設定回路２８は、動作モード設定信号ａで特定された動作モードに応じて、検出回路１５のトリミング調整に使用するデジタルデータを切り替えるデータ切り替え回路１３を有する。データ切り替え回路１３は、動作モード設定信号ａがトリミングモードを表す場合、記憶回路２４に保持されたカウンタ値をトリミング調整に使用することを選択する。一方、データ切り替え回路１３は、動作モード設定信号ａが製品モードを表す場合、格納部１１に格納されたトリミングデータをトリミング調整に使用することを選択する。
設定回路２８は、動作モード設定信号ａで特定された動作モードに応じて、記憶回路２４に保持されたカウンタ値を制御部１８で使用される時間として使用するか否かを切り替える使用切り替え回路１９を有する。使用切り替え回路１９は、動作モード設定信号ａがトリミングモードを表す場合、記憶回路２４に保持されたカウンタ値が制御部１８で使用される時間として使用されないため、制御部１８にグランド電位を入力する。一方、使用切り替え回路１９は、動作モード設定信号ａが製品モードを表す場合、記憶回路２４に保持されたカウンタ値が制御部１８で使用される時間として使用されるため、制御部１８に当該カウント値を入力する。
制御部１８で使用される時間の具体例として、過充電検出遅延時間ｔＶｄｅｔ１、過放電検出遅延時間ｔＶｄｅｔ２、放電過電流検出遅延時間ｔＶｄｅｔ３、充電過電流検出遅延時間ｔＶｄｅｔ４などが挙げられる。
図４は、トリミングモードでの半導体集積回路の動作の一例を示すフローチャートである。図４は、半導体集積回路５の出荷前の検査工程での動作を示す。図３を参照して図４の動作について説明する。
検査工程において、ウエハ状態の半導体集積回路５を検査工程で検査する段階では、ヒューズ８は切断されていないので、トリミングモードを表す動作モード設定信号ａが信号生成部９から出力される。この場合、クロック切り替え回路２５は、記憶回路２４に入力するクロックとしてクロックＣＫ１を選択し、リセット切り替え回路２６は、記憶回路２４に入力されるリセットとしてリセットＲＳ１を選択する。また、この場合、データ切り替え回路１３は、記憶回路２４に保持されたカウンタ値をトリミング調整に使用することを選択し、使用切り替え回路１９は、制御部１８にグランド電位を入力する。
制御回路２７は、動作モード設定信号ａがトリミングモードを表す場合、検出回路１５の過充電等の検出特性を設定するためのカウント値が複数のフリップフロップ２０〜２３に保持されるように記憶回路２４を動作させる。記憶回路２４は、リセットＲＳ１が入力されるとカウント値をリセットし、クロックＣＫ１のパルスの入力数をカウントする。設定回路２８は、記憶回路２４に保持されたカウント値をデコードし、デコードしたカウント値に対応する分圧比を生じさせる検出抵抗１６の抵抗値を設定する。
半導体集積回路５を検査する検査装置は、記憶回路２４に保持されたカウント値と、コンパレータ１７から出力される比較結果信号ｃとをプローブでモニターする。図示の例では、記憶回路２４に保持されたカウント値が"２"となったタイミングで、比較結果信号ｃのレベルがローレベルからハイレベルに反転する。検査装置は、比較結果信号ｃのレベルが反転したタイミングでのカウント値"２"に対応するトリミングデータを、格納部１１に格納させる。格納部１１は、例えば、ヒューズの切断によるワンタイムプログラマブルな不揮発性メモリである。この場合、検査装置は、比較結果信号ｃのレベルが反転したタイミングでのカウント値"２"に対応するトリミングデータが格納部１１に格納されるように、格納部１１内の一又は複数のヒューズを切断する。
なお、検査装置は、充電制御端子ＣＯＵＴ又は放電制御端子ＤＯＵＴをモニターし、充電制御端子ＣＯＵＴ又は放電制御端子ＤＯＵＴから出力される制御信号のレベルが反転したタイミングでのカウント値を検出してもよい。
検査装置は、カウント値から特定したトリミングデータを格納部１１に格納させた後、ヒューズ８を切断する。これにより、信号生成部９から出力される動作モード設定信号ａは、トリミングモードを表すハイレベルの信号から、製品モードを表すローレベルの信号に切り替わる。
図５は、製品モードでの半導体集積回路の動作の一例を示すフローチャートである。図５は、半導体集積回路５の検査工程後の完成品状態での動作を示す。図３を参照して図５の動作について説明する。
完成品状態において、上述の通り、ヒューズ８は既に切断されているので、製品モードを表す動作モード設定信号ａが信号生成部９から出力される。この場合、クロック切り替え回路２５は、記憶回路２４に入力するクロックとしてクロックＣＫ２を選択し、リセット切り替え回路２６は、記憶回路２４に入力されるリセットとしてリセットＲＳ２を選択する。また、この場合、データ切り替え回路１３は、格納部１１に格納されたトリミングデータをトリミング調整に使用することを選択し、使用切り替え回路１９は、記憶回路２４に保持されたカウンタ値を制御部１８に入力する。
設定回路２８は、格納部１１に格納されたトリミングデータ（この場合、検査工程でカウント値から特定したトリミングデータ）をデコードし、デコードしたトリミングデータに対応する分圧比を生じさせる検出抵抗１６の抵抗値を設定する。これにより、検査工程で調整された分圧比が製品状態で設定することができる。つまり、製品状態での検出回路１５の検出特性の個体差ばらつきが設定回路２８によって補正される。
検出回路１５は、製品状態において、分圧電圧ｂと基準電圧ＶＲＥＦとを比較し、分圧電圧ｂが基準電圧ＶＲＥＦを跨ぐことを検出すると、比較結果信号ｃのレベルを反転させる。リセットＲＳ２は、比較結果信号ｃのレベル反転に同期して出力される。
制御回路２７は、動作モード設定信号ａが製品モードを表す場合、制御部１８で使用される時間を記憶回路２４をカウンタとして動作させて記憶回路２４に計測させる。記憶回路２４は、リセットＲＳ２が入力されるとカウント値をリセットし、クロックＣＫ２のパルスの入力数をカウントする。この際、記憶回路２４に保持されるカウント値は、バッテリ２の保護動作の遅延時間として制御部１８で使用される。
例えば、検出回路１５が過充電検出回路の場合、制御部１８は、記憶回路２４に保持された所定のカウント値（過充電検出遅延時間ｔＶｄｅｔ１）の経過後に、スイッチ部７をオフさせる充電制御信号を出力する。例えば、検出回路１５が過放電検出回路の場合、制御部１８は、記憶回路２４に保持された所定のカウント値（過放電検出遅延時間ｔＶｄｅｔ２）の経過後に、スイッチ部６をオフさせる放電制御信号を出力する。
したがって、本実施形態によれば、トリミングモードでトリミングデータを一時的に保持することと、製品状態で制御部１８で使用される時間を生成することとが、共通の記憶回路２４で実現されている。そのため、半導体集積回路５のチップ面積の使用効率を向上させることができる。また、トリミングモードでトリミングデータを一時的に保持する回路と、製品状態で制御部１８で使用される時間を生成する回路とを別々にチップ上に用意する必要がないので、半導体集積回路５のチップ面積の小型化が可能となる。
図６は、制御回路のオートキャリブレーション機能の一例を示す図である。このオートキャリブレーション機能は、半導体集積回路５の出荷前の検査工程において、トリミングモードで使用される。
記憶回路２４は、クロックＣＫ１と比較結果信号ｃとの論理和を出力する論理和回路２９を有する。これにより、比較結果信号ｃのレベルが反転した場合、クロックＣＫ１の記憶回路２４への入力を自動的に止めることができる。
図７は、記憶回路２４がクロックＣＫ１をカウントする動作の一例を示すタイミングチャートである。図７の場合、記憶回路２４には、比較結果信号ｃのレベル反転後、カウント値"３"が保持される。
上述の実施形態では、半導体集積回路５を検査する検査装置が、記憶回路２４に保持されたカウント値と、コンパレータ１７から出力される比較結果信号ｃとをプローブでモニターすることを示した。しかし、検査装置は、プローブでチップに当ててカウント値と比較結果信号ｃとをモニターしなくても、記憶回路２４のキャリーをモニタすることで、比較結果信号ｃのレベルが反転したタイミングで記憶回路２４に保持されているカウント値を取得できる。
記憶回路２４は、桁上がり時にキャリーを出力する。検査装置は、オートキャリブレーション機能で記憶回路２４のカウントが自動的に止まった状態から、記憶回路２４にクロックｅを入力することを再開する。そして、検査装置は、記憶回路２４に入力するクロックｅの数を、記憶回路２４のキャリーが検出されるまでカウントする。
ここで、記憶回路２４のキャリーが検出されるまでに記憶回路２４に入力するクロックｅの数をＸとする。また、オートキャリブレーション機能で記憶回路２４のカウントが自動的に止まった状態で記憶回路２４に保持されているカウント値をＹとする。また、記憶回路２４のフリップフロップの直列接続数をｎとする。この場合、『Ｙ＝２（ｎ−１）−Ｘ』という関係が成立する。検査装置は、プローブでチップに当ててカウント値と比較結果信号ｃとをモニターしなくても、関係式『Ｙ＝２（ｎ−１）−Ｘ』に従って、比較結果信号ｃのレベルが反転したタイミングで記憶回路２４に保持されているカウント値Ｙを算出できる。
図８は、記憶回路２４に保持されたカウント値をクロックｅのカウントにより算出するための動作の一例を示すタイミングチャートである。図８は、ｎ＝４、Ｘ＝５の場合を示す。図８の縦軸に記載された「１段目」〜「４段目」は、それぞれ、フリップフロップ２０〜２３のそれぞれの出力端子Ｑからの出力値を表す。図８の場合、検査装置は、Ｙ＝３と算出できる。検査装置は、Ｙ＝３に対応するトリミングデータを、格納部１１に格納させる。
図９は、記憶回路及び制御回路の他の構成の一例を示す図である。
記憶回路４４は、複数のフリップフロップを有する揮発性の記憶回路の一例であり、図示の場合、４つのフリップフロップ４０〜４３を有する。記憶回路４４は、フリップフロップ４０〜４３のそれぞれの各セット端子Ｓにセット信号が入力されるたびにカウントすることによって得られたカウント値を一時的に保持する。４つのフリップフロップ４０〜４３は、直列に接続されている。フリップフロップ４０〜４３は、それぞれ、クロック端子ＣＫ、データ入力端子Ｄ、出力端子Ｑ、反転出力端子ＱＢ、リセット端子Ｒ、セット端子Ｓを有する。
記憶回路４４は、４つの論理和回路５０〜５３を有する。論理和回路５０は、ＬＳＢ（Least Significant Bit：最下位ビット）側のフリップフロップ４０の出力ＦＦ０と論理積回路６０の出力の選択ビットｂｉｔ０との論理和ｄｅｔａ０を出力する。論理和回路５１は、フリップフロップ４１の出力ＦＦ１と論理積回路６１の出力の選択ビットｂｉｔ１との論理和ｄｅｔａ０１を出力する。論理和回路５２は、フリップフロップ４２の出力ＦＦ２と論理積回路６２の出力の選択ビットｂｉｔ２との論理和ｄｅｔａ０２を出力する。論理和回路５３は、ＭＳＢ（Most Significant Bit：最上位ビット）側のフリップフロップ４３の出力ＦＦ３と論理積回路６３の出力の選択ビットｂｉｔ３との論理和ｄｅｔａ０３を出力する。
制御回路８０は、記憶回路４４を制御するためのクロック及びリセットを出力する。制御回路８０は、検出回路１５の検出特性を設定するためのカウント値を記憶回路４４の複数のフリップフロップ４０〜４３に逐次比較により保持させる。制御回路８０は、基準電圧ＶＲＥＦと、記憶回路４４のカウンタ値（ｄｅｔａ０〜ｄｅｔａ３）に基づきデコード回路１４により調整された分圧電圧ｂとが一致するように、ＭＳＢ側から順に逐次比較をする。制御回路８０は、例えば、選択回路６７と、判定回路７６とを備える。
選択回路６７は、複数のフリップフロップ４０〜４３のうち、カウンタ値を保持させる一つのみのフリップフロップをＭＳＢ側から順番に選択する。選択回路６７は、２進カウンタ６６と、インバータ６４，６５と、論理積回路６０〜６３とを有する。
判定回路７６は、複数のフリップフロップ４０〜４３のカウンタ値（ｄｅｔａ０〜ｄｅｔａ３）が保持されている状態で、選択回路６７によって選択された一つのみのフリップフロップに保持されたカウンタ値を、判定クロックＣＫＢのタイミングで確定させる。判定回路７６は、インバータ７５と、論理積回路７０〜７３を有する。
図１０は、図９の回路構成でのタイミングチャートの一例を示す。図９を参照して、図１０について説明する。
制御回路８０の選択回路６７は、モード選択信号ＭＳがハイレベルのとき、検出回路１５の特性を設定するためのカウント値が複数のフリップフロップ４０〜４３に保持されるように記憶回路４４を動作させる。２進カウンタ６６は、選択クロックＣＫＡが入力される毎に、ｂｉｔ３〜ｂｉｔ０を、「１０００」「０１００」「００１０」「０００１」と変化させる。
判定回路７６は、最初の判定クロックＣＫＢのフェーズで、複数のフリップフロップ４０〜４３に保持されたカウンタ値（ＦＦ０〜ＦＦ３）のうち、フリップフロップ４３の出力ＦＦ３のデータを確定させる。判定回路７６は、２番目の判定クロックＣＫＢのフェーズで、出力ＦＦ３のデータを確定させた状態で、複数のフリップフロップ４０〜４３に保持されたカウンタ値（ＦＦ０〜ＦＦ３）のうち、フリップフロップ４２の出力ＦＦ２のデータを確定させる。判定回路７６は、３番目の判定クロックＣＫＢのフェーズで、出力ＦＦ３，ＦＦ２のデータを確定させた状態で、複数のフリップフロップ４０〜４３に保持されたカウンタ値（ＦＦ０〜ＦＦ３）のうち、フリップフロップ４１の出力ＦＦ１のデータを確定させる。判定回路７６は、４番目の判定クロックＣＫＢのフェーズで、出力ＦＦ３，ＦＦ２，ＦＦ１のデータを確定させた状態で、複数のフリップフロップ４０〜４３に保持されたカウンタ値（ＦＦ０〜ＦＦ３）のうち、フリップフロップ４０の出力ＦＦ０のデータを確定させる。
したがって、この例では、基準電圧ＶＲＥＦと分圧電圧ｂとを一致させるカウンタ値（ＦＦ０〜ＦＦ３）として、Ｂ（ＨＥＸ）＝１１（ＤＥＣ）が得られる。ＨＥＸは１６進数、ＤＥＣは１０進数を表す。
検査装置が、トリミングデータを記憶回路４４から読み出す際は、読み出しクロックＣＫＣを入力し、モード選択信号ＭＳをローレベルにする。検査装置は、最上位ビットの出力ＦＦ３側のキャリーの立ち下がり変化までのクロック数をカウントすることで、記憶回路４４に保持されたカウンタ値（＝Ｂ（ＨＥＸ）＝１１（ＤＥＣ））を取得できる。
図１１は、半導体集積回路の構成の他の一例を示す図である。図１１に示される半導体集積回路５Ｂは、上述の半導体集積回路５の一例である。半導体集積回路５Ａと同様の構成については、上述の説明を援用して省略する。
格納部８２は、トリミングデータを格納する。トリミングデータは、半導体集積回路５の検査工程において、格納部８２に格納される。格納部８２は、ヒューズの切断によるワンタイムプログラマブルな不揮発性メモリである。格納部８２は、検出抵抗１６内の複数の抵抗素子のうち、対応する一の抵抗素子に並列に接続されたカット回路を複数備える。その回路数は、格納すべきトリミングデータの量に応じて決められる。
格納部８２は、スイッチ８３ａとヒューズ８３ｂとが直列に接続されたカット回路と、スイッチ８４ａとヒューズ８４ｂとが直列に接続されたカット回路とを有する。他の抵抗素子のそれぞれにも、図示と同一構成のカット回路が並列に接続されている。
設定回路２８は、記憶回路２４に保持されたカウント値又は格納部８２に保持されたトリミングデータを用いてトリミング調整を行うことによって、検出回路１５の検出特性を設定する。設定回路２８は、例えば、記憶回路２４に保持されたカウント値又は格納部８２内の全てのカット回路内のスイッチをオンに固定するデータをデコードして出力するデコード回路１４を有する。設定回路２８は、デコード回路１４の出力信号に応じて検出抵抗１６の抵抗値を選択することによって、電源端子ＶＤＤとグランド端子ＶＳＳとの間の電源電圧ＶＤの分圧比をトリミング調整する。これにより、検出回路１５の過充電等の検出特性が設定される。
データ切り替え回路１３は、動作モード設定信号ａがトリミングモードを表す場合、記憶回路２４に保持されたカウンタ値をトリミング調整に使用することを選択する。一方、データ切り替え回路１３は、動作モード設定信号ａが製品モードを表す場合、格納部８２内の全てのカット回路内のスイッチをオンに固定するデータをトリミング調整に使用することを選択する。
ウエハ状態のトリミングモードにおいて、検査装置は、比較結果信号ｃのレベルが反転したタイミングでのカウント値に対応するトリミングデータを、格納部８２に格納させる。検査装置は、比較結果信号ｃのレベルが反転したタイミングでのカウント値に対応するトリミングデータが格納部８２に格納されるように、格納部８２内の複数のヒューズ（ヒューズ８３ｂ，８４ｂ等）のうち、一又は複数のヒューズを切断する。
完成品状態の製品モードにおいて、設定回路２８は、格納部８２内の全てのカット回路内のスイッチをオンに固定するデータをデコードし、デコードしたデータに対応する分圧比を生じさせる検出抵抗１６の抵抗値を設定する。これにより、検査工程で調整された分圧比が製品状態で設定することができる。つまり、製品状態での検出回路１５の検出特性の個体差ばらつきが設定回路２８によって補正される。
スイッチがオンに固定され且つヒューズが切断されていないカット回路に並列に接続されている抵抗素子の両端は、当該カット回路により短絡されるので、当該抵抗素子の抵抗値は零とみなすことができる。一方、スイッチがオンに固定され且つヒューズが切断されているカット回路に並列に接続されている抵抗素子の両端は、当該カット回路により短絡されないので、当該抵抗素子の抵抗値はそのまま残る。したがって、検出抵抗１６の抵抗値がトリミング調整される。
以上、半導体集積回路を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
例えば、スイッチ部６，７の配置位置は、図示の位置に対して互いに置換されてもよい。また、スイッチ部６，７は、負極２ｂに接続される電源経路に直列に挿入されているが、正極２ａに接続される電源経路に直列に挿入されてもよい。また、スイッチ部６，７が半導体集積回路５に内蔵されてもよい。
また、複数のフリップフロップを有する記憶回路は、カウンタ回路に限られず、レジスタでもよい。
５，５Ａ，５Ｂ 半導体集積回路
９ 信号生成部
１１，８２ 格納部
１２ 記憶回路
１５ 検出回路（第１の回路部の一例）
１８ 制御部（第２の回路部の一例）
２４，４４ 記憶回路
２７，８０ 制御回路
２８，８１ 設定回路
２９ 論理和回路
６７ 選択回路
７６ 判定回路

Claims (4)

  1. 第１の回路部と、
    第２の回路部と、
    複数のフリップフロップを有する記憶回路と、
    不揮発性記憶素子で構成された格納部と、
    不揮発性記憶素子で構成され、複数の動作モードを設定する動作モード設定信号を出力する信号生成部と、
    前記信号生成部が、第１の動作モードを設定する動作モード設定信号を出力する場合、前記第１の回路部の特性を設定するための値が前記複数のフリップフロップに保持されるように前記記憶回路を動作させ、前記信号生成部が、第２の動作モードを設定する動作モード設定信号を出力する場合、前記第２の回路部で使用される時間を前記記憶回路をカウンタとして動作させ計測させる制御回路と、
    前記信号生成部が、第２の動作モードを設定する動作モード設定信号を出力する場合、前記格納部に格納された、前記記憶回路のカウント値に対応するトリミングデータを用いて、前記第１の回路部の特性の個体差ばらつきを補正する設定回路とを備える、半導体集積回路。
  2. 前記第２の回路部で使用される時間は、二次電池の保護動作の遅延時間である、請求項１に記載の半導体集積回路。
  3. 前記格納部は、ヒューズの切断によるワンタイムプログラマブルなメモリである、請求項１又は２に記載の半導体集積回路。
  4. 前記制御回路は、前記記憶回路の値を前記複数のフリップフロップに逐次比較により保持させる、請求項１から３のいずれか一項に記載の半導体集積回路。
JP2016190349A 2016-09-28 2016-09-28 半導体集積回路 Active JP6390683B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016190349A JP6390683B2 (ja) 2016-09-28 2016-09-28 半導体集積回路
KR1020170097692A KR101944739B1 (ko) 2016-09-28 2017-08-01 반도체 집적 회로
US15/703,368 US10204687B2 (en) 2016-09-28 2017-09-13 Semiconductor integrated circuit
TW106132277A TWI636461B (zh) 2016-09-28 2017-09-20 半導體積體電路
CN201710891129.XA CN107872082B (zh) 2016-09-28 2017-09-27 半导体集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016190349A JP6390683B2 (ja) 2016-09-28 2016-09-28 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2018056322A JP2018056322A (ja) 2018-04-05
JP6390683B2 true JP6390683B2 (ja) 2018-09-19

Family

ID=61686521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016190349A Active JP6390683B2 (ja) 2016-09-28 2016-09-28 半導体集積回路

Country Status (5)

Country Link
US (1) US10204687B2 (ja)
JP (1) JP6390683B2 (ja)
KR (1) KR101944739B1 (ja)
CN (1) CN107872082B (ja)
TW (1) TWI636461B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297558B1 (en) * 2017-12-12 2019-05-21 Novatek Microelectronics Corp. Trimming method, trimming circuity, and trimming system for integrated circuit with memory usage reduction
US11036581B2 (en) * 2019-08-08 2021-06-15 Apple Inc. Non-volatile memory control circuit with parallel error detection and correction

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563090A (ja) * 1991-09-02 1993-03-12 Seiko Instr Inc ヒユーズトリミング回路の調整方法
JP2001210092A (ja) * 2000-01-24 2001-08-03 Nec Corp 半導体記憶装置
CN1333508C (zh) * 2001-04-17 2007-08-22 松下电器产业株式会社 电池驱动式电子装置和移动通信机
JP4000028B2 (ja) * 2001-09-18 2007-10-31 株式会社東芝 同期型半導体記憶装置
JP2004110902A (ja) * 2002-09-17 2004-04-08 Fujitsu Ltd パルス計数回路及び不揮発性半導体記憶装置
JP4256305B2 (ja) * 2004-06-09 2009-04-22 株式会社東芝 半導体記憶装置
JP4098279B2 (ja) * 2004-07-05 2008-06-11 セイコーインスツル株式会社 バッテリー保護回路
DE102005061719B3 (de) * 2005-12-22 2007-05-16 Infineon Technologies Ag Speichervorrichtung mit Fuse-Speicherelementen
JP5134779B2 (ja) * 2006-03-13 2013-01-30 ルネサスエレクトロニクス株式会社 遅延同期回路
JP2007265557A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体記憶装置
JP4810499B2 (ja) * 2007-05-18 2011-11-09 株式会社日立超エル・エス・アイ・システムズ 半導体集積回路装置および二次電池監視用半導体集積回路装置
JP2010171369A (ja) * 2008-12-22 2010-08-05 Elpida Memory Inc 半導体装置
JP5208011B2 (ja) * 2009-02-13 2013-06-12 セイコーインスツル株式会社 メモリ回路装置
JP5133926B2 (ja) * 2009-03-26 2013-01-30 株式会社日立製作所 車両用電池システム
JP5140029B2 (ja) * 2009-03-30 2013-02-06 太陽誘電株式会社 半導体装置
JP5529877B2 (ja) * 2009-09-28 2014-06-25 日立ビークルエナジー株式会社 電池システム
JP5888387B1 (ja) * 2014-10-22 2016-03-22 ミツミ電機株式会社 電池保護回路及び電池保護装置、並びに電池パック
JP5900598B1 (ja) * 2014-12-26 2016-04-06 ミツミ電機株式会社 二次電池保護回路、二次電池保護装置及び電池パック、並びにデータ書き込み方法

Also Published As

Publication number Publication date
JP2018056322A (ja) 2018-04-05
TWI636461B (zh) 2018-09-21
CN107872082A (zh) 2018-04-03
CN107872082B (zh) 2020-11-13
US10204687B2 (en) 2019-02-12
TW201814718A (zh) 2018-04-16
KR20180035120A (ko) 2018-04-05
KR101944739B1 (ko) 2019-02-01
US20180090214A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
US9041358B2 (en) Semiconductor device for battery control and battery pack
JP5998069B2 (ja) 半導体装置及び電池パック
KR101387733B1 (ko) 배터리 팩, 배터리 팩 장치 및 전기장치
US8618806B2 (en) Circuits and methods for cell number detection
WO2010055785A1 (ja) 保護回路及び電池パック
JP6390683B2 (ja) 半導体集積回路
JP5829966B2 (ja) 電池制御用半導体装置及び電池パック
US7679333B2 (en) Delay time generation circuit, semiconductor device for protecting secondary batteries using delay time generation circuit, battery pack, and electronic device
JP2015186331A (ja) バランス補正回路、蓄電モジュール及びバランス補正方法
JP6659968B2 (ja) 電池パック、二次電池保護集積回路、電池監視モジュール及びデータ読み出し方法
JP2005168159A (ja) 過電流保護回路と充電式電池パック
JP2005012852A (ja) ２次電池保護用ｉｃとそれを用いたバッテリパックおよび電子機器
JP2009283507A (ja) 電圧設定回路及び電圧設定方法、並びに二次電池用保護回路及び半導体集積回路装置
US10177581B2 (en) Semiconductor device and cell voltage equalization method for battery cell
JP2008235078A (ja) 放電容量ランク別電池セルの選別方法
JP2005168160A (ja) 過電流保護回路と充電式電池パック
JP4810499B2 (ja) 半導体集積回路装置および二次電池監視用半導体集積回路装置
KR101607146B1 (ko) 배터리 보호회로의 테스트 방법 및 이를 위한 장치
CN102224678B (zh) 计数器电路以及保护电路
JP6802509B2 (ja) 半導体集積回路
JP2002343441A (ja) 二次電池の保護回路およびその調整方法
JP2019106884A (ja) 電池制御回路、電池制御装置及び電池パック
JP6477845B1 (ja) 電池制御回路
JP2005245178A (ja) 保護回路
TWI404965B (zh) 檢測多電池單元個數的電路、監測系統、以及檢測電池組中電池單元個數的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180806

R150 Certificate of patent or registration of utility model

Ref document number: 6390683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150