JP5829966B2 - 電池制御用半導体装置及び電池パック - Google Patents

Description

本発明は、電池制御用半導体装置及び電池パックに関し、特にリチウムイオン二次電池の充電制御システムに好適に利用できるものである。

リチウムイオン二次電池は、非水電解質二次電池の一種で、電解質中のリチウムイオンが電気伝導を担う二次電池とされる。リチウムイオン二次電池においては、動作可能電圧の下限を下回る電圧（深放電領域）に達すると、金属リチウムの析出により内部短絡を起こすおそれがある。このような状態で二次電池を充電した場合には、二次電池が発火や破裂してしまうおそれがあるため、安全性向上の点から深放電状態での充電を禁止する必要がある。

特許文献１には、リチウムイオン二次電池電圧が再充電禁止電圧である閾値以下となった場合に、電池電圧が深放電領域に達したと判断し、電池パックに対する再充電を不可とする電池パックおよび制御方法が記載されている。

特許文献２には、過放電を繰り返した二次電池について過放電電池と判断し、充電を行わず、充電を続行することによる不具合を未然に防止することができる充電器が記載されている。

特許文献３には、電池電圧が非常に低い状態（深放電）にまで降下した際に、電池電圧で駆動する揮発性メモリが動作保証電圧を下回り記憶情報が変化することを利用した深放電検出技術が記載されている。記憶情報の変化を検出するのは電池パック外の接続機器である。接続機器は電池に接続された際に、電池が深放電に陥っていた事を検出すると不揮発性メモリに深放電回数を書き込む。任意の深放電回数により、電池の充放電を禁止する処理を実行する。

特開２０１１−１１５０１２号公報 特開２０１０−５００４５号公報 特開２００３−１６８４９０号公報

特許文献１に記載された技術によれば、電池電圧が再充電禁止電圧である閾値Ｖ_３以下となった場合には電池電圧が深放電領域に達したと判断して、電池パックに対する再充電を不可としているが、そのような制御を行うための制御部についての具体的な構成が明確に示されていない。上記制御部は、所定のファームウェアを実行するＣＰＵ（中央処理装置）によって構成することが考えられる。しかし、その場合において、ＣＰＵが暴走した場合には、保護機能を発揮できないおそれがある。

特許文献２に記載された技術によれば、二次電池の保護機能が充電器に設けられているため、電池パック内で保護機能を発揮させることができない。また、電池パックが深放電状態になった場合、マイクロコンピュータの制御により、電池パックへの充電を禁止しているため、マイクロコンピュータが暴走した場合には、保護機能を発揮できないおそれがある。

特許文献３に記載された技術によれば、揮発性メモリの動作保証電圧が深放電検出レベルとされる。揮発性メモリの動作保証電圧は一般的にデバイスに依存する電圧であるため、それを変動させることは難しい。従って、電池の種類や安全性の要求が変わり、深放電状態の判断基準とされる電圧レベルが変わった場合には、回路構成の大幅な変更を余儀なくされる。また、揮発性メモリの記憶情報の変化を検出するのは、電池パック外の接続機器であり、電池パック内で検出処理を完結することができない。

その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

課題を解決するための手段のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、充電用トランジスタのオン・オフ動作を制御可能な制御回路と、上記制御回路を介して上記電池の充電動作を制御可能なＣＰＵと、上記電池の深放電検出の閾値として設定された参照電圧に基づいて、上記電池の深放電状態を検出可能な深放電検出回路とを設ける。また、上記深放電検出回路によって上記電池の深放電状態が検出された場合に、上記深放電検出回路の検出結果を優先的に上記制御回路に伝達することにより、上記ＣＰＵからの充電制御にかかわらずに上記充電用トランジスタを強制的にオフ状態に制御するためのスイッチ回路を設ける。

課題を解決するための手段のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、ＣＰＵの介在無しに深放電状態を検出して電池の充電を禁止することができ、しかも、電池の種類や安全性の要求が変わり、判断基準深放電検出レベルが変化しても、回路構成の大幅な変更を行わずに済む。

電池パックの構成例ブロック図である。 図１に示される電池パックにおけるスイッチ回路及びＦＥＴ制御回路の構成例回路図である。 図１に示される電池パックにおけるスイッチ回路及びＦＥＴ制御回路のさらに詳細な構成例回路図である。 図１に示される電池パックにおける主要動作の説明図である。 図１に示される電池パックにおける主要動作の説明図である。 図１に示される電池パックにおける主要動作の説明図である。 図１に示される電池パックにおける過電圧・過電流検出回路の構成例回路図である。 図１に示される電池パックにおける深放電検出回路の構成例回路図である。

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕代表的な実施の形態に係る電池制御用半導体装置は、電池に直列接続される充電用トランジスタ（１３）のオン・オフ動作を制御可能な制御回路（１１０）と、上記制御回路を介して上記電池の充電動作を制御可能なＣＰＵ（１０２）と、上記電池の深放電検出の閾値として設定された参照電圧に基づいて上記電池の深放電状態を検出可能な深放電検出回路（１０９）とを含む。また、上記電池制御用半導体装置は、上記深放電検出回路によって上記電池の深放電状態が検出された場合に、上記深放電検出回路の検出結果を優先的に上記制御回路に伝達することにより、上記ＣＰＵからの充電制御にかかわらずに上記充電用トランジスタを強制的にオフ状態に制御するためのスイッチ回路（１１１）を含む。

上記の構成によれば、スイッチ回路は、上記深放電検出回路によって上記電池の深放電状態が検出された場合に、上記深放電検出回路の検出結果を優先的に上記制御回路に伝達することにより、上記ＣＰＵからの充電制御にかかわらずに上記充電用トランジスタを強制的にオフ状態に制御する。この結果、上記ＣＰＵの介在無しに上記電池の充電経路を遮断することによって、その後の上記電池の充電を禁止することができる。また、電池の種類や安全性の要求が変わり、深放電状態の判断基準とされる電圧レベルが変わった場合には、上記電池の深放電検出の閾値として設定された参照電圧のレベル変更で対応でき、回路構成の大幅な変更を行わずに済む。

〔２〕上記〔１〕において、上記深放電検出回路は、上記電池の深放電状態を検出することによって深放電検出信号をローレベルにアサートするように構成することができる。上記スイッチ回路は、上記深放電検出信号に応じてオン・オフされる第１スイッチ素子（ＳＷ１）と、上記深放電検出信号に応じて上記第１スイッチとは相補的にオン・オフされる第２スイッチ素子（ＳＷ２）とを含んで容易に構成することができる。上記第１スイッチ素子（ＳＷ１）は、上記深放電検出回路によって上記深放電検出信号がハイレベルにネゲートされた状態でオンされて、上記ＣＰＵからの制御信号を上記制御回路に伝達する。上記第２スイッチ素子（ＳＷ２）は、上記深放電検出回路によって上記深放電検出信号がアサートされた状態でオンされて、上記深放電検出回路からの上記深放電検出信号を上記制御回路に伝達する。上記第１スイッチ素子や上記第２スイッチ素子は、ＭＯＳトランジスタによって形成することができる。

〔３〕上記〔２〕において、制御回路は、第１スイッチを介して伝達された上記制御信号又は第２スイッチを介して伝達された上記深放電検出信号を上記充電用トランジスタの制御端子に伝達するための論理ゲート（３０２，３０３）と、上記充電用トランジスタの制御端子（ゲート電極）をハイレベルにプルアップ又はローレベルにプルダウンするための抵抗（３０１）とを含んで構成することができる。上記抵抗によるプルアップ又はプルダウンにより、上記充電用トランジスタの制御端子の論理が安定されることから、上記充電用トランジスタの動作の安定化を図ることができる。

〔４〕上記〔３〕において、上記抵抗は、上記充電用トランジスタの制御端子に上記深放電検出信号が供給されるように設けることができる。このとき、上記充電用トランジスタの制御端子は、上記深放電検出信号によってプルアップ又はプルダウンされる。これにより、充電用トランジスタの動作の安定化を図ることができる。例えば充電用ＭＯＳトランジスタ（１３）がｎチャネル型ＭＯＳトランジスタとされるとき、深放電検出信号がハイレベルにネゲートされた場合は、充電用ＭＯＳトランジスタの制御端子（ゲート電極）が抵抗を介してハイレベルにプルアップされることで、充電用ＭＯＳトランジスタはオン状態に安定しやすくなる。また、深放電検出信号がローレベルにアサートされた場合は、充電用ＭＯＳトランジスタのゲート電極が抵抗を介してローレベルにプルダウンされることで、充電用ＭＯＳトランジスタはオフ状態に安定しやすくなる。

〔５〕上記〔３〕において、上記抵抗は、上記充電用トランジスタの制御端子をローレベルへプルダウンするように設けることができる。上記充電用トランジスタの制御端子がローレベルにプルダウンされることにより、例えばＣＰＵが暴走した場合でも、充電用ＭＯＳトランジスタがオフ状態で安定するため、電池の安全性が保たれる。

〔６〕代表的な実施の形態に係る別の電池制御用半導体装置は、電池に直列接続される充電用トランジスタ（１３）を含んで構成することができる。このとき、この電池制御用半導体装置には、上記充電用トランジスタのオン・オフ動作を制御可能な制御回路（１１０）と、上記制御回路を介して上記電池の充電動作を制御可能なＣＰＵ（１０２）と、上記電池の深放電検出の閾値として設定された参照電圧に基づいて、上記電池の深放電状態を検出可能な深放電検出回路（１０９）とを設けることができる。また、電池制御用半導体装置には、上記深放電検出回路によって上記電池の深放電状態が検出された場合に、上記深放電検出回路の検出結果を優先的に上記制御回路に伝達することにより、上記ＣＰＵからの充電制御にかかわらずに上記充電用トランジスタを強制的にオフ状態に制御するためのスイッチ回路（１１１）を設けることができる。

このように上記充電用トランジスタを含んで電池制御用半導体装置を構成することができ、その場合においても、上記〔１〕〜〔５〕の場合と同様の作用効果を得ることができる。

〔７〕代表的な実施の形態に係る電池パックは（１）は、充電可能な電池（１１）と、上記電池の充電を制御可能な電池制御用半導体装置とを含んで構成される。上記電池制御用半導体装置は、上記電池に直列接続された充電用トランジスタ（１３）と、充電用トランジスタのオン・オフ動作を制御可能な制御回路（１１０）と、制御回路を介して電池の充電動作を制御可能なＣＰＵ（１０２）と、電池の深放電検出の閾値として設定された参照電圧に基づいて、電池の深放電状態を検出可能な深放電検出回路（１０９）とを含む。また、上記電池制御用半導体装置は、上記深放電検出回路によって上記電池の深放電状態が検出された場合に、上記深放電検出回路の検出結果を優先的に上記制御回路に伝達することにより、上記ＣＰＵからの充電制御にかかわらずに上記充電用トランジスタを強制的にオフ状態に制御するためのスイッチ回路（１１１）を含む。

上記の構成によれば、上記〔１〕〜〔５〕の作用効果は、全て電池パック内で完結するから、上記〔１〕〜〔５〕の作用効果を得るのに外部機器あるいは外部回路が不要であり、外部依存性が無い。

２．実施の形態の詳細
実施の形態について更に詳述する。

《実施の形態１》
図１には、電池パックの構成例が示される。

図１に示される電池パック１は、電池１１、電池１１の充電および放電を制御する電池制御用ＩＣ（Integrated Circuit）１０、センス抵抗１２、充電用ＭＯＳトランジスタ１３、放電用ＭＯＳトランジスタ１４を含み、絶縁性の樹脂等によって封止されている。特に制限されないが、充電用ＭＯＳトランジスタ１３や放電用ＭＯＳトランジスタ１４には、ｎチャネル型ＭＯＳトランジスタを適用することができる。電池パック１には、端子Ｔ１，Ｔ２，Ｔ３，Ｔ４が設けられる。端子Ｔ１は、正極（＋）側端子とされ、端子Ｔ４は、負極（−）側端子とされる。端子Ｔ２はデータ受信用端子とされ、端子Ｔ３はデータ送信用端子とされる。この電池パック１の各端子Ｔ１，Ｔ２，Ｔ３，Ｔ４は、図示しない充電器に結合され、その充電器によって電池パック１の充電が行われる。充電が完了した電池パック１は、例えば携帯端末やデジタルカメラなどに搭載され、この携帯端末やデジタルカメラなどにおける電子回路の動作用電源として機能する。

上記電池制御用ＩＣ１０は、特に制限されないが、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。電池１１は、リチウムイオン二次電池とされる。この電池１１の充電は、電池制御用ＩＣ１０によって制御される。電池制御用ＩＣ１０には、充電用ＭＯＳトランジスタ１３及び放電用ＭＯＳトランジスタ１４やセンス抵抗１２が外付けされる。充電用ＭＯＳトランジスタ１３及び放電用ＭＯＳトランジスタ１４やセンス抵抗１２は、電池１１に直列接続される。充電用ＭＯＳトランジスタ１３及び放電用ＭＯＳトランジスタ１４のオン・オフ動作は、電池制御用ＩＣ１０によって制御される。電池１１からセンス抵抗１２に至る経路の電位は、第１グランドＧＮＤ１とされ、放電用ＭＯＳトランジスタ１４から端子Ｔ４に至る経路の電位は、第２グランドＧＮＤ２とされる。

上記電池制御用ＩＣ１０は、特に制限されないが、通信回路１０１、ＣＰＵ１０２、メモリ１０３、高精度電源１０４、電池電圧測定回路１０５、発振器１０６、電流積算回路１０７、保護機能回路１０８、ＦＥＴ制御回路１１０、スイッチ回路１１１を含む。

通信回路１０１は、結合された充電器又は携帯端末との間で、電池パック１の識別データや充放電に関する制御データのやり取りを行う。

ＣＰＵ１０２は、予め設定されたプログラムに従って、この電池パック１の充電制御を行う。

メモリ１０３は、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を含む。上記ＲＯＭには、ＣＰＵ１０２で実行されるプログラムが格納される。上記ＲＡＭは、上記ＣＰＵ１０２で上記プログラムが実行される際の作業領域などに利用される。

高精度電源１０４は、外部から電池制御用ＩＣ１０に入力された電圧に基づいて、各種レベルの定電圧を形成する。形成された定電圧は、分圧用の抵抗に供給される電圧やコンパレータ（比較回路）に供給される参照電圧（基準電圧）など、比較的高い安定度が要求される電圧として各部に供給される。

電池電圧測定回路１０５は、第１グランドＧＮＤ１を基準として電池１１の正極側電圧Ｖ１を測定する。この電圧測定結果は、デジタル信号に変換されてからＣＰＵ１０２に伝達される。

発振器１０６は、この電池制御用ＩＣ１０における論理回路の動作用クロック信号を形成する。形成されたクロック信号は、電池制御用ＩＣ１０における各部に供給される。

電流積算回路１０７は、センス抵抗１２の両端に生じた電圧をモニタすることで、電池１１の充放電電流を測定する。この電流測定結果は、デジタル信号に変換されてからＣＰＵ１０２に伝達される。

保護機能回路１０８は、電池パック１の過電圧又は過電流状態や、深放電によって電池１１が損傷するのを防止するために設けられている。保護機能回路１０８には、過電圧・過電流検出回路１１２、深放電検出回路１０９を含む。過電圧・過電流検出回路１１２は、過電圧状態や過電流状態を検出する。深放電検出回路１０９は、電池１１の深放電状態を検出する。過電圧・過電流検出回路１１２での過電圧状態や過電流状態の検出結果や、深放電検出回路１０９での深放電状態の検出結果は、ＦＥＴ制御回路１１０に伝達される。

ＦＥＴ制御回路１１０は、ＣＰＵ１０２からの制御信号、過電圧・過電流検出回路１１２での検出結果、及び深放電検出回路１０９での検出結果に基づいて、充電用ＭＯＳトランジスタ１３のオン・オフ動作を制御する。また、ＦＥＴ制御回路１１０は、ＣＰＵ１０２からの制御信号、及び過電圧・過電流検出回路１１２での検出結果に基づいて放電用ＭＯＳトランジスタ１４のオン・オフ動作を制御する。充電用ＭＯＳトランジスタ１３は、電池１１の充電の際にオンされ、電池１１の電圧が所定レベルに達した場合にオフされる。

充電用ＭＯＳトランジスタ１３がオフされた状態では、電池１１の充電はできないが、この充電用ＭＯＳトランジスタ１３に並列接続されている寄生ダイオード１５を介して電池１１からの放電は可能になる。また、電池１１の充電中に、過電圧・過電流検出回路１１２によって過電圧が検出された場合には、ＦＥＴ制御回路１１０によって充電用ＭＯＳトランジスタ１３がオフされて、電池１１の充電が中止される。

放電用ＭＯＳトランジスタ１４は、電池１１の電圧が所定レベルに低下した場合に、ＦＥＴ制御回路１１０によってオフされる。これにより、電池１１からの放電電流が阻止される。この放電用ＭＯＳトランジスタ１４がオフされた状態では、電池１１からの放電はできないが、この放電用ＭＯＳトランジスタ１４に並列接続されている寄生ダイオード１６を介して電池１１に充電電流を流すことは可能である。また、放電中に、過電流検出回路１１２によって過電流が検出された場合には、ＦＥＴ制御回路１１０によって放電用ＭＯＳトランジスタ１４がオフされて過電流が遮断される。

上記過電圧・過電流検出回路１１２は、例えば図７に示されるように、過電圧を検出するための過電圧検出回路１１２Ａと、過電流を検出するための過電流検出回路１１２Ｂとを含む。過電圧検出回路１１２Ａは、電池１１の正極側電圧Ｖ１を分圧するために互いに直列接続された抵抗９０２，９０３と、コンパレータ９０１とを含む。抵抗９０２には、電池１１の正極側電圧Ｖ１が伝達される。抵抗９０３は、第１グランドＧＮＤ１に接続される。コンパレータ９０１は、抵抗９０２，９０３の直列接続ノードの電位Ｖ２と参照電圧Ｖｒｅｆ１との比較を行い、その比較結果を出力する。この比較結果が過電圧検出結果（過電圧検出信号）とされる。過電流検出回路１１２Ｂは、コンパレータ９０４を含む。このコンパレータ９０４は、第１グランドＧＮＤ１を基準とするセンス抵抗１２の端子電圧Ｖ３と参照電圧Ｖｒｅｆ２との比較を行い、その比較結果を出力する。この比較結果が過電流検出結果（過電流検出信号）とされる。コンパレータ９０１の出力とコンパレータ９０４の出力とのオア論理がオアゲート９０５によって得られ、このオアゲート９０５の出力が、過電圧・過電流検出信号とされる。上記参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、上記高精度電源１０４において形成される。

上記深放電検出回路１０９は、例えば図８に示されるように、電池１１の正極側電圧Ｖ１を分圧するために互いに直列接続された抵抗９０６，９０７と、コンパレータ９０８とを含む。抵抗９０６には、電池１１の正極側電圧Ｖ１が伝達される。抵抗９０７は、第１グランドＧＮＤ１に接続される。コンパレータ９０８は、抵抗９０６，９０７の直列接続ノードの電位Ｖ４と参照電圧Ｖｒｅｆ３との比較を行い、その比較結果を出力する。この比較結果が過電圧検出結果（過電圧検出信号）とされる。参照電圧Ｖｒｅｆ３は、電池１１の深放電状態を検出するための閾値とされ、例えば、高精度電源１０４において、互いに直列接続された複数の抵抗（ラダー抵抗）によって分圧して形成したものとされる。この場合、参照電圧Ｖｒｅｆ３のレベルは、ラダー抵抗のタップ（直列接続ノード）切替えによって容易に変更可能とされる。

図２には、上記スイッチ回路１１１、及び上記ＦＥＴ制御回路１１０の構成例が示される。

スイッチ回路１１１は、充電用ＭＯＳトランジスタ１３に対応する第１スイッチ回路１１１Ａと、放電用ＭＯＳトランジスタ１４に対応する第２スイッチ回路１１１Ｂとを含む。第１スイッチ回路１１１Ａは、深放電検出回路１０９から出力される深放電検出信号と、過電圧・過電流検出回路１１２から出力される過電圧・過電流検出信号と、ＣＰＵ１０２から出力される制御信号とを、選択的にＦＥＴ制御回路１１０に伝達する。第２スイッチ回路１１１Ｂは、過電圧・過電流検出回路１１２から出力される過電圧・過電流検出信号と、ＣＰＵ１０２から出力される制御信号とを、選択的にＦＥＴ制御回路１１０に伝達する。ここで、深放電検出回路１０９での検出結果の優先度が最も高く設定されている。つまり、深放電検出回路１０９によって電池１１の深放電状態が検出された場合には、ＣＰＵ１０２からの充電制御や、過電圧・過電流検出回路１１２での過電圧状態や過電流状態の検出結果にかかわらずに、充電用ＭＯＳトランジスタ１３が強制的にオフ状態に制御されるようになっている。

ＦＥＴ制御回路１１０は、充電用ＭＯＳトランジスタ１３に対応する第１ＦＥＴ制御回路１１０Ａと、放電用ＭＯＳトランジスタ１４に対応する第２ＦＥＴ制御回路１１０Ｂとを含む。第１ＦＥＴ制御回路１１０Ａは、第１スイッチ回路１１１Ａを介して伝達された信号に応じて充電用ＭＯＳトランジスタ１３のオン・オフ動作を制御する。第２ＦＥＴ制御回路１１０Ｂは、第２スイッチ回路１１１Ｂを介して伝達された信号に応じて放電用ＭＯＳトランジスタ１４のオン・オフ動作を制御する。

図３には、上記第１スイッチ回路１１１Ａ及び上記第１ＦＥＴ制御回路１１０Ａの構成例が示される。

第１スイッチ回路１１１Ａは、４個のスイッチ素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４によって構成することができる。この４個のスイッチ素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４には、それぞれＭＯＳトランジスタを適用することができる。第１スイッチ素子ＳＷ１、第４スイッチ素子ＳＷ４は、ＣＰＵ１０２と第１ＦＥＴ制御回路１１０Ａとの間に設けられ、この第１スイッチ素子ＳＷ１及び第４スイッチ素子ＳＷ４がオンされることにより、ＣＰＵ１０２から出力される制御信号を第１ＦＥＴ制御回路１１０Ａに伝達するための経路が形成される。第２スイッチ素子ＳＷ２は、深放電検出回路１０９と第１ＦＥＴ制御回路１１０Ａとの間に設けられ、第２スイッチ素子ＳＷ２がオンされることにより、深放電検出回路１０９から出力される深放電検出信号を第１ＦＥＴ制御回路１１０Ａに伝達するための経路が形成される。また、第３スイッチ素子ＳＷ３は、過電圧・過電流検出回路１１２と、第１スイッチ素子ＳＷ１との間に設けられ、この第１スイッチ素子ＳＷ１及び第３スイッチ素子ＳＷ３がオンされることにより、過電圧・過電流検出回路１１２から出力される過電圧・過電流検出信号を第１ＦＥＴ制御回路１１０Ａに伝達するための経路が形成される。第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２は、深放電検出回路１０９から出力される深放電検出信号に応じて相補的にオン・オフされる。例えば深放電検出回路１０９から出力される深放電検出信号がローレベルにアサートされた場合に、第１スイッチ素子ＳＷ１がオフされ、第２スイッチ素子ＳＷ２がオンされる。また、深放電検出回路１０９から出力される深放電検出信号がハイレベルにネゲートされた場合に、第１スイッチ素子ＳＷ１がオンされ、第２スイッチ素子ＳＷ２がオフされる。第３スイッチ素子ＳＷ３及び第４ＳＷ４は、過電圧・過電流検出回路１１２から出力される過電圧・過電流検出信号に応じて相補的にオン・オフされる。例えば過電圧・過電流検出回路１１２から出力される過電圧・過電流検出信号がローレベルにアサートされた場合に、第３スイッチ素子ＳＷ３がオンされ、第４スイッチ素子ＳＷ４がオフされる。また、過電圧・過電流検出回路１１２から出力される過電圧・過電流検出信号がハイレベルにネゲートされた場合に、第３スイッチ素子ＳＷ３がオフされ、第４スイッチ素子ＳＷ４がオンされる。

この第１ＦＥＴ制御回路１１０Ａは、抵抗３０１、インバータ３０２，３０３を含む。インバータ３０２，３０３は、互いに直列接続される。第２スイッチ素子ＳＷ２又は第３スイッチ素子ＳＷ３を介して伝達された信号は、インバータ３０２，３０３を介して充電用ＭＯＳトランジスタ１３のゲート（制御端子）に伝達される。抵抗３０１の一端は、充電用ＭＯＳトランジスタ１３のゲートに接続される。抵抗３０１の他端には、深放電検出回路１０９から出力される深放電検出信号が伝達されるようになっている。

次に、上記構成の作用を説明する。

電池パック１の充電を行う場合、各端子Ｔ１，Ｔ２，Ｔ３，Ｔ４は、図示しない充電器に結合される。この状態で、電池１１の正極側電圧Ｖ１のレベルが電池電圧測定回路１０５で測定され、その測定結果がＣＰＵ１０２に伝達される。電池１１の正極側電圧Ｖ１のレベルが、動作可能電圧の範囲に入っている場合には、第１スイッチ回路１１１Ａは、図３に示される状態となる。すなわち、深放電検出回路１０９から出力される深放電検出信号がハイレベルとされることにより、第１スイッチ素子ＳＷ１はオンされ、第２スイッチ素子ＳＷ２はオフされる。このとき、充電用ＭＯＳトランジスタ１３のゲート電極は、抵抗３０１によって、深放電検出信号のハイレベルにプルアップされる。また、過電圧・過電流検出回路１１２から出力される過電圧・過電流検出信号がハイレベルにされることにより、第３スイッチ素子ＳＷ３がオフされ、第４スイッチ素子ＳＷ４がオンされる。この状態で、ＣＰＵ１０２から出力される制御信号が、破線矢印３０４で示されるように、第１スイッチ素子ＳＷ１及び第４スイッチ素子ＳＷ４を介して第１ＦＥＴ制御回路１１０Ａに伝達される。このため、充電用ＭＯＳトランジスタ１３の状態は、ＣＰＵ１０２からの制御に依存される。ＣＰＵ１０２から出力される制御信号がローレベルになり、それに従って、充電用ＭＯＳトランジスタ１３がオンされることで、電池１１に充電電流が流されて充電が開始される。そして、電池１１の正極側電圧Ｖ１のレベルが所定レベルに達すると、ＣＰＵ１０２から出力される制御信号がハイレベルとなって充電用ＭＯＳトランジスタ１３がオフされて充電が終了する。

尚、電池１１の電圧が、深放電電圧程低くは無いが、ＣＰＵ１０２が動作できない電圧にまで低下した場合には、充電用ＭＯＳトランジスタ１３のゲート電極が抵抗３０１によってプルアップされているため、充電用ＭＯＳトランジスタ１３はオン状態とされ、それにより、電池１１の充電が可能とされる。

電池１１の充電中において、過電圧・過電流検出回路１１２によって、過電圧又は過電流が検出された場合には、図４に示されるように、過電圧・過電流検出回路１１２から出力される過電圧・過電流検出信号がローレベルとなり、第３スイッチ素子ＳＷ３がオンされ、第４スイッチ素子ＳＷ４がオフされる。これにより、過電圧・過電流検出回路１１２から出力される過電圧・過電流検出信号のローレベルが、破線矢印４０５で示されるように、スイッチＳＷ１，ＳＷ３を介して第１ＦＥＴ制御回路１１０Ａに伝達される。これにより、充電用ＭＯＳトランジスタ１３がオフされて、電池１１の充電が中止される。

また、深放電検出回路１０９によって、電池１１の深放電状態が検出された場合には、図５に示されるように、深放電検出信号がローレベルにされて、第１スイッチ素子ＳＷ１がオフされ、第２スイッチ素子ＳＷ２がオンされる。また、深放電検出信号がローレベルにされることで、充電用ＭＯＳトランジスタ１３のゲートは抵抗３０１を介して第２グランドＧＮＤ２のレベルにプルダウンされる。この状態で、深放電検出信号のローレベルが、破線矢印５０５で示されるように、第２スイッチ素子ＳＷ２を介して第１ＦＥＴ制御回路１１０Ａに伝達されて、充電用ＭＯＳトランジスタ１３がオフされる。このとき、第１スイッチ素子ＳＷ１がオフされているため、ＣＰＵ１０２からの制御信号や、過電圧・過電流検出回路１１２からの過電圧・過電流検出信号は、第１ＦＥＴ制御回路１１０Ａには伝達されない。つまり、電池１１の深放電状態が検出されて深放電検出信号がローレベルにされた場合には、過電圧・過電流検出回路１１２やＣＰＵ１０２からの制御にかかわらず、充電用ＭＯＳトランジスタ１３が強制的にオフされることで、その後の電池１の充電が禁止される。

実施の形態１によれば、以下の作用効果を得ることができる。

（１）深放電検出回路１０９は、図８に示されるように、参照電圧Ｖｒｅｆ３により深放電電圧の閾値を決定しているため、高精度電源１０４におけるラダー抵抗のタップ切替えにより、参照電圧Ｖｒｅｆ３のレベルを容易に変更することができるので、深放電検出における閾値の設定変更は容易である。従って、電池１１の種類や安全性の要求が変わり、深放電状態の判断基準とされる電圧レベルが変化しても、参照電圧のレベル変更で対応でき、回路構成の大幅な変更を行わずに済むという効果を奏する。

（２）深放電検出回路１０９から出力される深放電検出信号により、第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２が相補的にオン・オフされるようになっている。つまり、図５に示されるように、深放電検出信号がローレベルにされ、第２スイッチ素子ＳＷ２がオンされるとき、第１スイッチ素子ＳＷ１はオフされる。この動作により、深放電検出回路１０９から出力される深放電検出信号が、ＣＰＵ１０２からの制御信号や、過電圧・過電流検出回路１１２からの過電圧・過電流検出信号と衝突しなくなるため、例えばＣＰＵ１０２が暴走したとしても、その影響を受けないという効果がある。

（３）充電用ＭＯＳトランジスタ１３は、深放電状態でもなく、充電時の過電圧・過電流状態でも無い状態では、ＣＰＵ１０２の制御に依存するが、このＣＰＵ１０２の制御が不安定になったとしても、充電用ＭＯＳトランジスタ１３のゲート電極は、抵抗３０１を介してプルアップ又はプルダウンされることで安定する。つまり、深放電検出信号がハイレベルの場合は、充電用ＭＯＳトランジスタ１３のゲート電極が抵抗３０１を介してハイレベルにプルアップされることで、充電用ＭＯＳトランジスタ１３はオン状態に安定しやすくなる。また、深放電検出信号がローレベルの場合は、充電用ＭＯＳトランジスタ１３のゲート電極が抵抗３０１を介してローレベルにプルダウンされるので、充電用ＭＯＳトランジスタ１３はオフ状態に安定しやすくなる。

（４）深放電時の安定状態を充電用ＭＯＳトランジスタ１３のオフ状態としているため、深放電到達以降は、充電禁止状態を維持し続けることが可能である。

（５）実施の形態１によれば、上記（１）〜（４）作用は、全て電池パック１内で完結するから、深放電検出のために、外部機器あるいは外部回路が必要無いので、外部依存性が無いという効果を奏する。

《実施の形態２》
図６には、第１ＦＥＴ制御回路１１０Ａの別の構成例が示される。

図６に示される構成が、図３に示されるのと、相違するのは、抵抗３０１を第２グランドＧＮＤ２（充電用ＭＯＳトランジスタのソース電極）にプルダウンしている点である。４個のスイッチ素子ＳＷ１，ＳＷ２，Ｗ３，ＳＷ４を含む回路の基本的な動作は、実施の形態１の場合と同じである。

深放電状態でもなく、充電時の過電圧・過電流状態でも無い状態では、第１スイッチ素子ＳＷ１がオンしているため、ＣＰＵ１０２、又は過電圧・過電流検出回路１１２からの制御が有効である。充電用ＭＯＳトランジスタ１３のゲート電極がプルダウンされることで、充電用ＭＯＳトランジスタ１３のゲート電極がローレベルであっても、ＣＰＵ１０２や、過電圧・過電流検出回路１１２によって、充電用ＭＯＳトランジスタ１３のゲート電極の論理レベルが制御される。また、深放電検出回路１０９によって深放電状態が検出された場合にも、実施の形態１の場合と同様に、第２スイッチ素子ＳＷ２をオンさせて深放電検出信号を第１ＦＥＴ制御回路１１０Ａに伝達することができるので、充電用ＭＯＳトランジスタ１３をオフさせることで、充電を禁止することができる。このように、実施の形態２においても、実施の形態１の場合と同様の作用効果を得ることができる。

さらに、実施の形態２においては、充電用ＭＯＳトランジスタ１３が、抵抗３０１を介して第２グランドＧＮＤ２（充電用ＭＯＳトランジスタのソース電極）に常にプルダウンされている。このため、ＣＰＵ１０２が暴走した場合でも、充電用ＭＯＳトランジスタ１３がオフ状態で安定するため、電池１１の安全性が保たれる。

以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

１ 電池パック
１０ 電池制御用ＩＣ
１１ 電池
１２ センス抵抗
１３ 充電用ＭＯＳトランジスタ
１４ 放電用ＭＯＳトランジスタ
１５，１６ 寄生ダイオード
１０１ 通信回路
１０２ ＣＰＵ
１０３ メモリ
１０４ 高精度電源
１０５ 電池電圧測定回路
１０６ 発振器
１０７ 電流積算回路
１０８ 保護機能回路
１０９ 深放電検出回路
１１０ ＦＥＴ制御回路
１１０Ａ 第１ＦＥＴ制御回路
１１０Ｂ 第２ＦＥＴ制御回路
１１１ スイッチ回路
１１１Ａ 第１スイッチ回路
１１１Ｂ 第２スイッチ回路
１１２ 過電圧・過電流検出回路
１１２Ａ 過電圧検出回路
１１２Ｂ 過電流検出回路
３０１ 抵抗
３０２，３０３ インバータ
９０１，９０４，９０８ コンパレータ
９０２，９０３，９０６，９０７ 抵抗
ＳＷ１ 第１スイッチ素子
ＳＷ２ 第２スイッチ素子
ＳＷ３ 第３スイッチ素子
ＳＷ４ 第４スイッチ素子

Claims (7)

1. 電池に直列接続される充電用トランジスタのオン・オフ動作を制御可能な制御回路と、
   上記制御回路を介して上記電池の充電動作を制御可能なＣＰＵと、
   上記電池の深放電検出の閾値として設定された参照電圧に基づいて、上記電池の深放電状態を検出可能な深放電検出回路と、
   上記深放電検出回路によって上記電池の深放電状態が検出された場合に、上記深放電検出回路の検出結果を優先的に上記制御回路に伝達することにより、上記ＣＰＵからの充電制御にかかわらずに上記充電用トランジスタを強制的にオフ状態に制御するためのスイッチ回路と、を含む電池制御用半導体装置。
2. 上記深放電検出回路は、上記電池の深放電状態を検出することによって深放電検出信号をアサートするように構成され、
   上記スイッチ回路は、上記深放電検出信号に応じてオン・オフされる第１スイッチ素子と、上記深放電検出信号に応じて上記第１スイッチ素子とは相補的にオン・オフされる第２スイッチ素子と、を含み、
   上記第１スイッチ素子は、上記深放電検出回路によって上記深放電検出信号がネゲートされた状態でオンされて、上記ＣＰＵからの制御信号を上記制御回路に伝達し、
   上記第２スイッチ素子は、上記深放電検出回路によって上記深放電検出信号がアサートされた状態でオンされて、上記深放電検出回路からの上記深放電検出信号を上記制御回路に伝達する請求項１記載の電池制御用半導体装置。
3. 上記制御回路は、上記第１スイッチ素子を介して伝達された上記制御信号、又は上記第２スイッチ素子を介して伝達された上記深放電検出信号を、上記充電用トランジスタの制御端子に伝達するための論理ゲートと、
   上記充電用トランジスタの制御端子をプルアップ又はプルダウンするための抵抗と、を含む請求項２記載の電池制御用半導体装置。
4. 上記抵抗は、上記充電用トランジスタの制御端子に上記深放電検出信号が供給されるように設けられ、上記充電用トランジスタの制御端子は、上記深放電検出信号によってプルアップ又はプルダウンされる請求項３記載の電池制御用半導体装置。
5. 上記抵抗は、上記充電用トランジスタの制御端子をプルダウンするように設けられた請求項３記載の電池制御用半導体装置。
6. 電池に直列接続される充電用トランジスタと、
   上記充電用トランジスタのオン・オフ動作を制御可能な制御回路と、
   上記制御回路を介して上記電池の充電動作を制御可能なＣＰＵと、
   上記電池の深放電検出の閾値として設定された参照電圧に基づいて、上記電池の深放電状態を検出可能な深放電検出回路と、
   上記深放電検出回路によって上記電池の深放電状態が検出された場合に、上記深放電検出回路の検出結果を優先的に上記制御回路に伝達することにより、上記ＣＰＵからの充電制御にかかわらずに上記充電用トランジスタを強制的にオフ状態に制御するためのスイッチ回路と、を含む電池制御用半導体装置。
7. 充電可能な電池と、
   上記電池の充電を制御可能な電池制御用半導体装置と、を含み、
   上記電池制御用半導体装置は、
   上記電池に直列接続された充電用トランジスタと、
   上記充電用トランジスタのオン・オフ動作を制御可能な制御回路と、
   上記制御回路を介して上記電池の充電動作を制御可能なＣＰＵと、
   上記電池の深放電検出の閾値として設定された参照電圧に基づいて、上記電池の深放電状態を検出可能な深放電検出回路と、
   上記深放電検出回路によって上記電池の深放電状態が検出された場合に、上記深放電検出回路の検出結果を優先的に上記制御回路に伝達することにより、上記ＣＰＵからの充電制御にかかわらずに上記充電用トランジスタを強制的にオフ状態に制御するためのスイッチ回路と、を含む電池パック。

Images