JP2013132008A5

JP2013132008A5 -

Info

Publication number: JP2013132008A5
Application number: JP2011281964A
Authority: JP
Filing date: 2011-12-22
Publication date: 2013-10-03
Anticipated expiration: 2031-12-22

Description

上記課題を解決するため、本発明は、以下のように構成した。

本発明の一態様に係る出力バッファ回路は、自己の出力動作を停止するパワーダウン機能を有するバッファ回路と、前記バッファ回路の出力端子と、前記バッファ回路に入力される入力クロック信号と、前記バッファ回路の出力クロック信号または前記出力端子に印加される外部電圧とを入力する出力保持部と、を備え、前記出力保持部は、前記入力クロック信号に同期して前記出力クロック信号または前記外部電圧を保持し、前記出力保持部が保持している信号が前記バッファ回路のパワーダウン信号であることを特徴とする。

さらに、上記の出力バッファ回路において、前記出力保持部はクロックドコンパレータとラッチとから構成され、前記クロックドコンパレータには前記出力クロック信号または前記外部電圧が入力され、前記ラッチのデータ入力として前記クロックドコンパレータの出力信号が入力され、前記ラッチのクロック入力として前記入力クロック信号が入力され、前記ラッチの出力信号は前記バッファ回路のパワーダウン信号であることを特徴とする。
上記の出力バッファ回路において、前記出力端子の出力を論理反転してリセット信号として前記フリップフロップに入力するインバータをさらに備えることを特徴とする。
また、本発明の一態様に係るファンアウトバッファは、上記の各出力バッファ回路のうちの１つの出力バッファ回路を複数備えることを特徴とする。
また、本発明の別の態様に係るファンアウトバッファは、クロック信号入力端子と、前記クロック信号入力端子から入力されたクロック信号を分配して出力する複数のバッファ回路と、前記複数のバッファ回路から出力された各クロック信号を出力する複数のクロック信号出力端子と、を備え、前記複数のバッファ回路のそれぞれは、自己のクロック信号出力端子に外部から所定の電圧を保持することによってパワーダウン制御を行うことを特徴とする。

このように、本発明の一態様によれば、パワーダウン機能を有する出力バッファ回路を実現するにあたり、パワーダウン制御のために新たな入力端子を追加する必要がない。
また、本発明の一態様によれば、パワーダウン機能を有する出力バッファ回路を複数備えたファンアウトバッファを実現するにあたり、パワーダウン制御のために新たな入力端子を追加する必要がない。
さらに、本発明の一態様によれば、低消費電力のファンアウトバッファを提供できる。

Claims

自己の出力動作を停止するパワーダウン機能を有するバッファ回路と、
前記バッファ回路の出力端子と、
前記バッファ回路に入力される入力クロック信号と、前記バッファ回路の出力クロック信号または前記出力端子に印加される外部電圧とを入力する出力保持部と、を備え、
前記出力保持部は、前記入力クロック信号に同期して前記出力クロック信号または前記外部電圧を保持し、前記出力保持部が保持している信号が前記バッファ回路のパワーダウン信号であることを特徴とする出力バッファ回路。
前記出力保持部はフリップフロップから構成され、
前記フリップフロップのデータ入力として前記出力クロック信号または前記外部電圧が入力され、
前記フリップフロップのクロック入力として前記入力クロック信号が入力され、
前記フリップフロップの出力信号は前記バッファ回路のパワーダウン信号であることを特徴とする請求項１に記載の出力バッファ回路。
前記出力保持部はコンパレータとフリップフロップとから構成され、
前記コンパレータには前記出力クロック信号または前記外部電圧が入力され、
前記フリップフロップのデータ入力として前記コンパレータの出力信号が入力され、
前記フリップフロップのクロック入力として前記入力クロック信号が入力され、
前記フリップフロップの出力信号は前記バッファ回路のパワーダウン信号であることを特徴とする請求項１に記載の出力バッファ回路。
前記出力保持部はクロックドコンパレータとラッチとから構成され、
前記クロックドコンパレータには前記出力クロック信号または前記外部電圧が入力され、
前記ラッチのデータ入力として前記クロックドコンパレータの出力信号が入力され、
前記ラッチのクロック入力として前記入力クロック信号が入力され、
前記ラッチの出力信号は前記バッファ回路のパワーダウン信号であることを特徴とする請求項１に記載の出力バッファ回路。
前記バッファ回路の出力に抵抗負荷が接続されていることを特徴とする請求項１乃至請求項４のうちのいずれかに記載の出力バッファ回路。
パワーオンリセット回路をさらに備え、
前記パワーオンリセット回路から出力されるパワーオンリセット信号により、前記出力保持部の信号がリセットされることを特徴とする請求項１乃至請求項５のうちのいずれかに記載の出力バッファ回路。
前記出力端子の出力を論理反転してリセット信号として前記フリップフロップに入力するインバータをさらに備えることを特徴とする請求項２に記載の出力バッファ回路。
請求項１乃至請求項７のうちのいずれかに記載の出力バッファ回路を複数備えることを特徴とするファンアウトバッファ。
クロック信号入力端子と、
前記クロック信号入力端子から入力されたクロック信号を分配して出力する複数のバッファ回路と、
前記複数のバッファ回路から出力された各クロック信号を出力する複数のクロック信号出力端子と、を備え、
前記複数のバッファ回路のそれぞれは、自己のクロック信号出力端子に外部から所定の電圧を保持することによってパワーダウン制御を行うことを特徴とするファンアウトバッファ。