TWI508449B - 分數式線性回授移位暫存器 - Google Patents

Description

分數式線性回授移位暫存器

本發明係有關於一種分數式線性回授移位暫存器，尤其是指一種能將輸入端所輸入之數位式信號轉換成虛擬非週期性信號進行輸出，以可有效改善因輸入信號所造成不良之基頻調變，而在其整體施行使用上更增實用功效特性之分數式線性回授移位暫存器創新設計者。

按，於電子電路上常可見到各式輸入端輸入數位控制信號，而其輸出端則係為輸出類比電流信號之電子元件，如：數位控制振盪器〔Digital Controlled Oscillatof，DCO〕係為輸入數位式控制信號、輸出振盪頻率，或數位類比轉換器〔Digital to Analog Converter，DAC〕係為輸入數位式信號、輸出類比電壓。

然，上述電子元件雖可達到數位輸入、類比輸出之預期功 效，但也在其實際施行使用上發現，當該電子元件於輸入端所輸入之信號呈週期性時，此週期性基頻會調變至輸出端，產生影響輸出信號之振盪頻率，或是造成輸出電壓、電流信號夾雜該週期性基頻，或是此週期性頻率衍生有諧波雜訊，致令其於電路設計上仍存有改進之空間。

緣是，發明人秉持多年該相關行業之豐富設計開發及實際製作經驗，針對現有之結構再予以研究改良，提供一種分數式線性回授移位暫存器，以期達到更佳實用價值性之目的者。

本發明之主要目的在於提供一種分數式線性回授移位暫存器，其主要係能將輸入端所輸入之數位式信號轉換成虛擬非週期性信號進行輸出，以可有效改善因輸入信號所造成不良之基頻調變，而在其整體施行使用上更增實用功效特性者。

本發明分數式線性回授移位暫存器之主要目的與功效，係由以下具體技術手段所達成：其主要係包括有由時脈〔clock〕控制之輸入暫存器、分數式線性回授移位暫存器產生器及計數輸出單元；其中：該輸入暫存器，其供輸入信號連結輸入，且令輸入暫存器連接至計數輸出單元，該輸入暫存器供儲存輸入分數值；該分數式線性回授移位暫存器產生器〔Fractiona l Linear Feedback Shift Register〕，其與計數輸出單元相連接，該分數式線性回授移位暫存器產生器包含有一個線性回授移位暫存器控制單元、與該線性回授移位暫存器控制單元連接之m個D型正反器、及受該線性回授移位暫存器控制單元連接控制之2x1多工器，而該線性回授移位暫存器控制單元包含有偵測裝置、與偵測裝置連接為D型正反器之除頻器、及分別與偵測裝置和除頻器連接之線性回授移位暫存器不同函數選擇單元，該偵測裝置係供偵測分數式線性回授移位暫存器產生器之各D型正反器的輸出端全為0，該線性回授移位暫存器不同函數選擇單元可供將函數控制號信號進行儲存；該計數輸出單元，其包含有N-1位元之計數器、與該計數器連接之比較器、與計數器及比較器連接之2x1多工器、與多工器連接之D型正反器。

本發明分數式線性回授移位暫存器的較佳實施例，其中，該線性回授移位暫存器不同函數選擇單元包含有線性回授移位暫存器控制字元組、與線性回授移位暫存器控制字元組連接之多工器、與多工器連接之控制字元暫存器及計數器。

(1)‧‧‧輸入暫存器

(2)‧‧‧分數式線性回授移位暫存器產生器

(21)‧‧‧線性回授移位暫存器控制單元

(211)‧‧‧偵測裝置

(212)‧‧‧除頻器

(213)‧‧‧線性回授移位暫存器不同函數選擇單元

(2131)‧‧‧線性回授移位暫存器控制字元組

(2132)‧‧‧多工器

(2133)‧‧‧控制字元暫存器

(2134)‧‧‧計數器

(22)‧‧‧D型正反器

(23)‧‧‧多工器

(3)‧‧‧計數輸出單元

(31)‧‧‧計數器

(32)‧‧‧比較器

(33)‧‧‧多工器

(34)‧‧‧D型正反器

第一圖：本發明之架構圖

第二圖：本發明之分數式線性回授移位暫存器產生器架構圖

第三圖：本發明之線性回授移位暫存器控制單元架構圖

第四圖：本發明之計數輸出單元架構圖

第五圖：本發明之使用狀態架構圖

為令本發明所運用之技術內容、發明目的及其達成之功效有更完整且清楚的揭露，茲於下詳細說明之，並請一併參閱所揭之圖式及圖號：首先，請參閱第一圖本發明之架構圖所示，本發明主要係包括有由時脈〔clock〕控制之輸入暫存器(1)、分數式線性回授移位暫存器產生器(2)及計數輸出單元(3)；其中：該輸入暫存器(1)，其供輸入信號連結輸入，且令輸入暫存器(1)連接至計數輸出單元(3)，該輸入暫存器供儲存輸入分數值。

該分數式線性回授移位暫存器產生器〔Fractional Linear Feedback Shift Register〕(2)，其亦與計數輸出單元(3)相連接，請一併參閱第二圖本發明之分數式線性回授移位暫存器產生器架構圖所示，該分數式線性回授移位暫存器產生器(2)包含有一個線性回授移位暫存器控制單元(21)、與該線性回授移位暫存器控制單元(21)連接之m個D型正反器(22)、及受該線性回授移位暫存器 控制單元(21)連接控制之2x1多工器(23)；請一併參閱第三圖本發明之線性回授移位暫存器控制單元架構圖所示，而該線性回授移位暫存器控制單元(21)包含有偵測裝置(211)、與偵測裝置(211)連接為D型正反器之除頻器(212)、及分別與偵測裝置(211)和除頻器(212)連接之線性回授移位暫存器不同函數選擇單元(213)，該偵測裝置(211)係供偵測分數式線性回授移位暫存器產生器(2)之各D型正反器(22)的輸出端Qm-1、Qm-2、．．．、Q2、Q1全為0，該線性回授移位暫存器不同函數選擇單元(213)則包含有線性回授移位暫存器控制字元組(2131)、與線性回授移位暫存器控制字元組(2131)連接之多工器(2132)、與多工器(2132)連接之控制字元暫存器(2133)及計數器(2134)，該線性回授移位暫存器不同函數選擇單元(213)可供將函數控制號信號進行儲存；而該2x1多工器(23)則可供輸出X〔1〕信號。

該計數輸出單元(3)，請再一併參閱第四圖本發明之計數輸出單元架構圖所示，其包含有N-1位元之計數器(31)、與該計數器(31)連接之比較器(32)、與計數器(31)及比較器(32)連接之2x1多工器(33)、與多工器(33)連接之D型正反器(34)，於該計數輸出單元(3)可供輸出0或1之信號。

如此一來，請再一併參閱第五圖本發明之使用狀態架構圖所示，使得本發明於施行使用上，其即能應用於數位控制振盪器〔DCO〕、數位類比電壓轉換器〔DAC〕、或是其他數位式控制系統中，令該計數輸出單元(3)與數位控制振盪器〔DCO〕、數位類比電壓轉換器〔DAC〕、或是其他數位式控制系統相連接，利用偵測裝置(211)偵測分數式線性回授移位暫存器產生器(2)之各D型正反器(22)的輸出端Qm-1、Qm-2、．．．、Q2、Q1，於各D型正反器(22)的輸出端全為0時輸出信號，以令本發明能具有2m狀態，且藉由該線性回授移位暫存器不同函數選擇單元(213)將函數控制號信號進行儲存，而能增加本發明輸出信號之亂度，以能確實獲得非週期性之信號。

藉由以上所述，本發明結構之組成與使用實施說明可知，本發明與現有結構相較之下，本發明主要係能將輸入端所輸入之數位式信號轉換成虛擬非週期性信號進行輸出，以可有效改善因輸入信號所造成不良之基頻調變，而在其整體施行使用上更增實用功效特性者。

然而前述之實施例或圖式並非限定本發明之產品結構或使用方式，任何所屬技術領域中具有通常知識者之適當變化或修飾，皆應視為不脫離本發明之專利範疇。

綜上所述，本發明實施例確能達到所預期之使用功效，又其所揭露之具體構造，不僅未曾見諸於同類產品中，亦未曾公開於申 請前，誠已完全符合專利法之規定與要求，爰依法提出發明專利之申請，懇請惠予審查，並賜准專利，則實感德便。

(1)‧‧‧輸入暫存器

(2)‧‧‧分數式線性回授移位暫存器產生器

(3)‧‧‧計數輸出單元

Claims (2)

1. 一種分數式線性回授移位暫存器，其主要係包括有由時脈〔clock〕控制之輸入暫存器、分數式線性回授移位暫存器產生器及計數輸出單元；其中：該輸入暫存器，其供輸入信號連結輸入，且令該輸入暫存器連接至該計數輸出單元，該輸入暫存器供儲存輸入分數值；該分數式線性回授移位暫存器產生器〔Fractional Linear Feedback Shift Register〕，其與該計數輸出單元相連接，該分數式線性回授移位暫存器產生器包含有一個線性回授移位暫存器控制單元、與該線性回授移位暫存器控制單元連接之m個D型正反器、及受該線性回授移位暫存器控制單元連接控制之2x1多工器，而該線性回授移位暫存器控制單元包含有偵測裝置、與該偵測裝置連接為該D型正反器之除頻器、及分別與該偵測裝置和該除頻器連接之線性回授移位暫存器不同函數選擇單元，該偵測裝置係供偵測該分數式線性回授移位暫存器產生器之各該D型正反器的輸出端全為0，該線性回授移位暫存器不同函數選擇單元可供將函數控制號信號進行儲存； 該計數輸出單元，其包含有N-1位元之計數器、與該計數器連接之比較器、與該計數器及該比較器連接之該2x1多工器、與該2x1多工器連接之該D型正反器。
2. 如申請專利範圍第1項所述分數式線性回授移位暫存器，其中，該線性回授移位暫存器不同函數選擇單元包含有線性回授移位暫存器控制字元組、與該線性回授移位暫存器控制字元組連接之該2x1多工器、與該2x1多工器連接之控制字元暫存器及該計數器。