JPH0220923A - プログラマブル・ロジック・デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 アンド・アレイとオア・アレイとにより構成されるプロ
グラマブル・ロジック・デバイスに関し、プログラマブ
ルにアンド・アレイ・ゲートをクリップ・フロップとし
ても、ゲート単体としても使用可能とすることを目的と
し、 アンド・アレイ部の各アレイ・ゲートを２ゲート単位で
１ブロックとし、該ブロック毎に、それぞれのアンド・
アレイの出力をそれぞれのトランスファー・ゲートを介
して他の一方のアンド・アレイの入力に接続し、 該トランスファー・ゲートの制御信号をトランスファー
・ゲート制御信号設定回路部によるデバイス・プログラ
ミングで、オン・オフの設定を行うように構成する。

〔産業上の利用分野〕

本発明は、アンド・アレイとオア・アレイとにより構成
されるプログラマブル・ロジック・デバイスに関する。

近年、電子機器の開発競争激化等により、開発工数の短
縮可能なプログラマブル・ロジック・デバイスの使用範
囲が大きくなっている。そのため様々な回路に対応でき
るプログラマブル・ロジック・デバイスの開発が必要と
なってきている。

〔従来の技術〕

従来のプログラマブル・ロジック・デバイスの例として
、アンド・アレイとオア・アレイとにより構成され、ゲ
ート単体として使用される回路及びフリップ・フロップ
を内蔵して使用される回路例を第３図（ａ）と（ｂ）に
示す。

第３図（ａ）のゲートとして使用されるプログラマブル
・ロジック・デバイスにおいて、アンド・アレイ部をｌ
Ｏとし、オア・アレイ部を２０とすると、アンド・アレ
イ部１０の入力側に入力信号をプログラマブルに接続し
、アンド・アレイ部１０の出力側をオア・アレイ部２０
の入力側にプログラマブルに接続することにより、オア
・アレイ部２０の出力側に出力信号をプログラマブルに
送出することができる。したがって第３図（ａ）の例で
はアンド・アレイ・ゲートとオア・アレイ・ゲートをプ
ログラムにより適宜組合わせて接続することにより、種
々の単体ゲートとして使用可能である。

第３図（ｂ）のフリップ・フロップを内蔵して使用され
るプログラマブル・ロジック・デバイスにおいて、アン
ド・アレイ部を１０とし、オア・アレイ部を２０とし、
フリップ・フロップ部を３０とすると、フリップ・フロ
ップ部３０にクロック信号を入力することにより、アン
ド・アレイ部１０に対してフィード・バック信号を送出
すると共に、出力レジスタとして出力信号を出力側に送
出することができる。したがって第３図（ｂ）の例では
アンド・アレイ・ゲートとオア・アレイ・ゲートをプロ
グラムにより適宜組合わせて接続することにより、フリ
ップ・フロップを内蔵した種々の回路として使用可能で
ある。

しかし従来のプログラマブル・ロジック・デバイスでフ
リップ・フロップを有する回路を実現する場合は、第３
図（ｂ）の例のように既にフリップ・フロップを内蔵し
ているプログラマブル・ロジック・デバイスを使用する
必要があった。したがって使用できるプログラマブル・
ロジック・アバ。イスが制限されることになる。フリッ
プ・フロップ内蔵のプログラマブル・ロジック・デバイ
スは通常、４〜ｌＯ個のフリップ・フロップを内蔵して
おり、少ないフリップ・フロップのみ使用する場合は残
りのフリップ・フロップは無駄となり、内蔵フリップ・
フロップの個数を越える回路の実現にはプログラマブル
・ロジック・デバイスを複数チップ使用する必要がある
。これではプログラマブル・ロジック・デバイス内ゲー
トの効率的使用が難しくなる。またフリップ・フロップ
を内蔵しないプログラマブル・ロジック・デバイスでフ
リップ・フロップを実現する場合は、出力のフィード・
バックを入力に戻す方法があるが、フィード・バックの
デイレイが大きく、速度的に使用できる回路に制限がで
る欠点がある。

〔発明が解決しようとする課題〕

したがって、フリップ・フロップとして使用しない場合
はゲートとして使用でき、フリップ・フロップとして使
用する場合には、高速で動作出来る様フリップ・フロッ
プを内蔵した構成でなければならない。

本発明は、プログラムによりアンド・アレイ・ゲートを
フリップ・フロップとしてもゲート単体としても使用可
能とすることにより、様々な回路構成に対しても柔軟に
対応できるプログラマブル・ロジック・デバイスを提供
することを目的としている。

〔課題を解決するための手段〕

第１図は本発明の原理構成図を示す。図において、１は
アンド・アレイ部、２はオア・アレイ部、３はトランス
ファー・ゲート制御ｌ信号設定回路部を示し、１１と１
２は２ゲート単位で１ブロック構成のアンド・アレイ、
１３と１４はトランスファー・ゲートを示し、各ブロッ
ク毎に、それぞれのアンド・アレイ１１と１２の出力を
トランスファー・ゲート１３と１４を介してもう一方の
アンド・アレイ１２と１１の入力に接続し、トランスフ
ァー・ゲー目３と１４の制御信号をトランスファー・ゲ
ート制御信号設定回路部３から入力する構成とする。

〔作用〕

本発明のトランスファー・ゲート制御信号設定口ｄへは
、アンド・アレイ部１のトランスファー・ゲートの制御
信号をデバイス・プログラミングでオン・オフの設定を
行う機能を持ち、プログラマブル・ヒユーズとトランジ
スタのインバータ回路とから構成され、ヒユーズをプロ
グラマブルに切断することにより制御信号出力をオン・
オフに設定する。この制御信号によりトランジスタによ
り構成されるトランスファー・ゲート１３と１４を導通
または非導通にスイッチ制御する。

す、制御信号の方向を変えてトランスファー・ゲート１
３と１４をオンにし、プログラマブル・ヒユーズ接続に
よりトランスファー・ゲート１３と１４をオフにするよ
うにする。トランスファー・ゲート１３と１４をオンに
設定すれば、アンド・アレイ１１と１２はトランスファ
ー・ゲート１３と１４を介してフリップ・フロップとし
て使用可能になり、トランスファー・ゲート１３と１４
をオフに設定すれば、トランスファー・ゲートが切断さ
れているのでアンド・アレイ１１と１２はゲート単体と
して使用可能になる。

〔実施例〕

本発明のアンド・アレイ部とトランスファー・ゲート制
御信号設定回路部の実施例を第２図（ａ）と（ｂ）に示
す。

第２図（ａ）のアンド・アレイ部において、アンド・ア
レイ・ゲート１１と１２の出力側はオア・アレイ部に接
続されると共に、トランスファー・ゲート１３と１４を
介してアンド・アレイ・ゲート１２と１１の入力側に接
続され、トランスファー・ゲート１３と１４の制御端子
■と■はそれぞれ第２図（ｂ）のトランスファー・ゲー
ト制御信号設定回路部の■と■端子に接続されている。

第２図（ｂ）のトランスファー・ゲート制御信置 号設定回路吾において、プログラマブル・ヒユーズ３１
は溶断あるいは未溶断によりプログラミング可能である
。トランジスタＴｒｌとヒユーズ３１、トランジスタＴ
ｒ２とＴｒ３、トランジスタＴｒ４とＴｒ５はインバー
タ回路を構成し、Ｔｒ２とＴｒ３の出力端子■とＴｒ４
とＴｒ５の出力端子■は第２図（ａ）のアンド・アレイ
部のトランスファー・ゲートの■端子と■端子に接続さ
れている。

本発明の実施例のプログラマブル・ロジック・デバイス
を第１図の原理構成図と第２図の回路図により説明する
。図において、プログラマブル・ヒユーズ３１の切断に
よりＴｒ２とＴｒ３の入力はＨ”となり、Ｔｒ２はオフ
、Ｔｒ３はオンとなり、Ｔｒ２とＴｒ３の出力は“Ｌ”
となる。したがってＴｒ４はオン、Ｔｒ５はオフとなり
、信号■は“■”となり、信号■は“Ｌ”となる、信号
■が“Ｌ″で信号■がＬ”になると、トランスファー・
ゲート１３と１４の■がＬ’で■がＨ”になるため、ト
ランスファー・ゲート１３と１４のトランジスタがオン
してトランスファー・ゲートのスイッチは導通状態にな
り、アンド・アレイ・ゲート１１と１２は互いにフリッ
プ・フロップ回路を構成する。次にプログラマブル・ヒ
ユーズ３１を切断しないとＴｒ２とＴｒ３の入力はＩｌ
ｌ、ＩＩになり、Ｔｒ２はオン、Ｔｒ３はオフとなり、
Ｔｒ２とＴｒ３の出力は“■”となる。したがってＴｒ
４はオフし、Ｔｒ５はオンとなり、信号■はＬ″　とな
り、信号■は“Ｈ”となる。信号■がＨ“で信号■が“
Ｌ”になると、トランスファー・ゲート１３と１４の■
が“Ｈ”で■が“Ｌ″になるため、トランスファー・ゲ
ート１３と１４のトランジスタがオフしてトランスファ
ー・ゲートのスイッチは非導通状態になり、アンド・ア
レイ・ゲート１１と１２はそれぞれ単体のゲートを構成
する。

〔発明の効果〕

以上説明したように、本発明によればトランスファー・
ゲートの制御信号をデバイス・プログラミンクでオン・
オフの設定を行うことにより、アンド・アレイ・ゲート
をフリップ・フロップとしてもゲート単体としても使用
可能とすることができるので、様々な回路構成に対して
も柔軟に対応できるプログラマブル・ロジック・デバイ
スを実現することが可能である。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の実施例
の回路図、第３図は従来例の回路構成図を示す。 図において、１．１０はアンド・アレイ部、２．２０は
オア・アレイ部、３はトランスファー・ゲート制御信号
設定回路部、１１．１２はアンド・アレイ・ゲート、１
３．１４はトランスファー・ゲート、３０はフリップ・
フロップ部、３１はプログラマブル・ヒユーズを示す。 （ａ）アンド・アレイ部回路図 トランスファー・ゲート制御信号設定回路図本発明の実
施例の回路図 第２図

Claims (1)

1. 【特許請求の範囲】 アンド・アレイとオア・アレイとにより構成されるプロ
   グラマブル・ロジック・デバイスにおいて、 アンド・アレイ部（１）の各アレイ・ゲートを２ゲート
   単位で１ブロックとし、該ブロック毎にそれぞれのアン
   ド・アレイ（１１）及び（１２）の出力をそれぞれトラ
   ンスファー・ゲート（１３）及び（１４）を介して他の
   一方のアンド・アレイ（１２）及び（１１）の入力に接
   続し、 該トランスファー・ゲート（１３）と（１４）の制御信
   号をトランスファー・ゲート制御信号設定回路部（３）
   によるデバイス・プログラミングで、オン・オフの設定
   を行うようにすることを特徴とするプログラマブル・ロ
   ジック・デバイス。