JP2010087516A - インクジェット方式のダムを具備する半導体パッケージ及びその製造方法 - Google Patents

インクジェット方式のダムを具備する半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2010087516A
JP2010087516A JP2009225170A JP2009225170A JP2010087516A JP 2010087516 A JP2010087516 A JP 2010087516A JP 2009225170 A JP2009225170 A JP 2009225170A JP 2009225170 A JP2009225170 A JP 2009225170A JP 2010087516 A JP2010087516 A JP 2010087516A
Authority
JP
Japan
Prior art keywords
substrate
dam
semiconductor chip
semiconductor
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009225170A
Other languages
English (en)
Inventor
Choong-Bin Lim
忠彬 任
Taisai Cho
泰濟 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2010087516A publication Critical patent/JP2010087516A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】インクジェット方式のダムを具備する半導体パッケージ及びその製造方法を提供する。
【解決手段】アンダーフィル物質のブリーディングを防止するダムをインクジェット方式を形成した半導体パッケージ及びその製造方法。基板１００は、一面上にチップ実装部、及びチップ実装部の外郭部に配列されて多数のパッド１１５が配列されるパッド形成部を具備する。半導体チップ２００がチップ実装部に対応して基板上に配列される。ダム２８０が、半導体チップとパッド形成部との間の基板の前記一面上に配列され、多数のパッドのうち、少なくとも一部分を半導体チップから分離させる。アンダーフィル物質２３０が半導体チップの活性面と基板の前記一面との間に配列される。ダムの上面は、表面張力によってラウンディングされる。
【選択図】図１Ａ

Description

本発明は、半導体パッケージ及びその製造方法に係り、さらに具体的には、アンダーフィル物質のブリーディングを防止できるインクジェット方式のダムを具備する半導体パッケージ及びその製造方法に関する。
電子機器が大容量化、軽量化及び薄型化するにつれて、半導体パッケージも、高密度、小型化及び薄型化が要求されている。かような要求に相応するフリップチップ・パッケージは、基板上にフリップチップを装着し、フリップチップの活性面とバンプとを保護するために、チップと基板との間にアンダーフィル物質を注入した。しかし、前記アンダーフィル物質の注入のためのディスペンシング工程で、前記アンダーフィル物質のブリーディングが発生してしまう。前記アンダーフィル物質がワイヤボンディングのための基板のボンディングや、ＰＯＰ（ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ）パッケージでのトップパッケージのボールパッドを汚染させ、組立て不良が発生してしまう。従って、前記アンダーフィル物質のブリーディングは、パッケージサイズを縮小するのに致命的な制限要素として作用することになる。
アンダーフィル物質のブリーディングを防止するために、基板にダムを形成した。従来には、基板製造工程中にソルダレジストをプリンティングして基板上にダムを形成し、ダムを具備した基板上に、半導体チップを装着した後でアンダーフィル物質を注入した。しかし、基板製造工程中にダムを形成するために、アンダーフィル物質のブリーディングを効率的にコントロールするためのダムの高さを増加させたり、または多様な形状のダムを設けたりすることが不可能であり、ダムを形成するための別途の工程を行わねばならなかった。また、ＳＯＰ（ｓｏｌｄｅｒ ｏｎ ｐａｄ）コイニング時に、ダムによってコイニング（ｃｏｉｎｉｎｇ）高さなどに対する制限が発生した。
従って、本発明がなそうとする技術的課題は、インクジェット方式のダムを具備する半導体パッケージ及びその製造方法を提供することである。
本発明の一見地によれば、半導体パッケージを提供する。基板は、一面上にチップ実装部、及び前記チップ実装部の外郭部に配列されて多数のパッドが配列されるパッド形成部を具備する。半導体チップが前記チップ実装部に対応して前記基板上に配列される。ダムが前記半導体チップと前記パッド形成部との間の前記基板の前記一面上に配列され、前記多数のパッドのうち、少なくとも一部分を前記半導体チップから分離させる。アンダーフィル物質が前記半導体チップの活性面と前記基板の前記一面との間に配列される。前記ダムの上面は、表面張力によってラウンディングされる。
前記ダムは、前記第１半導体チップを多重に取り囲むように配列されたり、前記第１半導体チップを取り囲むように配列されるが、屈曲した形状を有することができる。前記ダムは、前記第１半導体チップの側面に対応して配列される少なくとも１つのバーパターンを含んだり、前記少なくとも一部分のパッドに対応して配列される凹凸形状のパターンを有することができる。前記ダムは、前記少なくとも一部分のパッドを取り囲むリング形状のパターンを具備できる。
前記ダムは、５０ないし１００μｍの幅と、１５μｍ以上の高さとを有することができる。前記第１半導体チップと前記ダムとの間の距離は、２０ないし５０μｍであり、前記ダムと前記パッドとの間の距離は、１０ないし５０μｍであり、前記第１半導体チップとパッドとの間の距離は、最小８０μｍに維持されうる。
前記ダムは、インクジェット方式のパターンを含むことができる。前記第１半導体チップの上面には、文字がマーキングされうる。前記ダムは、前記文字と同じ物質からなりうる。
前記半導体パッケージは、前記第１半導体チップ上部に配列され、ソルダボールを介して前記基板の前記パッドと電気的に連結される上部半導体パッケージをさらに含むことができる。前記アンダーフィル物質は、前記第１半導体チップの前記活性面と前記基板の前記一面との間に充填され、前記ダムは、前記ソルダボールと前記アンダーフィル物質との間の少なくとも一部分に配列されうる。
前記基板は、前記チップ実装部に配列されるウィンドーをさらに含むことができる。前記ダムは、前記パッド形成部の前記パッドと前記チップ実装部の前記パッドとの間に配列され、前記アンダーフィル物質は、前記ウィンドーによって露出される前記半導体チップの前記活性面と、前記ダム間の前記基板の前記一面との間に充填されうる。
前記第１半導体チップの下部、または前記第１半導体チップの上部の前記チップ実装部に配列され、第１チップパッドが前記パッドとワイヤを介して電気的に連結される第２半導体チップをさらに含むことができる。前記アンダーフィル物質は、前記第１半導体チップの前記活性面と前記第２半導体チップの前記活性面、または前記第１半導体チップの前記活性面と前記基板の前記一面との間に充填され、前記ダムは、前記アンダーフィル物質と前記第１パッド、または前記アンダーフィル物質と前記パッド形成部の前記パッドとの間に配列されうる。
前記第１半導体チップと同一面上に配列され、チップパッドがウィンドーを介して露出される前記パッド形成部の前記パッドとワイヤによって電気的に連結される第２半導体チップをさらに含むことができる。前記アンダーフィル物質は、前記第１半導体チップの前記活性面と前記基板の前記一面との間に充填され、前記ダムは、少なくとも前記アンダーフィル物質と前記ウィンドーとの間に配列されうる。前記第１半導体チップは、ノーマルチップを含み、前記第２半導体チップは、インデントチップを含むことができる。
また、本発明の他の見地によれば、半導体パッケージを提供する。前記半導体パッケージは、第１パッケージと第２パッケージとを含む。前記第１パッケージは、第１基板、及び前記第１基板上に装着された第１半導体チップを含む。前記第１基板は、前記第１基板の第１面上に配列された多数の第１ランディングパッド、多数の第２ランディングパッド、及び前記第１基板の前記第１面と対向する第２面上に配列された多数の第３ランディングパッドを含む。前記第１半導体チップの活性面は、前記第１基板にボンディングされ、前記第１基板の前記第１面に対向して多数の第１ソルダボールが前記第１基板の前記第１ランディングパッドと前記第１半導体チップの前記活性面に配列された第１チップパッドと電気的に連結される。第２パッケージは、第２基板、及び前記第２基板上に装着された第２半導体チップを含む。前記第２基板は、その第１面上に配列された多数のボンディングパッド、及び前記第１基板の前記第１面と対向する第２面上に配列された多数の第４ランディングパッドを含む。前記第２半導体チップは、接着剤によって前記第２基板上に装着され、前記第２半導体チップの第２チップパッドは、ワイヤを介して前記第２基板の前記ボンディングパッドに電気的に連結される。前記多数の第４ランディングパッド上にそれぞれ配列された多数の第２ソルダボールは、前記第１基板の前記多数の第２ランディングパッドに電気的にそれぞれ連結し、前記第１パッケージに電気的に連結される。前記半導体パッケージは、前記第２パッケージ上に配列され、前記第２半導体チップ、前記ワイヤら、前記ボンディングパッド及び第２チップパッドをシーリングする密封部と、前記第１基板の前記第１面と前記第１半導体チップの前記活性面との間に配列されたアンダーフィル物質と、前記アンダーフィル物質と前記第１基板の前記第１面に配列されたパッド形成部との間に配列され、前記アンダーフィル物質のブリーディングを防止するダムとをさらに含む。前記ダムは、前記第１半導体チップを取り囲み、前記ダムの上面はラウンディングされ、前記ダムは、５０−１００μｍの幅と１５μｍ以上の高さとを有する。
本発明の半導体パッケージ及びその製造方法は、インクジェット方式を利用し、所望の形状の所望の高さを有するダムを容易に形成できる。また、基板を製造し、製造された基板上に半導体チップを装着した後でダムを形成するので、ダムの高さをコントロールしてアンダーフィル物質のブリーディングを効果的に防止できる。また、基板上に半導体チップを装着した後で、半導体チップのマーキング工程でダムを形成するので、追加工程なしにダムを容易に形成できる。
また、ダムの高さを従来より増加させてアンダーフィル物質のブリーディングによる組立て不良を減少させ、ダムとパッドとの間、及びダムと半導体チップとの間の距離を縮小させ、パッケージのサイズを縮小させ、基板上に配列されるパッドの数を増加させることができる。
本発明の一実施形態による半導体パッケージの断面図である。 図１Ａの半導体パッケージの下部パッケージの平面図である。 図１Ａ及び図１Ｂの半導体パッケージのダムの構造を図示した図面である。 図１Ａ及び図１Ｂの半導体パッケージのダムの構造を図示した図面である。 図１Ａ及び図１Ｂの半導体パッケージのダムの構造を図示した図面である。 図１Ａ及び図１Ｂの半導体パッケージのダムの構造を図示した図面である。 図１Ａ及び図１Ｂの半導体パッケージのダムの構造を図示した図面である。 図１Ａ及び図１Ｂの半導体パッケージのダムの構造を図示した図面である。 図１Ａ及び図１Ｂの半導体パッケージのダムの構造を図示した図面である。 図１Ａ及び図１Ｂの半導体パッケージのダムの構造を図示した図面である。 本発明の他の実施形態による半導体パッケージの断面図である。 本発明のさらに他の実施形態による半導体パッケージの断面図である。 本発明のさらに他の実施形態による半導体パッケージの断面図である。 図５Ａのさらに他の実施形態による半導体パッケージの平面図である。 本発明のさらに他の実施形態による半導体パッケージの断面図である。 図６Ａのさらに他の実施形態による半導体パッケージの平面図である。 本発明のさらに他の実施形態による半導体パッケージの断面図である。 図７Ａのさらに他の実施形態による半導体パッケージの平面図である。 本発明のさらに他の実施形態による半導体パッケージの製造方法を説明するための工程フローチャートである。 図８の半導体パッケージの製造方法を説明するための平面図である。 図８の半導体パッケージの製造方法を説明するための断面図である。 図８の半導体パッケージの製造方法を説明するための平面図である。 図８の半導体パッケージの製造方法を説明するための断面図である。 図８の半導体パッケージの製造方法を説明するための平面図である。 図８の半導体パッケージの製造方法を説明するための断面図である。 図８の半導体パッケージの製造方法を説明するための平面図である。 図８の半導体パッケージの製造方法を説明するための断面図である。
以下、添付した図面に基づいて、本発明の望ましい実施形態について説明する。しかし、本発明の実施形態は、さまざまな他の形態に変形され、本発明の範囲が以下で詳述する実施形態によって限定されるものと解釈されることがあってはならない。本発明の実施形態は、当業界で当業者に本発明について、さらに完全に説明するために提供されるものである。従って、図面での要素の形状は、さらに明確な説明を強調するために誇張されており、図面上で同じ符号で表示された要素は、同じ要素を意味する。
図１Ａは、本発明の一実施形態による半導体パッケージの断面図である。図１Ｂは、図１Ａの平面図を図示した図面である。図１Ｂは、図１Ａの半導体パッケージ１０の下部パッケージ１０ａの平面図であり、図１Ａは、図１ＢのＩＡ−ＩＡ線による断面図である。図１Ａ及び図１Ｂを参照すれば、半導体パッケージ１０は、第１パッケージ１０ａと第２パッケージ１０ｂとを具備する。前記第１パッケージ１０ａは、第１基板１００と、前記第１基板１００上に装着される第１半導体チップ２００とを具備する。前記第１基板１００は、一面に配列される第１ランディングパッド１１１、前記一面に配列された第２ランディングパッド１１５、及び前記一面に対向する他面に配列された第３ランディングパッド１２０を具備する。
前記第１半導体チップ２００は、活性面が前記基板１００の前記一面と対向するように、前記第１基板１００上にフリップチップボンディングされ、ソルダボール２１０が、前記第１基板１００の前記第１ランディングパッド１１１と、前記第１半導体チップ２００の活性面に配列された第１チップパッド２１５とを電気的に連結させることができる。前記第３ランディングパッド１２０には、外部連結のためのソルダボール１２５が配列されうる。
前記第２パッケージ１０ｂは、第２基板１５０と第２半導体チップ２５０とを具備する。前記第２基板１５０は、一面に配列されるボンディングパッド１６０と、前記一面に対向する他面に配列された第４ランディングパッド１６５とを具備する。前記第２半導体チップ２５０は、接着剤２４０を介して前記第２基板１５０上に装着され、第２チップパッド２６０が、前記第２基板１５０のボンディングパッド１６０とワイヤ２７０を介して電気的に連結される。前記第４ランディングパッド１６５に配列されたソルダボール２２０が、前記第１基板１００の第２ランディングパッド１１５と電気的に連結され、第１パッケージ１０ａと第２パッケージ１０ｂとが連結される。前記第２半導体チップ２５０並びに前記ワイヤ２７０、及び前記ボンディングパッド１６０並びにチップパッド２６０は、封止部１９０によって密封されうる。
前記第１基板１００の前記一面と、前記第１半導体チップ２００の前記活性面との間には、アンダーフィル物質２３０が充填され、前記ソルダボール２１０を保護する。前記第１基板１００の前記一面上には、前記アンダーフィル物質２３０と、前記パッド形成部１０３との間に、前記アンダーフィル物質２３０のブリーディングを防止するためのダム２８０が形成される。前記ダム２８０は、前記第１半導体チップ２００を取り囲むように配列されうる。
前記ダム２８０は、インクジェット方式で形成され、表面張力によって、その上部がラウンディングされる。前記ダム２８０は、（メタ）アクリル系モノマー、（メタ）アクリル系オリゴマー、光開始剤、顔料及び添加剤を含有するインク組成物を含むことができる。
前記（メタ）アクリル系モノマーとしては、一官能性（メタ）アクリル系モノマー及び多官能性（メタ）アクリル系モノマーのうちから選択された一つ以上を使用する。
一官能性（メタ）アクリル系モノマーは、インク組成物の粘度を小さく調節したり、またはインク組成物からなる塗膜の硬度を向上させる役割を行う。そして、多官能性（メタ）アクリル系モノマーは、インク組成物の粘度を大きく調節したり、またはインク組成物からなる塗膜の硬度のような物性を向上させる機能を行う。
前記一官能性（メタ）アクリル系モノマーの具体的な例として、ラウリルアクリレート、メタクリレートビニルエーテルなどがあり、前記多官能性（メタ）アクリル系モノマーの具体的な例として、シクロヘキサンジメタノールジアクリレート、トリス（２−ヒドロキシエチル）イソシアネートトリアクリレート、エトキシ化トリメチロールプロパントリアクリレートなどがある。
前記光開始剤は、前記インク組成物を構成する成分の紫外線（ＵＶ）硬化反応を開始する役割を行い、芳香族ケトンアミン系化合物を使用する。その具体的な例として、トリメチルベンゾフェノン、アミン官能性アクリレート、２−メチル−１［４−（メチルチオ）］フェニル−２−モルフォリノプロパン−１−オン、イソプロピルチオキサントンなどがある。
前記（メタ）アクリル系オリゴマーは、組成物内に含まれ、粘度を調節する役割を行う。
前記顔料は、インク組成物に付加され、色相を具現する役割を行い、チタン酸化物を使用する。チタン酸化物は、Rutileの商品名で商業的に入手可能である。
前記添加剤としては、インク組成物の安定性を付与し、硬化を抑制する機能などを行う物質であり、界面活性剤などがある。前記添加剤の例として、ヒドロキノンモノメチルエーテル（ＭＥＨＱ）、tert-ブチルヒドロキノン（ＴＢＨＱ）などがある。
本発明の一実施形態によるインク組成物において、前記組成物を構成する各成分の含有量は、一般的なレベルである。
前記ダム２８０は、基板との接着力などを考慮し、約５０ないし１００μｍの幅（Ｗ）を有し、１５−２０μｍの高さ（Ｈ）を有することができる。前記ダム２８０と前記第１半導体チップ２００との間の距離（Ｄ１）は、２０μｍ以上維持せねばならない。このとき、前記ダム２８０を形成するためのインクの飛散距離や前記第１半導体チップ２００の装着マージンなどを考慮せねばならないなので、前記距離（Ｄ１）は、約２０ないし５０μｍを維持せねばならない。また、前記ダム２８０と前記第１ランディングパッド１１５との間の距離（Ｄ２）は、５０μｍ以下に維持されうる。このとき、前記ダム２８０を形成するためのインクの飛散距離を考慮せねばならないなので、前記距離（Ｄ２）は、ダム２８０を構成する物質によって決まり、約１０ないし５０μｍが維持されうる。
従来のソルダレジストを利用してダムを形成する場合には、その幅が１３０ないし２００μｍであり、ダムと半導体チップとの間の距離が１００ないし２００μｍに維持され、ダムとランディングパッドとの間の距離が５０ないし１５０μｍに維持された。従って、少なくともチップとパッドとの間の距離を最小２８０μｍに維持せねばならなかった。しかし、本発明では、前記ダム２８０をインクジェット方式で形成することによって、第１半導体チップ２００と前記第２ランディングパッド１１５との間の距離を最小８０μｍに維持できる。従って、半導体チップのサイズを縮小でき、前記第１半導体チップ２００と前記第２ランディングパッド１１５との間の距離が縮小されることによって、パッド形成部１０３の面積が拡大され、第２ランディングパッド１１５の数を増加させることができる。また、従来のダム高さが１５μｍ以下であるのに対し、本願発明では、１５−２０μｍにダム高を維持できるので、アンダーフィル物質のブリーディング遮断に有利である。
前記ダム２８０は、図２Ａないし図２Ｈに図示されているように、多様な形態のパターンを含むことができる。図２Ａのように、多重ダムパターン２８０ａを具備し、図２Ｂ及び図２Ｃのように、前記第１半導体チップ２００を取り囲む屈曲したダムパターン２８０ｂ，２８０ｃを具備できる。また、図２Ｄのように、前記第１半導体チップ２００に隣接するように配列される第２ランディングパッド１１５をそれぞれ取り囲むリング形状のダムパターン２８０ｄを具備できる。
一方、ダム２８０が前記第１半導体チップ２００を完全に取り囲んで配列されずに、前記第１半導体チップ２００の少なくとも一側面にのみ対応してダムパターンが配列されてもよい。図２Ｅのように、前記第１半導体チップ２００の上側面に対応して配列される第２ランディングパッド１１５を取り囲むリング形状のダムパターン２８０ｅが配列され、図２Ｆのように、バー形状のダムパターン２８０ｆが前記第１半導体チップ２００の３つの側面に対応して配列されうる。
また、図２Ｇ及び図２Ｈのように、前記第１半導体チップ２００を取り囲む第２ランディングパッド１１５のうち、一部の第２ランディングパッド１１５だけをグルーピングして保護することができるようにダムパターン２８０ｇ，２８０ｈが配列されてもよい。このとき、ダムパターン２８０ｅ，２８０ｈは、前記第１半導体チップ２００の外郭部のうち、前記アンダーフィル物質２３０によって第２ランディングパッド１１５が最も損傷されやすい部分、例えば、前記アンダーフィル物質２３０が注入される部分や、アンダーフィル物質２３０のブリーディングが発生しやすい部分に配列されうる。
図３は、本発明の他の実施形態による半導体パッケージ２０の断面図を図示した図面である。図３を参照すれば、半導体パッケージ２０は、パッケージング基板３００と、前記基板３００のチップ実装部に装着された半導体チップ３５０とを具備する。前記半導体チップ３００の活性面上に配列されたチップパッド３１０は、ウィンドー３２０を介して露出され、前記ワイヤ３７０によって、前記基板３００の一面上に配列されたボンディングパッド３１１と電気的に連結される。前記基板３００の前記一面上に配列されたランディングパッド３１５は、外部連結用ソルダボール３２５と電気的に連結される。
前記ランディングパッド３１５と前記ボンディングパッド３１１との間の前記基板３００の前記一面上には、ダム３８０が配列される。前記ダム３８０は、インクジェット方式によって形成され、所定高さ（Ｈ；図１Ａ参照）と所定幅（Ｗ；図１Ｂ参照）とを有することができる。前記ダム３８０は、前記ボンディングパッド３１１とは、第１距離（Ｄ１；図１Ｂ参照）をおいて配列され、前記ランディングパッド３１５とは、第２距離（Ｄ２；図１Ｂ参照）をおいて配列されうる。前記ダム３８０は、図２Ａないし図２Ｃのようなパターンを含むことができる。前記ウィンドー３２０によって露出される前記半導体チップ３５０の前記活性面、そして前記ダム３８０間の前記基板３００の一面上には、アンダーフィル物質が充填される。
図４は、本発明のさらに他の実施形態による半導体パッケージの断面図を図示した図面である。図４を参照すれば、半導体パッケージ３０は、基板４００と、前記基板４００の一面上に積層された半導体チップ４５０，４５５を具備する。前記第１半導体チップ４５０は、接着剤４４０によって、前記基板４００の一面上に装着され、前記第１半導体チップ４５０の活性面に配列された第１チップパッド４６０は、前記基板４００の前記一面上に配列されたボンディングパッド４１５と電気的に連結される。前記基板４００の他面上に配列されたランディングパッド４２０には、外部連結用ソルダボール４２５が配列されうる。
前記第１半導体チップ４５０の前記活性面と、前記第２半導体チップ４５５の活性面とが互いに対向するように配列され、前記第１半導体チップ４５０の第１ランディングパッド４６５が、前記第２半導体チップ４５５の第２ランディングパッド４５７と、ソルダボール４６７を介して電気的に連結されうる。前記第２半導体チップ４５５と前記第１半導体チップ４５０との間には、アンダーフィル物質４３０が充填され、前記ソルダボール４６７を保護する。
前記第２半導体チップ４５５と前記ボンディングパッド４６０との間の前記第１半導体チップ４５０の前記活性面上には、ダム４８０が配列される。前記ダム４８０は、インクジェット方式によって形成され、所定高さ（Ｈ；図１Ａ参照）と所定幅（Ｗ；図１Ｂ参照）を有することができる。前記ダム４８０は、前記第２半導体チップ４５５とは、前記第１距離（Ｄ１；図１Ｂ参照）をおいて配列され、前記ボンディングパッド４６０とは、前記第２距離（Ｄ２；図１Ｂ参照）をおいて配列されうる。前記ダム４８０は、図２Ａないし図２Ｃのようなパターンを含むことができる。前記基板４００上には、密封樹脂４９０が配列され、前記半導体チップ４５０，４５５、ダム４８０及びワイヤ４７０並びにパッド４６０，４１５を保護することができる。
図５Ａ及び図５Ｂは、本発明のさらに他の実施形態による半導体パッケージ４０の断面図及び平面図を図示した図面である。図５Ａは、図５ＢのＶＡ−ＶＡ線による断面図である。図５Ａ及び図５Ｂを参照すれば、基板５００のチップ実装部に、第１半導体チップ５５０と第２半導体チップ５５５とが積層される。前記第１半導体チップ５５０と前記第２半導体チップ５５５は、活性面に対向する面が、接着剤５４０を介して接着される。
前記第１半導体チップ５５０の前記活性面に配列された第１ランディングパッド５６０は、前記基板５００の一面上に配列されたランディングパッド５１１と、ソルダボール５６７を介して電気的に連結され、前記第２半導体チップ５５５の前記活性面に配列されたボンディングパッド５６５は、ワイヤ５７０を介して、前記基板５００の前記一面に配列されたボンディングパッド５１５と電気的に連結される。前記基板５００の他面に配列されたランディングパッド５２０には、ソルダボール５２５が配列されうる。
前記第１半導体チップ５５０と、前記基板５００の前記一面との間には、アンダーフィル物質５３０が充填される。 前記ボンディングパッド５１５は、ウィンドー５１５ａを介して露出され、ダム５８０が、前記第１半導体チップ５５０と前記ウィンドー５１５ａとの間にのみ部分的に形成されることも可能である。前記ダム５８０は、前記ウィンドー５１５ａを取り囲むように配列されうる。前記ダム５８０は、インクジェット方式によって形成され、所定高さ（Ｈ；図１Ａ参照）と所定幅（Ｗ；図１Ａ参照）とを有することができる。前記ダム５８０は、前記第１半導体チップ５５０とは、前記第１距離（Ｄ１；図１Ｂ参照）をおいて配列され、前記ウィンドー５１５ａとは、第２距離（Ｄ２；図１Ｂ参照）をおいて配列されうる。前記ダム５８０は、図２Ａないし図２Ｃ及び図２Ｆないし図２Ｉのようなパターンを含むことができる。
図６Ａ及び図６Ｂは、本発明のさらに他の実施形態による半導体パッケージの断面図及び平面図である。図６Ａは、図６ＢのＶＩＡ−ＶＩＡ線による断面図である。図６Ａ及び図６Ｂを参照すれば、前記半導体パッケージ５０は、基板６００の一面上のチップ実装部に配列された第１半導体チップ６５０と第２半導体チップ６５５とを具備する。図６Ａ及び図６Ｂの半導体パッケージ５０は、図５Ａ及び図５Ｂの半導体パッケージ４０とは、前記第１半導体チップ６５０及び第２半導体チップ６５５が、前記基板６００の同一面上に配列される点のみ異なる。
図７Ａ及び図７Ｂは、本発明のさらに他の実施形態による半導体パッケージの断面図及び平面図である。図７Ａは、図７ＢのＶＩＩＡ−ＶＩＩＡ線による断面図である。図７Ａ及び図７Ｂを参照すれば、半導体パッケージ６０は、基板７００、前記基板７００の一面上のチップ実装部に配列された第１半導体チップ７５０、及び第２半導体チップ７５５を具備する。前記第１半導体チップ７５０は、インデント（ｉｎｄｅｎｔ）チップを含み、前記第２半導体チップ７５５は、ノーマルチップを含むことができる。
前記第１半導体チップ７５０の第１チップパッド７６１が、ワイヤを介して前記基板７００のボンディングパッド７１５と電気的に連結され、前記第２半導体チップ７５５の第２チップパッド７６５は、ソルダボール７６７を介して前記基板７００のランディングパッド７１１と電気的に連結されうる。前記第２半導体チップ７５５と、前記基板７００の前記一面との間には、アンダーフィル物質７３０が充填され、ダム７８０が、前記第１半導体チップ７５０のインデント部７５１と前記第２半導体チップ７５５との間にだけ部分的に配列されてよい。一方、前記ダム７８０は、前記第２半導体チップ７５０を取り囲むように配列されうる。
図８は、本発明のさらに他の実施形態による半導体パッケージの製造方法について説明するための工程フローチャートである。図９Ａないし図１２Ａは、図８の半導体パッケージの製造方法について説明するための平面図である。図９Ｂないし図１２Ｂは、図８の半導体パッケージの製造方法について説明するための断面図であり、図９Ａ，図１０Ａ，図１１Ａ，図１２ＡのＢ−Ｂ線による断面図を図示した図面が、それぞれ図９Ｂ，図１０Ｂ，図１１Ｂ，図１２Ｂである。図８、図９Ａないし図１２Ａ及び図９Ｂないし図１２Ｂは、図１Ａの下部パッケージ１０ａを製造する方法に限定して説明する。
図８と図９Ａ及び図９Ｂとを参照すれば、基板９００を製作する（Ｓ８１０）。前記基板９００は、ＰＣＢ（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）またはテープ配線基板などを含むことができる。前記基板９００は、半導体チップ９５０（図１０Ａ，図１０Ｂ）が配列されるチップ実装部９０１と、前記チップ実装部９０１の外郭部に配列されるパッド形成部９０３とを含む。前記チップ実装部９０１に配列されるパッド９１１は、前記半導体チップ９５０との電気的連結のためのパッドである。前記パッド形成部９０３には、多数のパッド９１５が配列される。前記パッド９１５は、ワイヤボンディングのためのボンディングパッド、またはソルダボール付着のためのランディングパッドを含むことができる。
図８と図１０Ａ及び図１０Ｂとを参照すれば、前記製造された基板９００の前記チップ実装部９０１に、前記半導体チップ９５０を実装する（Ｓ８２０）。前記半導体チップ９５０は、前記基板９００にフリップチップボンディングされうる。前記半導体チップ９５０のチップパッド９６０にあらかじめ付着されたソルダボール９６７を介して、前記チップパッド９６０と前記パッド９１１とを電気的に連結させることができる。
図８と図１１Ａ及び図１１Ｂとを参照すれば、インクジェット工程を遂行し、前記半導体チップ９５０と前記パッド形成部９０３との間の前記基板９００の前記一面上にダム９８０を形成する（Ｓ８３０）。前記ダム９８０は、図２Ａないし図２Ｉのような形状に配列されうる。前記インクジェット工程を介した前記ダム９８０を形成する工程（Ｓ８３０）で、前記半導体チップ９５０上にパッケージの種類及び特性などを表示する文字９９０をマーキングすることもできる。前記マーキング及びダム形成工程後、前記文字９９０と前記ダム９８０とを硬化させる工程をさらに行うことができる。前記硬化工程は、ＵＶまたは熱硬化工程を行うこともできる。
前記ダム９８０を形成した後でマーキングをしたり、またはマーキングをした後で前記ダム９８０を形成することもできる。また、前記ダム９８０の形成と前記文字９９０のマーキングとを同時に行うこともできる。前記ダム９８０は、前記文字９９０と同一材質によってなったり、互いに異なる材質からなりうる。
図８と図１２ａ及び図１２Ｂとを参照すれば、前記半導体チップ９５０の活性面と前記基板９００の前記一面との間にアンダーフィル物質９３０を充填する（Ｓ８４０）。前記アンダーフィル物質９３０は、前記ソルダボール９６７を保護し、前記ダム９８０によって、前記パッド９１５へのブリーディングが防止される。
以上、本発明について望ましい実施形態を例に挙げて詳細に説明したが、本発明は、前記実施形態に限定されるものではなく、本発明の技術的思想の範囲内で当分野で当業者によってさまざまに変形が可能である。
１０，２０ 半導体パッケージ
１０ａ 第１パッケージ
１０ｂ 第２パッケージ
１００ 第１基板
１０３ パッド形成部
１１１ 第１ランディングパッド
１１５ 第２ランディングパッド
１２０，２１０，２２０ ソルダボール
１２５ 第３ランディングパッド
１５０ 第２基板
１６０ ボンディングパッド
１６５ 第４ランディングパッド
２００ 第１半導体チップ
２１５ 第１チップパッド
２３０ アンダーフィル物質
２４０ 接着剤
２５０ 第２半導体チップ
２６０ 第２チップパッド
２７０ ワイヤ
２８０ ダム
２８０ａ，２８０ｂ，２８０ｃ，２８０ｄ，２８０ｅ，２８０ｆ，２８０ｇ，２８０ｈ ダムパターン

Claims (11)

  1. 一面上にチップ実装部、及び前記チップ実装部の外郭部に配列されて多数のパッドが配列されるパッド形成部を具備する基板と、
    前記チップ実装部に対応して前記基板上に配列される半導体チップと、
    前記半導体チップと前記パッド形成部との間の前記基板の一面上に配列され、前記多数のパッドのうち、少なくとも一部分を前記半導体チップから分離させるダムと、
    前記半導体チップの少なくとも活性面と前記基板の前記一面との間に配列されるアンダーフィル物質とを含み、
    前記ダムの上面は、表面張力によってラウンディングされた半導体パッケージ。
  2. 前記ダムは、前記第１半導体チップを多重に取り囲むように配列されることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記ダムは、前記第１半導体チップを取り囲むように配列されるが、屈曲した形状を有することを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記ダムは、前記第１半導体チップの側面に対応して配列される少なくとも１つのバーパターンを含んだり、前記少なくとも一部分のパッドに対応して配列される凹凸形状のパターンを含むことを特徴とする請求項１に記載の半導体パッケージ。
  5. 前記ダムは、前記少なくとも一部分のパッドを取り囲むリング形状のパターンを具備することを特徴とする請求項１に記載の半導体パッケージ。
  6. 前記ダムは、インクジェット方式のパターンを含むことを特徴とする請求項１に記載の半導体パッケージ。
  7. 前記第１半導体チップの上面には、前記ダムと同じ物質からなる文字がマーキングされていることを特徴とする請求項６に記載の半導体パッケージ。
  8. 前記ダムは、（メタ）アクリル系モノマー、（メタ）アクリル系オリゴマー、光開始剤、顔料及び添加剤を含有するインク組成物を含むことを特徴とする請求項７に記載の半導体パッケージ。
  9. 前記ダムは、５０ないし１００μｍの幅と１５μｍ以上の高さとを有することを特徴とする請求項１に記載の半導体パッケージ。
  10. 前記第１半導体チップと前記ダムとの間の距離は、２０ないし５０μｍであり、前記ダムと前記パッドとの間の距離は、１０ないし５０μｍであり、前記第１半導体チップとパッドとの間の距離は、最小８０μｍに維持されることを特徴とする請求項９に記載の半導体パッケージ。
  11. 第１基板、及び前記第１基板上に装着された第１半導体チップを含み、前記第１基板は、前記第１基板の第１面上に配列された多数の第１ランディングパッド、多数の第２ランディングパッド、及び前記第１基板の前記第１面と対向する第２面上に配列された多数の第３ランディングパッドを含み、前記第１半導体チップの活性面は、前記第１基板にボンディングされ、前記第１基板の前記第１面に対向して多数の第１ソルダボールが前記第１基板の前記第１ランディングパッドと前記第１半導体チップの前記活性面に配列された第１チップパッドと電気的に連結される第１パッケージと、
    第２基板、及び前記第２基板上に装着された第２半導体チップを含み、前記第２基板は、その第１面上に配列された多数のボンディングパッド、及び前記第１基板の前記第１面と対向する第２面上に配列された多数の第４ランディングパッドを含み、前記第２半導体チップは、接着剤によって前記第２基板上に装着され、前記第２半導体チップの第２チップパッドは、ワイヤを介して前記第２基板の前記ボンディングパッドに電気的に連結され、前記多数の第４ランディングパッド上にそれぞれ配列された多数の第２ソルダボールは、前記第１基板の前記多数の第２ランディングパッドに電気的にそれぞれ連結され、前記第１パッケージに電気的に連結される第２パッケージと、
    前記第２パッケージ上に配列され、前記第２半導体チップ、前記ワイヤ、前記ボンディングパッド及び第２チップパッドをシーリングする密封部と、
    前記第１基板の前記第１面と前記第１半導体チップの前記活性面との間に配列されたアンダーフィル物質と、
    前記アンダーフィル物質と前記第１基板の前記第１面に配列されたパッド形成部との間に配列され、前記アンダーフィル物質のブリーディングを防止するダムとを含み、前記ダムは、前記第１半導体チップを取り囲み、前記ダムの上面は、ラウンディングされ、前記ダムは、５０−１００μｍの幅と１５μｍ以上の高さとを有する半導体パッケージ。
JP2009225170A 2008-09-29 2009-09-29 インクジェット方式のダムを具備する半導体パッケージ及びその製造方法 Pending JP2010087516A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080095519A KR101481577B1 (ko) 2008-09-29 2008-09-29 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2010087516A true JP2010087516A (ja) 2010-04-15

Family

ID=42056507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009225170A Pending JP2010087516A (ja) 2008-09-29 2009-09-29 インクジェット方式のダムを具備する半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (2) US7999368B2 (ja)
JP (1) JP2010087516A (ja)
KR (1) KR101481577B1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088088B1 (ko) 2010-08-17 2011-11-30 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지 제조 방법
JP2012015372A (ja) * 2010-07-01 2012-01-19 Nec Corp 電子部品の冷却構造、電子部品装置、ヒートシンク
JP2014103198A (ja) * 2012-11-19 2014-06-05 J Devices:Kk 半導体装置及びその製造方法
WO2014103133A1 (ja) * 2012-12-28 2014-07-03 富士電機株式会社 半導体装置
JP2014222750A (ja) * 2013-05-13 2014-11-27 インテル・コーポレーション パッケージに組み込まれたシリコン貫通ビア（ｔｓｖ）ダイを有するマルチチップ集積
JP2015138970A (ja) * 2014-01-24 2015-07-30 富士電機株式会社 半導体装置
JP2017502502A (ja) * 2013-12-27 2017-01-19 インテル コーポレイション 光電子パッケージアセンブリ
JP2017041603A (ja) * 2015-08-21 2017-02-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2017123446A (ja) * 2016-01-08 2017-07-13 株式会社日立製作所 半導体装置および半導体パッケージ装置
JP2021192442A (ja) * 2016-10-21 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子装置
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130026609A1 (en) * 2010-01-18 2013-01-31 Marvell World Trade Ltd. Package assembly including a semiconductor substrate with stress relief structure
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
JP5537341B2 (ja) * 2010-08-31 2014-07-02 株式会社東芝 半導体装置
CN102451808B (zh) * 2010-10-18 2015-01-07 展晶科技(深圳)有限公司 荧光粉涂布方法
TWI424552B (zh) 2010-12-31 2014-01-21 Ind Tech Res Inst 三維立體堆疊晶片封裝結構
KR101222820B1 (ko) * 2011-03-16 2013-01-15 삼성전기주식회사 반도체 패키지 및 그 제조방법
US20130093072A1 (en) * 2011-10-13 2013-04-18 Stmicroelectronics Pte Ltd. Leadframe pad design with enhanced robustness to die crack failure
US8597982B2 (en) * 2011-10-31 2013-12-03 Nordson Corporation Methods of fabricating electronics assemblies
US9025339B2 (en) * 2011-12-29 2015-05-05 Stmicroelectronics Pte Ltd. Adhesive dam
WO2014010354A1 (ja) * 2012-07-09 2014-01-16 シャープ株式会社 発光装置、照明装置、および絶縁性基板
US9136236B2 (en) * 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9312193B2 (en) 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
KR20140066518A (ko) * 2012-11-23 2014-06-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9497861B2 (en) * 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US8994176B2 (en) 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
EP2966680A4 (en) * 2013-03-07 2016-11-30 Tohoku Microtec Co Ltd LAMINATE AND MANUFACTURING METHOD THEREOF
US9165876B2 (en) * 2013-03-11 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and methods for forming the same
KR102076050B1 (ko) 2013-03-29 2020-02-12 삼성전자주식회사 적층형 반도체 패키지
KR102076047B1 (ko) 2013-06-25 2020-02-11 삼성전자주식회사 반도체 패키지 및 그의 제조방법
US9627229B2 (en) * 2013-06-27 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming trench and disposing semiconductor die over substrate to control outward flow of underfill material
US10192810B2 (en) 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN103390563B (zh) * 2013-08-06 2016-03-30 江苏长电科技股份有限公司 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
US9887104B2 (en) * 2014-07-03 2018-02-06 Intel Corporation Electronic package and method of connecting a first die to a second die to form an electronic package
US9972557B2 (en) 2014-12-11 2018-05-15 Stmicroelectronics Pte Ltd Integrated circuit (IC) package with a solder receiving area and associated methods
JP6430843B2 (ja) * 2015-01-30 2018-11-28 株式会社ジェイデバイス 半導体装置
TWI582916B (zh) * 2015-04-27 2017-05-11 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
US9741633B2 (en) 2015-06-02 2017-08-22 Samsung Electronics Co., Ltd. Semiconductor package including barrier members and method of manufacturing the same
CN106910719A (zh) * 2015-06-02 2017-06-30 三星半导体(中国)研究开发有限公司 封装件和制造封装件的方法
US9576942B1 (en) 2015-12-18 2017-02-21 Intel Corporation Integrated circuit assembly that includes stacked dice
US9896330B2 (en) 2016-01-13 2018-02-20 Texas Instruments Incorporated Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip
TWI602275B (zh) * 2016-10-14 2017-10-11 恆勁科技股份有限公司 封裝結構及其製作方法
US11158558B2 (en) 2016-12-29 2021-10-26 Intel Corporation Package with underfill containment barrier
JP2018137305A (ja) * 2017-02-21 2018-08-30 富士通コンポーネント株式会社 電子装置及び電子装置の製造方法
US10586716B2 (en) 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10861741B2 (en) 2017-11-27 2020-12-08 Texas Instruments Incorporated Electronic package for integrated circuits and related methods
US11538767B2 (en) 2017-12-29 2022-12-27 Texas Instruments Incorporated Integrated circuit package with partitioning based on environmental sensitivity
US10510694B2 (en) * 2018-04-18 2019-12-17 Analog Devices, Inc. Radio frequency communication systems
JP2020053563A (ja) 2018-09-27 2020-04-02 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US20200118940A1 (en) * 2018-10-15 2020-04-16 Intel Corporation Die with bumper for solder joint reliability
US10796976B2 (en) 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US10629455B1 (en) * 2018-11-20 2020-04-21 Nanya Technology Corporation Semiconductor package having a blocking dam
JP2020123604A (ja) * 2019-01-29 2020-08-13 富士通コンポーネント株式会社 電子装置
KR102565715B1 (ko) * 2019-05-03 2023-08-10 삼성전자주식회사 반도체 패키지
US20210020531A1 (en) * 2019-07-15 2021-01-21 Intel Corporation Protruding sn substrate features for epoxy flow control
KR20210022911A (ko) * 2019-08-21 2021-03-04 삼성전기주식회사 반도체 패키지
US11450588B2 (en) * 2019-10-16 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure with heat conductive layer
JP2021072423A (ja) * 2019-11-01 2021-05-06 イビデン株式会社 配線板及びその製造方法
US11211263B2 (en) * 2019-11-19 2021-12-28 Qualcomm Incorporated Structure for arrayed partial molding of packages
KR20210098659A (ko) * 2020-02-03 2021-08-11 삼성전자주식회사 댐 구조물을 갖는 반도체 패키지
CN111508910B (zh) * 2020-04-21 2022-09-20 颀中科技（苏州）有限公司 一种覆晶封装结构及封装方法
US11664340B2 (en) * 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
US11443997B2 (en) * 2020-07-20 2022-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US11688657B2 (en) 2021-02-10 2023-06-27 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
KR20230010399A (ko) * 2021-07-12 2023-01-19 삼성전자주식회사 반도체 패키지
US20230064277A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with reinforcing structures
CN116230650A (zh) * 2023-03-02 2023-06-06 上海韬润半导体有限公司 一种封装结构及封装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010131A (ko) 1999-07-16 2001-02-05 윤종용 칩 온 보드 패키지의 제작 방법
EP1078761B1 (en) * 1999-08-27 2008-10-29 Océ-Technologies B.V. Channel structure for an ink jet printhead
US6291264B1 (en) * 2000-07-31 2001-09-18 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
US6537482B1 (en) 2000-08-08 2003-03-25 Micron Technology, Inc. Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
JP2003124401A (ja) 2001-10-15 2003-04-25 Nippon Avionics Co Ltd モジュールおよびその製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US7122874B2 (en) * 2004-04-12 2006-10-17 Optopac, Inc. Electronic package having a sealing structure on predetermined area, and the method thereof
US20060160917A1 (en) * 2004-12-21 2006-07-20 Seiko Epson Corporation Ink composition
KR20070017671A (ko) * 2005-08-08 2007-02-13 삼성전기주식회사 플립칩 반도체 패키지
JP4535969B2 (ja) 2005-08-24 2010-09-01 新光電気工業株式会社 半導体装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015372A (ja) * 2010-07-01 2012-01-19 Nec Corp 電子部品の冷却構造、電子部品装置、ヒートシンク
KR101088088B1 (ko) 2010-08-17 2011-11-30 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지 제조 방법
TWI587476B (zh) * 2012-11-19 2017-06-11 吉帝偉士股份有限公司 半導體裝置及其製造方法
JP2014103198A (ja) * 2012-11-19 2014-06-05 J Devices:Kk 半導体装置及びその製造方法
WO2014103133A1 (ja) * 2012-12-28 2014-07-03 富士電機株式会社 半導体装置
US9852968B2 (en) 2012-12-28 2017-12-26 Fuji Electric Co., Ltd. Semiconductor device including a sealing region
JP5930070B2 (ja) * 2012-12-28 2016-06-08 富士電機株式会社 半導体装置
JP2014222750A (ja) * 2013-05-13 2014-11-27 インテル・コーポレーション パッケージに組み込まれたシリコン貫通ビア（ｔｓｖ）ダイを有するマルチチップ集積
JP2017502502A (ja) * 2013-12-27 2017-01-19 インテル コーポレイション 光電子パッケージアセンブリ
EP3087598A4 (en) * 2013-12-27 2017-09-20 Intel Corporation Optoelectronic packaging assemblies
US10014654B2 (en) 2013-12-27 2018-07-03 Intel Corporation Optoelectronic packaging assemblies
JP2015138970A (ja) * 2014-01-24 2015-07-30 富士電機株式会社 半導体装置
JP2017041603A (ja) * 2015-08-21 2017-02-23 ルネサスエレクトロニクス株式会社 半導体装置
US10553558B2 (en) 2015-08-21 2020-02-04 Renesas Electronics Corporation Semiconductor device
JP2017123446A (ja) * 2016-01-08 2017-07-13 株式会社日立製作所 半導体装置および半導体パッケージ装置
JP2021192442A (ja) * 2016-10-21 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子装置
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
JP7379425B2 (ja) 2016-10-21 2023-11-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子装置

Also Published As

Publication number Publication date
KR20100036073A (ko) 2010-04-07
US20110275177A1 (en) 2011-11-10
US8187921B2 (en) 2012-05-29
US20100078791A1 (en) 2010-04-01
US7999368B2 (en) 2011-08-16
KR101481577B1 (ko) 2015-01-13

Similar Documents

Publication Publication Date Title
JP2010087516A (ja) インクジェット方式のダムを具備する半導体パッケージ及びその製造方法
JP5043743B2 (ja) 半導体装置の製造方法
US7109588B2 (en) Method and apparatus for attaching microelectronic substrates and support members
JP4423285B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2008124435A (ja) マルチスタックパッケージ及びその製造方法
US10170508B2 (en) Optical package structure
US8455989B2 (en) Package substrate having die pad with outer raised portion and interior recessed portion
JP5207477B2 (ja) 放熱部材を具備したｃｏｆ型半導体パッケージ
JP2008252026A (ja) 半導体装置
JP2007081374A (ja) ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドを具備した半導体パッケージ、印刷回路基板及び半導体モジュール
US20060103021A1 (en) BGA package having substrate with exhaust hole
JP2007165454A (ja) 半導体装置
KR100601762B1 (ko) 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법
US6737590B2 (en) Tape circuit board and semiconductor chip package including the same
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009188275A (ja) 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール
KR20090108777A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
JP2010212421A (ja) 半導体装置
JP4688443B2 (ja) 半導体装置の製造方法
JP2010205946A (ja) プリント配線基板
KR100780690B1 (ko) 스택 패키지의 제조방법
JP2006032622A (ja) リードレスパッケージの実装構造
JP4652428B2 (ja) 半導体装置およびその製造方法
CN108780790B (zh) 一种堆叠封装结构及终端
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器