JP2010073891A - プリント配線基板及びその製造方法 - Google Patents

プリント配線基板及びその製造方法 Download PDF

Info

Publication number
JP2010073891A
JP2010073891A JP2008239675A JP2008239675A JP2010073891A JP 2010073891 A JP2010073891 A JP 2010073891A JP 2008239675 A JP2008239675 A JP 2008239675A JP 2008239675 A JP2008239675 A JP 2008239675A JP 2010073891 A JP2010073891 A JP 2010073891A
Authority
JP
Japan
Prior art keywords
layer
hole
gnd
signal
clearance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008239675A
Other languages
English (en)
Other versions
JP5326455B2 (ja
Inventor
Kazuhiro Kashiwakura
和弘 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008239675A priority Critical patent/JP5326455B2/ja
Priority to US12/557,371 priority patent/US8309863B2/en
Priority to CN2009101735841A priority patent/CN101677487B/zh
Publication of JP2010073891A publication Critical patent/JP2010073891A/ja
Priority to US13/442,423 priority patent/US9265149B2/en
Application granted granted Critical
Publication of JP5326455B2 publication Critical patent/JP5326455B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718Clearance holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】伝送特性を向上させることができるプリント配線基板を提供すること。
【解決手段】信号用スルーホール6と、信号用スルーホール6の軸を中心とする同心円上の所定の位置にて形成された複数のGND用スルーホール7と、信号用スルーホール6とGND層2の間の領域に設けられたクリアランス5と、信号用スルーホール6からクリアランス5を通じて所定のGND層2間(例えば、第1−第3層)に延在する信号配線4と、を備える。信号配線の上部及び下部のクリアランス5の外形は、信号用スルーホール6から信号配線4が引き出された方向において信号用スルーホール6との距離が最小距離となるように形成されている。信号配線4と隣接しないGND層2のクリアランス5の外形は、信号用スルーホール6の軸を中心にして、各GND用スルーホール7の中心を結ぶ円よりも外周にて、各GND用スルーホール7と接しないように形成されている。
【選択図】図2

Description

本発明は、プリント配線基板及びその製造方法に関し、特に、高速信号伝送用のスルーホールを有するプリント配線基板及びその製造方法に関する。
通信装置や情報装置の処理能力の向上は目覚しいものがある。近年、装置内あるいは装置間を伝送する信号の周波数が高くなってきており、プリント配線基板における信号帯域の劣化のおそれがある。特に、多層配線構造のプリント配線基板におけるスルーホールでの信号帯域の劣化は、処理能力を向上させる上で致命的である。そこで、プリント配線基板における信号帯域の劣化を低減する手段として、以下のような技術が提案されている。
特開2000−216510号公報 特開2001−244633号公報 特開2007−158675号公報 特開2007−220849号公報 特開2007−234715号公報 特開2008−130976号公報 特開2007−250885号公報 特開2007−258358号公報 特開2000−114729号公報
例えば、特許文献1では、基板にグランド配線と信号配線とが形成され、信号配線には信号配線用スルーホールが接続され、信号配線用スルーホールの周囲には信号配線用スルーホールと平行に配列された複数のグランド配線用スルーホールが形成され、グランド配線用スルーホールはグランド配線と接続されたものが開示されており、グランド配線用スルーホールの数を増減することにより信号配線用スルーホールとグランド配線用スルーホールとの間に形成される容量の値を調整し、コネクタとプリント配線板との間のインピーダンス整合をとっている。しかしながら、信号配線用スルーホールとグランド配線(ベタ導体)の間のクリアランスについて規定されておらず、クリアランスが大きくても小さくてもスルーホールの伝送特性が劣化するおそれがある。
また、特許文献2では、多層プリント配線板の信号用スルーホールと電源やGNDの導体ベタ層との結合を抑制するため、クリアランスを広くしたり、更に他の信号が配する隣接の電源、GNDの導体ベタ層のクリアランス円の中心をずらして、他の信号とのインピーダンス整合も考慮している。信号用スルーホールから引き出された信号配線の近傍ではクリアランス円の中心をずらすことなく径を小さくすることで、他の信号とのインピーダンス不整合を回避している。しかしながら、クリアランス円の径の小さな部分での信号用スルーホールと導体ベタ層との容量性結合によりインピーダンス不整合が発生するおそれがある。
本発明の主な課題は、スルーホールの伝送特性を向上させることができるプリント配線基板及びその製造方法を提供することである。
本発明の第1の視点においては、プリント配線基板において、絶縁体を介して複数層に積層された複数の接地層と、第1のスルーホールと、前記第1のスルーホールの軸を中心とする同心円上の所定の位置にて形成された複数の第2のスルーホールと、前記第1のスルーホールと前記接地層の間の領域に設けられたアンチパッドとなるクリアランスと、前記第1のスルーホールから前記クリアランスを通じて所定の前記接地層間に延在するとともに、所定の前記第2のスルーホール間に配された信号配線と、を備え、前記クリアランスのうち前記信号配線が配された層の1段上層及び1段下層の前記接地層の第1のクリアランスの外形は、前記第1のスルーホールから前記信号配線が引き出された方向において前記第1のスルーホールとの距離が最小距離となるように形成され、前記クリアランスのうち前記信号配線と隣接しない前記接地層の第2のクリアランスの外形は、前記第1のスルーホールの軸を中心にして、各前記第2のスルーホールの中心を結ぶ円よりも外周にて、各前記第2のスルーホールと接しないように形成され、前記第2のスルーホールは、前記信号配線が配された層の1段上層及び1段下層の前記接地層と接続され、前記信号配線と隣接しない前記接地層と接続されていないことを特徴とする。
本発明の第2の視点においては、プリント配線基板の製造方法において、第1開口部を有する第1接地層を形成する工程と、前記第1接地層上にて、絶縁体を介して、前記第1開口部の中心からずれた位置にランドを有するとともに、前記ランドから最も近い前記第1開口部の外形部分に向けて配線が引き出された信号配線を形成する工程と、前記信号配線上にて、絶縁体を介して、前記第1開口部と同じ位置及び形状の第2開口部を有する第2接地層を形成する工程と、前記第2接地層上にて、絶縁体を介して、前記第2開口部よりも大きく、かつ、前記ランドの中心と同心な第3開口部を有する第3接地層を形成する工程と、前記ランドを貫通するように第1貫通穴を形成する工程と、前記第1穴を中心とする同心円上であって、前記信号配線と抵触せず、前記第1接地層及び前記第2接地層を貫通し、かつ、前記第3接地層と抵触しない位置に第2貫通穴を形成する工程と、前記第1貫通孔及び前記第2貫通孔にそれぞれ第1のスルーホール及び第2のスルーホールを形成する工程と、を含むことを特徴とする。
本発明によれば、プリント配線基板において、特性劣化の要因であったクリアランスを改善することにより、信号の伝送特性が良好となり、高品質な高速信号伝送が可能となる。つまり、第1のスルーホールの周囲の同心円上に第2のスルーホールを設けることで特性インピーダンスが制御され、信号配線と隣接していない接地層のクリアランスを第2のスルーホールの外側に設けることで電磁気的結合が抑制され、クリアランスの中心をずらすことで信号配線の特性インピーダンス不整合が抑制されるので、信号の伝送特性が良好となる。また、高密度、高多層配線によってスルーホールの使用を余儀なくされる場合にも信号配線の特性インピーダンス整合、挿入損失の低減を実現し、特性劣化をすることなく製品設計を実現することができる。
本発明の実施形態では、プリント配線基板(図1の1)において、絶縁体(図1の3)を介して複数層に積層された接地層(図1の2)と、第1のスルーホール(図1の6)と、前記第1のスルーホール(図1の6)の軸を中心とする同心円上の所定の位置にて形成された複数の第2のスルーホール(図1の7)と、前記第1のスルーホール(図1の6)と前記接地層(図1の2)の間の領域に設けられたアンチパッドとなるクリアランス(図1の5)と、前記第1のスルーホール(図1の6)から前記クリアランス(図1の5)を通じて所定の前記接地層間(図2の第1−第3層のGND層2間、第n−2−第n層のGND層2間)に延在するとともに、所定の前記第2のスルーホール(図2の7)間に配された信号配線(図2の4)と、を備え、前記クリアランス(図1の5)のうち前記信号配線(図1の4)が配された層の1段上層(図2の第1層、第n−2層)及び1段下層(図2の第3層、第n層)の前記接地層(図1の2)の第1のクリアランス(図1の5)の外形は、前記第1のスルーホール(図1の6)から前記信号配線(図1の4)が引き出された方向において前記第1のスルーホール(図1の6)との距離が最小距離となるように形成され、前記クリアランス(図2の5)のうち前記信号配線(図2の4)と隣接しない前記接地層(図2の第4〜n−3層のGND層2)の第2のクリアランス(図2の5)の外形は、前記第1のスルーホール(図1の6)の軸を中心にして、各前記第2のスルーホール(図1の7)の中心を結ぶ円よりも外周にて、各前記第2のスルーホール(図1の7)と接しないように形成され、前記第2のスルーホール(図2の7)は、前記信号配線が配された層の1段上層(図2の第1層、第n−2層)及び1段下層(図2の第3層、第n層)の前記接地層(図2の2)と接続され、前記信号配線(図2の4)と隣接しない前記接地層(図2の第4〜n−3層のGND層2)と接続されていない。
本発明の実施例1に係るプリント配線基板について図面を用いて説明する。図1は、本発明の実施例1に係るプリント配線基板のスルーホール周辺の構成を模式的に示したGND層の第1層側から見たときの部分平面図である。図2は、本発明の実施例1に係るプリント配線基板のスルーホール周辺の導体部分の構成をスケルトンで示した部分斜視図である。図3は、本発明の実施例1に係るプリント配線基板の構成を模式的に示した(A)信号配線の上部のGND層の断面図、(B)信号配線の層の断面図、及び(A)信号配線の下部のGND層の断面図である。図4は、本発明の実施例1に係るプリント配線基板の構成を模式的に示した信号配線の層に隣接しないGND層の断面図である。
プリント配線基板1は、GND層2と絶縁体3が交互に積層され、所定のGND層2間の絶縁体3中に信号配線4(第2層、第n−1層)が形成された多層配線基板である(図1、図2参照)。ここでは、n層の多層プリント基板を例としている。プリント配線基板1は、GND層2に開口部分となるクリアランス5を有し、そのクリアランス5内に絶縁体3が埋め込まれている。プリント配線基板1は、クリアランス5の領域内において、絶縁体3を貫通した信号用スルーホール6が形成されている。信号用スルーホール6は、信号配線4(第2層、第n−1層)と接続されている。プリント配線基板1は、信号用スルーホール6の軸を中心とする同心円上の所定の位置にて、基板を貫通した複数(図1では6個)のGND用スルーホール7が形成されている。GND用スルーホール7は、信号配線4が配された層(第2層、第n−1層)の1段上層(第1層、n−2層)及び1段下層(第3層、n層)のGND層2と接続されており、その他の層(第4〜n−3層)のGND層2とは接続されていない(図3、図4参照)。信号配線4が配された層(第2層、第n−1層)の1段上層(第1層、n−2層)及び1段下層(第3層、n層)のGND層2のクリアランス5の外形は、信号用スルーホール6から信号配線4が引き出された方向において信号用スルーホール6とクリアランス5の距離が最小距離となるよう、信号用スルーホール6の軸の中心に対して偏芯して形成されている(図3参照)。その他の層(第4〜n−3層)のGND層2のクリアランス5の外形は、信号用スルーホール6の軸を中心にして、各GND用スルーホール7の中心を結ぶ円よりも外周にて各GND用スルーホール7と接しないように形成されている(図4参照)。
プリント配線基板1は、GND層2と、絶縁体3と、信号配線4と、クリアランス5と、信号用スルーホール6と、GND用スルーホール7と、を有する。
GND層2は、銅等の導体よりなるGND(接地)と接続されたべた状の導体層である。GND層2は、絶縁体3を介して複数層にわたって積層している。第1層のGND層2と第3層のGND層2の間には、絶縁体3を介して第2層の信号配線4が形成されている。第n−2層のGND層2と第n層のGND層2の間には、絶縁体3を介して第n−1層の信号配線4が形成されている。各層のGND層2には、信号用スルーホール6の外周に配されるクリアランス5と対応する位置に円形状の開口部が形成されている。信号配線4が配された層(第2層、第n−1層)の1段上層(第1層、n−2層)及び1段下層(第3層、n層)のGND層2のクリアランス5の外形は、信号用スルーホール6から信号配線4が引き出された方向において信号用スルーホール6とクリアランス5の距離が最小距離となるよう、信号用スルーホール6の軸の中心に対して偏芯した円形状に形成されている(図3参照)。その他の層(第4〜n−3層)のGND層2のクリアランス5の外形は、信号用スルーホール6の軸を中心にして、各GND用スルーホール7の中心を結ぶ円よりも外周にて、各GND用スルーホール7と接しないように円形状に形成されている(図4参照)。GND層2のクリアランス5内には、絶縁体3が埋め込まれており、当該絶縁体3を貫通した信号用スルーホール6が形成されている。信号配線4が配された層(第2層、第n−1層)の1段上層(第1層、n−2層)及び1段下層(第3層、n層)のGND層2は、GND用スルーホール7と接続されている(図3参照)。その他の層(第4〜n−3層)のGND層2は、GND用スルーホール7と接続されていない(図4参照)。
絶縁体3は、エポキシ樹脂等の絶縁体よりなる。絶縁体3は、GND層2間に配されている。絶縁体3は、第1層と第3層のGND層2の間、及び第n−2層と第n層のGND層2の間において、信号配線4が配されている。絶縁体3は、GND層2のクリアランス5に対応する開口部内にも配されている。絶縁体3には、クリアランス5領域内に、ドリル穴面が形成されており、当該ドリル穴面の壁面に信号用スルーホール6が形成されている。絶縁体3は、信号用スルーホール6の軸を中心とする同心円上の所定の位置に複数のドリル穴面が形成されており、当該ドリル穴面の壁面にGND用スルーホール7が形成されている。
信号配線4は、銅等の導体よりなる信号用の配線である。信号配線4は、第1層と第3層のGND層2の間、及び第n−2層と第n層のGND層2の間の絶縁体3において形成されている。信号配線4は、信号用スルーホール6と接続されており、信号用スルーホール6の外周に形成されたランド4aを有する。信号配線4は、GND用スルーホール7間を通るように配置されている。
クリアランス5は、信号用スルーホール6とGND層2の間の領域に配されたアンチパッドとなる部分である。クリアランス5には、絶縁体3が配されている。クリアランス5の外形は、信号配線4が配された層(第2層、第n−1層)の1段上層(第1層、n−2層)及び1段下層(第3層、n層)のGND層2にて、信号用スルーホール6から信号配線4が引き出された方向において信号用スルーホール6とクリアランス5の距離が最小距離となるよう、信号用スルーホール6の軸の中心に対して偏芯した円形状に形成されている(図3参照)。クリアランス5の外形は、その他の層(第4〜n−3層)のGND層2にて、信号用スルーホール6の軸を中心にして、各GND用スルーホール7の中心を結ぶ円よりも外周にて、各GND用スルーホール7と接しないように円形状に形成されている(図4参照)。
信号用スルーホール6は、同軸コネクタ(図示せず)の信号端子(図示せず)と接続するためのスルーホールである。信号用スルーホール6は、同軸コネクタ(図示せず)の信号端子(図示せず)の形状に応じて構成される。信号用スルーホール6は、銅等の導体よりなる。信号用スルーホール6は、クリアランス5内の絶縁体3に貫通して形成されたドリル穴面の壁面に形成されており、上面及び下面の周縁部にランド6aを有し、信号配線4のランド4aと接続されている。
GND用スルーホール7は、同軸コネクタ(図示せず)のGND端子(図示せず)と接続するためのスルーホールである。GND用スルーホール7は、同軸コネクタ(図示せず)のGND端子(図示せず)の形状に応じて構成される。GND用スルーホール7は、銅等の導体よりなる。GND用スルーホール7は、信号用スルーホール6の軸を中心とする同心円上の所定の位置で貫通して形成されたドリル穴面の壁面に形成されている。GND用スルーホール7は、信号配線4が配された層(第2層、第n−1層)の1段上層(第1層、n−2層)及び1段下層(第3層、n層)のGND層2と接続されており(図3参照)、その他の層(第4〜n−3層)のGND層2と接続されていない(図4参照)。
次に、本発明の実施例1に係るプリント配線基板の製造方法について説明する。
まず、シート状の絶縁体3の裏面に第1層のGND層2を形成する。第1層のGND層2は、クリアランス5となる開口部を有する。
次に、絶縁体3の裏面に第2層の信号配線4を形成する。第2層の信号配線4は、ランド4a(図3(B)参照)を有する。ランド4aは、第1層のGND層2のクリアランス5の中心から偏芯した位置に配される。第2層の信号配線4の配線は、ランド4aの中心から最も近い第1層のGND層2のクリアランス5の外形部分に向けて引き出される。
次に、第2層の信号配線4を含む絶縁体3上に別の絶縁体3を形成し、別の絶縁体3の表面に第3層のGND層2を形成する。第3層のGND層2は、第1層のGND層2のクリアランス5と同様なクリアランス5を有する。
次に、第4層のGND層2を含む絶縁体3上に別の絶縁体3を形成し、別の絶縁体3の表面に第4層のGND層2を形成する。第4層のGND層2は、第3層のGND層2のクリアランス5よりも大きく、かつ、第2層の信号配線4のランド4aの中心と同心であるクリアランス5となる開口部を有する。第4層のGND層2のクリアランス5は、第3層のGND層2のクリアランス5の領域を包含するように配置される。第4層のGND層2のクリアランス5の中心は、第1層、第3層のGND層2のクリアランス5の中心とずれた位置となる。
次に、第4層のGND層2を含む絶縁体3上に別の絶縁体3を形成し、別の絶縁体3の表面に第5層のGND層2を形成し、第n−3層のGND層2が形成されるまでこれらを繰り返す。第5層〜第n−3層のGND層2は、第4層のGND層2のクリアランス5と同様なクリアランス5となる開口部を有する。
次に、第n−3層のGND層2を含む絶縁体3上に別の絶縁体3を形成し、別の絶縁体3の表面に第n−2層のGND層2を形成する。第n−2層のGND層2は、第n−3層のGND層2のクリアランス5よりも小さく、かつ、第4層のGND層2のクリアランス5の中心とずれた位置に中心を有するクリアランス5となる開口部を有する。
次に、第n−2層のGND層2を含む絶縁体3上に別の絶縁体3を形成し、別の絶縁体3の表面に第n−1層の信号配線4を形成する。第n−1層の信号配線4は、ランド4a(図3(B)参照)を有する。ランド4aは、第2層の信号配線4のランド4aの中心に合わせて配され、かつ、第n−2層のGND層2のクリアランス5の中心から偏芯した位置に配される。第n−1層の信号配線4の配線は、ランド4aの中心から最も近い第n−2層のGND層2のクリアランス5の外形部分に向けて引き出される。
次に、第n−1層の信号配線4を含む絶縁体3上に別の絶縁体3を形成し、別の絶縁体3の表面に第n層のGND層2を形成する。第n層のGND層2は、第n−2層のGND層2のクリアランス5と同様なクリアランス5を有する。
次に、基板の所定の位置に信号用スルーホール6及びGND用スルーホール7用の穴を形成する。信号用スルーホール6用の穴は、第n−1層及び第2層の信号配線4のランド4aを貫通するように形成する。GND用スルーホール7用の穴は、信号用スルーホール6用の穴を中心とする同心円上の所定の位置にて、第2層及び第n−1層の信号配線4と抵触せず、第1層、第3層、第n−2層、第n層のGND層2を貫通し、かつ、第4〜n−3層のGND層2を貫通しないように形成する。
最後に、信号用スルーホール6及びGND用スルーホール7用の穴の壁面に信号用スルーホール6及びGND用スルーホール7を形成する。これにより、図1と同様なプリント配線基板ができる。
次に、本発明の実施例1に係るプリント配線基板の動作について説明する。
一般に同軸構造の特性インピーダンスZは、数式1によって求められる。
(数式1)
Figure 2010073891
数式1より、特性インピーダンスZは、芯線(内部導体)の半径a、外部導体の内径bだけで決定することができる。なお、εは比誘電率、log は自然対数を示す。
実施例1の構造では、信号用スルーホール6の周囲にGND用スルーホール7が同心円状に配置されている。この構造は同軸構造に近く擬似同軸とみなせる。ここで、信号用スルーホール6のドリル径R1を半径aとし、GND用スルーホール7の同心円半径R2を半径bとして、数式1に代入することで、同軸コネクタ用のスルーホールの特性インピーダンスを予測することができる。
クリアランス5については、信号用スルーホール6とGND層2との電磁気的結合により、インピーダンス設計値からずれ特性劣化が生じる。そこで、GND層2と信号用スルーホール6との結合を遮断するため、第4〜n−3層のGND層2におけるクリアランス5では、GND用スルーホール7よりも外側までクリアランス領域を広げる。これにより、GND層2からの電磁気的結合を遮断することになるので、インピーダンス設計が信号用スルーホール6とGND用スルーホール7のみで決定することができるようになる。
次に、信号用スルーホール6から信号配線4を引き出す際に、信号配線4がクリアランス5上を通過することで、インピーダンス特性が劣化する問題がある。これについては、信号配線4が配された層(第2層、第n−1層)の1段上層(第1層、n−2層)及び1段下層(第3層、n層)のGND層2におけるクリアランス5の領域を信号用スルーホール6を中心とした円形状ではなく、中心をずらし、クリアランス5を通過する信号配線が極力短くするように構成する。これにより、信号配線4での特性インピーダンス不整合が小さくなり伝送特性が良好となる。
次に、本発明の実施例1に係るプリント配線基板の特性について、比較例を用いながら図面を用いて説明する。図5は、比較例1に係るプリント配線基板のスルーホール周辺の構成を模式的に示したGND層の第1層側から見たときの部分平面図である。図6は、比較例2に係るプリント配線基板のスルーホール周辺の構成を模式的に示したGND層の第1層側から見たときの部分平面図である。図7は、実施例1、比較例1、及び比較例2の特性インピーダンスを示したグラフである。図8は、実施例1、比較例1、及び比較例2の伝送特性を示したグラフである。
なお、実施例1、比較例1、及び比較例2の3者で信号用スルーホール6とGND用スルーホール7とで構成される特性インピーダンスは全く同じであり、クリアランスだけが異なるものである。比較例1に係るプリント配線基板は、クリアランス5について、信号用スルーホール6の軸を中心にして、各GND用スルーホール7の中心を結ぶ円よりも内周にて、各GND用スルーホール7と接しないように円形状に形成されており、各GND用スルーホール7と各層のGND層2と接続されている(図5参照)。比較例2に係るプリント配線基板は、クリアランス5について、信号用スルーホール6の軸を中心にして、各GND用スルーホール7の中心を結ぶ円と同等の位置にて、各GND用スルーホール7と接するように円形状に形成されており、各GND用スルーホール7と各層のGND層2と接続されている(図6参照)。比較例1、2のクリアランス5以外の構成については、実施例1と同様である。
図7は、特性インピーダンスを時間領域で示したTDR法(Time Domain Reflectmetry)によるプロットである。50Ωに安定しているほど特性が良いことを示している。比較例1(図5参照)の構成のようにクリアランスが小さいとスルーホール自身のインピーダンスが低下する。また、比較例2(図6参照)のようにクリアランスが大きいとインピーダンスが増加する。一方、実施例1(図1参照)のようなクリアランス5の構成とすることにより、特性インピーダンスは安定し、比較例1、2よりも優れていることがわかる。
図8は、挿入損失をプロットしている。グラフの下方にプロットされるほど減衰量が大きく伝送特性が悪いことを示している。このデータからもクリアランスが大きくても小さくても伝送特性が劣化している。一方、実施例1(図1参照)のようなクリアランス5の構成とすることにより、高周波域での減衰量が小さく、比較例1、2の伝送特性よりも優れていることがわかる。
実施例1によれば、プリント配線基板1において、特性劣化の要因であったクリアランス5を改善することにより、信号の伝送特性が良好となり、高品質な高速信号伝送が可能となる。更に、高密度、高多層配線によってスルーホールの使用を余儀なくされる場合にも信号配線4の特性インピーダンス整合、挿入損失の低減を実現し、特性劣化をすることなく製品設計を実現することができる。
なお、特許文献3(特開2007−158675号公報)では、信号ビアの近傍に導体ビアを設けることで帯域阻止フィルタを構成しているが、ブロードバンド伝送を想定している本実施例とは相反する効果を期待しているものである。
また、特許文献4(特開2007−220849号公報)では、多層プリント基板において、ビアホールの周囲に磁性体を形成してコモンモードフィルタを構成しているが、本実施例とは構成方法、目的とも異なっている。
また、特許文献5(特開2007−234715号公報)では、多層プリント回路基板において、信号配線の貫通ビアの周囲に高誘電率材料を埋め込み、EMIを抑制しているが、信号配線の貫通ビアのインピーダンスコントロールについて不明である。
また、特許文献6(特開2008−130976号公報)では、プリント配線基板において、スルーホールのクリアランスにインピーダンス勾配を持たせ特性を改善させているが、クリアランス上の信号配線のインピーダンスが不整合になるため、高周波領域では特性劣化を生じるおそれがある。
また、特許文献7(特開2007−250885号公報)では、多層プリント配線板において、信号伝送用スルーホールの形状からキャパシタとインダクタを計算し、特性インピーダンスを算出して穴径などを設定しているが、スルーホールとGNDや電源のべた導体との結合によるキャパシタおよびインダクタが考慮されていない。
また、特許文献8(特開2007−258358号公報)では、多層プリント配線板において、差動伝送信号用スルーホールの形状からキャパシタとインダクタを計算し、特性インピーダンスを算出して穴径などを設定しているが、特許文献7と同様、スルーホールとGNDや電源層のべた導体との結合によるキャパシタおよびインダクタが考慮されていない。
また、特許文献9(特開2000−114729号公報)では、多層配線基板において、スルーホールと電源パターンやグランドパターンとの電磁気的結合を抑制するため、信号配線パターンに隣接するグランドパターンのみクリアランスを小さくし、他の電源パターンやグランドパターンのクリアランスを大きくしているが、小さなクリアランス部での電磁気的結合の抑制手法が開示されておらず、また、スルーホール自身のインピーダンスを制御するための技術の開示もない。
本発明の実施例2に係るプリント配線基板について図面を用いて説明する。図9は、本発明の実施例2に係るプリント配線基板のスルーホール周辺の構成を模式的に示したGND層の第1層側から見たときの部分平面図である。
実施例2に係るプリント配線基板1では、信号配線4が配された層(第2層、第n−1層)の1段上層(第1層、n−2層)及び1段下層(第3層、n層)のGND層2のクリアランス5の外形が、信号用スルーホール6から信号配線4が引き出された方向において信号用スルーホール6とクリアランス5の距離が最小距離となるよう、信号用スルーホール6の軸の中心に対して偏芯した楕円形状(長円形状でも可)に形成されている。その他の構成は、実施例1と同様である。実施例2によれば、実施例1と同様な効果を奏する。
本発明の実施例3に係るプリント配線基板について図面を用いて説明する。図10は、本発明の実施例3に係るプリント配線基板のスルーホール周辺の構成を模式的に示したGND層の第1層側から見たときの部分平面図である。
実施例3に係るプリント配線基板1では、信号配線4が配された層(第2層、第n−1層)の1段上層(第1層、n−2層)及び1段下層(第3層、n層)のGND層2のクリアランス5の外形が、信号用スルーホール6から信号配線4が引き出された方向において信号用スルーホール6とクリアランス5の距離が最小距離となるよう、信号用スルーホール6の軸の中心に対して偏芯した四角形状(多角形状でも可)に形成されている。その他の構成は、実施例1と同様である。実施例3によれば、実施例1と同様な効果を奏する。
本発明の実施例1に係るプリント配線基板のスルーホール周辺の構成を模式的に示したGND層の第1層側から見たときの部分平面図である。 本発明の実施例1に係るプリント配線基板のスルーホール周辺の導体部分の構成をスケルトンで示した部分斜視図である。 本発明の実施例1に係るプリント配線基板の構成を模式的に示した(A)信号配線の上部のGND層の断面図、(B)信号配線の層の断面図、及び(A)信号配線の下部のGND層の断面図である。 本発明の実施例1に係るプリント配線基板の構成を模式的に示した信号配線の層に隣接しないGND層の断面図である。 比較例1に係るプリント配線基板のスルーホール周辺の構成を模式的に示したGND層の第1層側から見たときの部分平面図である。 比較例2に係るプリント配線基板のスルーホール周辺の構成を模式的に示したGND層の第1層側から見たときの部分平面図である。 実施例1、比較例1、及び比較例2の特性インピーダンスを示したグラフである。 実施例1、比較例1、及び比較例2の伝送特性を示したグラフである。 本発明の実施例2に係るプリント配線基板のスルーホール周辺の構成を模式的に示したGND層の第1層側から見たときの部分平面図である。 本発明の実施例3に係るプリント配線基板のスルーホール周辺の構成を模式的に示したGND層の第1層側から見たときの部分平面図である。
符号の説明
1 プリント配線基板
2 GND層(導体層)
3 絶縁体(誘電体)
4 信号配線
4a ランド
5 クリアランス
6 信号用スルーホール(第1のスルーホール)
6a ランド
7 GND用スルーホール(第2のスルーホール)
7a ランド

Claims (5)

  1. 絶縁体を介して複数層に積層された接地層と、
    第1のスルーホールと、
    前記第1のスルーホールの軸を中心とする同心円上の所定の位置にて形成された複数の第2のスルーホールと、
    前記第1のスルーホールと前記接地層の間の領域に設けられたアンチパッドとなるクリアランスと、
    前記第1のスルーホールから前記クリアランスを通じて所定の前記接地層間に延在するとともに、所定の前記第2のスルーホール間に配された信号配線と、
    を備え、
    前記クリアランスのうち前記信号配線が配された層の1段上層及び1段下層の前記接地層の第1のクリアランスの外形は、前記第1のスルーホールから前記信号配線が引き出された方向において前記第1のスルーホールとの距離が最小距離となるように形成され、
    前記クリアランスのうち前記信号配線と隣接しない前記接地層の第2のクリアランスの外形は、前記第1のスルーホールの軸を中心にして、各前記第2のスルーホールの中心を結ぶ円よりも外周にて、各前記第2のスルーホールと接しないように形成され、
    前記第2のスルーホールは、前記信号配線が配された層の1段上層及び1段下層の前記接地層と接続され、前記信号配線と隣接しない前記接地層と接続されていないことを特徴とするプリント配線基板。
  2. 前記第1のクリアランスの外形は、前記第1のスルーホールの軸の中心に対して偏芯した円形状に形成されていることを特徴とする請求項1記載のプリント配線基板。
  3. 前記第1のクリアランスの外形は、前記第1のスルーホールの軸の中心に対して偏芯した楕円形又は長円形状に形成されていることを特徴とする請求項1記載のプリント配線基板。
  4. 前記第1のクリアランスの外形は、前記第1のスルーホールの軸の中心に対して偏芯した多角形状に形成されていることを特徴とする請求項1記載のプリント配線基板。
  5. 第1開口部を有する第1接地層を形成する工程と、
    前記第1接地層上にて、絶縁体を介して、前記第1開口部の中心からずれた位置にランドを有するとともに、前記ランドから最も近い前記第1開口部の外形部分に向けて配線が引き出された信号配線を形成する工程と、
    前記信号配線上にて、絶縁体を介して、前記第1開口部と同じ位置及び形状の第2開口部を有する第2接地層を形成する工程と、
    前記第2接地層上にて、絶縁体を介して、前記第2開口部よりも大きく、かつ、前記ランドの中心と同心な第3開口部を有する第3接地層を形成する工程と、
    前記ランドを貫通するように第1貫通穴を形成する工程と、
    前記第1穴を中心とする同心円上であって、前記信号配線と抵触せず、前記第1接地層及び前記第2接地層を貫通し、かつ、前記第3接地層と抵触しない位置に第2貫通穴を形成する工程と、
    前記第1貫通孔及び前記第2貫通孔にそれぞれ第1のスルーホール及び第2のスルーホールを形成する工程と、
    を含むことを特徴とするプリント配線基板の製造方法。
JP2008239675A 2008-09-18 2008-09-18 プリント配線基板及びその製造方法 Expired - Fee Related JP5326455B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008239675A JP5326455B2 (ja) 2008-09-18 2008-09-18 プリント配線基板及びその製造方法
US12/557,371 US8309863B2 (en) 2008-09-18 2009-09-10 Printed wiring board
CN2009101735841A CN101677487B (zh) 2008-09-18 2009-09-17 印刷布线基板及其制造方法
US13/442,423 US9265149B2 (en) 2008-09-18 2012-04-09 Printed wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008239675A JP5326455B2 (ja) 2008-09-18 2008-09-18 プリント配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010073891A true JP2010073891A (ja) 2010-04-02
JP5326455B2 JP5326455B2 (ja) 2013-10-30

Family

ID=42006219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008239675A Expired - Fee Related JP5326455B2 (ja) 2008-09-18 2008-09-18 プリント配線基板及びその製造方法

Country Status (3)

Country Link
US (2) US8309863B2 (ja)
JP (1) JP5326455B2 (ja)
CN (1) CN101677487B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138528A (ja) * 2010-12-27 2012-07-19 Tanaka Kikinzoku Kogyo Kk 高放熱・高信頼性メタルコア配線板
JP2013214741A (ja) * 2012-04-02 2013-10-17 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi フレキシブル回路基板
JP2014107494A (ja) * 2012-11-29 2014-06-09 Mitsubishi Electric Corp 多層基板、回路基板、情報処理装置、センサー装置、および通信装置
WO2014115578A1 (ja) * 2013-01-24 2014-07-31 日本電気株式会社 プリント配線基板、電子機器及び配線接続方法
CN107205308A (zh) * 2016-03-18 2017-09-26 日本奥兰若株式会社 印刷电路板、光模块、以及传输装置
WO2021187764A1 (ko) * 2020-03-18 2021-09-23 삼성전자 주식회사 그라운드 배선을 포함하는 인쇄회로기판

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2235750A1 (en) * 2007-11-27 2010-10-06 Nxp B.V. Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
JP5326455B2 (ja) * 2008-09-18 2013-10-30 日本電気株式会社 プリント配線基板及びその製造方法
JP2013172036A (ja) * 2012-02-21 2013-09-02 Fujitsu Ltd 多層配線基板及び電子機器
TWI450657B (zh) * 2012-12-28 2014-08-21 Hon Hai Prec Ind Co Ltd 印刷電路板
US9441753B2 (en) * 2013-04-30 2016-09-13 Boston Dynamics Printed circuit board electrorheological fluid valve
CN104378908B (zh) * 2013-08-12 2017-06-16 鸿富锦精密工业(深圳)有限公司 印刷电路板
CN104717827A (zh) * 2013-12-11 2015-06-17 鸿富锦精密工业(武汉)有限公司 印刷电路板
GB201414964D0 (en) * 2014-08-22 2014-10-08 Rolls Royce Plc Earthing arrangements for electrical panel
CN105101642B (zh) * 2015-07-13 2018-01-23 广东欧珀移动通信有限公司 一种增加多层pcb板金属箔面积的方法及多层pcb板
CN106102308B (zh) * 2016-06-28 2019-05-10 Oppo广东移动通信有限公司 移动终端的屏蔽支架的接地结构及移动终端
CN106061101B (zh) * 2016-06-28 2018-09-18 广东欧珀移动通信有限公司 信号线保护方法、装置、印制电路板及终端设备
CN106658953A (zh) * 2017-03-13 2017-05-10 深圳天珑无线科技有限公司 一种移动终端的pcb板以及移动终端
CN107069354B (zh) * 2017-05-22 2018-12-07 中国电子科技集团公司第二十九研究所 一种微型射频连接器及其制作方法
US10194524B1 (en) * 2017-07-26 2019-01-29 Cisco Technology, Inc. Anti-pad for signal and power vias in printed circuit board
JP6845118B2 (ja) * 2017-10-25 2021-03-17 株式会社Soken 高周波伝送線路
US11350520B2 (en) * 2019-08-08 2022-05-31 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US10674598B1 (en) * 2019-10-08 2020-06-02 Cisco Technology, Inc. Measuring effective dielectric constant using via-stub resonance
CN114830841A (zh) * 2020-09-14 2022-07-29 鸿富锦精密工业(武汉)有限公司 基板上具有互补信号的导电图形
CN111935903B (zh) * 2020-09-28 2021-02-02 武汉精测电子集团股份有限公司 一种sma连接器的电路板封装结构及信号测试系统
US11212910B1 (en) * 2020-12-03 2021-12-28 Wanshih Electronic Co., Ltd. High frequency signal cross-layer transmission structure in multi-layer printed circuit board
CN115499997A (zh) * 2021-06-18 2022-12-20 中兴智能科技南京有限公司 屏蔽结构及电路板
US20230319978A1 (en) * 2022-04-05 2023-10-05 Dell Products L.P. Micro-ground vias for improved signal integrity for high-speed serial links

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216510A (ja) * 1999-01-25 2000-08-04 Nec Corp プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法
JP2001244633A (ja) * 2000-02-28 2001-09-07 Nec Corp 多層プリント配線板
JP2007528589A (ja) * 2004-03-09 2007-10-11 日本電気株式会社 多層印刷回路基板用バイア伝送線路
JP2009503938A (ja) * 2005-07-20 2009-01-29 エフィキア エルエルシー スループレーン・トランジションの最適化

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206561B2 (ja) 1998-10-01 2001-09-10 日本電気株式会社 多層配線基板
US6622905B2 (en) * 2000-12-29 2003-09-23 Intel Corporation Design and assembly methodology for reducing bridging in bonding electronic components to pads connected to vias
US20030047348A1 (en) * 2001-09-10 2003-03-13 Rebecca Jessep Grid array mounting arrangements
US7149090B2 (en) * 2001-09-11 2006-12-12 Brother Kogyo Kabushiki Kaisha Structure of flexible printed circuit board
JP4211986B2 (ja) * 2004-12-02 2009-01-21 パナソニック株式会社 プリント基板およびプリント基板の設計方法、icパッケージの接続端子設計方法、icパッケージの接続方法
JP2007155675A (ja) 2005-12-08 2007-06-21 Denso Corp 超音波センサ
JP2007201112A (ja) * 2006-01-26 2007-08-09 Hitachi Ltd 掘削深さ検出構造を備えた回路基板及びこれが搭載された伝送装置
JP4835188B2 (ja) 2006-02-16 2011-12-14 日本電気株式会社 多層プリント基板
JP4830539B2 (ja) 2006-02-28 2011-12-07 日本電気株式会社 多層プリント回路基板
JP4824445B2 (ja) 2006-03-16 2011-11-30 アイカ工業株式会社 多層プリント配線板
JP4921817B2 (ja) 2006-03-22 2012-04-25 アイカ工業株式会社 多層プリント配線板
JP5194440B2 (ja) 2006-11-24 2013-05-08 日本電気株式会社 プリント配線基板
JP5326455B2 (ja) * 2008-09-18 2013-10-30 日本電気株式会社 プリント配線基板及びその製造方法
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216510A (ja) * 1999-01-25 2000-08-04 Nec Corp プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法
JP2001244633A (ja) * 2000-02-28 2001-09-07 Nec Corp 多層プリント配線板
JP2007528589A (ja) * 2004-03-09 2007-10-11 日本電気株式会社 多層印刷回路基板用バイア伝送線路
JP2009503938A (ja) * 2005-07-20 2009-01-29 エフィキア エルエルシー スループレーン・トランジションの最適化

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138528A (ja) * 2010-12-27 2012-07-19 Tanaka Kikinzoku Kogyo Kk 高放熱・高信頼性メタルコア配線板
JP2013214741A (ja) * 2012-04-02 2013-10-17 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi フレキシブル回路基板
JP2014107494A (ja) * 2012-11-29 2014-06-09 Mitsubishi Electric Corp 多層基板、回路基板、情報処理装置、センサー装置、および通信装置
WO2014115578A1 (ja) * 2013-01-24 2014-07-31 日本電気株式会社 プリント配線基板、電子機器及び配線接続方法
JP5983780B2 (ja) * 2013-01-24 2016-09-06 日本電気株式会社 プリント配線基板、電子機器及び配線接続方法
US9859603B2 (en) 2013-01-24 2018-01-02 Nec Corporation Printed wiring board, electronic device, and wiring connection method
CN107205308A (zh) * 2016-03-18 2017-09-26 日本奥兰若株式会社 印刷电路板、光模块、以及传输装置
CN107205308B (zh) * 2016-03-18 2019-05-14 日本奥兰若株式会社 印刷电路板、光模块、以及传输装置
WO2021187764A1 (ko) * 2020-03-18 2021-09-23 삼성전자 주식회사 그라운드 배선을 포함하는 인쇄회로기판

Also Published As

Publication number Publication date
US8309863B2 (en) 2012-11-13
JP5326455B2 (ja) 2013-10-30
US20100065321A1 (en) 2010-03-18
CN101677487A (zh) 2010-03-24
CN101677487B (zh) 2013-03-20
US9265149B2 (en) 2016-02-16
US20120233857A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
JP5326455B2 (ja) プリント配線基板及びその製造方法
US7408120B2 (en) Printed circuit board having axially parallel via holes
JP5725013B2 (ja) 構造体、配線基板および配線基板の製造方法
KR100731544B1 (ko) 다층배선 코플래너 웨이브가이드
JP4535995B2 (ja) 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ
US7564695B2 (en) Circuit connection structure and printed circuit board
JP5329737B2 (ja) 多層パッケージ、多層セラミックパッケージ、及び多層パッケージにおいて高周波マッチングを実現する方法
US7470864B2 (en) Multi-conducting through hole structure
JP2006074014A (ja) 多層プリント基板、及びマイクロストリップラインのインピーダンス管理方法
US20060097820A1 (en) Printed circuit board built-in type planar balun and method for manufacturing same
JP2009059873A (ja) プリント配線基板
JP6845118B2 (ja) 高周波伝送線路
JP2007074422A (ja) 導波管・ストリップ線路変換器
EP2489248A1 (en) Printed circuit board
WO2014022688A1 (en) Multi-layer transmission lines
JP6461871B2 (ja) 変換器
JP2007250818A (ja) 回路基板
US9532446B2 (en) Printed circuit board including linking extended contact pad
JP2004241680A (ja) 多層プリント基板
US20070123387A1 (en) Printed multilayer solenoid delay line
KR102040790B1 (ko) 무선통신용 연성회로기판
JP2011114627A (ja) コモンモードノイズフィルタ
US9661741B2 (en) Printed wiring board
US9084351B2 (en) Structure and circuit board having repeatedly arranged connection members
JP5161034B2 (ja) 多層プリント基板における同軸コネクタの接続構造および接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Ref document number: 5326455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees