JP2009536361A - 光電子素子及び光導波路を有するプリント回路基板素子 - Google Patents

光電子素子及び光導波路を有するプリント回路基板素子 Download PDF

Info

Publication number
JP2009536361A
JP2009536361A JP2009508041A JP2009508041A JP2009536361A JP 2009536361 A JP2009536361 A JP 2009536361A JP 2009508041 A JP2009508041 A JP 2009508041A JP 2009508041 A JP2009508041 A JP 2009508041A JP 2009536361 A JP2009536361 A JP 2009536361A
Authority
JP
Japan
Prior art keywords
mirror
circuit board
printed circuit
light
board element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009508041A
Other languages
English (en)
Other versions
JP5431145B2 (ja
Inventor
マルクス・リースター
グレゴール・ランガー
アレクサンダー・シュトゥック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Publication of JP2009536361A publication Critical patent/JP2009536361A/ja
Application granted granted Critical
Publication of JP5431145B2 publication Critical patent/JP5431145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本発明に係るプリント回路基板素子（１０）は、光学的に光重合可能な材料層（１３）内に埋設された少なくとも１つの光電子素子（１）と、光電子素子（１）と光学的に結合され、光子の照射により光重合可能材料層（１３）内に形成された少なくとも１つの光導波路（１４）を含み、光電子素子（１）は、その光出力面（３）上に湾曲状の偏向ミラー（５）を備え、出力光（１５）を例えば９０°の角度偏向する。

Description

本発明は、光学的に光重合可能な層形状の材料内に埋設されたＶＣＳＥＬ（垂直共振器表面発光ダイオードレーザ）素子またはフォトダイオード等の少なくとも１つの光電子素子と、光電子素子に光学的に結合され、光子の照射により光重合可能材料内に形成される少なくとも１つの光導波路を含むプリント回路基板素子に関する。本発明は、更に、光透過面を有するＶＣＳＥＬ素子またはフォトダイオード等の光電子素子に関する。
ＶＣＳＥＬ（垂直共振器表面発光ダイオードレーザ）素子等の光電子（半導体）素子は、光又はレーザ光線を、基板に対して垂直方向、即ち、素子の望ましい正規の配置方向に直角に射出することがよくある。そのような発光の方向では、光電子素子の構造的な高さは最小になるのに対して、発光方向に直角な方向の寸法は大きく、特に、構造的な素子の厚み寸法の数倍にもなる。このため、このような光電子素子を、光導波路を有するプリント回路基板素子内に集積する場合、光がプリント回路基板素子の主面と平行に発光することが望ましい場合は、基板内への素子の挿入を基板の端部で為す必要があるといった問題が生じる。しかし、このような端部における素子の挿入には、自動的に規格化された挿入を行う場合は実現することができないといった問題がある。更に、素子の接触状態が異なるため、特に、複雑で高価なワイヤボンディング接続が必要である。また、このような基板の端部における素子の挿入では、プリント回路基板素子の厚み方向の寸法が比較的大きくなり、このことは、厚み方向の寸法が一般的には小さい寸法とすることが要請されているので、望ましくない。
米国特許出願２００３／０１５６３２７Ａ号公報に開示の平板状光偏向素子は、平板の主面に直角の湾曲状ミラー面を有しており、例えば、光ファイバケーブル等の別の素子から入射面に供給される光を、平板状光偏向素子の平板内において出力面に対して約９０°だけ偏向し、更に別体の素子が光を受光するように構成されている。光電子素子から基板に垂直に照射する光をプリント回路基板素子の平板内に偏向するためには、それをプリント回路基板素子内に配置する場合は、このような光偏向素子もまた、端部に配置する必要がある。また、このような別体の偏向素子を配置することにより、必要な精度で配置しなければならないといった観点からも精巧さ要求される。このような欠点は、特開昭６１−１３３９１１Ａ号公報に係る構成に備えられた別体のミラー素子についても対応的に当てはまり、ここでは、予め作成されたミラーがＬＥＤ又は光検出素子に取り付けられた構成である。ドイツ特許出願公開３７０６２５５Ａ号公報によれば、光点火性サイリスタは、プリズム又は可撓性の光ファイバに従って曲がるガラス等の、サイリスタから分離された剛体の光検出器を介して供給された光信号を受信する構成である。
国際特許出願公開ＷＯ０１／１６６３０Ａ１号公報に開示の多層プリント回路基板素子では、光電子素子、特に、ＶＣＳＥＬ素子が光導波路に接続された構成が開示されている。ここでは、光導波層に隣接したバッファ層に各ＶＣＳＥＬ素子を導入する構成であって、ＶＣＳＥＬ素子をプリント回路基板内に平坦に配置することを可能にする方法において、光導波層内に平板状の偏向ミラーが傾斜配置され、発光レーザビームを９０°の角度だけ偏向して光導波層内に導入することが開示されている。しかし、このような構成形態を使用することは、ＶＣＳＥＬ素子およびそれに関連する偏向ミラーの配向は不安定である。更に、面領域状の光導波層が複数のバッファ層の間に設けられ、その中をレーザビームが偏向ミラーによって方向付けられねばならない。従って、このためには狭小のレーザビーム束をＶＣＳＥＬ素子により発生させて、偏向ミラーにより伝導させることも必要となる。
光子を吸収する工程により有機又は無機の光学的に光重合可能な材料内に光導波構造を生成することはすでに公知であり、光学材料は、光子の照射を受けながら、光導波未構成の元の光学材料よりも屈折率が大きくなるように部分的に特性が変更される。このことは、例えば、国際特許出願公開ＷＯ０１／９６９１５Ａ２号公報、ＷＯ０１／９６９１７Ａ２号公報、米国特許４,６６６,２３６号等の光カプラーの説明のなかで開示されている。比較可能な光導波構造をプリント回路基板素子に関連する光学的に光重合可能な材料層内に形成することは、国際特許出願公開ＷＯ２００５／０６４３８１Ａ１号公報にすでに開示されており、本発明の基礎を為す技術が記載されている。
ＶＣＳＥＬ素子を含むプリント回路基板素子は、ＷＯ２００５／０６４３８１Ａ１号公報の特に図１５に関する説明で記載されているように、ここでは、ＶＣＳＥＬ素子は同様にプリント回路基板素子に平坦に集積され、プリント回路基板素子の横方向において垂直上向きに光を照射するように構成されている。レーザビームがプリント回路基板素子の平面内の水平な光導波路内を連続して伝搬することができるように、その公知の技法は、垂直方向の光導波路部分がＶＣＳＥＬ素子と隣接し、光導波路の屈曲部が追従し、水平光導波路内に通過し、そこからプリント回路基板素子の比較的大きな厚み部が再度必然的にもたらされる。そのような構成では、光子を照射する技法は、一般的に、僅かな屈折率の変化をもたらすので、多数の光子を吸収する工程により上記光導波路を形成することについては基本的に問題がある。従って、このような構成の光導波路は、光ファイバと同様の光を束ねる作用のために基本的に好ましいが、比較的大きな曲率を有する湾曲部の周辺部のみで光を伝導することができるだけであるといった欠点がある。従って、光を９０°偏向させることは、数ミリメートル乃至数センチメートルの曲率、（即ち、光学材料層の厚み）が必要であり、このためプリント回路基板素子の厚みが大きくなるとった課題がある。
更に、例えば、回折光学素子によりＶＣＳＥＬ素子の発散角度を調整するために、光学レンズを複製方法で光電子素子内に生成することは、例えば、ヨーロッパ特許出願公開ＥＰ１５１２９９３Ａ１号公報やＥＰ１４６０７３８Ａ２号公報に開示されている。このために、好適な成形を用いてＶＣＳＥＬウェハ上に複数のレンズを成形する工程と成形処理後に紫外線照射によりレンズ材料を硬化させる工程が採用されている。
一方、特開平０２−２３４４７６号公報では、素子の半導体材料で形成された集積偏向ミラーを有し、光を光ファイバに向けて偏向させるＬＥＤ半導体素子がすでに提案されている。そのような偏向ミラーの製作はフォトエッチングの技法で行われることは明らかであり、これは半導体技術分野において一般的である。
本発明の目的は、最初に説明したように、作成が簡単でコスト効率の良い方法で、素子と、各素子が平坦に配置された表面と平行な光導波路とを含む平板状アセンブリ（組立体）において、光の発光及び受光を可能にし、簡単な規格化された挿入と接触動作及びプリント回路基板素子の全体構成の高さを顕著に小さくすることを可能にする、プリント回路基板素子と光電子素子を提供することである。また、本発明は、光電子素子の領域における偏向と同時に、光を合焦するようにし向けている。
この目的を達成するために、独立請求項で記載したようなプリント回路基板素子と光電子素子を提供するものである。有用な実施形態と更なる展開は従属請求項で記載されている。
本発明により提案された技術によって、上記目的は好都合な仕方で達成され、光電子素子とそのような光電子素子を含むプリント回路基板素子が提供され、光電子素子を自動化された工程によってプリント回路基板素子内に挿入する仕方で光を光導波路内に結合（又は、光導波路から素子内に結合）することを可能にし、簡単な接続（例えば、挿入中に導電性接着剤により下側を接続し、及び／又は、その後、μバイアスにより上側を接続する）ことが実行可能となり、更に、顕著に平坦な構成形態とすることができる。これにより、集積偏向ミラーを含む素子を埋設したプリント回路基板の厚みを顕著に低減することが達成されるとともに、コスト効率のよい生産が確保される。また、光の偏向と同時に、偏向ミラーも好都合に、レーザビームを特に光導波路内に合焦させることができ、このことは、前記光子の処理工程を利用した光導波路を形成する技術において特に有用であり、それ自体で有用であり得る。
本発明に係るプリント回路基板素子において、光学的アセンブリである偏向ミラーを有する光電子素子が、レンズを含む従来技術に基づいてＶＣＳＥＬ素子に対向するように光学材料内に埋設され、ここでは、回折光学素子とともに動作しているときは、空気を利用することが考えられる。光学的アセンブリ（従来技術ではレンズ、本発明では偏向ミラー）用に一般に使用される光複製材料、例えば、ゾル・ゲル材等は、約ｎ＝１．５の屈折率を有する。この約１．５の屈折率は、屈折率がｎ＝１の空気中において、充分なレンズ効果を得るのに役立つであろう。しかし、本発明による技術におけるように、光学システムが同様の約１．５の屈折率を有する光学材料内に埋設される場合は、回折光学素子は使用することができないが、屈折光学素子が適用される。偏向ミラーは、例えば、薄膜金属層を利用することにより、特にその外側面においてミラーとして機能する。光ビームを合焦させることは、非球面のミラーにより都合良く実現される。
本発明による偏向ミラーは、例えば９０°の角度で光ビームを偏向するとともに合焦するもので、前記国際特許出願公開ＷＯ２００５／０６４３８１Ａ１号公報に詳述されているように、プリント回路基板素子において集積光学接続部品の生成を実施可能にしている。このようなシステムの詳細な説明として、参照により本願に引用された上記国際特許出願公開文献が参照され、特に、光導波路の形成のために使用された公知のＴＰＡ（２個の光子の吸収）工程に関しても参照される。
偏向ミラーの光学的に透明な材料としては、それ自体公知のレプリカ法において素子半導体ウェハ上に生成し、成形処理の後で紫外線硬化することを可能とするために、特に、紫外線硬化材料が使用される。該材料は、シリコン材またはＯｒｍｏｃｅｒ（登録商標）の名前で知られている無機・有機混成ポリマー、即ち、有機的に変質されたセラミック金属、特に、有機ポリマー及びガラス又はセラミックの、シリコンを主成分とする混成ポリマーを含んでもよい。一方、偏向ミラーの透明材料は、また、例えば、ポリカーボネート、ポリメチルメタクリレート（ＰＭＭＡ）又はポリスチレン等の単純な熱可塑性又はジュロプラスチック材料であってもよく、又は硬化エポキシ又はポリエステル樹脂であってもよい。偏向ミラーの焦点距離は、例えば、５０μｍと５０００μｍの間であり、最大でも５０００μｍであってもよい。偏向ミラーはその後側においてミラー機能を持たせるための金属薄膜層として、特に、金や銀が使用され、この金属薄膜層の厚みは、例えば、約１００ｎｍ〜数μｍの範囲である。
特に、偏向ミラーがレーザビームを束ねたり合焦させる場合は、更に、好都合なことに、形成された光導波路は偏向ミラーの前面からある距離をおいて終端することが可能である。このことは、光子の照射（２個又は多数の光子の吸収）により光導波路を生成する場合に好都合である。その理由は、光子の照射を偏向ミラーや素子に到達する直前においても任意に停止させることができ、素子に対する危険性を除去することができるからである。
光学材料層内に光導波路を形成するときに、光学材料層内にすでに埋設された光電子素子をカメラや同様の観察装置で目標化し、その位置に関して検知し、この観察装置を介してレンズ系を含む照射装置を、一方では、射出された光子ビーム、特に、レーザビームの焦点領域を、プリント回路基板素子の平面、即ち、ｘ／ｙ面内に移動するように動作し、他方では、光学材料層内の深さ方向、即ち、ｚ軸方向に関しても同様の調整が行われるように、都合良く光導波路の形成を遂行することができる（ＷＯ２００５／０６４３８１Ａ１号公報参照）。基準素子として各光電子素子を用いることにより、光導波路を、例えば、単純な直線状の光導波路接続構成として、又は、分岐、湾曲や同様の構造、特に、３次元構造さえも有する光導波構造として、光学材料層内に所望の仕方で形成することができる。このようにして形成された光導波路の断面寸法は、例えば、数マイクロメータのオーダーとすることができ、この場合、光導波路の断面形状は、例えば、円形、楕円形、四角形等であってもよく、正確な形状は光子ビームとその焦点制御により決定することができる。
光導波路を形成するための本発明に係る技術は、好ましくは、それ自体は公知である前述の光子処理工程を利用し、この光子処理工程では、（例えば重合等の）化学反応は、２個（又は複数）の光子を同時に吸収することにより、励起される。そうすることで、励起波長に対する光学材料の光透過性により、容積内の全ての点が到達され、該容積内に３次元構造の書き込みを可能とすることで、非常に小さい焦点領域、即ち、非常に小さな構造寸法を更に達成することができる。また、複数の光子処理は簡単な単一工程の構造化処理で為される。
本発明に係るプリント回路基板素子は、マルチモード又は単一モードの導波データの伝送を非常に高速のデータ伝送速度で行うと同時に、大きな設計自由度をもって行うことを可能としている。このようなプリント回路基板素子は、光電子背面又は可撓性プリント回路基板の形態、特に、携帯電話や携帯カメラや同様の電子計算機及び通信装置等において使用される。この観点において、ＶＣＳＥＬ素子の特性の特に好適な利用としては、埋設された光導波路内にレーザ光を結合することが含まれ、これにより、小電力の入力による低い発熱状態、最適な照射特性及び低価格であることが特に重要な事項である。
添付の図面を参照しつつ、本発明の実施形態について詳細に説明する。すべての図面において、同一または類似の部分には同一の参照符号を付す。また、本発明の範囲から外れることなく、種々の変更も可能であり、従って、以下の詳細な説明は本発明の範囲を限定する意味のものではなく、本発明の範囲は添付の請求の範囲によって規定される。
図１Ａ及び１Ｂは、従来技術によるＶＣＳＥＬレーザ素子１Ａを概略的に示す図であり、該ＶＣＳＥＬレーザ素子１Ａは、ここでは詳述しないが、ＶＣＳＥＬレーザ素子１Ａの半導体本体１’の上面に設けられたレーザ発光面３と接続された、例えば、金の材料でできた接触面２を有する。図１Ｂでは、図示のＶＣＳＥＬレーザ素子１Ａから発光されたレーザビームの放射方向を矢印４で示している。
図２Ａ（上面図）及び２Ｂ（側面図）は、本発明に係る光電子素子、特に、発光する光電子素子の例としての本発明のＶＣＳＥＬ素子１を、図１と同様の比較可能な概略図で示すもので、該素子１は、半導体本体１’と、例えば金の材料でできた接触面２を有し、更に、偏向ミラー５が、ＶＣＳＥＬ素子１の半導体本体１’に直接設けられた、図１と同様の構成の、窓形状のレーザ光の発光・伝送面３の上方部に、配置されている。換言すれば、偏向ミラー５は光伝送面３の上部に直接配置されており、この光伝送面３は発光窓３として以下に簡単に説明する。即ち、ＶＣＳＥＬ素子１で発生されたレーザ光は前記偏向ミラー５に直接到達し、該偏向ミラー５により偏向されるとともに集束される。これについては、図３を参照して以下に詳細に説明する。
偏向ミラー５は、例えば、Ｏｒｍｏｃｅｒ（登録商標）の名前で市販されている無機・有機混成ポリマー等の成形可能な透明材料で作成される。この目的に適した別の材料として、シリコンがある。偏向ミラー５は、図２Ａ及び２Ｂの組合せから明らかなように、略半球体の半分の形状であり、それの外側又は背面５’で鏡面が施されている。このような鏡面は、例えば、厚みが特に１００ｎｍ〜数μｍの層を有する金又は銀等の材料の薄膜金属層によって実現される。
偏向ミラー５の図示の鏡面は、半球形状の断面を有するとともに、他の任意の湾曲形状を有しても良く、一点から他の点に変化する半径を有する非球面のミラーは、特に、プリント回路基板素子内の光導波路内にレーザ光を最適に結合する本願の目的に特に好都合である。
図３に、このようなプリント回路基板素子１０の概略断面構成が示されている。図示のプリント回路基板素子１０は、例えば、従来のＦＲ４基板又は可撓性のプリント回路基板素子が必要な場合はポリイミデ膜形状の基板１１を備える。この基板１１上に接触面１２が、特に、銅の層形状で配置され、この図３に示す接触面は、（通常のフォトエッチング法で）すでに構成されたものが示されている。基板１１の上面又は接触面１２の上部に光学的に光重合可能材料層１３が設けられ、この光重合可能材料層内に光電子素子（ＶＣＳＥＬ素子）１が埋設される。この埋設は、素子１を、例えば、接着等で基板１１又は接触面１２に取り付けることにより、ＷＯ２００５／０６４３８１号公報に記載されたような仕方で行われ、これにより、層１３の光学材料が、例えば、ドクターブレードを使用して従来の方法で適用される。
この後、光ファイバ形状に構成された光導波路１４が、ＷＯ２００５／０６４３８１号公報に記載されたような仕方で、２個の光子の処理を利用して、層１３の光学材料の選択的及び制限された照射により、所望の領域に生成され、素子１から発せられて偏向ミラー５で偏向・収束されたレーザ光１５を光導波路内に導入し、光結合する。そうすることで、図３に示すように、光導波路１４が偏向ミラー５の透明部分の前面側まで直接延びているかどうかは問題ではなく、層１３の光学材料内に光導波路１４を形成するときに、素子１に不都合な作用を及ぼす危険性を避けるために最小限の距離１６が存在するかどうかが重要である。その理由は、レーザ光１５の指示された偏向及び収束は、それにも拘わらず、光導波路１４内に最適な光結合を実現するからである。光導波路１４は素子１と直接的に導通し、距離１６が存在しないことも勿論可能で、よくあることである。このような構成もまた、ＷＯ２００５／０６４３８１号公報に開示の構成以外に、後述する図１４に係る実施形態としても提供される。
図３において、レーザ発光窓３の領域が更に概略図示され、ＶＣＳＥＬ素子１の上部接触面２も図示されており、この上部接触面２は、例えば、マイクロバイアレーザ経路（μバイア・レーザボア）１７を介して上側プリント回路基板層１９の接触面１８と電気的に接続される。ここで、上側プリント回路基板層１９は、図３にすでに構成されたものとして示す前記接触面１８（例えば銅材料のもの）と、例えば、エポキシ樹脂層等の比較的薄い基板である絶縁接着層２０を含む構成である。このように、図示のプリント回路基板素子１０は多層構造を有し、伝導面を備えた２個の絶縁層が設けられ、接触層は公知の仕方でリソグラフィックに形成され、前記接触面及び伝導性トラック１２，１８が得られる。図３に示す構成では、ＶＣＳＥＬ素子１は、接触面１２と電気的に接続された下側接触面と。μバイアレーザ経路１７を介して上側接触面１８と接続された上側接触面２を有する。
別の形態としては、ＶＣＳＥＬ素子１がその一方の表面に両方の接触面を有し、図３に示すマイクロバイアレーザ経路１７とは比較可能に異なる２個のマイクロバイアレーザ経路を介して、上部から、
プリント回路基板素子１０の上側に設けられた互いに別体の伝導性トラック又は接触面と接触される構成も勿論可能であり、これは、図１５でも参照される。この場合、ＶＣＳＥＬ素子１は、ＷＯ２００５／０６４３８１号公報に記載されているように、基板１１の上面に、例えば銅でできた熱拡散層上に配置してもよい。一方、素子１は、その下側に両接触面を備えた構成とし（フリップチップ技術）、これにより、ハンダ付けボールにより基板１１上に接触させてもよい。このように、素子１は挿入中にはすでに完全に接触されており、従って、マイクロバイアス経路の介在は不要となる（図１４参照）。
また、図３に示す構成の場合は、上側接触面又は導電層１８を、公知の追加の方法により、絶縁・接着層２０は不要とするとともに、上部側の単一のプリント回路基板素子１９が不要となるように、光学的に光重合可能な材料の層１３の上面に直接形成することも考えられる。
本発明のアセンブリにおいて、光電子素子、特に、ＶＣＳＥＬ又はフォトダイオード素子１が集積偏向ミラー５を備え、該ミラー５はレーザビーム１５を９０°の角度で偏向するだけでなく、図３から明らかなように、レーザビーム１５を集束し、即ち、レンズの作用を行い、レーザ光を光導波路１４内に導入して結合するのに最適化している。
このような素子１の上面に集積偏向ミラー５を生成するために、図４〜１３に示す技術が好ましくは使用され、例えば、ＥＰ１５１２９９３Ａ１号公報やＥＰ１４６０７３８Ａ２号公報に開示のＶＣＳＥＬ上にマイクロレンズを生成するための公知のレプリカ法と同様の方法で、生成が行われる。ただし、本発明の技術は、更に、例えば、真空蒸着による被膜処理により光学構造又はアセンブリ（即ち、偏向ミラー）の鏡面形成のためにも利用され、このことは図１１と１２を参照して後述する。
詳細には、ウェハ２１は、図４から明らかなように、予め形成された複数の光電子素子１、特に、ＶＣＳＥＬ素子１をすでに搭載しており、該素子と素子の間には接触領域２２が設けられて上記素子を分離している。図４では、詳細には、紫外線透過基板２４と該基板２４内に設けられた紫外線不透過構造２５と紫外線透過成形部材２６を含むマスク基板２３が、ウェハ２１からある距離をおいて、その上方に示されている。マスク２３の上方には顕微鏡２７が概略図示され、これはウェハ２１に関してマスク２３を予め調整するものである。
図５は、重畳されたマスク２３を有し、ウェハ２１に略割り当てられた光レプリカ部材２８を示し、該光レプリカ部材２８は好ましくは公知のゾル・ゲル材の分散部で構成される。
図６は、ウェハ２１と光レプリカ材２８とマスク２３及び顕微鏡２７より成るアセンブリを示し、マスク２３とウェハ２１の互いに関連し合う正確な配向が、顕微鏡２７により為される。
この後、ゾル・ゲル材、即ち、光レプリカ層２８には、図７に示すように、紫外線（又は「紫外光」とも呼ぶ）２９がマスク２３を通して照射され、図示の照射された領域３０は所望の偏向ミラー５として形成される（図２と３を参照）。図７において矢印で示す紫外光２９による照射により、光レプリカ材２８におけるは紫外光照射領域３０は硬化される。
その後、図８に示すように、マスク２３をウェハ２１から持ち上げることにより、成形部材からの取り出しが行われ、紫外線の照射及び紫外線硬化処理により形成された領域３０は、成形部材３１のように、従来の方法で洗浄される。
この後、フォトエッチング処理における構造形成が行われ、図９に示すように、光レプリカ材２８における紫外線の非照射領域の展開（エッチング、洗浄）処理後の構造が得られる。
図１０では、フォトリソグラフィによりウェハ２１の上部に設けられたフォトレジスト構造３２が示され、該フォトレジスト構造３２は、次の被膜処理の間、金属接触領域２２をマスクする機能を有する。
詳細には、図１１に概略示すように、レプリカ材の予め紫外線照射及び硬化された領域３０について、（金又は銀で）該領域３０の湾曲した外側または背面上に真空蒸着することにより、被膜形成が施され、ここで、真空蒸着の向きは、図１１に矢印３３で示すように傾斜している。このようにして、図１２に示す鏡面構成又は金属層５’を備えた構造が得られ、このことから、透明領域３０の陰の効果により、フォトレジスト構造３２の部分３４には真空蒸着は施されていない。
図１３は、（ＶＣＳＥＬ）素子１及び偏向ミラー５が形成されたウェハ２１の最終構成を示し、これはフォトレジスト構造３２を除去した後で得られる構造である。このウェハ２１から、個々の素子１を従来の方法で切断することにより最終的に得られ、このようにして得られた（ＶＣＳＥＬ）素子１が図２及び図３に示されている。
偏向ミラー５用に使用される材料としては、また、例えば、ポリカーボネート、ポリメチルメタクリレート、ポリスチレン、硬化エポキシ又はポリエステル樹脂等の透明の熱可塑性又はジュロプラスチック材が含まれる。このような材料を使用する場合、ウェハ２１の上面に設けられた光電子素子の上部に偏向ミラーを生成するときに、図７に示す紫外光２９で照射することは不要とすることができる。
図１４では、プリント回路基板素子１０が、図３と同様に、断面形状が示され、図３の構成に対して異なる点は、光電子素子１、特に、ＶＣＳＥＬ素子１は、基板１１に対面する下側面に２個の接触面（詳細には図示せず）が設けられていることである。これらの接触面を介して、接触面、特に、銅材の面１２，１２’との電気的接触がハンダ付ボール３５により、基板１１の上面で形成される。素子１の上面側では接触面はなく、図３に示す構成に対応して、偏向ミラー５が素子１の上面側で光透過面３の上方部に設けられる。この偏向ミラー５は図４〜１３で説明したのと同様に構成され、しかも、それは熱硬化性材料、即ち、前述したように適当な透明性を有する熱可塑性又はジュロプラスチック材で作成することもできる。
また、図１４は、ＴＰＡ（二光子吸収）処理により内部に光導波路１４が形成された光学材料層１３を示し、該光導波路１４は偏向ミラー５の側端部まで直接延びている構成例であり、この場合、図３に示す離間距離１６は、図１４に係る実施形態では省略されている。
最後に、図１５では、図２Ａに示す構成と同様に、ＶＣＳＥＬ素子１の概略上面図が示され、ここでは、２個の接触面２，２’が素子１の視認される上面側、即ち、その半導体本体１’の上面に設けられ、これら２個の接触面がアノード２及びカソード２’として形成されている。更に、例えば円形の発光窓部３、即ち、略光伝送面３が図１５の上面図から明らかであり、該上面図に視認される偏向ミラー５が該窓部３の上方部に設けられる。
以上の説明では、ＶＣＳＥＬ素子について、本発明の文脈において特に好ましい光電子素子の例として説明しているが、（光発光及び受光用の）他の光電子素子、特に、フォトダイオード等も使用可能であることが望ましい。
本発明により提案された技術によって光電子素子と光電子素子を含むプリント回路基板素子が提供され、光電子素子を自動化された工程によってプリント回路基板素子内に挿入する仕方で光を光導波路内に結合（又は、光導波路から素子内に結合）することを可能にし、例えば、挿入中に導電性接着剤により下側を接続し、及び／又は、その後、μバイアスにより上側を接続することが実行可能となり、更に、顕著に平坦な構成形態とすることができ、集積偏向ミラーを含む素子を埋設したプリント回路基板の厚みを顕著に低減するとともに、コスト効率のよい生産が確保され、また、光の偏向と同時に、偏向ミラーも好都合に、レーザビームを特に光導波路内に合焦させることができるので、光子の処理工程を利用した光導波路を形成する技術において特に有用である。
従来の光電子素子の例としてのＶＣＳＥＬ素子の上面図である。 従来の光電子素子の例としてのＶＣＳＥＬ素子の正面図である。 本発明に係る集積偏向ミラーを含むＶＣＳＥＬ素子の比較可能な上面図である。 本発明に係る集積偏向ミラーを含むＶＣＳＥＬ素子の比較可能な正面図である。 本発明による光電子素子、特に、ＶＣＳＥＬ素子やそれと光学的に結合された光導波路を含む、本発明に係るプリント回路基板素子部の概略断面図である。 公知のレプリカ法により半導体ウェハ上に設けられたＶＣＳＥＬ素子上に集積偏向ミラーを生成し、該偏向ミラーの鏡面構成を従来と反対向きに形成する工程を示す図である。 公知のレプリカ法により半導体ウェハ上に設けられたＶＣＳＥＬ素子上に集積偏向ミラーを生成し、該偏向ミラーの鏡面構成を従来と反対向きに形成する工程を示す図である。 公知のレプリカ法により半導体ウェハ上に設けられたＶＣＳＥＬ素子上に集積偏向ミラーを生成し、該偏向ミラーの鏡面構成を従来と反対向きに形成する工程を示す図である。 公知のレプリカ法により半導体ウェハ上に設けられたＶＣＳＥＬ素子上に集積偏向ミラーを生成し、該偏向ミラーの鏡面構成を従来と反対向きに形成する工程を示す図である。 公知のレプリカ法により半導体ウェハ上に設けられたＶＣＳＥＬ素子上に集積偏向ミラーを生成し、該偏向ミラーの鏡面構成を従来と反対向きに形成する工程を示す図である。 公知のレプリカ法により半導体ウェハ上に設けられたＶＣＳＥＬ素子上に集積偏向ミラーを生成し、該偏向ミラーの鏡面構成を従来と反対向きに形成する工程を示す図である。 公知のレプリカ法により半導体ウェハ上に設けられたＶＣＳＥＬ素子上に集積偏向ミラーを生成し、該偏向ミラーの鏡面構成を従来と反対向きに形成する工程を示す図である。 公知のレプリカ法により半導体ウェハ上に設けられたＶＣＳＥＬ素子上に集積偏向ミラーを生成し、該偏向ミラーの鏡面構成を従来と反対向きに形成する工程を示す図である。 公知のレプリカ法により半導体ウェハ上に設けられたＶＣＳＥＬ素子上に集積偏向ミラーを生成し、該偏向ミラーの鏡面構成を従来と反対向きに形成する工程を示す図である。 公知のレプリカ法により半導体ウェハ上に設けられたＶＣＳＥＬ素子上に集積偏向ミラーを生成し、該偏向ミラーの鏡面構成を従来と反対向きに形成する工程を示す図である。 図３に示す構成と同様の、光電子素子を含むプリント回路基板素子の変形例を示す概略断面図である。 光電子素子、即ち、ＶＣＳＥＬ素子の上側に２個の接触面を有する変形例の、図２Ａに示す構成と同様の上面図である。
符号の説明
１ 光電子素子（ＶＣＳＥＬ素子）
５ 偏向ミラー
１０ プリント回路基板素子
１１ 基板
１２ 接触面
１３ 光重合可能材料層
１４ 光導波路

Claims (20)

  1. 光学的に光重合可能な層形状の材料（１３）内に埋設されたＶＣＳＥＬ（垂直共振器表面発光ダイオードレーザ）素子またはフォトダイオード等の少なくとも１つの光電子素子（１）と、前記光電子素子（１）と光学的に結合され、光子の照射により前記光重合可能材料（１３）内に形成される少なくとも１つの光導波路（１４）を含み、
    前記光電子素子（１）はその光透過面（３）上に湾曲状偏向ミラー（５）を備え、前記湾曲状偏向ミラー（５）は、前記光電子素子（１）からの光線（１５）を前記光導波路（１４）の方向、またはその逆方向に、例えば、９０°の角度で偏向することを特徴とするプリント回路基板素子（１０）。
  2. 前記偏向ミラー（５）は前記光電子素子（１）と１個体に形成されたことを特徴とする請求項１に記載のプリント回路基板素子。
  3. 前記偏向ミラー（５）は光線を合焦する屈折ミラーまたは凹面鏡として構成されていることを特徴とする請求項１または２に記載のプリント回路基板素子。
  4. 前記偏向ミラー（５）は光透過材で構成され、ミラー反射後面（５’）を有することを特徴とする請求項１〜３のいずれか一項に記載のプリント回路基板素子。
  5. 前記ミラー反射後面（５’）は例えば金又は銀の金属層で形成されたことを特徴とする請求項４に記載のプリント回路基板素子。
  6. 前記光透過材は、例えば、シリコン又は、例えば、有機的に変質されたセラミック材、特に、有機ポリマーやガラス又はセラミックのシリコンを主成分とする混成ポリマーの無機・有機混成ポリマー等より成る紫外線硬化材であることを特徴とする請求項４または５に記載のプリント回路基板素子。
  7. 前記偏向ミラー（５）は、例えば、ポリカーボネートやポリメチルメタクリレート又はポリスチレン等の光透過性の熱可塑性材料で構成されたことを特徴とする請求項４または５に記載のプリント回路基板素子。
  8. 前記偏向ミラー（５）は、例えば、硬化エポキシ又はポリエステル樹脂等の光透過性のジュロプラスチック材料で構成されたことを特徴とする請求項４または５に記載のプリント回路基板素子。
  9. 前記偏向ミラー（５）は非球面のミラーであることを特徴とする請求項１〜８のいずれか一項に記載のプリント回路基板素子。
  10. 前記偏向ミラー（５）は５０００μｍ以下の焦点距離を有することを特徴とする請求項３〜９のいずれか一項に記載のプリント回路基板素子。
  11. 前記形成される光導波路（１４）は、前記偏向ミラー（５）の前面からある距離（１６）だけ離間して終端することを特徴とする請求項１〜１０のいずれか一項に記載のプリント回路基板素子。
  12. 前記形成される光導波路（１４）は、前記偏向ミラー（５）と直接隣接していることを特徴とする請求項１〜１０のいずれか一項に記載のプリント回路基板素子。
  13. 光透過面（３）を有し、ＶＣＳＥＬ（垂直共振器表面発光ダイオードレーザ）素子またはフォトダイオード等より成る光電子素子（１）であって、
    光透過材で構成され、ミラー反射後面（５’）を有する偏向ミラー（５）が、成形及び硬化処理により前記光透過面（３）に直接取り付けられ、該偏向ミラーは通過する光線（１５）を好ましくは９０°の角度だけ偏向することを特徴とする光電子素子（１）。
  14. 前記偏向ミラー（５）は光線を合焦する屈折ミラーまたは凹面鏡として設計されていることを特徴とする請求項１３に記載の光電子素子。
  15. 前記ミラー反射後面（５’）は例えば金又は銀の金属層で形成されたことを特徴とする請求項１３または１４に記載の光電子素子。
  16. 前記光透過材は、例えば、シリコン又は、例えば、有機的に変質されたセラミック材、特に、有機ポリマーやガラス又はセラミックのシリコンを主成分とする混成ポリマーの無機・有機混成ポリマー等より成る紫外線硬化材であることを特徴とする請求項１３〜１５のいずれか一項に記載の光電子素子。
  17. 前記偏向ミラー（５）は、例えば、ポリカーボネートやポリメチルメタクリレート又はポリスチレン等の光透過性の熱可塑性材料、または、硬化エポキシ又はポリエステル樹脂で構成されたことを特徴とする請求項１３〜１５のいずれか一項に記載の光電子素子。
  18. 前記偏向ミラー（５）は、例えば、ポリカーボネートやポリメチルメタクリレート又はポリスチレン等の光透過性のジュロプラスチック材料熱可塑性材料、または、硬化エポキシ又はポリエステル樹脂で構成されたことを特徴とする請求項１３〜１５のいずれか一項に記載の光電子素子。
  19. 前記偏向ミラー（５）は非球面のミラーであることを特徴とする請求項１３〜１８のいずれか一項に記載の光電子素子。
  20. 前記偏向ミラー（５）は５０００μｍ以下の焦点距離を有することを特徴とする請求項１４〜１９のいずれか一項に記載の光電子素子。
JP2009508041A 2006-05-08 2007-05-08 光電子素子デバイス及び光導波路を有するプリント回路基板素子 Active JP5431145B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AT0079206A AT503027B1 (de) 2006-05-08 2006-05-08 Leiterplattenelement mit optoelektronischem bauelement und licht-wellenleiter
ATA792/2006 2006-05-08
PCT/AT2007/000216 WO2007128021A1 (de) 2006-05-08 2007-05-08 Leiterplattenelement mit optoelektronischem bauelement und licht-wellenleiter

Publications (2)

Publication Number Publication Date
JP2009536361A true JP2009536361A (ja) 2009-10-08
JP5431145B2 JP5431145B2 (ja) 2014-03-05

Family

ID=38198959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009508041A Active JP5431145B2 (ja) 2006-05-08 2007-05-08 光電子素子デバイス及び光導波路を有するプリント回路基板素子

Country Status (9)

Country Link
US (1) US8417078B2 (ja)
EP (1) EP2016449B1 (ja)
JP (1) JP5431145B2 (ja)
KR (1) KR20090010100A (ja)
CN (2) CN101432648A (ja)
AT (1) AT503027B1 (ja)
CA (1) CA2651023A1 (ja)
TW (1) TW200806109A (ja)
WO (1) WO2007128021A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539545A (ja) * 2007-09-21 2010-12-16 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト プリント回路基板エレメント及びその製造方法
JP2015106006A (ja) * 2013-11-29 2015-06-08 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 光モジュール及び光モジュール製造方法。
JPWO2018198490A1 (ja) * 2017-04-28 2020-03-26 国立研究開発法人産業技術総合研究所 光電子集積回路及びコンピューティング装置
WO2022259518A1 (ja) * 2021-06-11 2022-12-15 日本電信電話株式会社 光導波路デバイスの実装構造

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7945127B2 (en) * 2007-09-19 2011-05-17 Intel Corporation Electrically pluggable optical interconnect
KR20110025640A (ko) * 2008-06-10 2011-03-10 스미토모 베이클리트 컴퍼니 리미티드 전자기기, 휴대전화기, 플렉서블 케이블, 광도파로 형성체의 제조방법
AT12314U1 (de) 2009-10-16 2012-03-15 Austria Tech & System Tech Leiterplattenelement und verfahren zur herstellung eines solchen leiterplattenelements
DE102009051188A1 (de) * 2009-10-29 2011-05-19 Siemens Aktiengesellschaft Lichtsignalgeber und Lichtempfänger für einen optischen Sensor
US9064080B2 (en) 2011-01-20 2015-06-23 International Business Machines Corporation Transferring heat through an optical layer of integrated circuitry
AT12749U1 (de) 2011-04-01 2012-10-15 Austria Tech & System Tech Leiterplattenelement mit wenigstens einer led
DE102011101433A1 (de) 2011-05-10 2012-12-13 Technische Universität Dresden Integrierbares optisches Koppelelement und Verfahren zu seiner Herstellung
US8968987B2 (en) * 2012-01-11 2015-03-03 International Business Machines Corporation Implementing enhanced optical mirror coupling and alignment utilizing two-photon resist
WO2014108539A1 (en) 2013-01-11 2014-07-17 Maris Techcon Optical package and a process for its preparation
FI20135200L (fi) * 2013-03-01 2014-09-02 Tellabs Oy Sähkölaite
US10033464B2 (en) * 2013-05-28 2018-07-24 Stmicroelectronics S.R.L. Optoelectronic device having improved optical coupling
US10007052B2 (en) 2015-02-04 2018-06-26 Heptagon Micro Optics Pte. Ltd. Method for manufacturing waveguide structures on wafer-level and corresponding waveguide structures
DE102015208852A1 (de) * 2015-05-13 2016-11-17 Nanoscribe Gmbh Verfahren zum Herstellen einer dreidimensionalen Struktur
EP3130950A1 (de) 2015-08-10 2017-02-15 Multiphoton Optics Gmbh Strahlumlenkelement sowie optisches bauelement mit strahlumlenkelement
US10353146B2 (en) * 2017-06-28 2019-07-16 Intel Corporation Flexible and stretchable optical interconnect in wearable systems
US11262605B2 (en) * 2017-08-31 2022-03-01 Lightwave Logic Inc. Active region-less polymer modulator integrated on a common PIC platform and method
US10162119B1 (en) * 2017-09-15 2018-12-25 Northrop Grumman Systems Corporation Micro-beam shaping optics (MBSO)
CN108418641B (zh) * 2018-03-26 2024-03-22 杭州芯耘光电科技有限公司 一种集成光放大器的多信道光接收组件
CN111478180B (zh) * 2020-04-23 2022-06-10 西安电子科技大学 片上集成慢光波导的半导体激光器
CN114567962B (zh) * 2020-11-27 2023-11-10 鹏鼎控股(深圳)股份有限公司 电路板的制造方法及电路板
CN114423154B (zh) * 2021-12-01 2023-12-01 通富微电子股份有限公司 雪崩能量测试用连接装置以及雪崩能量测试装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07128531A (ja) * 1993-09-10 1995-05-19 Nippon Telegr & Teleph Corp <Ntt> 光集積回路およびその作製方法
JP2000114581A (ja) * 1998-10-09 2000-04-21 Fujitsu Ltd 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法
JP2001141965A (ja) * 1999-11-15 2001-05-25 Canon Inc 光結合器、その作製方法、およびこれを用いた光送受信装置、光インターコネクション装置
JP2001174671A (ja) * 1999-12-16 2001-06-29 Japan Aviation Electronics Industry Ltd 光素子モジュール
JP2004177985A (ja) * 1993-07-19 2004-06-24 Motorola Inc 反射面を有する光電子インターフェース装置およびその製造方法
WO2005064381A1 (de) * 2003-12-29 2005-07-14 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenelement mit wenigstens einem licht-wellenleiter sowie verfahren zur herstellung eines solchen leiterplattenelements
JP2005338696A (ja) * 2004-05-31 2005-12-08 Nec Corp 光部品及びその製造方法
JP2008508698A (ja) * 2004-07-30 2008-03-21 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 半導体レーザモジュール、半導体レーザモジュールのための光学装置および光学装置の製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133911A (ja) * 1984-12-03 1986-06-21 Nippon Telegr & Teleph Corp <Ntt> 受発光素子と光導波路との結合方法
US5072421A (en) * 1985-07-16 1991-12-10 Canon Kabushiki Kaisha Magnetic memory and recording-reproducing method for the magnetic memory
DE3706255C2 (de) * 1987-02-26 1995-07-06 Siemens Ag Lichtzündbarer Thyristor mit zusätzlichem elektrischen Gatekontakt
JPH02234476A (ja) * 1989-03-07 1990-09-17 Nec Corp 半導体発光ダイオード及び半導体発光ダイオードアレイ
US5125054A (en) * 1991-07-25 1992-06-23 Motorola, Inc. Laminated polymer optical waveguide interface and method of making same
JPH10307237A (ja) * 1997-05-08 1998-11-17 New Japan Radio Co Ltd 一体型光通信用半導体装置
TW565733B (en) * 1998-03-18 2003-12-11 Hitachi Ltd Liquid crystal display device
US6684007B2 (en) * 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6343171B1 (en) 1998-10-09 2002-01-29 Fujitsu Limited Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making
US6690845B1 (en) 1998-10-09 2004-02-10 Fujitsu Limited Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making
EP1816642B1 (en) * 1998-11-09 2009-10-21 Seiko Instruments Inc. Near-field optical head and method for manufacturing same
US6198864B1 (en) 1998-11-24 2001-03-06 Agilent Technologies, Inc. Optical wavelength demultiplexer
JP2000173947A (ja) * 1998-12-07 2000-06-23 Tokai Rika Co Ltd プラスティックパッケージ
US20010053260A1 (en) * 2000-03-13 2001-12-20 Toshiyuki Takizawa Optical module and method for producing the same, and optical circuit device
DE10023353A1 (de) * 2000-05-12 2001-11-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung
US6655810B2 (en) * 2000-06-21 2003-12-02 Fujitsu Display Technologies Corporation Lighting unit
US6670208B2 (en) * 2000-06-23 2003-12-30 Nec Corporation Optical circuit in which fabrication is easy
DE10043324A1 (de) 2000-08-23 2002-03-14 Infineon Technologies Ag Opto-elektronische Baugruppe zum Multiplexen und/oder Demultiplexen optischer Signale
US6909554B2 (en) * 2000-12-27 2005-06-21 Finisar Corporation Wafer integration of micro-optics
US7076125B2 (en) * 2001-02-28 2006-07-11 Nec Corporation Optical circuit element and production method therefor, array-form optical circuit element, optical circuit device using it
WO2003012505A1 (de) * 2001-07-02 2003-02-13 Infineon Technologies Ag Vorrichtung und verfahren zum multiplexen und/oder demultiplexen optischer signale einer mehrzahl von wellenlängen
JP3791394B2 (ja) * 2001-11-01 2006-06-28 日本電気株式会社 光導波路基板
NL1019637C2 (nl) * 2001-12-21 2003-07-09 Lionix B V Inrichting en werkwijze voor het inkoppelen van licht in een vlakke golfgeleider, inrichting en werkwijze voor het uitkoppelen van licht uit een vlakke golfgeleider, en werkwijzen voor het vervaardigen van dergelijke inrichtingen.
JP2003307603A (ja) * 2002-02-15 2003-10-31 Omron Corp 光学素子及び当該素子を用いた光学部品
KR100461157B1 (ko) * 2002-06-07 2004-12-13 한국전자통신연구원 병렬 광접속 모듈 및 그 제조방법
JP2004061799A (ja) 2002-07-29 2004-02-26 Canon Inc 二次元光導波装置、およびそれを用いた光電融合配線基板
US7450857B2 (en) * 2002-11-05 2008-11-11 Lightfleet Corporation Optical fan-out and broadcast interconnect
US7221829B2 (en) * 2003-02-24 2007-05-22 Ngk Spark Plug Co., Ltd. Substrate assembly for supporting optical component and method of producing the same
US20070024800A1 (en) 2003-06-04 2007-02-01 Tadahiro Ohmi Substrate and process for producing the same
JP5017765B2 (ja) * 2004-03-30 2012-09-05 日本電気株式会社 光変調器とその製造方法並びに変調光学系とこれを用いた光インターコネクト装置並びに光通信装置
US7298941B2 (en) * 2005-02-16 2007-11-20 Applied Materials, Inc. Optical coupling to IC chip
US8358892B2 (en) * 2005-02-28 2013-01-22 Nec Corporation Connection structure of two-dimensional array optical element and optical circuit
US7376169B2 (en) * 2005-03-07 2008-05-20 Joseph Reid Henrichs Optical phase conjugation laser diode
ATE391936T1 (de) * 2005-04-18 2008-04-15 Varioprint Ag Verfahren zur herstellung eines bauteils zur optischen kopplung

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004177985A (ja) * 1993-07-19 2004-06-24 Motorola Inc 反射面を有する光電子インターフェース装置およびその製造方法
JPH07128531A (ja) * 1993-09-10 1995-05-19 Nippon Telegr & Teleph Corp <Ntt> 光集積回路およびその作製方法
JP2000114581A (ja) * 1998-10-09 2000-04-21 Fujitsu Ltd 電気的相互連結及び光学的相互連結を具備した多層光電子基板並びにその製造方法
JP2001141965A (ja) * 1999-11-15 2001-05-25 Canon Inc 光結合器、その作製方法、およびこれを用いた光送受信装置、光インターコネクション装置
JP2001174671A (ja) * 1999-12-16 2001-06-29 Japan Aviation Electronics Industry Ltd 光素子モジュール
WO2005064381A1 (de) * 2003-12-29 2005-07-14 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenelement mit wenigstens einem licht-wellenleiter sowie verfahren zur herstellung eines solchen leiterplattenelements
JP2007517248A (ja) * 2003-12-29 2007-06-28 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 少なくとも一つの光導波路を含むプリント回路基板エレメント、およびそのようなプリント回路基板エレメントの製造方法
JP2005338696A (ja) * 2004-05-31 2005-12-08 Nec Corp 光部品及びその製造方法
JP2008508698A (ja) * 2004-07-30 2008-03-21 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 半導体レーザモジュール、半導体レーザモジュールのための光学装置および光学装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010539545A (ja) * 2007-09-21 2010-12-16 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト プリント回路基板エレメント及びその製造方法
JP2015106006A (ja) * 2013-11-29 2015-06-08 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 光モジュール及び光モジュール製造方法。
US9927576B2 (en) 2013-11-29 2018-03-27 International Business Machines Corporation Optical modules for wavelength multiplexing
JPWO2018198490A1 (ja) * 2017-04-28 2020-03-26 国立研究開発法人産業技術総合研究所 光電子集積回路及びコンピューティング装置
JP7145515B2 (ja) 2017-04-28 2022-10-03 国立研究開発法人産業技術総合研究所 光電子集積回路及びコンピューティング装置
US11611004B2 (en) 2017-04-28 2023-03-21 National Institute Of Advanced Industrial Science And Technology Opto-electronic integrated circuit and computing apparatus
WO2022259518A1 (ja) * 2021-06-11 2022-12-15 日本電信電話株式会社 光導波路デバイスの実装構造

Also Published As

Publication number Publication date
US8417078B2 (en) 2013-04-09
AT503027B1 (de) 2007-07-15
EP2016449B1 (de) 2021-06-30
CN101432648A (zh) 2009-05-13
US20090310905A1 (en) 2009-12-17
TW200806109A (en) 2008-01-16
CA2651023A1 (en) 2007-11-15
EP2016449A1 (de) 2009-01-21
KR20090010100A (ko) 2009-01-28
CN103185934A (zh) 2013-07-03
JP5431145B2 (ja) 2014-03-05
WO2007128021A1 (de) 2007-11-15
CN103185934B (zh) 2015-04-01
AT503027A4 (de) 2007-07-15

Similar Documents

Publication Publication Date Title
JP5431145B2 (ja) 光電子素子デバイス及び光導波路を有するプリント回路基板素子
US7421858B2 (en) Optical transmission substrate, method for manufacturing optical transmission substrate and optoelectronic integrated circuit
JP5271141B2 (ja) 光電気混載モジュールの製造方法およびそれによって得られた光電気混載モジュール
JP5532929B2 (ja) 光配線プリント基板の製造方法
US20100142896A1 (en) Printed circuit board element and method for producing the same
JP4503064B2 (ja) 光導波路デバイスの製法およびそれによって得られる光導波路デバイス、並びにそれに用いられる光導波路接続構造
JP2004240220A (ja) 光モジュール及びその製造方法、混成集積回路、混成回路基板、電子機器、光電気混載デバイス及びその製造方法
JP2011064910A (ja) 光電気混載モジュールおよびその製造方法
JP2008040003A (ja) フレキシブル光導波路フィルム、光送受信モジュール、マルチチャンネル光送受信モジュール及びフレキシブル光導波路フィルムの製造方法
JPWO2007026843A1 (ja) 導波路装置
JP6543200B2 (ja) 光導波路
JP4308684B2 (ja) 光導波路素子およびその製造方法
JP2002169042A (ja) 光導波路結合構造、光導波路及びその製造方法、並びに光導波路付き光素子部品及びその製造方法
JP2009069359A (ja) 光導波路デバイス、及び、光出力モジュール
JP4537758B2 (ja) 光伝送素子モジュール
JP4131222B2 (ja) 光回路板の製造方法
JP2004233687A (ja) 光導波路基板および光モジュール
JP2007187871A (ja) ポリマ光導波路及びその製造方法
JP2016224288A (ja) 製造方法、プリント基板および光デバイス
JP2008275770A (ja) 光路変換体、光路変換構造、複合光伝送基板および光モジュール
JP5320191B2 (ja) 光コネクタ及びその製造方法
JP2005266119A (ja) 光電配線基板の製造方法
JP2004258076A (ja) 光配線層およびその製造方法
JP2004170716A (ja) 光回路部材、光電気混載基板、光伝送モジュール、および光回路部材の製造方法
JP2005024813A (ja) 複合光学装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120605

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120704

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120711

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120803

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5431145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250