JP2009295855A - 集積回路 - Google Patents
集積回路 Download PDFInfo
- Publication number
- JP2009295855A JP2009295855A JP2008149200A JP2008149200A JP2009295855A JP 2009295855 A JP2009295855 A JP 2009295855A JP 2008149200 A JP2008149200 A JP 2008149200A JP 2008149200 A JP2008149200 A JP 2008149200A JP 2009295855 A JP2009295855 A JP 2009295855A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- diode
- circuit
- node
- potential power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 15
- 230000002238 attenuated effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】入力保護回路セルは、信号ピンに接続される入力端子7、高周波回路に接続されるとともに、入力端子7とノード60により接続される出力端子8、ノード60とVDD間に設けられ、ノード60からVDDへ電流を流すダイオード1、ノード60とGND間に設けられ、GNDからノード60へ電流を流すダイオード2を備える。また、VDDとGND間において、ダイオード1およびダイオード2と並列に接続されるクランプ回路4を備える。
【選択図】図5
Description
本実施の形態に係る入力保護回路セルの回路図を図5に示す。
次に動作について説明する。まず、クランプ回路の動作について説明する。
クランプ回路4を入力保護回路セル70内に構成することにより、図11に示すように放電経路を増加することができる。また、常に入力パッドに隣接してクランプ回路が存在するため、放電経路200のようにいつでもGNDに対し最短距離を保つことができる。他の入力保護回路内のクランプ回路による放電経路201も放電経路として利用でき、従来の放電経路100,101も利用できる。すなわち、ESDパルス電流放電経路を増加させ、低インピーダンスを維持でき、チップ内に必要なクランプ回路数を保持できる。放電経路の低インピーダンス化により、入力保護回路セル70のダイオード1,2について、ESD強度を保つ最低限のサイズを選択することができ、ESD強度を確保しつつ高周波信号のロスを低減できる。また、放電経路の低インピーダンス化により、直列に接続する直列抵抗4を削除することができ、高周波信号のロスを低減できる。
Claims (5)
- 信号ピンと、
高周波回路を含む内部回路と、
前記信号ピンと前記内部回路との間に配置され、前記信号ピンの信号を前記高周波回路に与える際の保護動作を行う入力保護回路セルと、を備え、
前記入力保護回路セルは、
前記信号ピンに接続される入力端子と、
前記高周波回路に接続されるとともに、前記入力端子と接続ノードにより接続される出力端子と、
前記接続ノードと高電位電源間に設けられ、前記接続ノードから高電位電源へ電流を流す第1のダイオードと、
前記接続ノードと低電位電源間に設けられ、前記低電位電源から前記接続ノードへ電流を流す第2のダイオードと、
前記高電位電源と前記低電位電源間において、前記第1のダイオードおよび前記第2のダイオードと並列に接続されるクランプ回路と、を備える、
集積回路。 - 前記クランプ回路は、
前記高電位電源に接続されるソース端子、前記低電位電源に接続されるゲート端子およびドレイン端子を有するNMOSトランジスタを備える、
請求項1に記載の集積回路。 - 前記高電位電源を供給する第1の配線と、
前記第1の配線と略平行に配置され前記低電位電源を供給する第2の配線と、
前記第1の配線と前記第2の配線間において前記第1の配線寄りに配置される前記第1のダイオードと、
前記第1の配線と前記第2の配線間において前記第2の配線寄りに配置される前記第2のダイオードと、
前記第2の配線の外側に配置される前記NMOSトランジスタと、
前記第1の配線の外側に配置される前記出力端子と、
前記NMOSトランジスタの外側に配置される前記入力端子と、を備える、
請求項2に記載の集積回路。 - 前記クランプ回路は、
前記高電位電源と第1のノード間に接続される抵抗と、
前記第1のノードと前記低電位電源間に接続される容量と、
前記第1のノードと第2のノード間に接続され、前記第1のノード側を入力、前記第2のノード側を出力とするインバータと、
前記第2のノードに接続されるゲート端子、前記高電位電源に接続されるソース端子、前記低電位電源に接続されるドレイン端子を有するNMOSトランジスタと、を備える、
請求項1に記載の集積回路。 - 前記高電位電源を供給する第1の配線と、
前記第1の配線と略平行に配置され前記低電位電源を供給する第2の配線と、
前記第1の配線の下に配置される前記第1のダイオードと、
前記第1の配線および前記第2の配線間において前記第1のダイオードの横に配置される前記第2のダイオードと、
前記第1の配線および前記第2の配線間において前記第2のダイオードの横に配置される前記抵抗と、
前記第1の配線および前記第2の配線間において前記抵抗の横に配置される前記容量と、
前記第2の配線の下に配置される前記インバータと、
前記第2の配線の外側に配置される前記NMOSトランジスタと、
前記第1の配線の外側に配置される前記出力端子と、
前記NMOSトランジスタの外側に配置される前記入力端子と、を備える、
請求項4に記載の集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149200A JP5312849B2 (ja) | 2008-06-06 | 2008-06-06 | 集積回路 |
US12/437,408 US8094422B2 (en) | 2008-06-06 | 2009-05-07 | Integrated circuit |
US13/310,453 US20120140366A1 (en) | 2008-06-06 | 2011-12-02 | Integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149200A JP5312849B2 (ja) | 2008-06-06 | 2008-06-06 | 集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009295855A true JP2009295855A (ja) | 2009-12-17 |
JP5312849B2 JP5312849B2 (ja) | 2013-10-09 |
Family
ID=41400087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008149200A Expired - Fee Related JP5312849B2 (ja) | 2008-06-06 | 2008-06-06 | 集積回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8094422B2 (ja) |
JP (1) | JP5312849B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014511576A (ja) * | 2011-03-01 | 2014-05-15 | クアルコム,インコーポレイテッド | 半導体ダイコア領域におけるr−cクランプ回路の分散型ビルディングブロック |
JP2015211463A (ja) * | 2014-04-23 | 2015-11-24 | 上海兆芯集成電路有限公司 | 静電放電保護回路 |
WO2018139277A1 (ja) * | 2017-01-30 | 2018-08-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体チップ |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5312849B2 (ja) * | 2008-06-06 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 集積回路 |
US9058886B2 (en) * | 2013-03-22 | 2015-06-16 | Kabushiki Kaisha Toshiba | Power supply circuit and protection circuit |
CN103441126B (zh) * | 2013-09-11 | 2016-05-18 | 陈茂奎 | 一种静电释放保护装置 |
US9876450B2 (en) * | 2014-01-24 | 2018-01-23 | Marvell World Trade, Ltd. | Active clamp for motor driver |
JP6266444B2 (ja) * | 2014-06-20 | 2018-01-24 | ザインエレクトロニクス株式会社 | 半導体装置 |
CN107408533B (zh) * | 2015-06-19 | 2022-02-08 | 瑞萨电子株式会社 | 半导体器件 |
CN108880212B (zh) * | 2018-06-30 | 2021-07-20 | 唯捷创芯(天津)电子技术股份有限公司 | 一种防浪涌的电源钳位电路、芯片及通信终端 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0327566A (ja) * | 1989-03-15 | 1991-02-05 | Matsushita Electric Ind Co Ltd | サージ保護装置 |
JP2002305254A (ja) * | 2001-04-05 | 2002-10-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2005072607A (ja) * | 2003-08-27 | 2005-03-17 | Samsung Electronics Co Ltd | 静電気保護素子とパワークランプで構成された入出力静電気放電保護セルを具備する集積回路装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7687858B2 (en) * | 1999-01-15 | 2010-03-30 | Broadcom Corporation | System and method for ESD protection |
US6327125B1 (en) * | 1999-12-22 | 2001-12-04 | Philips Electronics North America Corporation | Integrated circuit with removable ESD protection |
US6385021B1 (en) * | 2000-04-10 | 2002-05-07 | Motorola, Inc. | Electrostatic discharge (ESD) protection circuit |
JP2003197754A (ja) | 2001-12-26 | 2003-07-11 | Mitsubishi Electric Corp | 高周波半導体装置 |
US20060256489A1 (en) * | 2005-05-10 | 2006-11-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuits with impedance matching for radio-frequency applications |
KR100834828B1 (ko) * | 2006-03-17 | 2008-06-04 | 삼성전자주식회사 | 정전방전 특성을 강화한 반도체 장치 |
JP2007311813A (ja) | 2007-06-25 | 2007-11-29 | Renesas Technology Corp | 通信用半導体集積回路装置 |
JP5312849B2 (ja) * | 2008-06-06 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 集積回路 |
IT1399907B1 (it) * | 2010-04-28 | 2013-05-09 | St Microelectronics Srl | Apparato di protezione contro scariche elettrostatiche per un circuito integrato e relativo circuito integrato. |
US8279570B2 (en) * | 2010-10-20 | 2012-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection for RF circuits |
-
2008
- 2008-06-06 JP JP2008149200A patent/JP5312849B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-07 US US12/437,408 patent/US8094422B2/en not_active Expired - Fee Related
-
2011
- 2011-12-02 US US13/310,453 patent/US20120140366A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0327566A (ja) * | 1989-03-15 | 1991-02-05 | Matsushita Electric Ind Co Ltd | サージ保護装置 |
JP2002305254A (ja) * | 2001-04-05 | 2002-10-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2005072607A (ja) * | 2003-08-27 | 2005-03-17 | Samsung Electronics Co Ltd | 静電気保護素子とパワークランプで構成された入出力静電気放電保護セルを具備する集積回路装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014511576A (ja) * | 2011-03-01 | 2014-05-15 | クアルコム,インコーポレイテッド | 半導体ダイコア領域におけるr−cクランプ回路の分散型ビルディングブロック |
JP2015211463A (ja) * | 2014-04-23 | 2015-11-24 | 上海兆芯集成電路有限公司 | 静電放電保護回路 |
US9337651B2 (en) | 2014-04-23 | 2016-05-10 | Via Alliance Semiconductor Co., Ltd. | Electrostatic discharge protection circuit |
WO2018139277A1 (ja) * | 2017-01-30 | 2018-08-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体チップ |
CN110214370A (zh) * | 2017-01-30 | 2019-09-06 | 索尼半导体解决方案公司 | 半导体芯片 |
US11373964B2 (en) | 2017-01-30 | 2022-06-28 | Sony Semiconductor Solutions Corporation | Semiconductor chip |
Also Published As
Publication number | Publication date |
---|---|
US20120140366A1 (en) | 2012-06-07 |
US20090303645A1 (en) | 2009-12-10 |
JP5312849B2 (ja) | 2013-10-09 |
US8094422B2 (en) | 2012-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5312849B2 (ja) | 集積回路 | |
KR101422974B1 (ko) | Rf ic들에 대한 고전압, 고주파수 esd 보호 회로 | |
US20080218920A1 (en) | Method and aparatus for improved electrostatic discharge protection | |
US9948090B2 (en) | Semiconductor device | |
JP6521792B2 (ja) | 半導体装置 | |
JP2006302971A (ja) | 電源クランプ回路及び半導体装置 | |
JP2008182239A (ja) | 静電気放電保護装置 | |
US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
JP2007531284A (ja) | ソース/バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置 | |
JP2011176031A (ja) | 半導体装置 | |
JP2011071502A (ja) | Esd保護を有する集積電子回路を設計する方法及びそれにより得られる回路 | |
JP2021044488A (ja) | 保護回路 | |
JP2008206282A (ja) | スナバ回路 | |
US20090059453A1 (en) | Semiconductor integrated circuit | |
JP2008520109A (ja) | 切替可能i/oデカップリング・キャパシタンス機能を実現する局部esdパワーレールクランプ | |
JP2008159736A (ja) | 半導体装置及びその電源供給方法 | |
JP2010041013A (ja) | 保護回路 | |
JP4823098B2 (ja) | I/o回路 | |
JP2009266121A (ja) | レギュレータ | |
JP2004087765A (ja) | 静電気放電保護回路 | |
US8194372B1 (en) | Systems and methods for electrostatic discharge protection | |
JP4923865B2 (ja) | インバータ装置 | |
JP5939840B2 (ja) | 半導体装置 | |
US20100277842A1 (en) | Input/output buffer and electrostatic discharge protection circuit | |
JP5352062B2 (ja) | 静電気保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130703 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5312849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |