JP2008235886A - 改善された静電放電保護のための方法および装置 - Google Patents
改善された静電放電保護のための方法および装置 Download PDFInfo
- Publication number
- JP2008235886A JP2008235886A JP2008057606A JP2008057606A JP2008235886A JP 2008235886 A JP2008235886 A JP 2008235886A JP 2008057606 A JP2008057606 A JP 2008057606A JP 2008057606 A JP2008057606 A JP 2008057606A JP 2008235886 A JP2008235886 A JP 2008235886A
- Authority
- JP
- Japan
- Prior art keywords
- esd
- mos transistor
- protection circuit
- clamp
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 7
- 230000004044 response Effects 0.000 claims abstract description 11
- 230000001052 transient effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 2
- 230000006378 damage Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】多数の電力領域を持つ集積回路(IC)の保護のための領域間静電放電(ESD)保護回路を有する装置。ESD事象に応じて、保護回路は異なった電力領域間のESD保護を提供する。特に、保護回路は1つの電力領域に結合された少なくとも1つのクランプを含み、同クランプはESD事象の発生中に電流を伝導して、2つの異なった電力領域間のインターフェース回線に余分な電流を提供する。また、この余分な電流は、インターフェース回線上のインピーダンス要素にかかる電圧を上昇させ、それにより、ESD保護のための設計の余裕を改善し、かつ、IC製品のためのより優れたESD保護能力を提供する。
【選択図】図2
Description
本発明の一実施形態において、多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路が提供されている。このESD保護回路は、第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、第2の電圧供給回線と、第1の接地電位および第2の接地電位のうちの1つとの間に結合された少なくとも1つの第2のMOSトランジスタとを含んでいる。この回路は、第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のESDクランプも含んでいる。この第1のESDクランプは第1のMOSトランジスタと平行に定置されている。この回路は、第2の電圧供給回線と、第1および第2の接地電位の少なくとも1つとの間に結合された少なくとも1つの第2のESDクランプとも含んでいる。第2のESDクランプは、第2のMOSトランジスタと平行に定置されている。この回路は、第1のMOSトランジスタと第2のMOSトランジスタとの間に配置された少なくとも1つのインピーダンス回路であって、第1のESDクランプは電流を伝導し、かつ、ESD事象に応じてインピーダンス回路内に電流の少なくとも一部を供給するインピーダンス回路をさらに含んでいる。
Claims (27)
- 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、
第2の電圧供給回線と、前記第1の接地電位および第2の接地電位のうちの1つとの間に結合された少なくとも1つの第2のMOSトランジスタと、
前記第1の電圧供給回線と前記第1の接地電位との間に結合された少なくとも1つの第1のESDクランプであって、前記少なくとも1つの第1のESDクランプは前記少なくとも1つの第1のMOSトランジスタと平行に定置されている第1のESDクランプと、
前記第2の電圧供給と、前記第1および第2の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第2のESDクランプであって、前記少なくとも1つの第2のESDクランプは前記少なくとも1つの第2のMOSトランジスタと平行に定置されている第2のESDクランプと、
前記少なくとも第1のMOSトランジスタと前記少なくとも第2のMOSトランジスタとの間に配置された少なくとも1つのインピーダンス回路であって、前記少なくとも1つの第1のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給するインピーダンス回路とを含むESD保護回路。 - 前記インピーダンス回路、前記少なくとも第1のMOSトランジスタ、および、前記少なくとも第2のMOSトランジスタは、前記第1と前記第2の電圧供給回線の間にインターフェースを形成する請求項1に記載のESD保護回路。
- 前記インピーダンス回路は、抵抗器、コンデンサ、インダクタ、および、ダイオードのうちの少なくとも1つを含む請求項1に記載のESD保護回路。
- 前記インピーダンス回路は少なくとも1つの能動デバイスを含む請求項1に記載のESD保護回路。
- 前記インピーダンス回路は、制御可能なインピーダンス値を有する可変インピーダンス要素を含む請求項1に記載のESD保護回路。
- 前記少なくとも1つの第1のESDクランプは少なくとも1つのMOSトランジスタを含む請求項1に記載のESD保護回路。
- 前記少なくとも1つの第1のESDクランプは少なくとも1つのダイオードを含む請求項1に記載のESD保護回路。
- 前記インピーダンス回路は前記少なくとも1つの第1のMOSトランジスタのドレインを前記少なくとも1つの第2のMOSトランジスタのゲートに接続する請求項1に記載のESD保護回路。
- 前記電流の前記少なくとも一部は、前記少なくとも第1および第2のMOSトランジスタのうちの1つの破壊を防止するために、前記インピーダンス回路にかかる電圧を上昇させる請求項1に記載のESD保護回路。
- 前記少なくとも第2のESDクランプに直列に配置された少なくとも1つの第3のESDクランプをさらに含み、前記少なくとも第3のESDクランプは前記ESD事象に応じて電流を伝導する請求項1に記載のESD保護回路。
- 前記少なくとも1つの第3のESDクランプは、前記第1および第2の接地電位のうちの前記少なくとも1つと前記少なくとも第2のMOSトランジスタとの間に結合されている請求項9に記載のESD保護回路。
- 前記少なくとも1つの第3のESDクランプは、前記第2の電圧供給回線と前記少なくとも1つの第2のMOSトランジスタとの間に結合されている請求項9に記載のESD保護回路。
- 前記第1と前記第2の接地電位の間に配置された第2のインピーダンス回路をさらに含む請求項1に記載のESD保護回路。
- 前記第2のESDクランプは、間に抵抗器が配置された2つのESDクランプを含む請求項1に記載のESD保護回路。
- 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、
第2の電圧供給回線と、前記第1の接地電位および第2の接地電位のうちの1つとの間に結合された少なくとも1つの第2のMOSトランジスタと、
前記第1の電圧供給回線と前記第1の接地電位との間に結合された少なくとも1つの第1のESDクランプであって、前記少なくとも第1のESDクランプは前記少なくとも第1のMOSトランジスタと平行に定置されている第1のESDクランプと、
前記少なくとも第1のMOSトランジスタと前記少なくとも第2のMOSトランジスタとの間に配置された少なくとも1つのインピーダンス回路と、
前記第2のMOSトランジスタのドレインと前記第2のMOSトランジスタのゲートとの間に定置された少なくとも1つの第2のESDクランプであって、前記少なくとも第1および第2のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第2のESDクランプとを含むESD保護回路。 - 前記インピーダンス回路、前記少なくとも第1のMOSトランジスタ、および、前記少なくとも第2のMOSトランジスタは、前記第1と第2の電圧供給回線の間にインターフェースを形成する請求項15に記載のESD保護回路。
- 前記第1と前記第2の接地電位の間に配置された第2のインピーダンス回路をさらに含む請求項15に記載のESD保護回路。
- 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
第1の保護回路であって、
第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、
第2の電圧供給回線と、前記第1および第2の接地電位のうちの少なくとも1つとの間に結合された少なくとも1つの第2のMOSトランジスタと、
前記第1の電圧供給回線と前記第1の接地電位との間に結合された少なくとも1つの第1のESDクランプであって、前記少なくとも第1のESDクランプは前記少なくとも第1のMOSトランジスタと平行に定置されている第1のESDクランプと、
前記第2の電圧供給回線と、前記第1および前記第2の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第2のESDクランプであって、前記少なくとも第2のMOSトランジスタと平行に定置されている第2のESDクランプと、
前記少なくとも第1のMOSトランジスタと前記少なくとも第2のMOSトランジスタとの間に配置された少なくとも1つの第1のインピーダンス回路であって、前記少なくとも第1のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第1のインピーダンス回路とを含む第1の保護回路と、
第2の保護回路であって、
第3の電圧供給回線と第3の接地電位との間に結合された少なくとも1つの第3のMOSトランジスタと、
第4の電圧供給回線と、前記第3および第4の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第4のMOSトランジスタと、
前記第3の電圧供給回線と前記第3の接地電位との間に結合された少なくとも1つの第3のESDクランプであって、前記少なくとも第3のESDクランプは前記少なくとも第3のMOSトランジスタと平行に定置されている第3のESDクランプと、
前記第4の電圧供給回線と、前記第3および前記第4の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第4のESDクランプであって、前記少なくとも第4のMOSトランジスタと平行に定置されている第4のESDクランプと、
前記少なくとも第3のMOSトランジスタと前記少なくとも第4のMOSトランジスタとの間に配置された少なくとも1つの第2のインピーダンス回路であって、前記少なくとも第3のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第2のインピーダンス回路とを含む第2の保護回路と、
前記第1の保護回路および前記第2の保護回路に結合されたESD検出器とを含むESD保護回路。 - 前記ESD検出器は過渡状態検出器である請求項18に記載のESD保護回路。
- 前記ESD検出器は、前記第1の保護回路の前記第1のESDクランプおよび前記第2の保護回路の前記第2のESDクランプに結合されている請求項18に記載のESD保護回路。
- 前記ESD検出器は、前記第1の保護回路の前記第3のESDクランプおよび前記第2の保護回路の前記第5のESDクランプに結合されている請求項18に記載のESD保護回路。
- 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
第1の保護回路であって、
第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、
第2の電圧供給回線と、前記第1および第2の接地電位のうちの少なくとも1つとの間に結合された少なくとも1つの第2のMOSトランジスタと、
前記少なくとも第1のMOSトランジスタと前記少なくとも第2のMOSトランジスタとの間に配置された少なくとも1つの第1のインピーダンス回路と、
前記第2の電圧供給回線と前記第1および前記第2の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第1のESDクランプであって、前記少なくとも第1のESDクランプは前記少なくとも第2のMOSトランジスタと平行に定置され、かつ、ESD事象に応じて電流を伝導する第1のESDクランプとを含む第1の保護回路と、
第2の保護回路であって、
第3の電圧供給回線と第3の接地電位との間に結合された少なくとも1つの第3のMOSトランジスタと、
第4の電圧供給回線と、前記第3および第4の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第4のMOSトランジスタと、
前記少なくとも第3のMOSトランジスタと前記少なくとも第4のMOSトランジスタとの間に配置された少なくとも1つの第2のインピーダンス回路と、
前記第4の電圧供給回線と前記第3および前記第4の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第2のESDクランプであって、前記少なくとも1つの第4のMOSトランジスタと平行に定置され、かつ、ESD事象に応じて電流を伝導する第2のESDクランプとを含む第2の保護回路と、
前記第1の保護回路および前記第2の保護回路に結合されたESD検出器とを含むESD保護回路。 - 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、
第2の電圧供給回線と、前記第1および第2の接地電位のうちの少なくとも1つとの間に結合された少なくとも1つの第2のMOSトランジスタと、
前記第1の電圧供給回線と前記少なくとも第1のMOSトランジスタとの間に直列に結合された少なくとも1つの第1のESDクランプと、
前記第2の電圧供給回線と前記第1および前記第2の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第2のESDクランプであって、前記少なくとも第2のMOSトランジスタと平行に定置されている第2のESDクランプと、
前記少なくとも第1のMOSトランジスタと前記少なくとも第2のMOSトランジスタとの間に配置された少なくとも1つのインピーダンス回路であって、前記少なくとも第1のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給するインピーダンス回路とを含むESD保護回路。 - 前記第1のESDクランプはMOSトランジスタを含む請求項23に記載のESD保護回路。
- 前記第1と前記第2の接地電位との間に定置された第2のインピーダンス回路をさらに含む請求項23に記載のESD保護回路。
- 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
第1の保護回路であって、
第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、
第2の電圧供給回線と、前記第1および第2の接地電位のうちの少なくとも1つとの間に結合された少なくとも1つの第2のMOSトランジスタと、
前記第1の電圧供給回線と前記少なくとも第1のMOSトランジスタとの間に直列に結合された少なくとも1つの第1のESDクランプと、
前記第2の電圧供給回線と前記第1および前記第2の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第2のESDクランプであって、前記少なくとも第2のMOSトランジスタと平行に定置された第2のESDクランプと、
前記少なくとも第1のMOSトランジスタと前記少なくとも第2のMOSトランジスタとの間に配置された少なくとも1つの第1のインピーダンス回路であって、前記少なくとも第1のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記少なくとも1つの第1のインピーダンス回路内に前記電流の少なくとも一部を供給する第1のインピーダンス回路とを含む第1の保護回路と、
第2の保護回路であって、
前記少なくとも第1のESDクランプおよび前記第1の接地電位に直列に結合された少なくとも1つの第3のMOSトランジスタと、
第3の電圧供給回線と第3の接地電位との間に結合された少なくとも1つの第4のMOSトランジスタと、
前記第3の電位と前記第3の接地電位との間に結合された少なくとも1つの第4のESDクランプであって、前記少なくとも1つの第4のMOSトランジスタと平行に定置された第4のESDクランプと、
前記少なくとも第3のMOSトランジスタと前記少なくとも第4のMOSトランジスタとの間に配置された少なくとも1つの第2のインピーダンス回路とを含む第2の保護回路とを含み、
前記第1の保護回路の前記少なくとも第1のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記第2の保護ユニットの前記少なくとも1つの第2のインピーダンス回路内に前記電流の少なくとも一部を供給するESD保護回路。 - 前記第1のESDクランプはMOSトランジスタを含む請求項24に記載のESD保護回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US89367007P | 2007-03-08 | 2007-03-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008235886A true JP2008235886A (ja) | 2008-10-02 |
JP2008235886A5 JP2008235886A5 (ja) | 2011-04-21 |
Family
ID=39741383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008057606A Pending JP2008235886A (ja) | 2007-03-08 | 2008-03-07 | 改善された静電放電保護のための方法および装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080218920A1 (ja) |
JP (1) | JP2008235886A (ja) |
CN (1) | CN101359825A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10033177B2 (en) | 2015-03-02 | 2018-07-24 | Kabushiki Kaisha Toshiba | Electrostatic protection circuit |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7679396B1 (en) * | 2004-07-07 | 2010-03-16 | Kao Richard F C | High speed integrated circuit |
JP2008263068A (ja) * | 2007-04-12 | 2008-10-30 | Nec Electronics Corp | 静電気保護回路 |
US20080316660A1 (en) * | 2007-06-20 | 2008-12-25 | Ememory Technology Inc. | Electrostatic discharge avoiding circuit |
KR100894254B1 (ko) * | 2007-11-06 | 2009-04-21 | 주식회사 실리콘웍스 | 전압강하가 최소화된 전원공급라인을 구비하는 반도체 칩 |
US20100073833A1 (en) * | 2008-09-23 | 2010-03-25 | Hao-Ping Hong | Circuit apparatus having electrostatic discharge protection function |
US9520486B2 (en) | 2009-11-04 | 2016-12-13 | Analog Devices, Inc. | Electrostatic protection device |
US10199482B2 (en) | 2010-11-29 | 2019-02-05 | Analog Devices, Inc. | Apparatus for electrostatic discharge protection |
US8742455B2 (en) | 2011-05-11 | 2014-06-03 | Analog Devices, Inc. | Apparatus for electrostatic discharge protection |
US8816389B2 (en) * | 2011-10-21 | 2014-08-26 | Analog Devices, Inc. | Overvoltage and/or electrostatic discharge protection device |
US8803193B2 (en) | 2011-05-11 | 2014-08-12 | Analog Devices, Inc. | Overvoltage and/or electrostatic discharge protection device |
US9069924B2 (en) * | 2011-12-29 | 2015-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit cell |
US20140281601A1 (en) * | 2013-03-14 | 2014-09-18 | Apple Inc. | Power boundary cell operation in multiple power domain integrated circuits |
CN103795026B (zh) * | 2014-02-28 | 2016-08-17 | 北京大学 | 输入级esd保护电路 |
US9484739B2 (en) | 2014-09-25 | 2016-11-01 | Analog Devices Global | Overvoltage protection device and method |
US10181719B2 (en) | 2015-03-16 | 2019-01-15 | Analog Devices Global | Overvoltage blocking protection device |
US9520389B1 (en) * | 2015-07-07 | 2016-12-13 | National Chiao Tung University | Silicon-controlled rectifier and an ESD clamp circuit |
TWI547096B (zh) * | 2015-08-07 | 2016-08-21 | 敦泰電子股份有限公司 | 靜電放電箝位電路 |
CN105977938B (zh) * | 2016-06-17 | 2018-09-25 | 中国电子科技集团公司第二十四研究所 | 芯片esd保护电路 |
CN106786451A (zh) * | 2016-11-30 | 2017-05-31 | 北京中电华大电子设计有限责任公司 | 一种模拟电源域esd保护电路 |
US10937782B2 (en) * | 2017-09-14 | 2021-03-02 | Nxp B.V. | Electrostatic discharge protection structure |
EP3944317A1 (en) * | 2020-07-21 | 2022-01-26 | Nexperia B.V. | An electrostatic discharge protection semiconductor structure and a method of manufacture |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936245A (ja) * | 1995-07-17 | 1997-02-07 | Sony Corp | 半導体回路装置 |
JP2003045992A (ja) * | 2002-06-05 | 2003-02-14 | Hitachi Ltd | 半導体集積回路装置 |
JP2004186623A (ja) * | 2002-12-06 | 2004-07-02 | Kawasaki Microelectronics Kk | 半導体回路 |
JP2006093598A (ja) * | 2004-09-27 | 2006-04-06 | Toshiba Corp | 半導体集積回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0837238A (ja) * | 1994-07-21 | 1996-02-06 | Hitachi Ltd | 半導体集積回路装置 |
US5623156A (en) * | 1995-09-28 | 1997-04-22 | Cypress Semiconductor Corporation | Electrostatic discharge (ESD) protection circuit and structure for output drivers |
US6075686A (en) * | 1997-07-09 | 2000-06-13 | Industrial Technology Research Institute | ESD protection circuit for mixed mode integrated circuits with separated power pins |
US20030107424A1 (en) * | 2001-12-11 | 2003-06-12 | Chien-Chang Huang | ESD protection circuit |
US7253453B2 (en) * | 2003-05-21 | 2007-08-07 | Industrial Technology Research Institute | Charge-device model electrostatic discharge protection using active device for CMOS circuits |
US7242561B2 (en) * | 2005-01-12 | 2007-07-10 | Silicon Integrated System Corp. | ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP |
JP4806540B2 (ja) * | 2005-05-18 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
-
2008
- 2008-03-06 US US12/043,206 patent/US20080218920A1/en not_active Abandoned
- 2008-03-07 JP JP2008057606A patent/JP2008235886A/ja active Pending
- 2008-03-10 CN CNA2008102103971A patent/CN101359825A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936245A (ja) * | 1995-07-17 | 1997-02-07 | Sony Corp | 半導体回路装置 |
JP2003045992A (ja) * | 2002-06-05 | 2003-02-14 | Hitachi Ltd | 半導体集積回路装置 |
JP2004186623A (ja) * | 2002-12-06 | 2004-07-02 | Kawasaki Microelectronics Kk | 半導体回路 |
JP2006093598A (ja) * | 2004-09-27 | 2006-04-06 | Toshiba Corp | 半導体集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10033177B2 (en) | 2015-03-02 | 2018-07-24 | Kabushiki Kaisha Toshiba | Electrostatic protection circuit |
US10468870B2 (en) | 2015-03-02 | 2019-11-05 | Kabushiki Kaisha Toshiba | Electrostatic protection circuit |
Also Published As
Publication number | Publication date |
---|---|
CN101359825A (zh) | 2009-02-04 |
US20080218920A1 (en) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008235886A (ja) | 改善された静電放電保護のための方法および装置 | |
TWI485834B (zh) | 結合靜電放電保護電路及方法 | |
KR102140734B1 (ko) | 정전 보호 회로를 포함하는 반도체 장치 및 그것의 동작 방법 | |
US7274546B2 (en) | Apparatus and method for improved triggering and leakage current control of ESD clamping devices | |
TWI334214B (en) | Esd protection circuit | |
JP5550635B2 (ja) | マルチ電圧静電気放電保護 | |
US7589945B2 (en) | Distributed electrostatic discharge protection circuit with varying clamp size | |
TWI568179B (zh) | 高壓閘極驅動電路 | |
US8228651B2 (en) | ESD protection circuit | |
US8705217B2 (en) | Electrostatic discharge protection circuit | |
WO2007124079A2 (en) | Esd clamp control by detection of power state | |
JP2004515923A (ja) | Esd保護装置 | |
JP2005056892A (ja) | Esd保護回路 | |
US20060268478A1 (en) | Methods and Apparatus for Electrostatic Discharge Protection in a Semiconductor Circuit | |
JP2008263068A (ja) | 静電気保護回路 | |
JPH0897376A (ja) | 静電放電対策用保護回路 | |
JP2011176031A (ja) | 半導体装置 | |
US20150342098A1 (en) | I/o device, method for providing esd protection for an i/o device and esd protection device for an i/o device | |
US7184253B1 (en) | ESD trigger circuit with injected current compensation | |
EP2919347B1 (en) | Surge-protection circuit and surge-protection method | |
JP2002141416A (ja) | Cmosバッファにおけるesd保護を向上させる装置 | |
US20070177317A1 (en) | ESD protection circuit | |
US8194372B1 (en) | Systems and methods for electrostatic discharge protection | |
KR20060135225A (ko) | 반도체 회로의 정전기 보호용 전원 클램프 회로 | |
JP5546265B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110302 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20121112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130514 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130814 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140509 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140603 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140815 |