JP2008235886A5 - - Google Patents

Download PDF

Info

Publication number
JP2008235886A5
JP2008235886A5 JP2008057606A JP2008057606A JP2008235886A5 JP 2008235886 A5 JP2008235886 A5 JP 2008235886A5 JP 2008057606 A JP2008057606 A JP 2008057606A JP 2008057606 A JP2008057606 A JP 2008057606A JP 2008235886 A5 JP2008235886 A5 JP 2008235886A5
Authority
JP
Japan
Prior art keywords
esd
mos transistor
protection circuit
coupled
voltage supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008057606A
Other languages
English (en)
Other versions
JP2008235886A (ja
Filing date
Publication date
Application filed filed Critical
Publication of JP2008235886A publication Critical patent/JP2008235886A/ja
Publication of JP2008235886A5 publication Critical patent/JP2008235886A5/ja
Pending legal-status Critical Current

Links

Claims (24)

  1. 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
    第1の電圧供給回線と第1の接地電位との間に結合された第1の金属酸化膜半導体(MOSトランジスタと、
    第2の電圧供給回線と、前記第1の接地電位および第2の接地電位のうちの1つとの間に結合された第2のMOSトランジスタと、
    第1の電圧供給回線と第1の接地電位との間に結合された第3のMOSトランジスタであって、ドレインが第1のMOSトランジスタのドレインと結合される第3のMOSトランジスタと、
    第2の電圧供給回線と、前記第1の接地電位および第2の接地電位のうちの1つとの間に結合された第4のMOSトランジスタであって、ゲートが第2のMOSトランジスタのゲートとつなげられる第4のMOSトランジスタと、
    前記第1の電圧供給回線と前記第1の接地電位との間に結合された第1のESDクランプであって、前記第1のMOSトランジスタのソースとドレインとの間につなげられる前記第1のESDクランプと、
    前記第2の電圧供給と、前記第1および第2の接地電位のうちの1つとの間に結合された第2のESDクランプであって、前記第2のMOSトランジスタのソースとゲートとの間につなげられる前記第2のESDクランプと、
    前記第1の電圧供給回線と前記第1の接地電位との間に結合された第3のESDクランプであって、前記第3のMOSトランジスタのソースとドレインとの間につなげられる前記第3のESDクランプと、
    前記第2の電圧供給と前記第1の接地電位および第2の接地電位のうちの1つとの間に結合された第4のESDクランプであって、前記第4のMOSトランジスタのソースとゲートとの間につなげられる前記第4のESDクランプと、
    記第1のMOSトランジスタと前記第2のMOSトランジスタとの間に結合されたインピーダンス回路であって、前記第1のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給するインピーダンス回路とを含むESD保護回路。
  2. 前記インピーダンス回路、前記第1のMOSトランジスタ、前記第2のMOSトランジスタ、前記第3のMOSトランジスタ、および、前記第4のMOSトランジスタの組み合わせは、前記第1の電圧供給回線と前記第2の電圧供給回線の間にインターフェースを形成する請求項1に記載のESD保護回路。
  3. 前記インピーダンス回路は、抵抗器、コンデンサ、インダクタ、および、ダイオードのうちの少なくとも1つを含む請求項1に記載のESD保護回路。
  4. 前記インピーダンス回路は少なくとも1つの能動デバイスを含む請求項1に記載のESD保護回路。
  5. 前記インピーダンス回路は、制御可能なインピーダンス値を有する可変インピーダンス要素を含む請求項1に記載のESD保護回路。
  6. 前記少なくとも1つの第1のESDクランプはMOSトランジスタを含む請求項1に記載のESD保護回路。
  7. 記第1のESDクランプはダイオードを含む請求項1に記載のESD保護回路。
  8. 前記インピーダンス回路は前記第1のMOSトランジスタのドレイン記第2のMOSトランジスタのゲートとの間つなげられる請求項1に記載のESD保護回路。
  9. 前記電流の前記少なくとも一部は、前記第1および第2のMOSトランジスタのうちの1つの破壊を防止するために、前記インピーダンス回路にかかる電圧を上昇させる請求項1に記載のESD保護回路。
  10. 前記第1の接地電位と前記第2の接地電位の間に結合された第2のインピーダンス回路をさらに含む請求項1に記載のESD保護回路。
  11. 前記第2のESDクランプは、間に抵抗器が配置された2つのESDクランプを含む請求項1に記載のESD保護回路。
  12. 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
    第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、
    第2の電圧供給回線と、前記第1の接地電位および第2の接地電位のうちの1つとの間に結合された少なくとも1つの第2のMOSトランジスタと、
    前記第1の電圧供給回線と前記第1の接地電位との間に結合された少なくとも1つの第1のESDクランプであって、前記少なくとも第1のESDクランプは前記少なくとも第1のMOSトランジスタと平行に定置されている第1のESDクランプと、
    前記少なくとも第1のMOSトランジスタと前記少なくとも第2のMOSトランジスタとの間に配置された少なくとも1つのインピーダンス回路と、
    前記第2のMOSトランジスタのドレインと前記第2のMOSトランジスタのゲートとの間に定置された少なくとも1つの第2のESDクランプであって、前記少なくとも第1および第2のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第2のESDクランプとを含むESD保護回路。
  13. 前記インピーダンス回路、前記少なくとも第1のMOSトランジスタ、および、前記少なくとも第2のMOSトランジスタは、前記第1と第2の電圧供給回線の間にインターフェースを形成する請求項1に記載のESD保護回路。
  14. 前記第1と前記第2の接地電位の間に配置された第2のインピーダンス回路をさらに含む請求項1に記載のESD保護回路。
  15. 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
    第1の保護回路であって、
    第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、
    第2の電圧供給回線と、前記第1および第2の接地電位のうちの少なくとも1つとの間に結合された少なくとも1つの第2のMOSトランジスタと、
    前記第1の電圧供給回線と前記第1の接地電位との間に結合された少なくとも1つの第1のESDクランプであって、前記少なくとも第1のESDクランプは前記少なくとも第1のMOSトランジスタと平行に定置されている第1のESDクランプと、
    前記第2の電圧供給回線と、前記第1および前記第2の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第2のESDクランプであって、前記少なくとも第2のMOSトランジスタと平行に定置されている第2のESDクランプと、
    前記少なくとも第1のMOSトランジスタと前記少なくとも第2のMOSトランジスタとの間に配置された少なくとも1つの第1のインピーダンス回路であって、前記少なくとも第1のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第1のインピーダンス回路とを含む第1の保護回路と、
    第2の保護回路であって、
    第3の電圧供給回線と第3の接地電位との間に結合された少なくとも1つの第3のMOSトランジスタと、
    第4の電圧供給回線と、前記第3および第4の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第4のMOSトランジスタと、
    前記第3の電圧供給回線と前記第3の接地電位との間に結合された少なくとも1つの第3のESDクランプであって、前記少なくとも第3のESDクランプは前記少なくとも第3のMOSトランジスタと平行に定置されている第3のESDクランプと、
    前記第4の電圧供給回線と、前記第3および前記第4の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第4のESDクランプであって、前記少なくとも第4のMOSトランジスタと平行に定置されている第4のESDクランプと、
    前記少なくとも第3のMOSトランジスタと前記少なくとも第4のMOSトランジスタとの間に配置された少なくとも1つの第2のインピーダンス回路であって、前記少なくとも第3のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給する第2のインピーダンス回路とを含む第2の保護回路と、
    前記第1の保護回路および前記第2の保護回路に結合されたESD検出器とを含むESD保護回路。
  16. 前記ESD検出器は過渡状態検出器である請求項1に記載のESD保護回路。
  17. 前記ESD検出器は、前記第1の保護回路の前記第1のESDクランプおよび前記第2の保護回路の前記第2のESDクランプに結合されている請求項1に記載のESD保護回路。
  18. 前記ESD検出器は、前記第1の保護回路の前記第3のESDクランプおよび前記第2の保護回路の前記第5のESDクランプに結合されている請求項1に記載のESD保護回路。
  19. 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
    第1の保護回路であって、
    第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、
    第2の電圧供給回線と、前記第1および第2の接地電位のうちの少なくとも1つとの間に結合された少なくとも1つの第2のMOSトランジスタと、
    前記少なくとも第1のMOSトランジスタと前記少なくとも第2のMOSトランジスタとの間に配置された少なくとも1つの第1のインピーダンス回路と、
    前記第2の電圧供給回線と前記第1および前記第2の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第1のESDクランプであって、前記少なくとも第1のESDクランプは前記少なくとも第2のMOSトランジスタと平行に定置され、かつ、ESD事象に応じて電流を伝導する第1のESDクランプとを含む第1の保護回路と、
    第2の保護回路であって、
    第3の電圧供給回線と第3の接地電位との間に結合された少なくとも1つの第3のMOSトランジスタと、
    第4の電圧供給回線と、前記第3および第4の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第4のMOSトランジスタと、
    前記少なくとも第3のMOSトランジスタと前記少なくとも第4のMOSトランジスタとの間に配置された少なくとも1つの第2のインピーダンス回路と、
    前記第4の電圧供給回線と前記第3および前記第4の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第2のESDクランプであって、前記少なくとも1つの第4のMOSトランジスタと平行に定置され、かつ、ESD事象に応じて電流を伝導する第2のESDクランプとを含む第2の保護回路と、
    前記第1の保護回路および前記第2の保護回路に結合されたESD検出器とを含むESD保護回路。
  20. 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
    第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、
    第2の電圧供給回線と、前記第1および第2の接地電位のうちの少なくとも1つとの間に結合された少なくとも1つの第2のMOSトランジスタと、
    前記第1の電圧供給回線と前記少なくとも第1のMOSトランジスタとの間に直列に結合された少なくとも1つの第1のESDクランプと、
    前記第2の電圧供給回線と前記第1および前記第2の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第2のESDクランプであって、前記少なくとも第2のMOSトランジスタと平行に定置されている第2のESDクランプと、
    前記少なくとも第1のMOSトランジスタと前記少なくとも第2のMOSトランジスタとの間に配置された少なくとも1つのインピーダンス回路であって、前記少なくとも第1のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記インピーダンス回路内に前記電流の少なくとも一部を供給するインピーダンス回路とを含むESD保護回路。
  21. 前記第1のESDクランプはMOSトランジスタを含む請求項2に記載のESD保護回路。
  22. 前記第1と前記第2の接地電位との間に定置された第2のインピーダンス回路をさらに含む請求項2に記載のESD保護回路。
  23. 多数の電力領域を持つ集積回路を保護するための静電放電(ESD)保護回路であって、
    第1の保護回路であって、
    第1の電圧供給回線と第1の接地電位との間に結合された少なくとも1つの第1のMOSトランジスタと、
    第2の電圧供給回線と、前記第1および第2の接地電位のうちの少なくとも1つとの間に結合された少なくとも1つの第2のMOSトランジスタと、
    前記第1の電圧供給回線と前記少なくとも第1のMOSトランジスタとの間に直列に結合された少なくとも1つの第1のESDクランプと、
    前記第2の電圧供給回線と前記第1および前記第2の接地電位のうちの前記少なくとも1つとの間に結合された少なくとも1つの第2のESDクランプであって、前記少なくとも第2のMOSトランジスタと平行に定置された第2のESDクランプと、
    前記少なくとも第1のMOSトランジスタと前記少なくとも第2のMOSトランジスタとの間に配置された少なくとも1つの第1のインピーダンス回路であって、前記少なくとも第1のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記少なくとも1つの第1のインピーダンス回路内に前記電流の少なくとも一部を供給する第1のインピーダンス回路とを含む第1の保護回路と、
    第2の保護回路であって、
    前記少なくとも第1のESDクランプおよび前記第1の接地電位に直列に結合された少なくとも1つの第3のMOSトランジスタと、
    第3の電圧供給回線と第3の接地電位との間に結合された少なくとも1つの第4のMOSトランジスタと、
    前記第3の電位と前記第3の接地電位との間に結合された少なくとも1つの第4のESDクランプであって、前記少なくとも1つの第4のMOSトランジスタと平行に定置された第4のESDクランプと、
    前記少なくとも第3のMOSトランジスタと前記少なくとも第4のMOSトランジスタとの間に配置された少なくとも1つの第2のインピーダンス回路とを含む第2の保護回路とを含み、
    前記第1の保護回路の前記少なくとも第1のESDクランプは電流を伝導し、かつ、ESD事象に応じて前記第2の保護ユニットの前記少なくとも1つの第2のインピーダンス回路内に前記電流の少なくとも一部を供給するESD保護回路。
  24. 前記第1のESDクランプはMOSトランジスタを含む請求項2に記載のESD保護回路。
JP2008057606A 2007-03-08 2008-03-07 改善された静電放電保護のための方法および装置 Pending JP2008235886A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US89367007P 2007-03-08 2007-03-08

Publications (2)

Publication Number Publication Date
JP2008235886A JP2008235886A (ja) 2008-10-02
JP2008235886A5 true JP2008235886A5 (ja) 2011-04-21

Family

ID=39741383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057606A Pending JP2008235886A (ja) 2007-03-08 2008-03-07 改善された静電放電保護のための方法および装置

Country Status (3)

Country Link
US (1) US20080218920A1 (ja)
JP (1) JP2008235886A (ja)
CN (1) CN101359825A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679396B1 (en) * 2004-07-07 2010-03-16 Kao Richard F C High speed integrated circuit
JP2008263068A (ja) * 2007-04-12 2008-10-30 Nec Electronics Corp 静電気保護回路
US20080316660A1 (en) * 2007-06-20 2008-12-25 Ememory Technology Inc. Electrostatic discharge avoiding circuit
KR100894254B1 (ko) * 2007-11-06 2009-04-21 주식회사 실리콘웍스 전압강하가 최소화된 전원공급라인을 구비하는 반도체 칩
US20100073833A1 (en) * 2008-09-23 2010-03-25 Hao-Ping Hong Circuit apparatus having electrostatic discharge protection function
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8816389B2 (en) * 2011-10-21 2014-08-26 Analog Devices, Inc. Overvoltage and/or electrostatic discharge protection device
US8742455B2 (en) 2011-05-11 2014-06-03 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8803193B2 (en) 2011-05-11 2014-08-12 Analog Devices, Inc. Overvoltage and/or electrostatic discharge protection device
US9069924B2 (en) * 2011-12-29 2015-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit cell
US20140281601A1 (en) * 2013-03-14 2014-09-18 Apple Inc. Power boundary cell operation in multiple power domain integrated circuits
CN103795026B (zh) * 2014-02-28 2016-08-17 北京大学 输入级esd保护电路
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
JP2016162884A (ja) 2015-03-02 2016-09-05 株式会社東芝 静電気保護回路
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
US9520389B1 (en) * 2015-07-07 2016-12-13 National Chiao Tung University Silicon-controlled rectifier and an ESD clamp circuit
TWI547096B (zh) * 2015-08-07 2016-08-21 敦泰電子股份有限公司 靜電放電箝位電路
CN105977938B (zh) * 2016-06-17 2018-09-25 中国电子科技集团公司第二十四研究所 芯片esd保护电路
CN106786451A (zh) * 2016-11-30 2017-05-31 北京中电华大电子设计有限责任公司 一种模拟电源域esd保护电路
US10937782B2 (en) * 2017-09-14 2021-03-02 Nxp B.V. Electrostatic discharge protection structure
EP3944317A1 (en) * 2020-07-21 2022-01-26 Nexperia B.V. An electrostatic discharge protection semiconductor structure and a method of manufacture
US12021077B2 (en) * 2022-03-01 2024-06-25 Nxp, B.V. Cross-domain electrostatic discharge protection

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837238A (ja) * 1994-07-21 1996-02-06 Hitachi Ltd 半導体集積回路装置
JP3327060B2 (ja) * 1995-07-17 2002-09-24 ソニー株式会社 半導体回路装置
US5623156A (en) * 1995-09-28 1997-04-22 Cypress Semiconductor Corporation Electrostatic discharge (ESD) protection circuit and structure for output drivers
US6075686A (en) * 1997-07-09 2000-06-13 Industrial Technology Research Institute ESD protection circuit for mixed mode integrated circuits with separated power pins
US20030107424A1 (en) * 2001-12-11 2003-06-12 Chien-Chang Huang ESD protection circuit
JP4183980B2 (ja) * 2002-06-05 2008-11-19 株式会社ルネサステクノロジ 半導体集積回路装置
JP2004186623A (ja) * 2002-12-06 2004-07-02 Kawasaki Microelectronics Kk 半導体回路
US7253453B2 (en) * 2003-05-21 2007-08-07 Industrial Technology Research Institute Charge-device model electrostatic discharge protection using active device for CMOS circuits
JP2006093598A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 半導体集積回路
US7242561B2 (en) * 2005-01-12 2007-07-10 Silicon Integrated System Corp. ESD protection unit with ability to enhance trigger-on speed of low voltage triggered PNP
JP4806540B2 (ja) * 2005-05-18 2011-11-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Similar Documents

Publication Publication Date Title
JP2008235886A5 (ja)
JP2011519488A5 (ja)
JP2008538259A5 (ja)
JP5162070B2 (ja) 静電放電(esd)保護回路
TW518736B (en) Gate-driven or gate-coupled electrostatic discharge protection circuit
TWI343118B (en) Esd protection circuit using self-biased current trigger technique and pumping source mechanism
JP2007531284A (ja) ソース/バルク・ポンピングを使用してゲート酸化膜を保護するための方法および装置
US9545041B2 (en) I/O device, method for providing ESD protection for an I/O device and ESD protection device for an I/O device
TW200735323A (en) High-voltage tolerant power-rail ESD clamp circuit for mixed-voltage I/O interface
JP2010004021A5 (ja)
JP2011119673A5 (ja) 保護回路及び表示装置
US9153958B2 (en) Bias-insensitive trigger circuit for bigFET ESD supply protection
TW201409654A (zh) 電源箝制靜電放電防護電路
TWI524495B (zh) 具有閘極介電質保護之裝置
TWI330883B (en) Esd protection circuit
TW200409335A (en) ESD protection circuit for use in RF CMOS IC design
TWI374595B (en) Esd detection circuit and related method thereof
JP2009165114A5 (ja)
US20160233668A1 (en) Area-efficient active-fet esd protection circuit
US20120307405A1 (en) Integrated circuit having electrostatic discharge protection
EP2849228A2 (en) Bigfet ESD protection that is robust against the first peak of a system-level pulse
JP2008523604A (ja) 静電放電保護装置
Yeh et al. High area-efficient ESD clamp circuit with equivalent $ RC $-based detection mechanism in a 65-nm CMOS process
CN104377674B (zh) 静电放电防护电路和集成电路
Huang et al. Analyzing Gate-Driven Circuit Parameters for Adding ESD Performances