JP2009218562A - トランジスタ及びその製造方法 - Google Patents
トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2009218562A JP2009218562A JP2008313263A JP2008313263A JP2009218562A JP 2009218562 A JP2009218562 A JP 2009218562A JP 2008313263 A JP2008313263 A JP 2008313263A JP 2008313263 A JP2008313263 A JP 2008313263A JP 2009218562 A JP2009218562 A JP 2009218562A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- channel
- transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000003780 insertion Methods 0.000 claims abstract description 82
- 230000037431 insertion Effects 0.000 claims abstract description 82
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 15
- 229910052723 transition metal Inorganic materials 0.000 claims description 8
- 150000003624 transition metals Chemical class 0.000 claims description 8
- 229910052696 pnictogen Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 253
- 108091006146 Channels Proteins 0.000 description 101
- 239000010409 thin film Substances 0.000 description 10
- 229910004438 SUB2 Inorganic materials 0.000 description 8
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 101150018444 sub2 gene Proteins 0.000 description 8
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 7
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 7
- 229910004444 SUB1 Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 229910052795 boron group element Inorganic materials 0.000 description 2
- 229910052800 carbon group element Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】トランジスタを提供する。
【解決手段】チャンネル層、チャンネル層の両端にそれぞれ接触されたソース及びドレイン、チャンネル層と離隔されたゲート電極、チャンネル層とゲート電極との間に備わったゲート絶縁層、及びチャンネル層とゲート絶縁層との間に備わり、チャンネル層と仕事関数が異なる挿入層を備えるトランジスタである。
【選択図】図１
【解決手段】チャンネル層、チャンネル層の両端にそれぞれ接触されたソース及びドレイン、チャンネル層と離隔されたゲート電極、チャンネル層とゲート電極との間に備わったゲート絶縁層、及びチャンネル層とゲート絶縁層との間に備わり、チャンネル層と仕事関数が異なる挿入層を備えるトランジスタである。
【選択図】図１
Description
本発明は半導体素子に係り、さらに詳細には、トランジスタ及びその製造方法に関する。
トランジスタは、電子機器分野で、スイッチング素子（ｓｗｉｔｃｈｉｎｇ ｄｅｖｉｃｅ）や駆動素子（ｄｒｉｖｉｎｇ ｄｅｖｉｃｅ）として広く使われている。特に、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、ガラス基板やプラスチック基板上に製造できるために、液晶表示装置または有機発光表示装置のような平板表示装置分野で有用に使われる。
トランジスタの動作特性を向上させるために、キャリア移動度（ｃａｒｒｉｅｒ ｍｏｂｉｌｉｔｙ）の高い酸化物層、例えば、ＺｎＯ系の物質層をチャンネル層として適用する方法が試みられている。かような方法は、主に平板表示装置用薄膜トランジスタに適用される。しかし、酸化物層をチャンネル層として有するトランジスタ（以下、従来の酸化物トランジスタ）の場合、スレショルド電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を制御し難いという問題がある。
さらに詳細に説明すれば、従来の酸化物トランジスタは、主にｎ型酸化物層をチャンネル層として使用するが、高いオン／オフ電流比（ＯＮ／ＯＦＦ ｃｕｒｒｅｎｔ ｒａｔｉｏ）及び小さなサブスレショルド傾度（Ｓ．Ｓ．：Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｌｏｐｅ）を得るためには、前記ｎ型酸化物層のキャリア（ｃａｒｒｉｅｒ）濃度は高く、結晶性が優れていなければならない。従って、スレショルド電圧調節のために、前記ｎ型酸化物層のキャリア濃度を低くすれば、オン／オフ電流比は低下してサブスレショルド傾度（Ｓ．Ｓ．）は増加するなど、トランジスタの動作特性が劣化するという問題が発生する。
本発明の目的は、スレショルド電圧調節のための挿入層を備えるトランジスタ及びその製造方法を提供するところにある。
本発明の一実施形態は、チャンネル層と、前記チャンネル層の両端にそれぞれ接触されたソース及びドレインと、前記チャンネル層と離隔されたゲート電極と、前記チャンネル層と前記ゲート電極との間に備わったゲート絶縁層と、前記チャンネル層と前記ゲート絶縁層との間に備わり、前記チャンネル層と仕事関数が異なる挿入層とを備えるトランジスタを提供する。
前記チャンネル層は、酸化物を含むことが可能である。
前記酸化物は、Ｚｎ酸化物、Ｃｕ酸化物及びＮｉ酸化物のうち一つを含むことが可能である。
前記チャンネル層は、ｎ型でありうる。このとき、前記挿入層は、ｐ型またはｎ型半導体層でありうる。
前記ｎ型チャンネル層は、ＺｎＯ系の物質層を含むことができる。
前記ｎ型チャンネル層は、ＺｎＯ層であるか、１３族及び１４族の元素のうち、少なくともいずれか一つがドーピングされたＺｎＯ層でありうる。
前記チャンネル層がｎ型であるとき、前記挿入層の仕事関数は、前記チャンネル層の仕事関数より大きくありうる。この場合、前記挿入層のエネルギーバンドギャップは、前記チャンネル層のエネルギーバンドギャップより大きくありうる。
前記チャンネル層は、ｐ型でありうる。このとき、前記挿入層は、ｎ型またはＰ型半導体層でありうる。
前記ｐ型チャンネル層は、Ｃｕ酸化物層、Ｎｉ酸化物層、４族遷移金属がドーピングされたＮｉ酸化物層のうちいずれか一つであるか、１族、２族、１５族の元素及び遷移金属のうち、少なくともいずれか一つがドーピングされたＺｎＯ系酸化物層でありうる。
前記チャンネル層がｐ型であるとき、前記挿入層の仕事関数は、前記チャンネル層の仕事関数より小さくありうる。この場合、前記挿入層のエネルギーバンドギャップは、前記チャンネル層のエネルギーバンドギャップより小さくありうる。
前記ゲート電極は、前記チャンネル層上に備わりうる。
前記ゲート電極は、前記チャンネル層下に備わりうる。
前記トランジスタは、薄膜トランジスタでありうる。
本発明の他の実施形態は、基板上に互いに離隔されたチャンネル層とゲート電極とを形成する段階と、前記チャンネル層の両端にそれぞれ接触されたソース及びドレインを形成する段階と、前記チャンネル層と前記ゲート電極との間にゲート絶縁層を形成する段階と、前記チャンネル層と前記ゲート電極との間に、前記チャンネル層と仕事関数が異なる挿入層を形成する段階とを含むことを特徴とするトランジスタの製造方法を提供する。
前記挿入層は、前記チャンネル層より大きな仕事関数を有することが可能である。
前記挿入層は、前記チャンネル層より小さな仕事関数を有することが可能である。
前記ゲート電極は、前記チャンネル層上に備わりうる。
前記ゲート電極は、前記チャンネル層下に備わりうる
以下、本発明の実施形態によるトランジスタ及びその製造方法について、添付された図面を参照しつつ詳細に説明する。添付された図面に図示された層や領域の幅及び厚さは、明細書の明確性のために多少誇張されて図示されている。詳細な説明全体にわたって、同じ参照番号は、同じ構成要素を示す。
図１は、本発明の第１実施形態によるトランジスタ（以下、本発明の第１トランジスタ）を示している。本発明の第１トランジスタは、ゲート電極Ｇ１がチャンネル層Ｃ１下に形成されるボトム（Ｂｏｔｔｏｍ）ゲート構造を有する薄膜トランジスタである。
図１を参照すれば、基板ＳＵＢ１上に、ゲート電極Ｇ１が形成されている。基板ＳＵＢ１は、シリコン基板、ガラス基板及びプラスチック基板のうち一つであって、透明または不透明でありうる。基板ＳＵＢ１上に、ゲート電極Ｇ１を覆うゲート絶縁層ＧＩ１が形成されている。ゲート絶縁層ＧＩ１は、シリコン酸化物層またはシリコン窒化物層であるが、それ以外の他の物質層でもありうる。ゲート電極Ｇ１上側のゲート絶縁層ＧＩ１上に、挿入層Ｉ１とチャンネル層Ｃ１とが順に形成されている。挿入層Ｉ１とチャンネル層Ｃ１は、上方から見た場合に、同じ形態を有することができる。挿入層Ｉ１とチャンネル層Ｃ１とのＸ軸方向幅は、ゲート電極Ｇ１のＸ軸方向幅より大きくありうる。
チャンネル層Ｃ１は、ｎ型またはｐ型半導体層でありうる。例えば、チャンネル層Ｃ１は、ＺｎＯ系の物質を含むｎ型半導体層であって、この場合、Ｉｎ及びＧａのような１３族元素、Ｓｎのような１４族元素またはそれ以外の他の元素をさらに含むことができる。チャンネル層Ｃ１がｐ型半導体層である場合、チャンネル層Ｃ１は、Ｃｕ酸化物層、Ｎｉ酸化物層または４族遷移金属（例：Ｔｉ）がドーピングされたＮｉ酸化物層であるか、１族、２族及び１５族元素及び遷移金属（例：Ａｇ）のうち少なくとも一つがドーピングされたＺｎＯ系酸化物層でありうる。挿入層Ｉ１は、チャンネル層Ｃ１と仕事関数が異なる層であり、ｎ型半導体層またはｐ型半導体層でありうる。チャンネル層Ｃ１がｎ型半導体層である場合、挿入層Ｉ１の仕事関数は、チャンネル層Ｃ１の仕事関数より大きいことが望ましく、チャンネル層Ｃ１がｐ型半導体層である場合、挿入層Ｉ１の仕事関数は、チャンネル層Ｃ１の仕事関数より小さいことが望ましい。例えば、チャンネル層Ｃ１がｎ型酸化物半導体である場合、挿入層Ｉ１の仕事関数は、チャンネル層Ｃ１の仕事関数より０．１ｅＶないし４ｅＶほど大きくありうる。すなわち、０．１ｅＶ＜挿入層の仕事関数−チャンネル層の仕事関数＜４ｅＶを満足することができる。また、挿入層Ｉ１は、ｐ型酸化物層でありうる。一方、チャンネル層Ｃ１がｐ型酸化物半導体層である場合、挿入層Ｉ１の仕事関数は、チャンネル層Ｃ１の仕事関数より０．１ｅＶないし４ｅＶほど小さくありうる。すなわち、０．１ｅＶ＜チャンネル層の仕事関数−挿入層の仕事関数＜４ｅＶを満足することができる。挿入層Ｉ１は、ｎ型酸化物層でありうる。
挿入層Ｉ１の仕事関数がチャンネル層Ｃ１の仕事関数より大きいとき、挿入層Ｉ１のエネルギーバンドギャップは、チャンネル層Ｃ１のエネルギーバンドギャップより大きいことが望ましく、挿入層Ｉ１の仕事関数がチャンネル層Ｃ１の仕事関数より小さいとき、挿入層Ｉ１のエネルギーバンドギャップは、チャンネル層Ｃ１のエネルギーバンドギャップより小さいことが望ましい。例えば、ｐ型半導体層である挿入層Ｉ１は、Ｃｕ酸化物層、Ｎｉ酸化物層、４族遷移金属（例：Ｔｉ）がドーピングされたＮｉ酸化物層であるか、１族、２族及び１５族元素及び遷移金属（例：Ａｇ）のうち少なくとも一つがドーピングされたＺｎＯ系酸化物層でありうる。ｎ型半導体層である挿入層Ｉ１の例としては、Ｇａ酸化物層を挙げることができる。非酸化物半導体層も挿入層Ｉ１として使用できる。チャンネル層Ｃ１と接合された挿入層Ｉ１は、チャンネル層Ｃ１と異なる仕事関数を有するために、チャンネル層Ｃ１のスレショルド電圧を調節する役割を行える。挿入層Ｉ１の機能については、さらに詳細に後述する。
ゲート絶縁層ＧＩ１上に、ソース電極Ｓ１及びドレイン電極Ｄ１がチャンネル層Ｃ１の両端にそれぞれ接触されるように形成されている。ソース電極Ｓ１及びドレイン電極Ｄ１は、単一金属層または多重金属層でありうる。ソース電極Ｓ１及びドレイン電極Ｄ１は、ゲート電極Ｇ１と同じ金属層であるが、他の金属層でもありうる。ゲート絶縁層ＧＩ１上に、チャンネル層Ｃ１、ソース電極Ｓ１及びドレイン電極Ｄ１を覆う保護層（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）Ｐ１が形成されている。保護層Ｐ１は、シリコン酸化物層またはシリコン窒化物層でありうる。
一方、ゲート電極Ｇ１、ゲート絶縁層ＧＩ１、挿入層Ｉ１、チャンネル層Ｃ１、ソース電極Ｓ１及びドレイン電極Ｄ１の厚さは、それぞれ５０〜３００ｎｍ、５０〜３００ｎｍ、１〜１００ｎｍ、３０〜２００ｎｍ、１０〜２００ｎｍ及び１０〜２００ｎｍでありうる。
図２は、本発明の第２実施形態によるトランジスタ（以下、本発明の第２トランジスタ）を示している。本発明の第２薄膜トランジスタは、ゲート電極Ｇ２がチャンネル層Ｃ２上に形成されるトップ（Ｔｏｐ）ゲート構造の薄膜トランジスタである。
図２を参照すれば、基板ＳＵＢ２上に、チャンネル層Ｃ２及び挿入層Ｉ２が順に形成されている。基板ＳＵＢ２上に、挿入層Ｉ２の両端にそれぞれ接触されるように、ソース電極Ｓ２及びドレイン電極Ｄ２が形成されている。ソース電極Ｓ２及びドレイン電極Ｄ２は、チャンネル層Ｃ２の両端とも接触している。基板ＳＵＢ２上に、チャンネル層Ｃ２、ソース電極Ｓ２及びドレイン電極Ｄ２を覆うゲート絶縁層ＧＩ２が形成されている。ゲート絶縁層ＧＩ２上に、ゲート電極Ｇ２が形成されている。ゲート電極Ｇ２は、チャンネル層Ｃ２上に位置する。ゲート絶縁層ＧＩ２上に、ゲート電極Ｇ２を覆う保護層Ｐ２が形成されている。
図２の基板ＳＵＢ２、チャンネル層Ｃ２、挿入層Ｉ２、ソース電極Ｓ２、ドレイン電極Ｄ２、ゲート絶縁層ＧＩ２、ゲート電極Ｇ２及び保護層Ｐ２それぞれの材質及び厚さは、図１の基板ＳＵＢ１、チャンネル層Ｃ１、挿入層Ｉ１、ソース電極Ｓ１、ドレイン電極Ｄ１、ゲート絶縁層ＧＩ１、ゲート電極Ｇ１及び保護層Ｐ１それぞれの材質及び厚さと同一でありうる。
以下では、図３ないし図６を参照しつつ、本発明の実施形態によるトランジスタで、挿入層によってスレショルド電圧が調節される原理についてさらに詳細に説明する。
図３ないし図６は、互いに異なる組み合わせで形成されたチャンネル層と挿入層とのエネルギーバンドダイヤグラムを示している。図３ないし図６のチャンネル層は、図１及び図２のチャンネル層Ｃ１，Ｃ２に対応し、図３ないし図６の挿入層は、図１及び図２の挿入層Ｉ１，Ｉ２に対応しうる。図３は、チャンネル層と挿入層とがいずれもｎ型半導体層である場合であり、図４は、チャンネル層はｎ型半導体層であり、挿入層はｐ型半導体層である場合である。図５は、チャンネル層と挿入層とがいずれもｐ型半導体層である場合であり、図６は、チャンネル層はｐ型半導体層であり、挿入層はｎ型半導体層である場合である。図３ないし図６で、参照符号ＥＶＡＣ、ＥＣ、ＥＦ及びＥＶはそれぞれ真空エネルギーレベル、伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）の最下位エネルギーレベル、フェルミエネルギーレベル及び価電帯（ｖａｌｅｎｃｅ ｂａｎｄ）の最上位エネルギーレベルを示す。そして、参照符号Ｗ１〜Ｗ４は挿入層の仕事関数を示し、Ｗ１’〜Ｗ４’はチャンネル層の仕事関数を示す。
図３及び図４を参照すれば、挿入層の仕事関数Ｗ１，Ｗ２がチャンネル層の仕事関数Ｗ１’，Ｗ２’より大きいために、挿入層と接触したチャンネル層の表面部に空乏（ｄｅｐｌｅｔｉｏｎ）領域が発生し、第１領域Ａ１，Ａ１’に図示されているように、チャンネル層のＥＣが上側に曲がる。従って、チャンネル層のスレショルド電圧は、挿入層がない場合より、（＋）方向に移動する。挿入層の仕事関数Ｗ１，Ｗ２とチャンネル層の仕事関数Ｗ１’，Ｗ２’との差によって、スレショルド電圧が（＋）方向に移動する程度が変わりうる。挿入層の仕事関数Ｗ１，Ｗ２は、挿入層の形成時にそのキャリア濃度を調節することによって、容易に調節されうる。
図５及び図６を参照すれば、挿入層の仕事関数Ｗ３，Ｗ４がチャンネル層の仕事関数Ｗ３’，Ｗ４’より小さいために、第２領域Ａ２，Ａ２’に図示されているように、チャンネル層と挿入層との接合領域で、チャンネル層のＥｖが下方に曲がる。従って、チャンネル層のスレショルド電圧は、挿入層がない場合より（−）方向に移動する。挿入層の仕事関数Ｗ１，Ｗ２とチャンネル層の仕事関数Ｗ１’，Ｗ２’との差によって、スレショルド電圧が（−）方向に移動する程度が変わりうる。
このように、本発明の実施形態によれば、チャンネル層のキャリア濃度を変化させずに、挿入層を利用してチャンネル層のスレショルド電圧を調節できる。すなわち、チャンネル層の移動度を高く維持してトランジスタの動作特性を確保した状態で、チャンネル層のスレショルド電圧調節が可能である。
図７Ａないし図７Ｄは、本発明の第１実施形態によるトランジスタの製造方法（以下、本発明の第１方法）を示している。本発明の第１方法は、ボトム（ｂｏｔｔｏｍ）ゲート構造の薄膜トランジスタの製造方法である。図１と図７Ａないし図７Ｄとで同じ参照番号は、同じ構成要素を示す。
図７Ａを参照すれば、基板ＳＵＢ１上にゲート電極Ｇ１を形成し、基板ＳＵＢ１上にゲート電極Ｇ１を覆うゲート絶縁層ＧＩ１を形成する。ゲート絶縁層ＧＩ１は、シリコン酸化物またはシリコン窒化物によって形成するか、またはそれ以外の他の物質によって形成することもできる。
図７Ｂを参照すれば、ゲート絶縁層ＧＩ１上に、挿入層Ｉ１とチャンネル層Ｃ１との第１積層構造物ＳＳ１を形成する。このとき、第１積層構造物ＳＳ１は、ゲート電極Ｇ１上に位置し、挿入層Ｉ１は、ゲート絶縁層ＧＩ１とチャンネル層Ｃ１との間に介在（ｉｎｔｅｒｐｏｓｅｄ）している。挿入層Ｉ１とチャンネル層Ｃ１は、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）法または蒸発（ｅｖａｐｏｒａｔｉｏｎ）法のような物理気相蒸着（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって蒸着され、同じマスク層を利用してパターニングされた層でありうる。
図７Ｃを参照すれば、ゲート絶縁層ＧＩ１上に、チャンネル層Ｃ１の両端にそれぞれ接触し、チャンネル層Ｃ１の上部面の一部を露出させるソース電極Ｓ１及びドレイン電極Ｄ１を形成する。ソース電極Ｓ１及びドレイン電極Ｄ１は、単一金属層または多重金属層によって形成できる。
図７Ｄを参照すれば、基板ＳＵＢ１上に、チャンネル層Ｃ１の前記露出された部分と、ソース電極Ｓ１及びドレイン電極Ｄ１とを覆う保護層Ｐ１を形成する。かような方法によって形成されたトランジスタは、所定温度でアニーリング（ａｎｎｅａｌｉｎｇ）されうる。
図８Ａないし図８Ｄは、本発明の第２実施形態によるトランジスタの製造方法（以下、本発明の第２方法）を示している。本発明の第２方法は、トップ（ｔｏｐ）ゲート構造の薄膜トランジスタの製造方法である。図２と図８Ａないし図８Ｄとで同じ参照番号は、同じ構成要素を示す。
図８Ａを参照すれば、基板ＳＵＢ２上に、チャンネル層Ｃ２と挿入層Ｉ２との第２積層構造物ＳＳ２を形成する。挿入層Ｉ２がチャンネル層Ｃ２上に備わる。第２積層構造物ＳＳ２の形成方法は、図７Ｂの第１積層構造物ＳＳ１形成方法と類似している。
図８Ｂを参照すれば、基板ＳＵＢ２上に、第２積層構造物ＳＳ２の両端にそれぞれ接触されたソース電極Ｓ２及びドレイン電極Ｄ２を形成する。
図８Ｃを参照すれば、基板ＳＵＢ２上に、挿入層Ｉ２の前記露出された部分と、ソース電極Ｓ２及びドレイン電極Ｄ２とを覆うゲート絶縁層ＧＩ２を形成する。次に、ゲート絶縁層ＧＩ２上に、ゲート電極Ｇ２を形成する。ゲート電極Ｇ２は、チャンネル層Ｃ２及び挿入層Ｉ２上に位置するように形成する。ゲート電極Ｇ２は、ソース電極Ｓ２及びドレイン電極Ｄ２と同じ金属または異なる金属によって形成できる。
図８Ｄを参照すれば、ゲート絶縁層ＧＩ２上に、ゲート電極Ｇ２を覆うように、保護層Ｐ２を形成する。保護層Ｐ２は、シリコン酸化物またはシリコン窒化物によって形成できる。かような方法で形成されたトランジスタは、所定温度でアニーリングされうる。
前記の説明で、多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするより、望ましい実施形態の例示として解釈されるものである。例えば、本発明が属する技術分野における当業者ならば、本発明の思想（ｉｄｅａ）は、薄膜トランジスタではない、それ以外の他のトランジスタにも適用されうるということが分かるであろう。また、図１及び図２のトランジスタの構成要素及び構造は、それぞれ多様化及び変形されうるということが分かり、本発明の実施形態によるトランジスタは、液晶表示装置や有機発光表示装置分野だけではなく、メモリ素子及び論理素子分野などにも適用されうるということが分かるであろう。よって、本発明の範囲は、説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想によってのみ定められるものである。
本発明のトランジスタは、例えば、半導体素子関連の技術分野に効果的に適用可能である。
Ｃ１，Ｃ２ チャンネル層
Ｄ１，Ｄ２ ドレイン電極
Ｇ１，Ｇ２ ゲート電極
ＧＩ１，ＧＩ２ ゲート絶縁層
Ｉ１，Ｉ２ 挿入層
Ｓ１，Ｓ２ ソース電極
ＳＵＢ１，ＳＵＢ２ 基板
ＳＳ１ 第１積層構造物
ＳＳ２ 第２積層構造物
Ｐ１，Ｐ２ 保護層
Ｄ１，Ｄ２ ドレイン電極
Ｇ１，Ｇ２ ゲート電極
ＧＩ１，ＧＩ２ ゲート絶縁層
Ｉ１，Ｉ２ 挿入層
Ｓ１，Ｓ２ ソース電極
ＳＵＢ１，ＳＵＢ２ 基板
ＳＳ１ 第１積層構造物
ＳＳ２ 第２積層構造物
Ｐ１，Ｐ２ 保護層
Claims (20)
- チャンネル層と、
前記チャンネル層の両端にそれぞれ接触されたソース及びドレインと、
前記チャンネル層と離隔されたゲート電極と、
前記チャンネル層と前記ゲート電極との間に備わったゲート絶縁層と、
前記チャンネル層と前記ゲート絶縁層との間に備わり、前記チャンネル層と仕事関数が異なる挿入層とを備えるトランジスタ。 - 前記チャンネル層は、酸化物を含むことを特徴とする請求項１に記載のトランジスタ。
- 前記酸化物は、Ｚｎ酸化物、Ｃｕ酸化物及びＮｉ酸化物のうち一つを含むことを特徴とする請求項２に記載のトランジスタ。
- 前記チャンネル層は、ｎ型であることを特徴とする請求項１に記載のトランジスタ。
- 前記挿入層は、ｐ型またはｎ型半導体層であることを特徴とする請求項４に記載のトランジスタ。
- 前記チャンネル層は、ＺｎＯ層であるか、または１３族及び１４族の元素のうち、少なくとも一つがドーピングされたＺｎＯ層であることを特徴とする請求項４に記載のトランジスタ。
- 前記挿入層の仕事関数は、前記チャンネル層の仕事関数より大きいことを特徴とする請求項４に記載のトランジスタ。
- 前記挿入層のエネルギーバンドギャップは、前記チャンネル層のエネルギーバンドギャップより大きいことを特徴とする請求項７に記載のトランジスタ。
- 前記チャンネル層は、ｐ型であることを特徴とする請求項１に記載のトランジスタ。
- 前記挿入層は、ｎ型またはｐ型半導体層であることを特徴とする請求項９に記載のトランジスタ。
- 前記チャンネル層は、Ｃｕ酸化物層、Ｎｉ酸化物層、４族遷移金属がドーピングされたＮｉ酸化物層のうちいずれか一つであるか、１族、２族、１５族の元素及び遷移金属のうち、少なくともいずれか一つがドーピングされたＺｎＯ系酸化物層であることを特徴とする請求項９に記載のトランジスタ。
- 前記挿入層の仕事関数は、前記チャンネル層の仕事関数より小さいことを特徴とする請求項９に記載のトランジスタ。
- 前記挿入層のエネルギーバンドギャップは、前記チャンネル層のバンドギャップより小さいことを特徴とする請求項１２に記載のトランジスタ。
- 前記ゲート電極は、前記チャンネル層上に備わることを特徴とする請求項１に記載のトランジスタ。
- 前記ゲート電極は、前記チャンネル層下に備わることを特徴とする請求項１に記載のトランジスタ。
- 基板上に互いに離隔されたチャンネル層とゲート電極とを形成する段階と、
前記チャンネル層の両端にそれぞれ接触されたソース及びドレインを形成する段階と、
前記チャンネル層と前記ゲート電極との間にゲート絶縁層を形成する段階と、
前記チャンネル層と前記ゲート電極との間に、前記チャンネル層と仕事関数が異なる挿入層を形成する段階とを含むことを特徴とするトランジスタの製造方法。 - 前記挿入層は、前記チャンネル層より大きな仕事関数を有することを特徴とする請求項１６に記載のトランジスタの製造方法。
- 前記挿入層は、前記チャンネル層より小さな仕事関数を有することを特徴とする請求項１６に記載のトランジスタの製造方法。
- 前記ゲート電極は、前記チャンネル層上に備わることを特徴とする請求項１６に記載のトランジスタの製造方法。
- 前記ゲート電極は、前記チャンネル層下に備わることを特徴とする請求項１６に記載のトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080021567A KR101513601B1 (ko) | 2008-03-07 | 2008-03-07 | 트랜지스터 |
| KR10-2008-0021567 | 2008-03-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009218562A true JP2009218562A (ja) | 2009-09-24 |
| JP5536328B2 JP5536328B2 (ja) | 2014-07-02 |
Family
ID=41052674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008313263A Active JP5536328B2 (ja) | 2008-03-07 | 2008-12-09 | トランジスタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8669551B2 (ja) |
| JP (1) | JP5536328B2 (ja) |
| KR (1) | KR101513601B1 (ja) |
| CN (1) | CN101527318B (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6183684A (ja) * | 1984-09-28 | 1986-04-28 | 株式会社日立製作所 | セラミツクスの接合方法 |
| WO2011055645A1 (en) * | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2011065243A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2011228691A (ja) * | 2010-04-02 | 2011-11-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR20110128038A (ko) * | 2010-05-20 | 2011-11-28 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터 |
| WO2012091297A1 (ko) * | 2010-12-30 | 2012-07-05 | 주성엔지니어링㈜ | 박막 트랜지스터 및 그 제조 방법 |
| JP2012164978A (ja) * | 2011-01-20 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | 酸化物半導体素子及び半導体装置 |
| JP2012169612A (ja) * | 2011-01-27 | 2012-09-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8530892B2 (en) | 2009-11-06 | 2013-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2013225551A (ja) * | 2012-04-20 | 2013-10-31 | Panasonic Corp | 薄膜トランジスタおよび表示装置 |
| JP2014030012A (ja) * | 2012-07-06 | 2014-02-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US8748215B2 (en) | 2009-11-28 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| US8765522B2 (en) | 2009-11-28 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| KR101451926B1 (ko) | 2014-03-18 | 2014-10-23 | 연세대학교 산학협력단 | 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법 |
| JP2017135393A (ja) * | 2009-12-08 | 2017-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018152605A (ja) * | 2009-09-16 | 2018-09-27 | 株式会社半導体エネルギー研究所 | トランジスタ |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101270172B1 (ko) * | 2007-08-29 | 2013-05-31 | 삼성전자주식회사 | 산화물 박막 트랜지스터 및 그 제조 방법 |
| TW201023341A (en) * | 2008-12-12 | 2010-06-16 | Ind Tech Res Inst | Integrated circuit structure |
| TWI501319B (zh) | 2008-12-26 | 2015-09-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| KR101671210B1 (ko) | 2009-03-06 | 2016-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| MY166309A (en) | 2009-11-20 | 2018-06-25 | Semiconductor Energy Lab | Nonvolatile latch circuit and logic circuit, and semiconductor device using the same |
| KR20110074354A (ko) * | 2009-12-24 | 2011-06-30 | 삼성전자주식회사 | 메모리소자 및 그 동작방법 |
| KR20110074355A (ko) * | 2009-12-24 | 2011-06-30 | 삼성전자주식회사 | 트랜지스터 |
| KR101701208B1 (ko) | 2010-01-15 | 2017-02-02 | 삼성디스플레이 주식회사 | 표시 기판 |
| EP2348531B1 (en) * | 2010-01-26 | 2021-05-26 | Samsung Electronics Co., Ltd. | Thin film transistor and method of manufacturing the same |
| WO2011108346A1 (en) | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of oxide semiconductor film and manufacturing method of transistor |
| KR101391964B1 (ko) * | 2010-04-02 | 2014-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2012038924A (ja) * | 2010-08-06 | 2012-02-23 | Sony Corp | 半導体装置、表示装置、および電子機器 |
| KR101778224B1 (ko) * | 2010-10-12 | 2017-09-15 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 |
| TWI525818B (zh) * | 2010-11-30 | 2016-03-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
| KR101827514B1 (ko) | 2011-08-18 | 2018-02-08 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조 방법 |
| CN103247668A (zh) * | 2012-02-06 | 2013-08-14 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管 |
| CN103367404A (zh) * | 2012-04-02 | 2013-10-23 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管 |
| CN103412450A (zh) * | 2013-07-26 | 2013-11-27 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
| KR102603300B1 (ko) * | 2016-12-30 | 2023-11-15 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그의 제조방법, 및 그를 포함하는 유기발광 표시장치 |
| CN108281488B (zh) * | 2018-01-03 | 2021-07-27 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
| US11455521B2 (en) * | 2019-03-01 | 2022-09-27 | International Business Machines Corporation | Neuromorphic device driven by copper ion intercalation |
| KR20230139545A (ko) * | 2022-03-28 | 2023-10-05 | 삼성전자주식회사 | 반도체 소자 및 이를 포함하는 반도체 메모리 셀 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334461A (ja) * | 1989-06-30 | 1991-02-14 | Semiconductor Energy Lab Co Ltd | 電界効果型半導体装置 |
| JP2002076347A (ja) * | 2000-08-25 | 2002-03-15 | Toshiba Corp | 半導体装置、半導体基板およびその製造方法 |
| JP2002198528A (ja) * | 2000-10-19 | 2002-07-12 | Matsushita Electric Ind Co Ltd | ｐチャネル型電界効果トランジスタ |
| JP2002373985A (ja) * | 2001-04-12 | 2002-12-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2003115595A (ja) * | 2001-07-27 | 2003-04-18 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| JP2004235180A (ja) * | 2003-01-28 | 2004-08-19 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007073701A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
| JP2007519256A (ja) * | 2004-01-23 | 2007-07-12 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | ドープされた部分を有する堆積チャネル領域を含むトランジスタ |
| JP2008010803A (ja) * | 2006-06-02 | 2008-01-17 | National Institute Of Advanced Industrial & Technology | 窒化物半導体電界効果トランジスタ |
| WO2008099863A1 (ja) * | 2007-02-16 | 2008-08-21 | Idemitsu Kosan Co., Ltd. | 半導体，半導体装置及び相補型トランジスタ回路装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986291A (en) * | 1993-10-12 | 1999-11-16 | La Corporation De L'ecole Polytechnique | Field effect devices |
| AU4230500A (en) * | 1999-04-14 | 2000-11-14 | Exportech Company, Inc. | A method and apparatus for sorting particles with electric and magnetic forces |
| US6998656B2 (en) * | 2003-02-07 | 2006-02-14 | Hewlett-Packard Development Company, L.P. | Transparent double-injection field-effect transistor |
| WO2002016679A1 (fr) * | 2000-08-18 | 2002-02-28 | Tohoku Techno Arch Co., Ltd. | Matiere semi-conductrice polycristalline |
| JP4709442B2 (ja) | 2001-08-28 | 2011-06-22 | 株式会社 日立ディスプレイズ | 薄膜トランジスタの製造方法 |
| US7067843B2 (en) * | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| KR100626007B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법 |
| US20060088962A1 (en) * | 2004-10-22 | 2006-04-27 | Herman Gregory S | Method of forming a solution processed transistor having a multilayer dielectric |
| US20060172480A1 (en) * | 2005-02-03 | 2006-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Single metal gate CMOS device design |
| JP2006344849A (ja) * | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
-
2008
- 2008-03-07 KR KR1020080021567A patent/KR101513601B1/ko active IP Right Grant
- 2008-10-23 US US12/289,252 patent/US8669551B2/en active Active
- 2008-11-28 CN CN200810179474.1A patent/CN101527318B/zh active Active
- 2008-12-09 JP JP2008313263A patent/JP5536328B2/ja active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334461A (ja) * | 1989-06-30 | 1991-02-14 | Semiconductor Energy Lab Co Ltd | 電界効果型半導体装置 |
| JP2002076347A (ja) * | 2000-08-25 | 2002-03-15 | Toshiba Corp | 半導体装置、半導体基板およびその製造方法 |
| JP2002198528A (ja) * | 2000-10-19 | 2002-07-12 | Matsushita Electric Ind Co Ltd | ｐチャネル型電界効果トランジスタ |
| JP2002373985A (ja) * | 2001-04-12 | 2002-12-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2003115595A (ja) * | 2001-07-27 | 2003-04-18 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| JP2004235180A (ja) * | 2003-01-28 | 2004-08-19 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007519256A (ja) * | 2004-01-23 | 2007-07-12 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | ドープされた部分を有する堆積チャネル領域を含むトランジスタ |
| JP2007073701A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | アモルファス酸化物層を用いた薄膜トランジスタ |
| JP2008010803A (ja) * | 2006-06-02 | 2008-01-17 | National Institute Of Advanced Industrial & Technology | 窒化物半導体電界効果トランジスタ |
| WO2008099863A1 (ja) * | 2007-02-16 | 2008-08-21 | Idemitsu Kosan Co., Ltd. | 半導体，半導体装置及び相補型トランジスタ回路装置 |
Cited By (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6183684A (ja) * | 1984-09-28 | 1986-04-28 | 株式会社日立製作所 | セラミツクスの接合方法 |
| JP2018152605A (ja) * | 2009-09-16 | 2018-09-27 | 株式会社半導体エネルギー研究所 | トランジスタ |
| JP2012253366A (ja) * | 2009-11-06 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| WO2011055645A1 (en) * | 2009-11-06 | 2011-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10002949B2 (en) | 2009-11-06 | 2018-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8841662B2 (en) | 2009-11-06 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8530892B2 (en) | 2009-11-06 | 2013-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10608118B2 (en) | 2009-11-28 | 2020-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8765522B2 (en) | 2009-11-28 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| US10347771B2 (en) | 2009-11-28 | 2019-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| US9520287B2 (en) | 2009-11-28 | 2016-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having stacked oxide semiconductor layers |
| US11133419B2 (en) | 2009-11-28 | 2021-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20130137053A (ko) * | 2009-11-28 | 2013-12-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US10079310B2 (en) | 2009-11-28 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including stacked oxide semiconductor material |
| US8748881B2 (en) | 2009-11-28 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8748215B2 (en) | 2009-11-28 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| US10263120B2 (en) | 2009-11-28 | 2019-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and method for manufacturing liquid crystal display panel |
| US8779420B2 (en) | 2009-11-28 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11710795B2 (en) | 2009-11-28 | 2023-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor with c-axis-aligned crystals |
| JP2011135063A (ja) * | 2009-11-28 | 2011-07-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9887298B2 (en) | 2009-11-28 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9214520B2 (en) | 2009-11-28 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2011065243A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101714831B1 (ko) | 2009-11-28 | 2017-03-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2017135393A (ja) * | 2009-12-08 | 2017-08-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016015501A (ja) * | 2010-04-02 | 2016-01-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2011228691A (ja) * | 2010-04-02 | 2011-11-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9147768B2 (en) | 2010-04-02 | 2015-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor and a metal oxide film |
| KR101700882B1 (ko) | 2010-05-20 | 2017-02-01 | 삼성디스플레이 주식회사 | 산화물 반도체 박막 트랜지스터 |
| KR20110128038A (ko) * | 2010-05-20 | 2011-11-28 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터 |
| WO2012091297A1 (ko) * | 2010-12-30 | 2012-07-05 | 주성엔지니어링㈜ | 박막 트랜지스터 및 그 제조 방법 |
| JP2012164978A (ja) * | 2011-01-20 | 2012-08-30 | Semiconductor Energy Lab Co Ltd | 酸化物半導体素子及び半導体装置 |
| JP2021007153A (ja) * | 2011-01-20 | 2021-01-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016136629A (ja) * | 2011-01-20 | 2016-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP7113874B2 (ja) | 2011-01-20 | 2022-08-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9337347B2 (en) | 2011-01-20 | 2016-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor element and semiconductor device |
| JP2018186295A (ja) * | 2011-01-20 | 2018-11-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9917206B2 (en) | 2011-01-20 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor element and semiconductor device |
| JP2016154251A (ja) * | 2011-01-20 | 2016-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019165262A (ja) * | 2011-01-20 | 2019-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2012169612A (ja) * | 2011-01-27 | 2012-09-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013225551A (ja) * | 2012-04-20 | 2013-10-31 | Panasonic Corp | 薄膜トランジスタおよび表示装置 |
| US9954114B2 (en) | 2012-07-06 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor layer |
| JP2014030012A (ja) * | 2012-07-06 | 2014-02-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101451926B1 (ko) | 2014-03-18 | 2014-10-23 | 연세대학교 산학협력단 | 전자 소자 및 그 제조 방법, 그리고 박막 트랜지스터 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101513601B1 (ko) | 2015-04-21 |
| CN101527318A (zh) | 2009-09-09 |
| CN101527318B (zh) | 2014-06-18 |
| US20090224238A1 (en) | 2009-09-10 |
| US8669551B2 (en) | 2014-03-11 |
| JP5536328B2 (ja) | 2014-07-02 |
| KR20090096155A (ko) | 2009-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5536328B2 (ja) | トランジスタ及びその製造方法 | |
| JP5562587B2 (ja) | トランジスタ | |
| JP5546733B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP5670028B2 (ja) | トランジスタとこれを含む半導体素子及びそれらの製造方法 | |
| EP2346082B1 (en) | Transistors, Methods of Manufacturing a Transistor, and Electronic Devices Including a Transistor | |
| KR101960889B1 (ko) | 오프셋 전극 ｔｆｔ 구조 | |
| US9123750B2 (en) | Transistors including a channel where first and second regions have less oxygen concentration than a remaining region of the channel, methods of manufacturing the transistors, and electronic devices including the transistors | |
| US20070057261A1 (en) | Transparent thin film transistor (TFT) and its method of manufacture | |
| KR20120065048A (ko) | 트랜지스터 및 이를 포함하는 전자장치 | |
| US20180013020A1 (en) | Metal chalcogenide device and production method therefor | |
| US20120025187A1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
| JP2009010348A (ja) | チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法 | |
| KR102618541B1 (ko) | 이차원 물질층을 포함하는 전자 소자 | |
| KR100646975B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| TWI577029B (zh) | 用以形成一半導體氮氧化合物之方法及使用其之用以製造一薄膜電晶體之方法 | |
| KR20110052939A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| US20100321279A1 (en) | Transistor, electronic device including a transistor and methods of manufacturing the same | |
| US9847428B1 (en) | Oxide semiconductor device | |
| US9035294B2 (en) | Transistors, methods of manufacturing the same, and electronic devices including transistors | |
| KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
| CN115210850A (zh) | 碲氧化物和包括作为沟道层的碲氧化物的薄膜晶体管 | |
| KR20150030518A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| EP2936547A1 (en) | Metal oxide tft with improved temperature stability | |
| JP6327548B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN118039702A (zh) | 一种顶栅肖特基氧化物薄膜晶体管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131016 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140424 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5536328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |