JP2009177181A - 抵抗性メモリ素子及びその製造方法 - Google Patents

Abstract

【課題】抵抗性メモリ素子及びその製造方法を提供する。
【解決手段】第１電極、第１電極上に備わったものであり、第１電極の一部を露出させる第１ホールを有する第１絶縁層、露出された第１電極と接触され、第１ホール周囲の第１絶縁層上に拡張された第１抵抗変化層、及び第１抵抗変化層と電気的に連結された第１スイッチング素子を備える抵抗性メモリ素子である。第１スイッチング素子は、第１ダイオードである。第１ダイオードは、第１抵抗変化層上に備わり、第１抵抗変化層と第１ダイオードとの間に第１中間電極が介在され、第１ダイオード上に第２電極を備える。
【選択図】図１

Description

本発明は半導体素子及びその製造方法に係り、さらに詳細には、抵抗性メモリ素子及びその製造方法に関する。

抵抗性メモリ素子（ＲＲＡＭ：Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、抵抗が特定電圧で大きく変わる物質、例えば、遷移金属酸化物の抵抗変化特性を利用した不揮発性メモリ素子である。抵抗変化物質にセット電圧（ｓｅｔ ｖｏｌｔａｇｅ）が印加されれば、前記抵抗変化物質の抵抗が低くなる。このときをオン（ＯＮ）状態とする。そして、抵抗変化物質にリセット電圧（ｒｅｓｅｔ ｖｏｌｔａｇｅ）が印加されれば、前記抵抗変化物質の抵抗が高まる。このときをオフ（ＯＦＦ）状態とする。ＲＲＡＭのうちの多層交差点（ｍｕｌｔｉ−ｌａｙｅｒ ｃｒｏｓｓ ｐｏｉｎｔ）ＲＲＡＭはそのセル構造が簡単であるために、高集積化に有利であるという利点がある。

ＲＲＡＭのストレージノード（ｓｔｏｒａｇｅ ｎｏｄｅ）は、前記抵抗変化物質から形成された抵抗変化層を含むが、従来のＲＲＡＭは、前記抵抗変化層として主にニッケル酸化物（ＮｉＯ_Ｘ）層のような金属酸化物層を使用する。

しかし、抵抗変化層は、エッチング損傷（ｅｔｃｈｉｎｇ ｄａｍａｇｅ）によってその特性が容易に劣化されるという問題がある。従って、エッチング損傷による抵抗変化層の特性劣化を解決できる方案が要求されるのである。

本発明は、抵抗変化物質の抵抗変化特性を利用する抵抗性メモリ素子及びその製造方法を提供する。

本発明の一実施形態は、第１電極と、前記第１電極上に備わったものであり、前記第１電極の一部を露出させる第１ホールを有する第１絶縁層と、前記露出された第１電極と接触され、前記第１ホール周囲の前記第１絶縁層上に拡張された第１抵抗変化層と、前記第１抵抗変化層と電気的に連結された第１スイッチング素子とを備える抵抗性メモリ素子を提供する。

前記第１スイッチング素子は、第１ダイオードでありうる。

前記第１ダイオードは、前記第１抵抗変化層上に備わり、前記第１抵抗変化層と前記第１ダイオードとの間に第１中間電極が介在され、前記第１ダイオード上に第２電極が備わりうる。

前記第１ダイオードは、前記第１ホールの外部に存在しうる。

前記第１ダイオードの少なくとも一部は、前記第１ホール中に存在しうる。

前記第１電極と前記第２電極は、配線形態を有して互いに交差しうる。

本実施形態による抵抗性メモリ素子は、前記第１抵抗変化層、前記第１中間電極及び前記第１ダイオード周囲の前記第１絶縁層上に層間絶縁層をさらに具備しうる。

本実施形態による抵抗性メモリ素子は、前記第２電極上に順に積層された第２ダイオード及び第２中間電極と、前記第２中間電極上に備わったものであり、前記第２中間電極の一部を露出させる第２ホールを有する第２絶縁層と、前記露出された第２中間電極と接触され、前記第２ホール周囲の前記第２絶縁層上に拡張された第２抵抗変化層と、前記第２抵抗変化層と接触された第３電極とをさらに具備しうる。

前記第２絶縁層は、前記第２中間電極、前記第２ダイオード及び前記第２電極の側面を覆いうる。

前記第２電極と前記第３電極は、配線形態で互いに交差しうる。

前記抵抗性メモリ素子は、１Ｄ（ｄｉｏｄｅ）−１Ｒ（ｒｅｓｉｓｔａｎｃｅ）セル構造を有する多層交差点メモリ素子でありうる。

本発明の他の実施形態は、抵抗変化層及びこれに電気的に連結されたスイッチング素子を備える抵抗性メモリ素子の製造方法において、第１電極を形成する段階と、前記第１電極上に第１絶縁層を形成する段階と、前記第１絶縁層をエッチングし、前記第１電極の一部を露出させる第１ホールを形成する段階と、前記露出された第１電極及びその周囲の前記第１絶縁層を覆う第１抵抗変化層を形成する段階とを含む抵抗性メモリ素子の製造方法を提供する。

前記第１抵抗変化層上に第１中間電極及び第１ダイオードを順に形成する段階をさらに含みうる。

前記第１ダイオードは、前記第１ホールの外部に存在しうる。

前記第１ダイオードの少なくとも一部は、前記第１ホール中に存在しうる。

前記第１抵抗変化層、前記第１中間電極及び前記第１ダイオードは、同じエッチングマスクを利用して形成しうる。

前記第１抵抗変化層、前記第１中間電極及び前記第１ダイオード周囲の前記第１絶縁層上に層間絶縁層を形成する段階をさらに含みうる。

前記第１ダイオード上に第２電極を形成する段階をさらに含みうる。

前記第１電極と前記第２電極は、配線形態で互いに交差しうる。

前記第２電極上に第２ダイオード及び第２中間電極を順に形成する段階をさらに含みうる。

前記第２中間電極上に前記第２中間電極の一部を露出させる第２ホールを有する第２絶縁層を形成する段階と、前記露出された第２中間電極及びその周囲の前記第２絶縁層を覆う第２抵抗変化層を形成する段階と、前記第２抵抗変化層と接触された第３電極を形成する段階とをさらに含みうる。

前記第２電極と前記第３電極は、配線形態で互いに交差しうる。

本発明の実施例によれば、抵抗変化層のエッチング損傷による特性劣化の問題を解決できるＲＲＡＭを具現することが可能である。

本発明の一実施形態による抵抗性メモリ素子（ＲＲＡＭ）を示す断面図である。 本発明の実施形態によるＲＲＡＭの回路図である。 本発明の実施形態によるＲＲＡＭの回路図である。 本発明の実施形態によるＲＲＡＭの回路図である。 本発明の実施形態によるＲＲＡＭを図示する平面図である。 本発明の実施形態によるＲＲＡＭを図示する平面図である。 本発明の他の実施形態によるＲＲＡＭを図示する断面図である。 本発明の実施形態によるＲＲＡＭの製造方法を示す斜視図である。 本発明の実施形態によるＲＲＡＭの製造方法を示す斜視図である。 本発明の実施形態によるＲＲＡＭの製造方法を示す斜視図である。 本発明の実施形態によるＲＲＡＭの製造方法を示す斜視図である。 本発明の実施形態によるＲＲＡＭの製造方法を示す斜視図である。 本発明の実施形態によるＲＲＡＭの製造方法を示す斜視図である。 本発明の実施形態によるＲＲＡＭの製造方法を示す斜視図である。 本発明の実施形態によるＲＲＡＭの製造方法を示す斜視図である。 本発明の実施形態によるＲＲＡＭの製造方法を示す斜視図である。 本発明の実施形態によるＲＲＡＭの製造方法を示す斜視図である。 本発明の実施形態によるＲＲＡＭの製造方法を示す斜視図である。

以下、本発明の実施形態による抵抗性メモリ素子（ＲＲＡＭ）及びその製造方法について、添付された図面を参照しつつ詳細に説明する。この過程で、図面に図示された層や領域の厚さは、明細書の明確性のために多少誇張して図示されている。詳細な説明全体にわたって同じ参照符号は、同じ構成要素を示す。

図１は、本発明の一実施形態によるＲＲＡＭを示している。

図１を参照すれば、基板１０上に第１電極１００が備わっている。基板１０は、シリコン基板、ガラス基板、ハードプラスチック（ｈａｒｄ ｐｌａｓｔｉｃ）基板及びフレキシブルプラスチック（ｆｌｅｘｉｂｌｅ ｐｌａｓｔｉｃ）基板などから構成された多様な基板のうちいずれか一つでありうる。第１電極１００は、金属層を所定の形態、例えば、ライン状にパターニングして形成できる。第１電極１００周囲の基板１０上に、第１電極１００と類似した高さの第１中間絶縁層（図示せず）がさらに備わりうる。第１電極１００上に、第１電極１００の上面一部を露出させる第１ホールＧ１を有する第１下部絶縁層１１０が備わる。第１下部絶縁層１１０は、前記第１中間絶縁層の上面を覆いうる。第１ホールＧ１は、傾斜エッチング工程によって形成でき、従って、第１ホールＧ１の幅は、第１電極１００に近づくほど狭くなりうる。第１ホールＧ１の幅は高さによって変化せず、一定でありうる。第１下部絶縁層１１０は、Ａｌ_２Ｏ_３、ＴｉＯ_２、ＳｉＯ_２またはＳｉ_３Ｎ_４のような絶縁物質によって形成された層でありうるが、望ましくは、Ａｌ_２Ｏ_３層である。第１下部絶縁層１１０をＡｌ_２Ｏ_３層、またはそれと類似した特性を有する他の物質層によって形成すれば、第１抵抗変化層１２０の形成時に、第１下部絶縁層１１０と第１抵抗変化層１２０との間のシリサイド反応が防止され、併せて第１抵抗変化層１２０への水素浸透が抑制されうる。

第１ホールＧ１によって露出された第１電極１００と接触された第１抵抗変化層１２０が備わるが、第１抵抗変化層１２０は、第１ホールＧ１周囲の第１下部絶縁層１１０上に拡張されている。従って、第１抵抗変化層１２０の側面、すなわちエッチング面は、第１電極１００と接触しない。第１抵抗変化層１２０で抵抗変化特性に実際に寄与する有効領域は、第１電極１００と接触された部分である。第１下部絶縁層１１０の上面上に存在する第１抵抗変化層１２０は、第１電極１００と接触していないので、有効に作用しない。従って、第１抵抗変化層１２０の側面部がエッチングによって損傷されても、第１抵抗変化層１２０の抵抗変化特性は劣化せずに維持されうる。第１抵抗変化層１２０の物質としては、非化学量論的（ｎｏｎ−ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ）組成を有する金属酸化物、例えば、Ｎｉ−Ｏ、Ｔｉ−Ｏ、Ｈｆ−Ｏ、Ｚｒ−Ｏ、Ｚｎ−Ｏ、Ｗ−Ｏ、Ｃｏ−Ｏ、Ｎｂ−Ｏ、Ｔｉ−Ｎｉ−Ｏ、Ｌｉ−Ｎｉ−Ｏ、Ａｌ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｖ−Ｏ、Ｓｒ−Ｚｒ−Ｏ、Ｓｒ−Ｔｉ−Ｏ、Ｃｒ−Ｏ、Ｆｅ−Ｏ、Ｃｕ−ＯまたはＴａ−Ｏなどが使われうる。

第１抵抗変化層１２０上に、第１中間電極１３０及び第１ダイオード１４０が順に備わっている。ここで、第１中間電極１３０は、第１抵抗変化層１２０と第１ダイオード１４０とを電気的に連結させるものであり、第１中間電極１３０がなければ、第１ダイオード１４０が抵抗体と共に作用し、素子動作に問題が発生しうる。第１ダイオード１４０は垂直ダイオードであり、ｐ型酸化物層とｎ型酸化物層とが順に積層された構造であるか、ｐ型シリコン層とｎ型シリコン層とが順に積層された構造でありうる。例えば、第１ダイオード１４０は、ＣｕＯ層のようなｐ型酸化物層と、ＩｎＺｎＯ層のようなｎ型酸化物層とが順に積層された構造を有することができる。第１抵抗変化層１２０、第１中間電極１３０及び第１ダイオード１４０は、同じエッチングマスクを使用して一回のエッチング工程によって形成したものでありうる。従って、それらは、平面的に同じ形状を有することができる。第１ダイオード１４０上に、第１コンタクト電極層（図示せず）をさらに具備することができるが、前記第１コンタクト電極層は、第１抵抗変化層１２０、第１中間電極１３０及び第１ダイオード１４０と共にパターニングされた層でありうる。以下では、第１抵抗変化層１２０、第１中間電極１３０及び第１ダイオード１４０によって構成された積層構造物を第１積層構造物Ｓ１とする。第１積層構造物Ｓ１の平面的形状については後述する。

第１積層構造物Ｓ１周囲の第１下部絶縁層１１０上に、第１層間絶縁層１６０が備わりうるが、第１層間絶縁層１６０と第１積層構造物Ｓ１との間、及び第１層間絶縁層１６０と第１下部絶縁層１１０との間に、第１層間絶縁層１６０と異なる物質によって形成された第１保護絶縁層１５０がさらに備わりうる。第１保護絶縁層１５０は、第１層間絶縁層１６０と第１積層構造物Ｓ１との間にのみ備わり、第１層間絶縁層１６０と第１下部絶縁層１１０との間には備わらないこともある。第１保護絶縁層１５０は、第１下部絶縁層１１０と同じ物質によって形成され、水素浸透から第１抵抗変化層１２０及び第１ダイオード１４０を保護する役割を行える。特に、第１保護絶縁層１５０がＡｌ_２Ｏ_３層、またはそれと類似した特性を有する所定の物質層であるとき、第１保護絶縁層１５０の形成時に、第１保護絶縁層１５０と第１抵抗変化層１２０との間、及び第１保護絶縁層１５０と第１ダイオード１４０との間のシリサイド反応が防止されうる。第１層間絶縁層１６０は、第１積層構造物Ｓ１より高く形成され、第１層間絶縁層１６０と第１積層構造物Ｓ１との間の第１保護絶縁層１５０も、第１積層構造物Ｓ１より高く形成されうる。

第１ダイオード１４０上に、第２電極２００が備わっている。第２電極２００は、金属層をライン状にパターニングして形成できるが、第２電極２００と第１電極１００は、互いに交差、望ましくは直交しうる。その場合、第１積層構造物Ｓ１は、第１電極１００と第２電極２００との交差点に備わる。

第２電極２００の周囲の第１保護絶縁層１５０及び第１層間絶縁層１６０上に、第２電極２００と同じ高さの第２中間絶縁層２０５が備わりうる。第２電極２００上に、第２ダイオード２１０及び第２中間電極２２０が順にさらに備わりうる。第２ダイオード２１０の整流方向は、第１ダイオード１４０の整流方向と反対であることが望ましいが、同じであってもよい。第２ダイオード２１０及び第２中間電極２２０は、同じエッチングマスクを使用して共にパターニングして形成できる。第２ダイオード２１０と第２電極２００との間に、第２ダイオード２１０と同じ平面的形態を有する第２コンタクト電極層（図示せず）がさらに備わりうる。

第２中間電極２２０上に、その上面の一部を露出させる第２ホールＧ２を有する第２下部絶縁層２３０が備わる。第２下部絶縁層２３０は、第２中間電極２２０及び第２ダイオード２１０の側面と、第２中間絶縁層２０５の上面とを覆うように形成されうるが、第１下部絶縁層１１０と同じ物質によって形成されうる。第２下部絶縁層２３０の周囲に、それと類似した高さの第２層間絶縁層２４０が備わりうる。

第２ホールＧ２によって露出された第２中間電極２２０上に、それとコンタクトされた第２抵抗変化層２５０が備わる。第２抵抗変化層２５０は、第１抵抗変化層１２０と同じ物質層であって、第１抵抗変化層１２０と類似した形状を有することができる。すなわち、第２抵抗変化層２５０は、第２ホールＧ２周囲の第２下部絶縁層２３０上に拡張されている。

第２層間絶縁層２４０上に、第２抵抗変化層２５０と接触された第３電極３００が備わる。第３電極３００は、第２抵抗変化層２５０両側の第２下部絶縁層２３０及び第２層間絶縁層２４０に伸びているライン状のパターンであって、第２電極２００と交差、望ましくは垂直交差しうる。この場合、第２電極２００と第３電極３００との交差点に、第２ダイオード２１０、第２中間電極２２０及び第２抵抗変化層２５０が備わる。以下では、第２ダイオード２１０、第２中間電極２２０及び第２抵抗変化層２５０によって構成された積層構造物を第２積層構造物Ｓ２とする。第２抵抗変化層２５０は、第３電極３００と同じライン状に形成されもする。すなわち、第２抵抗変化層２５０は、第３電極３００と第２層間絶縁層２４０との間に拡張されうる。この場合、第２抵抗変化層２５０と第３電極３００とが一回の工程で共にパターニングされうるので、工程数が減少する。第２抵抗変化層２５０と第２中間電極２２０との接触面積は、第２ホールＧ２の大きさによって決定され、第２中間電極２２０と接触された第２抵抗変化層２５０領域のみが有効な抵抗変化領域でありうる。従って、第２抵抗変化層２５０のパターニング形状が変わっても、素子動作には変化がないのである。

図１に図示されていないが、第３電極３００上に、第１積層構造物Ｓ１と類似した積層構造物（図示せず）と、第２電極２００と類似した第４電極（図示せず）とが順にさらに備わり、前記第４電極上に、第２積層構造物Ｓ２と類似した積層構造物（図示せず）と、第３電極３００と類似した第５電極（図示せず）とが順にさらに備わりうる。前記第５電極上に、抵抗変化層とダイオードとを備える積層構造物（図示せず）と電極（図示せず）とが交互にさらに積層されうる。また図１の構造で、第２電極２００上部の構造物が備わらないこともある。その場合、第１電極１００及び第２電極２００と、それらの間の第１積層構造物Ｓ１とによって構成された交差点ＲＲＡＭになる。図１の構造で、第２電極２００下部の構造物が備わらないこともあるが、その場合、第２電極２００及び第３電極３００と、それらの間の第２積層構造物Ｓ２とによって構成された交差点ＲＲＡＭになる。

図１の第１電極１００、第１積層構造物Ｓ１、第２電極２００、第２積層構造物Ｓ２及び第３電極３００は、回路的に図２Ａまたは図２Ｂのような構造を有することができる。図２Ａ及び図２Ｂで、第１ダイオード１４０及び第２ダイオード２１０の整流方向は変化しうる。また第１積層構造物Ｓ１で、第１抵抗変化層１２０と第１ダイオード１４０との位置は互いに変化しうる。これは、第２積層構造物Ｓ２でも同じである。

図１で、第１電極１００、第２電極２００及び第３電極３００は、それぞれ複数備わりうる。その場合、第１電極１００と第２電極２００との交差点ごとに第１積層構造物Ｓ１が備わり、第２電極２００と第３電極３００との交差点ごとに第２積層構造物Ｓ２が備わりうる。すなわち、図１の構造を含む多層交差点ＲＲＡＭの回路構成は、図３の通りでありうる。

図３を参照すれば、複数の第１電極１００上に、それと交差する複数の第２電極２００が備わり、それらの交差点に、第１積層構造物Ｓ１が備わる。また、複数の第２電極２００上に、それと交差する複数の第３電極３００が備わり、それらの交差点に、第２積層構造物Ｓ２が備わる。図３で、第１ダイオード１４０及び第２ダイオード２１０の整流方向は変わることがあり、第１抵抗変化層１２０と第１ダイオード１４０との位置、及び第２抵抗変化層２５０と第２ダイオード２１０との位置もまた変化しうる。

図４及び図５は、図３の第１電極１００、第１積層構造物Ｓ１及び第２電極２００が有しうる平面構造を示す。

図４を参照すれば、互いに交差する第１電極１００と第２電極２００との間に、四角柱状の第１積層構造物Ｓ１が備わっている。第１積層構造物Ｓ１の幅は、第１電極１００の幅より大きく、第１ホールＧ１の幅は、第１電極１００の幅より小さくありうる。第１積層構造物Ｓ１と第１ホールＧ１との形態及び大きさは、多様に変化しうる。例えば、第１積層構造物Ｓ１は、円柱状であったり、それ以外の形態でもあり、その幅は、高さによって変化しうる。ここに図示されていないが、第２積層構造物Ｓ２及び第２ホールＧ２の平面構造は、それぞれ図４の第１積層構造物Ｓ１及び第１ホールＧ１の平面構造と同一であり、第３電極３００は、第１電極１００と同じ平面構造を有しうる。しかし、第２積層構造物Ｓ２で第２抵抗変化層２５０は、第２ダイオード２１０と異なる平面構造を有しうる。

図５は、図４で第１積層構造物Ｓ１の形態を変形させた例を示す。

図５で第１積層構造物Ｓ１は、第１電極１００及び第２電極２００の交差点に備わった第１部分Ｐ１と、第１部分Ｐ１と接触して前記交差点外部に拡張された第２部分Ｐ２とを含む。すなわち、第１積層構造物Ｓ１は、第１電極１００及び第２電極２００の交差点の外部に拡張された非対称的形状を有する。第１積層構造物Ｓ１の広さが大きくなるほど、第１ダイオード１４０の広さが大きくなる。これにより、第１ダイオード１４０の順方向電流が大きくなって、スイッチング特性が向上しうる。ここに図示されていないが、第２積層構造物Ｓ２及び第２ホールＧ２の平面構造は、それぞれ図５の第１積層構造物Ｓ１及び第１ホールＧ１の平面構造と同一であり、第３電極３００は、第１電極１００と同じ平面構造を有しうる。しかし、第２積層構造物Ｓ２で第２抵抗変化層２５０は、第２ダイオード２１０と異なる平面構造を有しうる。

製造工程を考慮するとき、図４及び図５に図示されているように、第１積層構造物Ｓ１の平面的広さが第１ホールＧ１の平面的広さより広いことが望ましい。しかし、第１積層構造物Ｓ１と第１ホールＧ１との平面的大きさ、形状及び位置が一致するように、第１積層構造物Ｓ１と第１ホールＧ１とを形成することも可能である。すなわち、図１で第１積層構造物Ｓ１は、第１ホールＧ１の上部幅と同じ幅を有するように形成されもする。これと同様に、第２ダイオード２１０及び第２中間電極２２０の平面的形態及び大きさも、多様に変形されうる。

また図１で、第１下部絶縁層１１０から第２電極２００までの構造は、図６の構造のように変形されうる。

図６と図１とを比較すれば、図６の第１下部絶縁層１１０’は、図１の下部絶縁層１１０より厚く、図６の第１ホールＧ１’は、図１の第１ホールＧ１より深くて大きく形成されている。従って、図１の構造では、第１ダイオード１４０が第１ホールＧ１外部に存在するが、図６のような構造では、第１ダイオード１４０の少なくとも一部が第１ホールＧ１’内に位置しうる。図６の構造では、第１ダイオード１４０と第１中間電極１３０との屈曲が大きいために、それらの接触面積が図１のそれより広くなりうる。

図７Ａないし図７Ｋは、本発明の実施形態によるＲＲＡＭの製造方法を示す。

図７Ａを参照すれば、基板１０上に第１電極１００を形成する。第１電極１００は、複数であって、複数の第１電極１００は、等間隔を有して離隔された互いに平行した配線でありうる。かような第１電極１００は、所定の金属層をライン状にパターニングすることによって形成できる。第１電極１００の両側の基板１０上に、第１電極１００と類似、あるいは同じ高さの第１中間絶縁層１０５を形成する。第１中間絶縁層１０５を形成するのは選択的である。

図７Ｂを参照すれば、第１電極１００と第１中間絶縁層１０５との上に、第１下部絶縁層１１０を形成する。第１下部絶縁層１１０は、Ａｌ_２Ｏ_３、ＴｉＯ_２、ＳｉＯ_２またはＳｉ_３Ｎ_４のような絶縁物質によって形成できるが、望ましくは、Ａｌ_２Ｏ_３から形成する。第１中間絶縁層１０５が存在しない場合ならば、基板１０上に第１電極１００を覆うように、第１下部絶縁層１１０を形成できる。この場合、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程で第１下部絶縁層１１０の上面を平坦化することが望ましい。

図７Ｃを参照すれば、第１下部絶縁層１１０をエッチングし、第１電極１００の上面の一部を露出させる第１ホールＧ１を形成する。各第１電極１００に対応する第１ホールＧ１は複数であって、所定間隔を有して規則的に形成されうる。第１ホールＧ１は傾斜エッチング工程によって形成され、従って、第１ホールＧ１の幅は、第１電極１００に近づくほど狭くなりうる。第１ホールＧ１は、高さによって一定の幅を有するように形成することもある。

図７Ｄを参照すれば、露出された第１電極１００及びその周囲の第１下部絶縁層１１０上に、第１抵抗変化層１２０、第１中間電極１３０、第１ダイオード１４０及び第１コンタクト電極層１４５を順に備える積層構造物を形成する。第１抵抗変化層１２０、第１中間電極１３０及び第１ダイオード１４０は、図１の第１積層構造物Ｓ１を構成できる。第１コンタクト電極層１４５を形成することは選択的である。第１抵抗変化層１２０、第１中間電極１３０、第１ダイオード１４０及び第１コンタクト電極層１４５は、同じエッチングマスク層を使用してパターニングされた層でありうる。従ってそれらは、平面的に同じ形状を有しうる。ここで、第１積層構造物Ｓ１及び第１コンタクト電極層１４５は、図５の第１積層構造物Ｓ１と同じ平面的構造を有するが、その形態は多様に変形されうる。一方、第１抵抗変化層１２０は、Ｎｉ−Ｏ、Ｔｉ−Ｏ、Ｈｆ−Ｏ、Ｚｒ−Ｏ、Ｚｎ−Ｏ、Ｗ−Ｏ、Ｃｏ−Ｏ、Ｎｂ−Ｏ、Ｔｉ−Ｎｉ−Ｏ、Ｌｉ−Ｎｉ−Ｏ、Ａｌ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｖ−Ｏ、Ｓｒ−Ｚｒ−Ｏ、Ｓｒ−Ｔｉ−Ｏ、Ｃｒ−Ｏ、Ｆｅ−Ｏ、Ｃｕ−ＯまたはＴａ−Ｏのような非化学量論的（ｎｏｎ−ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ）組成を有する金属酸化物によって形成できる。

図７Ｅを参照すれば、第１下部絶縁層１１０上に、第１積層構造物Ｓ１と第１コンタクト電極層１４５との側面を覆う保護絶縁層１５０を形成し、保護絶縁層１５０上に、第１層間絶縁層１６０を形成する。保護絶縁層１５０は、第１下部絶縁層１１０と同じ物質によって形成できる。第１コンタクト電極層１４５、保護絶縁層１５０及び第１層間絶縁層１６０の上部露出面は、類似あるいは同じ高さを有しうるが、保護絶縁層１５０及び第１層間絶縁層１６０を第１コンタクト電極層１４５より多少高く形成することもできる。また、図７Ｅで保護絶縁層１５０は、第１積層構造物Ｓ１と第１コンタクト電極層１４５との側面、及び第１下部絶縁層１１０上に備わっているが、第１下部絶縁層１１０上には保護絶縁層１５０を具備しないこともある。

図７Ｆを参照すれば、第１コンタクト電極層１４５と接触する第２電極２００を形成する。第２電極２００は、第１電極１００と交差する、望ましくは、垂直交差する複数の配線でありうる。従って、第１電極１００と第２電極２００との交差点に、第１積層構造物Ｓ１が備わりうる。第２電極２００は、第１電極１００との交差点で、第１積層構造物Ｓ１と類似した平面構造を有することもできる。すなわち、第１電極１００と第２電極２００との交差点で、第２電極２００の一部が第１積層構造物Ｓ１の上部に拡張されうる。このように、第２電極２００の一部が第１積層構造物Ｓ１の上部に拡張された構造（以下、変形構造）を有するならば、第１コンタクト電極層１４５が要求されず、第２電極２００が第１積層構造物Ｓ１の上面全体と直接接触できる。また、第２電極２００が前記変形構造を有するならば、以後の工程で、第２コンタクト電極層２０７（図７Ｇ）を形成しないこともある。

第２電極２００の形成後、第２電極２００両側の第１層間絶縁層１６０、保護絶縁層１５０及び第１コンタクト電極層１４５上に、第２電極２００と類似、あるいは同じ高さの第２中間絶縁層２０５を形成する。

図７Ｇを参照すれば、第１積層構造物Ｓ１上側の第２電極２００上に、第２コンタクト電極層２０７、第２ダイオード２１０及び第２中間電極２２０が順に積層された積層構造物を形成する。第２コンタクト電極層２０７を形成するのは選択的である。第２コンタクト電極層２０７、第２ダイオード２１０及び第２中間電極２２０は、同じエッチングマスク層を利用してパターニングされたものでありうる。それらは、第１積層構造物Ｓ１と同じ平面的構造を有することが望ましいが、そうではないこともある。

図７Ｈを参照すれば、第２中間絶縁層２０５と第２電極２００との上に、第２コンタクト電極層２０７、第２ダイオード２１０及び第２中間電極２２０を覆う第２下部絶縁層２３０を形成する。その後、第２下部絶縁層２３０上に絶縁層を形成し、前記絶縁層を第２中間電極２２０上の第２下部絶縁層２３０が露出されるまでＣＭＰを行う。前記ＣＭＰ後、残留した前記絶縁層が第２層間絶縁層２４０である。

図７Ｉを参照すれば、第２下部絶縁層２３０の一部を除去し、第２中間電極２２０をそれぞれ露出させる第２ホールＧ２を形成する。第２ホールＧ２は、第１ホールＧ１と類似した形状を有しうる。

図７Ｊを参照すれば、露出された第２中間電極２２０及びその周囲の第２下部絶縁層２３０上に、第２抵抗変化層２５０を形成する。第２抵抗変化層２５０は、第１抵抗変化層１２０と同じ物質によって形成でき、第２中間電極２２０と同じ平面的形状を有するように形成できる。しかしその形態は、他の形状に変形されもする。例えば、第２抵抗変化層２５０は、平面的に正四角形、長方形または円形であったり、ライン状を有することもできる。第２ダイオード２１０、第２中間電極２２０及び第２抵抗変化層２５０は、第２積層構造物Ｓ２を構成できるが、これは、図１の第２積層構造物Ｓ２に対応しうる。

図７Ｋを参照すれば、第２抵抗変化層２５０とコンタクトする第３電極３００を形成する。第３電極３００は、第２抵抗変化層２５０両側の第２下部絶縁層２３０及び第２層間絶縁層２４０に伸びているライン状のパターンであって、第２電極２００と直交するように交差しうる。この後に図示されていないが、第３電極３００上に抵抗変化層及びダイオードを含む積層構造物と電極とを交互にさらに形成できるが、前記抵抗変化層は、それに対応する下部絶縁層のホール内に形成する。

前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものというより、望ましい実施形態の例示として解釈されるものである。例えば、本発明が属する技術分野における当業者ならば、本発明の実施形態でＲＲＡＭの構造及び構成要素を変形及び多様化できるであろう。一例として、図１及びそれの変形構造で、スイッチング素子としてダイオードの代わりにトランジスタやスレショルド素子（ｔｈｒｅｓｈｏｌｄ ｄｅｖｉｃｅ）を使用でき、ダイオードも、一般的なｐｎダイオードではない他構造の多様なダイオードを使用できるということを理解できるであろう。また図７Ａないし図７Ｋを参照して説明した製造方法は、多様に変形可能であるということが理解できるであろう。従って、本発明の範囲は、説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想によってのみ定められるものである。

本発明の抵抗性メモリ素子及びその製造方法は、例えば、電子機器関連の技術分野に効果的に適用可能である。

１０ 基板
１００ 第１電極
１０５ 第１中間絶縁層
１１０，１１０’ 第１下部絶縁層
１２０ 第１抵抗変化層
１３０ 第１中間電極
１４０ 第１ダイオード
１４５ 第１コンタクト電極層
１５０ 第１保護絶縁層
１６０ 第１層間絶縁層
２００ 第２電極
２０５ 第２中間絶縁層
２０７ 第２コンタクト電極層
２１０ 第２ダイオード
２２０ 第２中間電極
２３０ 第２下部絶縁層
２４０ 第２層間絶縁層
２５０ 第２抵抗変化層
３００ 第３電極
Ｇ１，Ｇ１’ 第１ホール
Ｇ２ 第２ホール
Ｐ１ 第１部分
Ｐ２ 第２部分
Ｓ１ 第１積層構造物
Ｓ２ 第２積層構造物

Claims (22)

1. 第１電極と、
   前記第１電極上に備わったものであり、前記第１電極の一部を露出させる第１ホールを有する第１絶縁層と、
   前記露出された第１電極と接触され、前記第１ホール周囲の前記第１絶縁層上に拡張された第１抵抗変化層と、
   前記第１抵抗変化層と電気的に連結された第１スイッチング素子とを備える抵抗性メモリ素子。
2. 前記第１スイッチング素子は、第１ダイオードであることを特徴とする請求項１に記載の抵抗性メモリ素子。
3. 前記第１ダイオードは、前記第１抵抗変化層上に備わり、前記第１抵抗変化層と前記第１ダイオードとの間に第１中間電極が介在され、前記第１ダイオード上に第２電極が備わったことを特徴とする請求項２に記載の抵抗性メモリ素子。
4. 前記第１ダイオードは、前記第１ホール外部に存在することを特徴とする請求項３に記載の抵抗性メモリ素子。
5. 前記第１ダイオードの少なくとも一部は、前記第１ホール中に存在することを特徴とする請求項３に記載の抵抗性メモリ素子。
6. 前記第１電極と前記第２電極は、配線形態を有して互いに交差することを特徴とする請求項３に記載の抵抗性メモリ素子。
7. 前記第１抵抗変化層、前記第１中間電極及び前記第１ダイオード周囲の前記第１絶縁層上に層間絶縁層をさらに具備することを特徴とする請求項３に記載の抵抗性メモリ素子。
8. 前記第２電極上に順に積層された第２ダイオード及び第２中間電極と、
   前記第２中間電極上に備わったものであり、前記第２中間電極の一部を露出させる第２ホールを有する第２絶縁層と、
   前記露出された第２中間電極と接触され、前記第２ホール周囲の前記第２絶縁層上に拡張された第２抵抗変化層と、
   前記第２抵抗変化層と接触された第３電極とをさらに備えることを特徴とする請求項３に記載の抵抗性メモリ素子。
9. 前記第２絶縁層は、前記第２中間電極、前記第２ダイオード及び前記第２電極の側面を覆うことを特徴とする請求項８に記載の抵抗性メモリ素子。
10. 前記第２電極と前記第３電極は、配線形態で互いに交差することを特徴とする請求項８に記載の抵抗性メモリ素子。
11. 前記抵抗性メモリ素子は、１Ｄ（ｄｉｏｄｅ）−１Ｒ（ｒｅｓｉｓｔａｎｃｅ）セル構造を有する多層交差点メモリ素子であることを特徴とする請求項１０に記載の抵抗性メモリ素子。
12. 抵抗変化層及びこれに電気的に連結されたスイッチング素子を備える抵抗性メモリ素子の製造方法において、
    第１電極を形成する段階と、
    前記第１電極上に第１絶縁層を形成する段階と、
    前記第１絶縁層をエッチングし、前記第１電極の一部を露出させる第１ホールを形成する段階と、
    前記露出された第１電極及びその周囲の前記第１絶縁層を覆う第１抵抗変化層を形成する段階とを含む抵抗性メモリ素子の製造方法。
13. 前記第１抵抗変化層上に第１中間電極及び第１ダイオードを順に形成する段階をさらに含むことを特徴とする請求項１２に記載の抵抗性メモリ素子の製造方法。
14. 前記第１ダイオードは、前記第１ホールの外部に存在することを特徴とする請求項１３に記載の抵抗性メモリ素子の製造方法。
15. 前記第１ダイオードの少なくとも一部は、前記第１ホール中に存在することを特徴とする請求項１３に記載の抵抗性メモリ素子の製造方法。
16. 前記第１抵抗変化層、前記第１中間電極及び前記第１ダイオードは、同じエッチングマスクを利用して形成することを特徴とする請求項１３に記載の抵抗性メモリ素子の製造方法。
17. 前記第１抵抗変化層、前記第１中間電極及び前記第１ダイオード周囲の前記第１絶縁層上に層間絶縁層を形成する段階をさらに含むことを特徴とする請求項１３に記載の抵抗性メモリ素子の製造方法。
18. 前記第１ダイオード上に第２電極を形成する段階をさらに含むことを特徴とする請求項１３に記載の抵抗性メモリ素子の製造方法。
19. 前記第１電極と前記第２電極は、配線形態で互いに交差することを特徴とする請求項１８に記載の抵抗性メモリ素子の製造方法。
20. 前記第２電極上に第２ダイオード及び第２中間電極を順に形成する段階をさらに含むことを特徴とする請求項１８に記載の抵抗性メモリ素子の製造方法。
21. 前記第２中間電極上に前記第２中間電極の一部を露出させる第２ホールを有する第２絶縁層を形成する段階と、
    前記露出された第２中間電極及びその周囲の前記第２絶縁層を覆う第２抵抗変化層を形成する段階と、
    前記第２抵抗変化層と接触された第３電極を形成する段階とをさらに含むことを特徴とする請求項２０に記載の抵抗性メモリ素子の製造方法。
22. 前記第２電極と前記第３電極は、配線形態で互いに交差することを特徴とする請求項２１に記載の抵抗性メモリ素子の製造方法。

Images