JP2009164478A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009164478A
JP2009164478A JP2008002536A JP2008002536A JP2009164478A JP 2009164478 A JP2009164478 A JP 2009164478A JP 2008002536 A JP2008002536 A JP 2008002536A JP 2008002536 A JP2008002536 A JP 2008002536A JP 2009164478 A JP2009164478 A JP 2009164478A
Authority
JP
Japan
Prior art keywords
electrode
power supply
semiconductor
reference potential
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008002536A
Other languages
English (en)
Other versions
JP5372382B2 (ja
Inventor
Hidekazu Suzuki
英一 鈴木
Hideki Osaka
英樹 大坂
Yutaka Uematsu
裕 植松
Yoji Nishio
洋二 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Micron Memory Japan Ltd
Original Assignee
Hitachi Ltd
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Elpida Memory Inc filed Critical Hitachi Ltd
Priority to JP2008002536A priority Critical patent/JP5372382B2/ja
Priority to US12/318,700 priority patent/US8878351B2/en
Publication of JP2009164478A publication Critical patent/JP2009164478A/ja
Application granted granted Critical
Publication of JP5372382B2 publication Critical patent/JP5372382B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】半導体チップのレイアウト面積などを増加させることなく、低コストで、電源ラインの静電容量値を大容量化し、電源ノイズなどを低減する。
【解決手段】半導体装置１は、インタポーザ２の主面に半導体チップ４〜１２がそれぞれ積層されたチップオンチップ構造からなる。半導体チップ４〜１２は、貫通ビア４ｂ〜１２ｂ，４ｃ〜１２ｃを介して電源電圧が供給されている。半導体チップ５〜１２には、貫通ビア５ｂ〜１２ｂ，５ｃ〜１２ｃにそれぞれ接続された貫通ビア５ｅ〜１２ｅ，５ｆ〜１２ｆがそれぞれ設けられている。貫通ビア５ｅ，６ｅ、貫通ビア７ｅ，８ｅ、貫通ビア９ｅ，１０ｅ、貫通ビア１１ｅ，１２ｅはバンプ１４を介して、貫通ビア５ｆ，６ｆ、貫通ビア７ｆ，８ｆ、貫通ビア９ｆ，１０ｆ、貫通ビア１１ｆ，１２ｆはバンプ１５を介してそれぞれ接続されている。
【選択図】図１

Description

本発明は、半導体チップが積層された半導体装置におけるノイズ低減の技術に関し、特に、チップオンチップ構造の半導体装置におけるオンチップ容量の大容量化に有効な技術に関する。
半導体メモリでは、パッケージの高性能化（大容量化）や小型化（実装密度の向上）などの要求に対して、チップオンチップ（ＣｏＣ）構造の半導体装置が期待されている。
チップオンチップ構造は、たとえば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの複数の半導体メモリとそれら半導体メモリを制御するコントローラとが積層された構成からなる。
この場合、コントローラ（半導体チップ）が最下層に設けられ、該コントローラの上方に複数の半導体メモリ（半導体チップ）が積層されている。また、各半導体メモリには、複数の貫通電極がそれぞれ形成されている。
各半導体メモリには、コントローラから、各半導体メモリの貫通電極を介して給電が行われる。各半導体メモリの貫通電極は、たとえば、金属バンプなどを介して電気的に接続されている。よって、最下方の半導体メモリから順番に、上方の半導体チップへと給電される構成となる。
なお、チップオンチップ構造でない一般的な半導体装置におけるノイズ低減技術として、たとえば、外付けコンデンサを該半導体装置の任意の機能回路間で共有するものが知られている（たとえば、特許文献１参照）。
特開平０１−９５６４３号公報
ところが、上記のようなチップオンチップ構造の半導体装置におけるノイズ低減技術では、次のような問題点があることが本発明者により見い出された。
チップオンチップ構造の半導体装置では、半導体メモリの消費電流の増加、それに伴う電源ノイズの増大、および半導体プロセスの進化に伴う電源電圧の低下によるノイズマージンの低下などによって、電源ノイズの設計が非常にシビアとなっている。
そのため、チップオンチップ構造の半導体装置では、積層された半導体チップ毎にオンチップコンデンサを搭載することにより、電源ノイズを低減させている。
しかしながら、チップオンチップ構造の半導体装置は、前述したように、下方の半導体チップから順番に上方の半導体チップへと給電が行われる構造となっており、それにより、下層の半導体チップから優先的に電荷が供給されることになってしまい、上層の半導体チップになるほど、電荷の供給が困難となっている。
これを解決するためには、搭載するオンチップコンデンサの静電容量を大容量としなければならず、その結果、半導体チップの面積が大きくなってしまうと共に、コストが上昇してしまうという問題がある。
本発明の目的は、チップのレイアウト面積などを増加させることなく、低コストで、電源ラインの静電容量値を大容量化し、電源ノイズなどを大幅に低減することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、第１の半導体チップと、該第１の半導体チップの上方に２個が１組となるようにペアリングされた偶数個の複数の第２の半導体チップとが積層された構造の半導体装置であって、第１の半導体チップは、外部から供給される電源を第１の半導体チップの論理回路に供給する第１の電源供給用電極を備え、該第１の電源供給用電極は、外部の電源電圧が接続される第１の電源電圧用電極と、外部の基準電位が接続される第１の基準電位用電極とよりなり、該第２の半導体チップは、第１の電源供給用電極を介して第２の半導体チップの論理回路に電源を供給する第２の電源供給用電極と、該第２の電源供給用電極に接続される第３の電源供給用電極とを備え、該第２の電源供給用電極は、第１の電源電圧用電極を介して電源電圧が接続される第２の電源電圧用電極と、第１の基準電位用電極を介して基準電位が接続される第２の基準電位用電極とよりなり、該第３の電源供給用電極は、第２の電源電圧用電極を介して電源電圧が接続される第３の電源電圧用電極と、第２の基準電位用電極を介して基準電位が接続される第３の基準電位用電極と、ペアリングされた２つの第２の半導体チップにおける第３の電源電圧用電極を相互に接続する第１の電極接続部と、ペアリングされた２つの第２の半導体チップにおける第３の基準電位用電極を相互に接続する第２の電極接続部とよりなり、ペアリングされた第２の半導体チップは、一方の半導体チップが動作した際には、他方の第２の半導体チップが非動作となるものである。
また、本発明は、前記第２の半導体チップが半導体メモリよりなり、前記第１の半導体チップが、該第２の半導体チップを制御するコントローラよりなるものである。
さらに、本発明は、前記コントローラが、ペアリングされた２つの半導体メモリのうち、一方の半導体メモリが動作する際、他方の半導体メモリを非動作とする制御を行うものである。
また、本発明は、前記第１の電源電圧用電極、および前記第１の基準電位用電極が、第１の半導体チップの厚さ方向に貫通した電極よりなり、前記第２の電源電圧用電極、前記第２の基準電位用電極、前記第３の電源電圧用電極、前記第３の基準電位用電極は、第２の半導体チップの厚さ方向に貫通した電極よりなるものである。
さらに、本発明は、ペアリングされた前記２つの半導体チップが、半導体チップの回路形成面が対向するようにそれぞれ実装されたものである。
また、本発明は、前記半導体チップの第２、第３の電源電圧用電極と、前記半導体チップの第２、第３の基準電位用電極とは、半導体チップの任意の一辺と平行となる基準線に対して対称となるように形成されているものである。
ことを特徴とする半導体装置。
さらに、本発明は、ペアリングされる一方の前記半導体チップにおける第２、第３の電源電圧用電極、および前記第２、第３の基準電位用電極が、ペアリングされる他方の前記半導体チップに形成された第２、第３の電源電圧用電極、第２、第３の基準電位用電極とミラー反転するようにそれぞれ形成されているものである。
また、本願のその他の発明の概要を簡単に示す。
本発明は、２個が１組となるようにペアリングされた偶数個の第３の半導体チップが積層された構造の半導体装置であって、該第３の半導体チップが、外部から供給される電源を第３の半導体チップの論理回路に供給する第４の電源供給用電極と、該第４の電源供給用電極に接続される第５の電源供給用電極とを備え、該第４の電源供給用電極は、外部の電源電圧が接続される第４の電源電圧用電極と、外部の基準電位が接続される第４の基準電位用電極とよりなり、該第５の電源供給用電極は、第４の電源電圧用電極を介して電源電圧が接続される第５の電源電圧用電極と、該第４の基準電位用電極を介して基準電位が接続される第５の基準電位用電極と、ペアリングされた２つの第３の半導体チップにおける第５の電源電圧用電極を相互に接続する第３の電極接続部と、ペアリングされた２つの第３の半導体チップにおける第５の基準電位用電極を相互に接続する第４の電極接続部とよりなり、ペアリングされた第３の半導体チップは、一方の第３の半導体チップが動作した際には、他方の第３の半導体チップが非動作となるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）上記ペアリングされた半導体チップ間の第３の電源電圧用電極同士、および第３の基準電位用電極同士の相互接続により、非動作状態の論理回路が動作状態の論理回路に結合することになり、非動作状態の論理回路の容量およびその周囲に付随する寄生容量が動作状態の論理回路の電源、基準電位間のコンデンサとして働く。これにより、半導体チップのレイアウト面積を増加させることなく、給電系ノイズを吸収する機能の上でオンチップ容量に匹敵する静電容量を増加させることができる。
（２）また、上記（１）により、半導体装置の信頼性を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は、本発明の実施の形態１による半導体装置の断面図、図２は、図１の半導体装置に用いられる半導体チップの上面図、図３は、図１の半導体装置に設けられたコントローラによる半導体チップの選択例を示す説明図、図４は、図１の半導体装置に設けられた半導体チップの等価回路の一例を示す説明図、図５は、図４の半導体チップにおける論理回路が動作していない場合の等価回路例を示す説明図、図６は、図４の半導体チップにおける論理回路が動作している場合の等価回路例を示す説明図、図７は、図１の半導体装置に設けられた半導体チップの等価回路の他の例を示す説明図である。
本実施の形態１において、半導体装置１は、チップオンチップから構造されている。半導体装置１は、図１に示すように、配線基板であるインタポーザ２が設けられている。このインタポーザ２の裏面には、アレイ状に並べられた接続用電極３が形成されている。
インタポーザ２の主面には、半導体チップ４〜１２がそれぞれ積層されており、前述したチップオンチップ構造となっている。
第１の半導体チップである半導体チップ４は、第２の半導体チップである半導体チップ５〜１２を制御するコントローラであり、半導体チップ５〜１２は、たとえば、ＤＲＡＭなどの揮発性半導体メモリから構成されている。半導体チップ４は、半導体チップ５〜１２の読み出し、書き込み、消去などの動作を制御する制御部と信号入出力のインタフェース部とを備える。
インタポーザ２の主面（チップ搭載面）には、図１の左側から右側にかけて、複数の電極がそれぞれ備えられている。これら電極は、インタポーザ２に形成されている配線２ａを介して、インタポーザ２の裏面に形成された任意の接続用電極３ａ〜３ｄにそれぞれ接続されている。
接続用電極３ａ，３ｄは、信号がそれぞれ入出力される電極であり、接続用電極３ｂは電源電圧ＶＤＤが供給される電極である。また、接続用電極３ｃは、基準電位ＶＳＳが接続される電極である。
この場合、半導体チップ４〜１２は、半導体チップの主面となる回路形成領域ｃａ１〜ｃａ９側にそれぞれ搭載されるように積層されている。
半導体チップ４には、図１の左側から右側にかけて、貫通ビア４ａ、第１の電源電圧用電極である貫通ビア（第１の電源供給用電極）４ｂ、第１の基準電位用電極である貫通ビア（第１の電源供給用電極）４ｃ、貫通ビア４ｄが任意の位置にそれぞれ設けられている。
同様に、半導体チップ５〜１２には、図１の左側から右側にかけて、貫通ビア５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄ，９ａ〜９ｄ，１０ａ〜１０ｄ，１１ａ〜１１ｄ，１２ａ〜１２ｄが任意の位置にそれぞれ設けられている。
貫通ビア（第２の電源供給用電極）５ｂ，６ｂ，７ｂ，８ｂ，９ｂ，１０ｂ，１１ｂ，１２ｂは、第２の電源電圧用電極であり、貫通ビア（第２の電源供給用電極）５ｃ，６ｃ，７ｃ，８ｃ，９ｃ，１０ｃ，１１ｃ，１２ｃは、第２の基準電位用電極である。
また、貫通ビア（第３の電源供給用電極）５ｅ，６ｅ，７ｅ，８ｅ，９ｅ，１０ｅ，１１ｅ，１２ｅは、第３の電源電圧用電極であり、貫通ビア（第３の電源供給用電極）５ｆ，６ｆ，７ｆ，８ｆ，９ｆ，１０ｆ，１１ｆ，１２ｆは、第３の基準電位用電極である。
これら貫通ビア４ａ〜４ｄ，５ａ〜５ｄ，６ａ〜６ｄ，７ａ〜７ｄ，８ａ〜８ｄ，９ａ〜９ｄ，１０ａ〜１０ｄ，１１ａ〜１１ｄ，１２ａ〜１２ｄは、半導体チップの主面から裏面側にかけて貫通するように設けられたスルーホール状の電極である。
貫通ビア４ａ，５ａ，６ａ，７ａ，８ａ，９ａ，１０ａ，１１ａ，１２ａ、およびインタポーザ２の主面に形成された任意の電極がバンプ１３を介してそれぞれ接続されている。
貫通ビア４ｂ，５ｂ，６ｂ，７ｂ，８ｂ，９ｂ，１０ｂ，１１ｂ，１２ｂ、ならびにインタポーザ２の主面に形成された任意の電極がバンプ１３ａを介してそれぞれ接続されている。
また、貫通ビア４ｃ，５ｃ，６ｃ，７ｃ，８ｃ，９ｃ，１０ｃ，１１ｃ，１２ｃ、およびインタポーザ２の主面に形成された任意の電極がバンプ１３ｂを介してそれぞれ接続されている。
さらに、貫通ビア４ｄ，５ｄ，６ｄ，７ｄ，８ｄ，９ｄ，１０ｄ，１１ｄ，１２ｄ、ならびにインタポーザ２の主面に形成された任意の電極がバンプ１３ｃを介してそれぞれ接続されている。
これら貫通ビア４ａ，５ａ，６ａ，７ａ，８ａ，９ａ，１０ａ，１１ａ，１２ａ、貫通ビア４ｂ，５ｂ，６ｂ，７ｂ，８ｂ，９ｂ，１０ｂ，１１ｂ，１２ｂ、貫通ビア４ｃ，５ｃ，６ｃ，７ｃ，８ｃ，９ｃ，１０ｃ，１１ｃ，１２ｃ、および貫通ビア４ｄ，５ｄ，６ｄ，７ｄ，８ｄ，９ｄ，１０ｄ，１１ｄ，１２ｄは、図１の上方から下方にかけて直線状に接続されるようにそれぞれ形成されている。
貫通ビア４ｂ，５ｂ，６ｂ，７ｂ，８ｂ，９ｂ，１０ｂ，１１ｂ，１２ｂは、半導体チップ４〜１２の主面となる回路形成領域ｃａ１〜ｃａ９に形成される配線層に設けられた電源電圧ＶＤＤを供給する電源用配線にそれぞれ接続されている。電源用配線は、半導体チップ４〜１２の回路形成領域ｃａ１〜ｃａ９に形成された論理回路に電源電圧を供給する。
貫通ビア４ｃ，５ｃ，６ｃ，７ｃ，８ｃ，９ｃ，１０ｃ，１１ｃ，１２ｃは、半導体チップ４〜１２の配線領域に設けられた基準電位ＶＳＳが接続される基準電位配線にそれぞれ接続されている。基準電位配線は、半導体チップ４〜１２の回路形成領域ｃａ１〜ｃａ９に形成された論理回路に基準電位ＶＳＳが接続する配線である。
よって、インタポーザ２から貫通ビア４ｂ，５ｂ，６ｂ，７ｂ，８ｂ，９ｂ，１０ｂ，１１ｂ，１２ｂ、および貫通ビア４ｃ，５ｃ，６ｃ，７ｃ，８ｃ，９ｃ，１０ｃ，１１ｃ，１２ｃを介して、各半導体チップ４〜１２に給電が行われる。
また、半導体チップ５において、図１の貫通ビア５ａの右側には、貫通ビア５ｅ，５ｆがそれぞれ設けられている。同様に、半導体チップ６、半導体チップ７、半導体チップ８、半導体チップ９、半導体チップ１０、半導体チップ１１、および半導体チップ１２においても、図１の貫通ビア６ａ、貫通ビア７ａ、貫通ビア８ａ、貫通ビア９ａ、貫通ビア１０ａ、貫通ビア１１ａ、貫通ビア１２ａの右側には、貫通ビア６ｅ，６ｆ、貫通ビア７ｅ，７ｆ、貫通ビア８ｅ，８ｆ、貫通ビア９ｅ，９ｆ、貫通ビア１０ｅ，１０ｆ、貫通ビア１１ｅ，１１ｆ、および貫通ビア１２ｅ，１２ｆがそれぞれ設けられている。
また、貫通ビア５ｅと貫通ビア６ｅ、貫通ビア７ｅと貫通ビア８ｅ、貫通ビア９ｅと貫通ビア１０ｅ、および貫通ビア１１ｅと貫通ビア１２ｅは、第１の電極接続部となるバンプ１４を介してそれぞれ接続されている。
さらに、貫通ビア５ｆと貫通ビア６ｆ、貫通ビア７ｆと貫通ビア８ｆ、貫通ビア９ｆと貫通ビア１０ｆ、および貫通ビア１１ｆと貫通ビア１２ｆは、第２の電極接続部となるバンプ１５を介してそれぞれ接続されている。
貫通ビア５ｅ，６ｅ，７ｅ，８ｅ，９ｅ，１０ｅ，１１ｅ，１２ｅは、各々の半導体チップ５〜１２の配線層に設けられた電源電圧ＶＤＤが供給される電源用配線にそれぞれ接続されている。貫通ビア５ｆ，６ｆ，７ｆ，８ｆ，９ｆ，１０ｆ，１１ｆ，１２ｆは、各々の半導体チップ５〜１２の配線層に設けられた基準電位用配線にそれぞれ接続されている。
以上の構造では、特に上記バンプ１４とバンプ１５により、隣り合って積層された半導体チップ同士が接続されるのが特徴的である。このペアリングされた半導体チップ同士の接続により、例えば半導体チップ５においては、回路形成領域ｃａ２に配置される論理回路（本実施例ではメモリ回路）の少なくも貫通ビア５ｅおよび５ｆの近傍の領域の論理回路は、ペアリングされた半導体チップ６の同様な領域の論理回路と給電配線により電気的に結合していることになる。
そして、インタポーザ２の主面、および半導体チップ４〜１２は、モールド樹脂などによって樹脂封止されて半導体装置１のパッケージ１６が形成されている。
図２は、半導体チップ５の主面側における上面図である。
半導体チップ５は、図２の上方における左側に信号用配線が接続される貫通ビア５ａが設けられており、該貫通ビア５ａの右側には、電源用配線が接続される貫通ビア５ｅが設けられている。
この貫通ビア５ｅの右側には、基準電位用配線が接続される貫通ビア５ｆが設けられており、該貫通ビア５ｆの右側には、インタポーザ２を介して外部から供給される電源電圧を上方の半導体チップ６に給電する貫通ビア５ｂが設けられている。
貫通ビア５ｂの右側には、インタポーザ２を介して外部接続される基準電位を上方の半導体チップ６に接続する貫通ビア５ｃが設けられており、この貫通ビア５ｃの右側には、信号用配線が接続される貫通ビア５ｄが設けられている。
ここでは、半導体チップ５における貫通ビアの位置について説明したが、他の半導体チップ６〜１２も同様の構成となっている。また、半導体チップ４については、図２における貫通ビア５ｅ，５ｆの位置に貫通ビアは設けられていない。その他の構成については、図２と同様である。
ここで、半導体チップ５〜１２において、半導体チップ５，６、半導体チップ７，８、半導体チップ９，１０、ならびに半導体チップ１１，１２は、それぞれペアリングされており、これらペアリングされた半導体チップは、同時に動作することがないように制御されている。
すなわち、バンプ１４，１５を介してそれぞれ接続された貫通ビア５ｅ，６ｅ，７ｅ，８ｅ，９ｅ，１０ｅ，１１ｅ，１２ｅ，５ｆ，６ｆ，７ｆ，８ｆ，９ｆ，１０ｆ，１１ｆ，１２ｆを有する半導体チップがペアリングされることになる。
図３は、コントローラである半導体チップ４による半導体チップ５〜１２の選択例を示す説明図である。
半導体チップ４の制御部には、チップ選択部ＣＳが設けられている。チップ選択部ＣＳは、チップセレクト信号を半導体チップ５〜１２にそれぞれ出力し、任意の半導体チップを選択する。
チップ選択部ＣＳの信号出力部には、半導体チップ５，７，９，１１のチップセレクト端子／ＣＳが接続されており、半導体チップ５，７，９，１１とペアリングされた半導体チップ６，８，１０，１２のチップセレクト端子／ＣＳは、インバータＩｖ１〜Ｉｖ４を介してチップ選択部ＣＳの信号出力部に接続されている。
チップ選択部ＣＳからアサートとなったチップセレクト信号（たとえば、Ｌｏ信号）が入力された半導体チップはアクティブ状態となり、ネゲートのチップセレクト信号（たとえば、Ｈｉ信号）が入力された半導体チップはインアクティブ状態となる。
ここでは、前述したように半導体チップ６，８，１０，１２のチップセレクト端子／ＣＳには、インバータＩｖ１〜Ｉｖ４を介してチップセレクト信号がそれぞれ入力されるので、ペアリングされた一方の半導体チップ５，７，９，１１がアクティブ状態となると、他方の半導体チップ６，８，１０，１２はインアクティブ状態となる。
同様に、ペアリングされた他方の半導体チップ６，８，１０，１２がアクティブ状態となると、他方の半導体チップ５，７，９，１１はインアクティブ状態となるように制御される。
次に、本実施の形態における半導体装置１の作用について説明する。
図４は、半導体チップ５〜１２の等価回路を示す説明図である。この図では、半導体チップ５，７，９，１１が動作し、半導体チップ６，８，１０，１２が動作していない場合を示している。
図４において、等価モデル１７は、各半導体チップ５〜１２における貫通ビア５ｂ，６ｂ，７ｂ，８ｂ，９ｂ，１０ｂ，１１ｂ，１２ｂの等価回路をそれぞれ示しており、等価モデル１８は、貫通ビア５ｃ，６ｃ，７ｃ，８ｃ，９ｃ，１０ｃ，１１ｃ，１２ｃの等価回路をそれぞれ示している。
また、等価モデル１９は、半導体チップ５，６の貫通ビア５ｅ，６ｅ、半導体チップ７，８の貫通ビア７ｅ，８ｅ、半導体チップ９，１０の貫通ビア９ｅ，１０ｅ、ならびに半導体チップ１１，１２の貫通ビア１１ｅ，１２ｅの等価回路をそれぞれ示している。
等価モデル２０は、半導体チップ５，６の貫通ビア５ｆ，６ｆ、半導体チップ７，８の貫通ビア７ｆ，８ｆ、半導体チップ９，１０の貫通ビア９ｆ，１０ｆ、ならびに半導体チップ１１，１２の貫通ビア１１ｆ，１２ｆの等価回路をそれぞれ示している。
等価モデル２１，２２は、半導体チップ５〜１２における論理回路などの等価回路である。
等価モデル２１，２２は、論理回路が動作していない場合、図５に示すように、論理回路が静電容量として等価回路で示され、論理回路が動作している場合、図６に示すように、論理回路が電流源、および静電容量として等価回路で示される。
また、等価モデル２１は、前述した論理回路が有する静電容量だけでなく、配線容量などの寄生容量、および半導体チップ５〜１２にそれぞれ形成された電源安定化用のオンチップコンデンサの静電容量などが含まれる。これら等価モデル２１，２２による静電容量値が、各半導体チップにおけるオンチップ容量となる。
半導体チップ５，７，９，１１が動作している場合、図４に示すように、動作していない半導体チップ６，８，１０，１２における等価モデル２１，２２の静電容量（オンチップ容量）を該半導体チップ５，７，９，１１が共有することができる。
たとえば、半導体チップ５の静電容量は、半導体チップ５の等価モデル２１に、ペアリングされて動作しない半導体チップ６における等価モデル２１，２２の静電容量が加えられることになり、半導体チップの静電容量をより大容量にすることができる。
同様に、動作する半導体チップ７，９，１１においても、同様に、ペアリングされて動作しない半導体チップ８，１０，１２における等価モデル２１，２２の静電容量が加えられることになり、該半導体チップ７，９，１１の静電容量をより大容量にすることができる。
図７は、半導体チップ６，８，１０，１２が動作し、半導体チップ５，７，９，１１が動作していない場合の半導体チップ５〜１２における等価回路を示す説明図である。
この場合、図示するように、動作していない半導体チップ５，７，９，１１における等価モデル２１，２２の静電容量を、動作している半導体チップ６，８，１０，１２が共有することができる。
図７では、たとえば、半導体チップ６の静電容量は、該半導体チップ６の等価モデル２１の静電容量に、ペアリングされて動作しない半導体チップ５における等価モデル２０，２１の静電容量が加えられることになり、該半導体チップ６の静電容量をより大容量にすることができる。
動作する半導体チップ８，１０，１２においても、同様に、ペアリングされて動作しない半導体チップ７，９，１１における等価モデル２０，２１の静電容量が加えられることになり、該半導体チップ８，１０，１２の静電容量をより大容量にすることができる。
論理回路もしくはメモリ回路の電源ラインの安定化、特に給電系のノイズの吸収には、できるだけそれら論理回路等の近傍にコンデンサを付加するのが望ましく、その点でオンチップコンデンサはチップ外に大容量のコンデンサを付加させてもなお併用することが給電計ノイズの抑制に効果がある。
本実施の形態１においては、電源電圧ＶＤＤと基準電位ＶＳＳとの間のオンチップコンデンサに匹敵する近傍位置の静電容量を大容量化することができるので、電源ラインのノイズを低減し、安定した電源電圧を動作する論路回路もしくはメモリ回路に供給する上で効果が大きい。
また、半導体チップ５〜１２に新たな大容量のオンチップコンデンサの形成を不要にすることができるので、半導体チップの面積を低減するとともに、コストを低減することができる。
（実施の形態２）
図８は、本発明の実施の形態２による半導体装置の断面図、図９は、図８の半導体装置における半導体チップの積層例を示す説明図、図１０は、図９のＡ−Ａ’断面図、図１１は、図８の半導体チップにおける貫通ビア、および電極の配置の一例を示す説明図、図１２は、図８の半導体チップにおける貫通ビア、および電極の配置の他の例を示す説明図である。
本実施の形態２において、半導体装置１は、前記実施の形態１と同様に、インタポーザ２の主面に半導体チップ４〜１２がそれぞれ積層されたチップオンチップ構造となっている。
本実施の形態２において、前記実施の形態１と異なるところは、ペアリングされる半導体チップ５，６、半導体チップ７，８、半導体チップ９，１０、および半導体チップ１１，１２の積層実装構造である。
この場合、図８に示すように、半導体チップ５，６の回路形成領域ｃａ２，ｃａ３、半導体チップ７，８の回路形成領域ｃａ４，ｃａ５、半導体チップ９，１０の回路形成領域ｃａ６，ｃａ７、ならびに半導体チップ１１，１２における回路形成領域ｃａ８，ｃａ９がそれぞれ対向するように実装されている。
たとえば、ペアリングされた半導体チップ５，６に注目すると、図９に示すように、半導体チップ５の回路形成領域ｃａ２と半導体チップ６の回路形成領域ｃａ３とが対向するようにそれぞれ実装されている。
図１０は、図９のＡ−Ａ’断面図である。
半導体チップ５の回路形成領域ｃａ２における表面には、貫通ビア５ａと貫通ビア５ｂとの間に電極２３が形成されており、貫通ビア５ｃと貫通ビア５ｄとの間に電極２４が形成されている。
電極２３は、回路形成領域ｃａ２の配線層に形成された配線２５を介して貫通ビア５ｂに接続されており、電極２４は、回路形成領域ｃａ２の配線層に形成された配線２６を介して貫通ビア５ｃに接続されている。
同様に、半導体チップ６の回路形成領域ｃａ３における表面には、貫通ビア６ａと貫通ビア６ｂとの間に電極２７が形成されており、貫通ビア６ｃと貫通ビア６ｄとの間に電極２８が形成されている。
また、電極２７は、回路形成領域ｃａ３の配線層に形成された配線２９を介して貫通ビア６ｂに接続されており、電極２８は、回路形成領域ｃａ３の配線層に形成された配線３０を介して貫通ビア６ｃに接続されている。
配線２５は、半導体チップ５の配線層に設けられた電源用配線に接続され、配線２９は、半導体チップ６の配線層に設けられた電源用配線に接続される。また、配線２６は、半導体チップ５の配線層に設けられた基準電位用配線に接続され、配線３０は、半導体チップ６の配線層に設けられた基準電位用配線に接続される。
さらに、半導体チップ５の電極２３と半導体チップ６の電極２７、および半導体チップ５の電極２４と半導体チップ６の電極２８は、それぞれ第１の電極接続部となるバンプ３１、第２の電極接続部となるバンプ３２を介してそれぞれ接続されている。
図１１は、回路形成領域が対向するように実装される半導体チップ５，６の貫通ビア５ａ〜５ｄ，６ａ〜６ｄ、および電極２３，２４，２７，２８の配置の一例を示す説明図である。
この場合、ペアリングされる半導体チップ５の貫通ビア５ａ〜５ｄ、および電極２３，２４と半導体チップ６の貫通ビア６ａ〜６ｄ、および電極２７，２８との形成位置をミラー反転とし、積層された際にそれぞれ重ね合わされるように対称に形成されている。
なお、ここでは、図９〜図１１によって半導体チップ５，６の構成を説明したが、他の半導体チップ７〜１２についても同様の構成となっている。
また、図１２は、回路形成領域が対向するように実装される半導体チップ５，６の貫通ビア５ａ〜５ｄ，６ａ〜６ｄ、および電極２３，２４，２７，２８の配置の他の例を示す説明図である。
図１２では、半導体チップ５の貫通ビア５ａ、電極２３、貫通ビア５ｂと、貫通ビア５ｃ、電極２４、貫通ビア５ｄとが、該半導体チップ５の長辺方向と平行となる中心線から線対称となる位置にそれぞれ形成されている。
たとえば、図の中心線から貫通ビア５ａまでの距離と、図の中心線から貫通ビア５ｄまでの距離は同じであり、図の中心線から貫通ビア５ｂまでの距離と、図の中心線から貫通ビア５ｃまでの距離も同じとなっている。同様に、図の中心線から電極２３までの距離と、図の中心線から電極２４までの距離も同じである。
この場合、半導体チップ６〜１２についても、図１２と同様に貫通ビア、および電極が、線対称となる位置にそれぞれ形成されている。
それにより、本実施の形態２では、電源電圧が供給される貫通ビア５ｂ，６ｂ、および基準電位ＶＳＳが接続される貫通ビア５ｃ，６ｃの近傍に、電極２３，２４と電極２７，２８とをそれぞれ配置することができるので、それらの接続配線距離を短くすることが可能となり、ループインダクタンスなどを減少し、電源ノイズを大幅に低下させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
たとえば、前記実施の形態１，２においては、半導体チップ５〜１２がＤＲＡＭであったが、これら半導体チップは、これに限定されるものではなく、フラッシュメモリに例示される不揮発性半導体メモリ、あるいは半導体メモリ以外の半導体チップなどであってもよい。
また、前記実施の形態では、コントローラとなる半導体チップ４が設けられた構成としたが、ペアリングされた偶数個の半導体チップのみによって半導体装置を構成するようにしてもよい。
本発明は、チップオンチップ構造からなる半導体装置に適している。
本発明の実施の形態１による半導体装置の断面図である。 図１の半導体装置に用いられる半導体チップの上面図である。 図１の半導体装置に設けられたコントローラによる半導体チップの選択例を示す説明図である。 図１の半導体装置に設けられた半導体チップの等価回路の一例を示す説明図である。 図４の半導体チップにおける論理回路が動作していない場合の等価回路例を示す説明図である。 図４の半導体チップにおける論理回路が動作している場合の等価回路例を示す説明図である。 図１の半導体装置に設けられた半導体チップの等価回路の他の例を示す説明図である。 本発明の実施の形態２による半導体装置の断面図である。 図８の半導体装置における半導体チップの積層例を示す説明図である。 図９のＡ−Ａ’断面図である。 図８の半導体チップにおける貫通ビア、および電極の配置の一例を示す説明図である。 図８の半導体チップにおける貫通ビア、および電極の配置の他の例を示す説明図である。
符号の説明
１ 半導体装置
２ インタポーザ
２ａ 配線
３ 接続用電極
３ａ〜３ｄ 接続用電極
４ 半導体チップ
４ａ〜４ｄ 貫通ビア
５ 半導体チップ
５ａ〜５ｆ 貫通ビア
６ 半導体チップ
６ａ〜６ｆ 貫通ビア
７ 半導体チップ
７ａ〜７ｆ 貫通ビア
８ 半導体チップ
８ａ〜８ｆ 貫通ビア
９ 半導体チップ
９ａ〜９ｆ 貫通ビア
１０ 半導体チップ
１０ａ〜１０ｆ 貫通ビア
１１ 半導体チップ
１１ａ〜１１ｆ 貫通ビア
１２ 半導体チップ
１２ａ〜１２ｆ 貫通ビア
１３ バンプ
１３ａ バンプ
１３ｂ バンプ
１３ｃ バンプ
１４ バンプ
１５ バンプ
１６ パッケージ
１７〜２２ 等価モデル
２３，２４，２７，２８ 電極
２５、２６，２９，３０ 配線
３１，３２ バンプ
ｃａ１〜ｃａ９ 回路形成領域
ＣＳ チップ選択部

Claims (12)

  1. 第１の半導体チップと、前記第１の半導体チップの上方に２個が１組となるようにペアリングされた偶数個の複数の第２の半導体チップとが積層された構造の半導体装置であって、
    前記第１の半導体チップは、
    外部から供給される電源を前記第１の半導体チップの論理回路に供給する第１の電源供給用電極を備え、
    前記第１の電源供給用電極は、
    外部の電源電圧が接続される第１の電源電圧用電極と、
    外部の基準電位が接続される第１の基準電位用電極とよりなり、
    前記第２の半導体チップは、
    前記第１の電源供給用電極を介して前記第２の半導体チップの論理回路に電源を供給する第２の電源供給用電極と、
    前記第２の電源供給用電極に接続される第３の電源供給用電極とを備え、
    前記第２の電源供給用電極は、
    前記第１の電源電圧用電極を介して電源電圧が接続される第２の電源電圧用電極と、
    前記第１の基準電位用電極を介して基準電位が接続される第２の基準電位用電極とよりなり、
    前記第３の電源供給用電極は、
    前記第２の電源電圧用電極を介して電源電圧が接続される第３の電源電圧用電極と、
    前記第２の基準電位用電極を介して基準電位が接続される第３の基準電位用電極と、
    ペアリングされた２つの前記第２の半導体チップにおける前記第３の電源電圧用電極を相互に接続する第１の電極接続部と、
    ペアリングされた２つの前記第２の半導体チップにおける前記第３の基準電位用電極を相互に接続する第２の電極接続部とよりなり、
    ペアリングされた前記第２の半導体チップは、
    一方の前記第２の半導体チップが動作した際には、他方の前記第２の半導体チップが非動作となることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第２の半導体チップは、半導体メモリであり、
    前記第１の半導体チップは、前記第２の半導体チップを制御するコントローラであることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記コントローラは、
    ペアリングされた２つの前記半導体メモリのうち、一方の前記半導体メモリが動作する際、他方の前記半導体メモリを非動作とする制御を行うことを特徴とする半導体装置。
  4. 請求項１〜３のいずれか１項に記載の半導体装置において、
    前記第１の電源電圧用電極、および前記第１の基準電位用電極は、
    前記第１の半導体チップの厚さ方向に貫通した電極よりなり、
    前記第２の電源電圧用電極、前記第２の基準電位用電極、前記第３の電源電圧用電極、前記第３の基準電位用電極は、
    前記第２の半導体チップの厚さ方向に貫通した電極よりなることを特徴とする半導体装置。
  5. 請求項１〜４のいずれか１項に記載の半導体装置において、
    ペアリングされた前記２つの第２の半導体チップは、
    前記第２の半導体チップの回路形成面が対向するようにそれぞれ実装されることを特徴とする半導体装置。
  6. 請求項５記載の半導体装置において、
    前記第２の半導体チップに形成された前記第２の電源電圧用電極、前記第３の電源電圧用電極と、前記第２の基準電位用電極、前記第３の基準電位用電極とは、
    前記第２の半導体チップの任意の一辺と平行となる基準線に対して対称となるように形成されていることを特徴とする半導体装置。
  7. 請求項５記載の半導体装置において、
    ペアリングされる一方の前記第２の半導体チップにおける前記第２の電源電圧用電極、前記第３の電源電圧用電極、前記第２の基準電位用電極、および前記第３の基準電位用電極は、
    ペアリングされる他方の前記第２の半導体チップに形成された前記第２の電源電圧用電極、前記第３の電源電圧用電極、前記第２の基準電位用電極、前記第３の基準電位用電極とミラー反転するようにそれぞれ形成されていることを特徴とする半導体装置。
  8. ２個が１組となるようにペアリングされた偶数個の第３の半導体チップが積層された構造の半導体装置であって、
    前記第３の半導体チップは、
    外部から供給される電源を前記第３の半導体チップの論理回路に供給する第４の電源供給用電極と、
    前記第４の電源供給用電極に接続される第５の電源供給用電極とを備え、
    前記第４の電源供給用電極は、
    外部の電源電圧が接続される第４の電源電圧用電極と、
    外部の基準電位が接続される第４の基準電位用電極とよりなり、
    前記第５の電源供給用電極は、
    前記第４の電源電圧用電極を介して電源電圧が接続される第５の電源電圧用電極と、
    前記第４の基準電位用電極を介して基準電位が接続される第５の基準電位用電極と、
    ペアリングされた２つの前記第３の半導体チップにおける前記第５の電源電圧用電極を相互に接続する第３の電極接続部と、
    ペアリングされた２つの前記第３の半導体チップにおける前記第５の基準電位用電極を相互に接続する第４の電極接続部とよりなり、
    ペアリングされた前記第３の半導体チップは、
    一方の前記第３の半導体チップが動作した際には、他方の前記第３の半導体チップが非動作となることを特徴とする半導体装置。
  9. 請求項８記載の半導体装置において、
    前記第４の電源電圧用電極、前記第５の電源電圧用電極、前記第４の基準電位用電極、および前記第５の基準電位用電極は、
    前記第３の半導体チップの厚さ方向に貫通した電極よりなることを特徴とする半導体装置。
  10. 請求項８または９記載の半導体装置において、
    ペアリングされた前記第３の半導体チップは、
    前記第３の半導体チップの回路形成面が対向するようにそれぞれ実装されることを特徴とする半導体装置。
  11. 請求項１０記載の半導体装置において、
    前記第３の半導体チップに形成された前記第４の電源電圧用電極、前記第５の電源電圧用電極と、前記第４の基準電位用電極、前記第５の基準電位用電極とは、
    前記第３の半導体チップの任意の一辺と平行となる基準線に対して対称となるように形成されていることを特徴とする半導体装置。
  12. 請求項１０記載の半導体装置において、
    ペアリングされる一方の前記第３の半導体チップにおける前記第４の電源電圧用電極、前記第５の電源電圧用電極、前記第４の基準電位用電極、および前記第５の基準電位用電極は、
    ペアリングされる他方の前記第３の半導体チップに形成された前記第４の電源電圧用電極、前記第５の電源電圧用電極、前記第４の基準電位用電極、および前記第５の基準電位用電極とミラー反転するようにそれぞれ形成されていることを特徴とする半導体装置。
JP2008002536A 2008-01-09 2008-01-09 半導体装置 Expired - Fee Related JP5372382B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008002536A JP5372382B2 (ja) 2008-01-09 2008-01-09 半導体装置
US12/318,700 US8878351B2 (en) 2008-01-09 2009-01-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008002536A JP5372382B2 (ja) 2008-01-09 2008-01-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2009164478A true JP2009164478A (ja) 2009-07-23
JP5372382B2 JP5372382B2 (ja) 2013-12-18

Family

ID=40898385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008002536A Expired - Fee Related JP5372382B2 (ja) 2008-01-09 2008-01-09 半導体装置

Country Status (2)

Country Link
US (1) US8878351B2 (ja)
JP (1) JP5372382B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029535A (ja) * 2009-07-29 2011-02-10 Elpida Memory Inc 半導体装置
WO2011058688A1 (ja) * 2009-11-10 2011-05-19 日本電気株式会社 半導体装置及びノイズ抑制方法
WO2011083722A1 (ja) * 2010-01-08 2011-07-14 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
JP2012209497A (ja) * 2011-03-30 2012-10-25 Elpida Memory Inc 半導体装置
CN103137500A (zh) * 2011-11-28 2013-06-05 尔必达存储器株式会社 制造半导体器件的方法
JP2015188052A (ja) * 2014-03-14 2015-10-29 株式会社東芝 半導体装置及びその製造方法
CN107135360A (zh) * 2011-10-21 2017-09-05 索尼公司 成像装置
CN109616463A (zh) * 2017-09-12 2019-04-12 成真股份有限公司 芯片封装结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251916B1 (ko) * 2010-08-27 2013-04-08 에스케이하이닉스 주식회사 반도체 집적회로
US8786066B2 (en) * 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US8872318B2 (en) * 2011-08-24 2014-10-28 Tessera, Inc. Through interposer wire bond using low CTE interposer with coarse slot apertures
KR102111742B1 (ko) 2014-01-14 2020-05-15 삼성전자주식회사 적층 반도체 패키지
TWI616979B (zh) * 2014-03-14 2018-03-01 Toshiba Memory Corp 半導體裝置及其製造方法
KR102300121B1 (ko) * 2014-10-06 2021-09-09 에스케이하이닉스 주식회사 관통 전극을 갖는 반도체 소자, 이를 구비하는 반도체 패키지 및 반도체 소자의 제조방법
US9455189B1 (en) 2015-06-14 2016-09-27 Darryl G. Walker Package including a plurality of stacked semiconductor devices including a capacitance enhanced through via and method of manufacture
JP2019054160A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
US11398258B2 (en) 2018-04-30 2022-07-26 Invensas Llc Multi-die module with low power operation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260206A (ja) * 2004-04-28 2004-09-16 Toshiba Corp マルチチップ半導体装置及びメモリカード
JP2005210106A (ja) * 2003-12-26 2005-08-04 Elpida Memory Inc 半導体装置
JP2006301863A (ja) * 2005-04-19 2006-11-02 Elpida Memory Inc メモリモジュール
JP2007012848A (ja) * 2005-06-30 2007-01-18 Elpida Memory Inc 半導体記憶装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0195643A (ja) 1987-10-08 1989-04-13 Mitsubishi Electric Corp 半導体集積回路装置
JPH0752388B2 (ja) * 1988-08-03 1995-06-05 三菱電機株式会社 Ｉｃメモリカード
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7826243B2 (en) * 2005-12-29 2010-11-02 Bitmicro Networks, Inc. Multiple chip module and package stacking for storage devices
US7609561B2 (en) * 2006-01-18 2009-10-27 Apple Inc. Disabling faulty flash memory dies
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
US7952184B2 (en) * 2006-08-31 2011-05-31 Micron Technology, Inc. Distributed semiconductor device methods, apparatus, and systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210106A (ja) * 2003-12-26 2005-08-04 Elpida Memory Inc 半導体装置
JP2004260206A (ja) * 2004-04-28 2004-09-16 Toshiba Corp マルチチップ半導体装置及びメモリカード
JP2006301863A (ja) * 2005-04-19 2006-11-02 Elpida Memory Inc メモリモジュール
JP2007012848A (ja) * 2005-06-30 2007-01-18 Elpida Memory Inc 半導体記憶装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029535A (ja) * 2009-07-29 2011-02-10 Elpida Memory Inc 半導体装置
US8908411B2 (en) 2009-07-29 2014-12-09 Ps4 Luxco S.A.R.L. Semiconductor device
WO2011058688A1 (ja) * 2009-11-10 2011-05-19 日本電気株式会社 半導体装置及びノイズ抑制方法
CN102598262A (zh) * 2009-11-10 2012-07-18 日本电气株式会社 半导体装置和噪声抑制方法
WO2011083722A1 (ja) * 2010-01-08 2011-07-14 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
US9093363B2 (en) 2010-01-08 2015-07-28 Sony Corporation Semiconductor device, solid-state image sensor and camera system for reducing the influence of noise at a connection between chips
JP2012209497A (ja) * 2011-03-30 2012-10-25 Elpida Memory Inc 半導体装置
CN107135360A (zh) * 2011-10-21 2017-09-05 索尼公司 成像装置
CN103137500A (zh) * 2011-11-28 2013-06-05 尔必达存储器株式会社 制造半导体器件的方法
JP2015188052A (ja) * 2014-03-14 2015-10-29 株式会社東芝 半導体装置及びその製造方法
CN109616463A (zh) * 2017-09-12 2019-04-12 成真股份有限公司 芯片封装结构
CN109616463B (zh) * 2017-09-12 2022-05-10 成真股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
US8878351B2 (en) 2014-11-04
JP5372382B2 (ja) 2013-12-18
US20090189293A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
JP5372382B2 (ja) 半導体装置
JP4216825B2 (ja) 半導体パッケージ
US8637998B2 (en) Semiconductor chip and semiconductor device
JP4969934B2 (ja) 半導体装置
JP2010021306A (ja) 半導体装置
US9337139B2 (en) Semiconductor device having compensation capacitor to stabilize power supply voltage
US9123554B2 (en) Semiconductor device
JP2011003768A (ja) 半導体装置
JP2012104707A (ja) 半導体パッケージ
US9620483B2 (en) Semiconductor integrated circuit including power TSVS
JP6543129B2 (ja) 電子装置
JP2012235048A (ja) 半導体装置
US7688665B2 (en) Structure to share internally generated voltages between chips in MCP
US9418967B2 (en) Semiconductor device
JP4577690B2 (ja) 半導体装置
JP2011060909A (ja) 半導体記憶装置
KR20110099384A (ko) 와이드 입출력 반도체 메모리 장치 및 이를 포함하는 반도체 패키지
JP2013131738A (ja) 半導体装置
JP2007095911A (ja) 半導体装置
US8581302B2 (en) Semiconductor device including chip with complementary I/O cells
JP4754201B2 (ja) 半導体装置
US20200211930A1 (en) Semiconductor Chip Set with Double-Sided Off-chip Bonding Structure
JP2022039620A (ja) 半導体装置
JP5301879B2 (ja) 半導体装置
US20110084395A1 (en) Semiconductor package substrate and semiconductor device having the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101112

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20101112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111220

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees