JP2009115505A - 巻線の検査装置及び検査方法 - Google Patents

Abstract

【課題】被試験巻線の良否を高精度かつ容易に検査できる巻線の検査装置を提供する。
【解決手段】被試験巻線１０の端子間にインパルス電圧を印加するインパルス電圧発生手段２０と、インパルス電圧を印加することにより被試験巻線１０の端子間に発生する振動電圧の波形を検出する端子間電圧検出手段３０と、被試験巻線１０の放電により発生する電磁波を検出する電磁波検出手段４０と、検出された振動電圧の波形信号をＡ／Ｄ変換し、振動電圧波形として記憶する第１のＡ／Ｄコンバータ・波形メモリ手段５１と、検出された電磁波の信号をＡ／Ｄ変換し、電磁波波形として記憶する第２のＡ／Ｄコンバータ・波形メモリ手段５２と、記憶された振動電圧波形及び電磁波波形を表示する表示手段６４を備える。
【選択図】図１

Description

この発明は、巻線（例えば、モータ、変圧器、インダクタ、回転電機の固定子巻線等の巻線部品）のレアーショート（巻線間の絶縁破壊）及び部分放電の有無を検査する検査装置あるいは検査方法に関する。

例えば、特開２００５−２７４４４０号公報（特許文献１）には回転電機の検査装置が開示されている。
この従来の検査装置では、『モータに対してインパルス電圧の印加が行われ、部分放電試験が行われる。そして、部分放電により発生する電磁波はアンテナセンサ（電磁波センサ）を用いて検出され、接地線に流れる電流は電流センサを用いて検出される。得られた部分放電波形（即ち、部分放電によって発生する電磁波の波形と電流の波形）は、ＦＦＴ解析され、電磁波スペクトル及び電流スペクトルの積分値が算出され、電磁波スペクトル強度及び電流スペクトル強度が得られる。両者（即ち、得られた電磁波スペクトル強度及び電流スペクトル強度）が、それぞれ共に所定の規定値以上の場合に、部分放電の発生がありと判定する。』ことが記載されている。

また、特開２００２−３０３６４８号公報（特許文献２）には、『予め電力ケーブル線路から検出したＳ／Ｎ比が最大な第１の周波数（２８ＭＨｚ）と、第１の周波数より特定周波数以上離れてＳ／Ｎ比が最大となる第２の周波数（２０ＭＨｚ）を求め、この第１及び第２の周波数の下で、電力ケーブル線路の部分放電信号を検出し、第１及び第２の部分放電信号に部分放電検出部付近で検出した無線ノイズを重畳して二つの周波数の信号を出力し、第１周波数用の第１モニタ用オシロスコープと、第２周波数用の第２モニタ用オシロスコープによって同時に観測して、第１及び第２の部分放電信号の中で無線ノイズによって埋没されない部分放電信号により、電力ケーブル線路の部分放電を測定する』部分放電測定方法が開示されている。
即ち、特開２００２−３０３６４８号公報には、『アンテナを利用して、数１０ＭＨｚの周波数帯の電磁波を受信することによって部分放電を測定する方法』が開示されている。）
特開２００５−２７４４４０号公報（要約、図１） 特開２００２−３０３６４８号公報（要約、段落００１２、図２）

しかしながら、特許文献１（特開２００５−２７４４４０号公報）に示されている検査装置では、放電の発生判定を外来ノイズの影響を抑えて検出精度を高める目的で、電磁波センサと電流センサを用いている。
電磁波センサと電流センサで得た２つの放電信号を高感度にサンプリングして信号処理するためには、高速・広帯域かつ高度な波形メモリ手段が必要となる。
インパルス電源のスイッチングノイズにより発生する高周波ノイズは、検査装置の回路に流れる電流に含まれるため、電磁波ノイズとしても電流ノイズとしても現れる。
しかし、「インパルス電圧の印加」と「放電発生」は同期して行われないため、検査装置が発するスイッチングノイズと放電信号とを識別することが困難である。
また、外来ノイズは様々な周波数帯域に分布しており、電流センサと電磁波センサから得たスペクトルの差分比較でキャンセルすることは容易ではない。
インパルス印加電圧波形のモニタ手段が無いために、被試験巻線のばらつきや欠陥により被試験巻線の負荷状態が変わった場合や、適切な試験電圧が印加されていない場合は、判定基準波形が不明確となり、「放電無し」と誤判定してしまうことがある。

更に、特許文献１に示されている従来の検査装置は、構造が複雑であり、かつ、この検査装置の最も有効な使用目的である「巻線の生産現場において、自動化した試験ラインに組み込んで巻線の良否の自動判定を行う」場合に、電流センサを用いて検査装置の電流検出を行おうとすると、高電圧印加回路内の被試験巻線の最も近い場所に電流検出回路を組み込まなければならない。
また、従来は電流センサで放電検出を行っており、検査装置の設置環境、測定ケーブルの長さ、試験切替回路の構成などは、電流センサによる検出感度に直接影響する。
そのため、検査装置毎に判定レベルの評価が必要となり、検査装置を使用する際の課題である「容易性」が損なわれてしまう。

また、特許文献２（特開２００２−３０３６４８号公報）に示された検査方法（部分放電測定方法）においては、受信する電磁波の周波数帯域が低い（〜数１０ＭＨｚ）のため、外部ノイズによる影響を受け易く測定が困難である。

この発明は、上記のような問題点を解決するためになされたものであり、被試験巻線である巻線の良否（即ち、巻線間の絶縁不良（レヤーショート）及び部分放電の有無）を、高精度かつ容易に検査できる巻線の検査装置を提供することを目的とする。

この発明に係る巻線の検査装置は、検査対象の巻線である被試験巻線の端子間にインパルス電圧を印加するインパルス電圧発生手段と、前記インパルス電圧発生手段からインパルス電圧を印加することにより前記被試験巻線の端子間に発生する振動電圧の波形を検出する端子間電圧検出手段と、前記被試験巻線の放電により発生する電磁波を検出する電磁波検出手段と、前記端子間電圧検出手段が検出する振動電圧の波形信号をＡ／Ｄ変換し、振動電圧波形として記憶する第１のＡ／Ｄコンバータ・波形メモリ手段と、前記電磁波検出手段が検出する電磁波の信号をＡ／Ｄ変換し、電磁波波形として記憶する第２のＡ／Ｄコンバータ・波形メモリ手段と、前記第１のＡ／Ｄコンバータ・波形メモリ手段が記憶した前記振動電圧波形及び前記第２のＡ／Ｄコンバータ・波形メモリ手段が記憶した前記電磁波波形を表示する表示手段を備えたものである。

また、この発明に係る巻線の検査方法は、検査対象の巻線である被試験巻線の良否を判定する方法であって、前記被試験巻線の端子間にインパルス電圧を印加するインパルス電圧発生ステップと、前記インパルス電圧発生ステップにおいてインパルス電圧を印加することにより前記被試験巻線の端子間に発生する振動電圧の波形を検出する端子間電圧検出ステップと、前記被試験巻線の放電により発生する電磁波を検出する電磁波検出ステップと、前記端子間電圧検出ステップにおいて検出される振動電圧の波形信号をＡ／Ｄ変換し、振動電圧波形として記憶する第１のＡ／Ｄ変換／波形メモリステップと、前記電磁波検出ステップにおいて検出される電磁波の信号をＡ／Ｄ変換し、電磁波波形として記憶する第２のＡ／Ｄ変換／波形メモリステップと、前記第１のＡ／Ｄ変換／波形メモリステップで記憶した前記振動電圧波形及び前記第２のＡ／Ｄ変換／波形メモリステップで記憶した前記電磁波波形を表示する表示ステップを有したものである。

本発明によれば、「巻線間の絶縁不良（レヤーショート）の有無」の検査と「部分放電の有無」の検査を同時に行うことができるので、「巻線間の絶縁不良」と「部分放電」のどちらか一方あるいは両方が「有り」判定された場合に、被試験巻線が不良と判定することが可能であり、検査対象の巻線の良否（巻線間の絶縁不良及び部分放電の有無）を、高精度かつ容易に検査できる検査装置あるいは検査方法を提供できる。

以下、図面に基づいて、本発明の実施の形態例について説明する。
なお、各図間において、同一符号は同一あるいは相当のものであることを表す。
実施の形態１．
図１は、実施の形態１に係る巻線の検査装置の構成を示すブロック図である。
図１に示すように、本実施の形態による巻線の検査装置１００は、検査（試験）対象の巻線である被試験巻線１０の良否の状態（即ち、被試験巻線１０の「巻線間の絶縁破壊（レヤーショート）」の有無及び「放電（部分放電）」の有無）を判定するための試験（検査）を行うものであり、インパルス電圧発生手段２０と、端子間電圧検出手段３０と、電磁波検出手段４０と、波形メモリ手段５０と、試験制御手段６０を備えている。
なお、被試験巻線（検査対象の巻線）１０は、例えば、モータ、変圧器、インダクタ、磁界発生用コイル等の巻線部品（以降、単に巻線と称す）である。

インパルス電圧発生手段２０は、被試験巻線１０にインパルス電圧を印加するものであり、高電圧発生回路２１、高圧コンデンサ２２、高電圧スイッチング回路２３及びゲートパルス制御回路２４を備えている。
高電圧発生回路２１は、高圧コンデンサ２２に電荷を充電するためのものである。
この高電圧発生回路２１は、一般的なコイル（巻線）の絶縁試験が可能な程度(通常、数ｋＶ)の高い電圧を発生する。
高圧コンデンサ２２は、高電圧発生回路２１から入力される電荷を充電し、高電圧スイッチング回路２３のスイッチ作用(ゲート制御)によって、充電した電荷を瞬時に放出することにより、インパルス電圧を発生させるものである。
高電圧スイッチング回路２３は、ゲートパルス制御回路２４によってオン／オフ制御され、オンになったときに高圧コンデンサ２２に充電されている電荷を瞬時に被試験巻線１０に放出させる。なお、高電圧スイッチング回路２３は、サイリスタ、ＭＯＳＦＥＴ（モス電界効果トランジスタ）またはＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などの汎用素子で構成する。

高電圧発生回路２１から印加されていた充電電圧及び高圧コンデンサ２２に充電されている電荷は、被試験巻線１０への１回のインパルス電圧印加によって０になる。
このため、インパルス電圧の印加休止期間中に、高圧コンデンサ２２に高電圧発生回路２１から絶えず電荷が充電されるようにしておくことにより、連続的なインパルス電圧の発生(パルス動作)が行える。
端子間電圧検出手段３０は、被巻試験線１０の端子間に印加する高電圧を計測する端子間電圧検出回路３１を備えている。
端子間電圧検出回路３１は高電圧に耐える分圧器（図示なし）で構成されており、インパルス電圧発生手段２０からインパルス電圧が被試験巻線１０に印加された際の被試験巻線１０の端子間に発生する電圧（共振振動電圧）を所定比で分圧するものである。
端子間電圧検出回路３１の図示しない分圧器は、電圧の分圧比に応じた抵抗値及び静電容量を有している。
「被試験巻線１０の端子間に発生する共振振動電圧」を分圧器で分圧した電圧を「振動電圧信号」あるいは「共振電圧信号」と呼ぶ。
端子間電圧検出回路３１の分圧器で分圧された端子間電圧である振動電圧信号は、波形メモリ手段５０の第１のＡ／Ｄコンバータ・波形メモリ手段５１に入力される。

電磁波検出手段４０は、マイクロ波帯（１〜２ＧＨｚの周波数うち、公共で使用されていない周波数）のアンテナ（マイクロ波アンテナ）４１と電磁波検出回路４２とを備えている。
インパルス電圧を被試験巻線１０に印加した際に発生する「被試験巻線内の絶縁耐力の低下で起きる部分放電」により発生する電磁波をアンテナ４１で捕らえ、電磁波検出回路４２で帯域制限（中心周波数の５％以下）し、電磁波信号を増幅し、電磁波検波信号に変換する。
電磁波検出回路４２が出力する電磁波検波信号は、波形メモリ手段５０の第２のＡ／Ｄコンバータ・波形メモリ手段５２に入力される。
波形メモリ手段５０は、端子間電圧検出手段３０からの振動電圧信号及び電磁波検出手段４０からの電磁波波形信号を、デジタル信号に変換すると共に、デジタル信号に変換されたそれぞれの信号波形を記憶するものである。
第１のＡ／Ｄコンバータ・波形メモリ手段５１及び第２のＡ／Ｄコンバータ・波形メモリ手段５２のそれぞれでデジタル信号に変換された振動電圧信号及び電磁波波形信号は、試験制御手段６０に入力されて被試験巻線１０の状態判定に供される。

試験制御手段６０は、制御装置（ＣＰＵ）６１、操作入力装置６２、高電圧制御回路６３及び表示装置（モニタ）６４を備えている。
制御装置（ＣＰＵ）６１は被試験巻線１０に印加するインパルス電圧の大きさを設定し、高電圧制御回路６３は制御装置（ＣＰＵ）６１によって設定された大きさのインパルス電圧をインパルス電圧発生手段２０が発生するように高電圧発生回路２１を制御する。
また、インパルス電圧が被試験巻線１０に印加されたときに被試験巻線１０の端子間に発生する振動電圧信号は、第１のＡ／Ｄコンバータ・波形メモリ手段５１によってデジタル信号に変換され、デジタル化された振動電圧信号の波形がメモリされる。
制御装置（ＣＰＵ）６１は、第１のＡ／Ｄコンバータ・波形メモリ手段５１によってメモリされたデジタル信号（即ち、振動電圧信号）や第２のＡ／Ｄコンバータ・波形メモリ手段５２によってメモリされたデジタル信号（即ち、電磁波信号）の時間変化を示す波形の特徴量に基づいて、被試験巻線１０の良否（レヤーショートの有無及び部分放電の有無）を判定するものである。
なお、この制御装置（ＣＰＵ）６１は、入出カインターフェース、記憶装置、演算装置などを有する専用マイクロコントローラ、マイクロコンピュータもしくはコンピュータによって実現される。
制御装置（ＣＰＵ）６１によって被試験巻線１０の良否を自動的に判定する方法については、後述の実施の形態５で詳述する。
また、操作入力装置６２は、制御装置（ＣＰＵ）６１に対して必要な操作（動作）を指示するためのものであり、キーボードやタッチパネルなどである。
また、表示装置６４は、制御装置（ＣＰＵ）６１に第１のＡ／Ｄコンバータ・波形メモリ手段５１及び第２のＡ／Ｄコンバータ・波形メモリ手段５２のからそれぞれ入力される振動電圧信号及び電磁波波形信号を表示する。

次に、本実施の形態による巻線の検査装置の動作について説明する。
まず、被試験巻線１０のレヤーショート（巻線間の絶縁破壊）の有無を判定する場合について説明する。
被試験巻線１０に不具合（即ち、巻線間の絶縁破壊）がある場合は、被試験巻線１０のインダクタンスが正常値から異常値に変化し、それに応じて共振周波数や減哀状態も変化する結果、端子間電圧検出回路３１の分圧器で分圧された端子間電圧である共振振動電圧が変化する。
本実施の形態による検査装置は、このような現象をコイル（巻線）の良品判定（即ち、巻線間の絶縁破壊の有無）の原理としており、端子間電圧検出回路３１で検出される共振振動電圧（振動電圧）の変化に基づいて、被試験巻線１０の良否（巻線間の絶縁破壊の有無）を判定する。

具体的には、所定値のインパルス電圧を健全なコイル(良品コイル)に印加することにより予め作成された基準パターン曲線(減衰共振周波数カーブ)を登録しておき、前記所定値のインパルス電圧を試験用コイル(即ち、被試験巻線１０)に印加して測定された共振振動電圧を示す測定曲線と基準パターン曲線を表示装置６４に表示し、その偏差(または偏差値)を判定基準としている。
この偏差(または偏差値)は、試験用コイル(被試験巻線１０)のインダクタンスの変化を反映したものである。
従って、この試験用コイル（被試験巻線１０）がレヤーショート(巻線間の絶縁破壊)している場合には、共振周波数が変動するため、図２に示すように、レヤーショートしたコイルのコイル電圧(共振振動電圧)Ｖｃは、実線の曲線で示され、この実線の曲線は、良品コイルのコイル電圧Ｖｃを示す点線の曲線(基準パターン曲線)から位相及び波形の振幅が大きくずれることとなる。
なお、図２は、コイル（被試験巻線１０）に電圧を印加させておいてから急激に切ることによってインパルス電圧を発生させたときの波形である。
図２において、“ａ”は良品コイルの場合の振動電圧波形、“ｂ”はレヤーショートしたコイルの場合の振動電圧波形を示している。
図２に示すように、予め登録している良品コイルの場合の振動電圧波形と被試験巻線にインパルスを印加したときに発生する振動電圧波形を表示装置６４で重ねて表示すると、被試験巻線１０がレヤーショートしている場合は、被試験巻線１０の振動電圧波形は良品コイルの場合の振動電圧波形（基準パターン曲線）とずれているので、レヤーショートしていると判定できる。

次に、被試験巻線１０の部分放電の有無を判定する場合について説明する。
インパルス電圧を被試験巻線１０に印加した際に発生する部分放電から現れる電磁波は、電磁波検出手段４０により捕らえられ、電磁波波形信号として波形メモリ手段５０の第２のＡ／Ｄコンバータ・波形メモリ手段５２に入力され、電磁波波形信号に含まれるパルス状の波形から部分放電発生の有無を判定する。
具体的には、電磁波波形信号に含まれるパルス状の波形からピーク値を演算（または目視）により検出し、予め設定されたレベルの閾値以上であった場合を「部分放電発生有り」とする。
また同様に、電磁波波形信号に含まれるパルス状の波形から波形面積値を演算によって検出し、予め設定された面積の閾値以上であった場合を部分放電発生有りとする。
図３は部分放電がある場合にインパルスを印加した際の端子間電圧検出回路３１が検出する端子間電圧波形（振動電圧波形）と電磁波波形信号を示しており、図４は部分放電がない場合にインパルスを印加した際の端子間電圧検出回路３１が検出する端子間電圧波形と電磁波検出回路４２が検出する電磁波波形信号を示している。
なお、図３及び図４において、“ｃ”は端子間電圧検出回路３１で検出された端子間電圧波形（振動電圧波形）、“ｄ”は電磁波検出回路４２で検出された電磁波波形を示している。

本実施の形態によれば、被試験巻線１０に印加している実際の振動電圧波形と被試験巻線１０からの電磁波波形を同時に確認できるほか、波形の減衰率、位相周期、振幅の大小が得られる。
従って、健全な巻線の波形パターンと、不良巻線の波形パターンとの差異を比較することにより、巻線のターン間ショート（レヤーショート）やターン間絶縁不良の有無の試験（検査）ができる。
更に、電磁波検出回路４２で検出される電磁波波形信号のスパイクパルス状に発生するピーク値から放電レベルの大小が求められ、パルス状の放電波形の面積から放電の大きさ（エネルギー相当）が求められる。
このように、端子間電圧検出手段３０と電磁波検出手段４０とを組合せ、同時に試験をすることにより、巻線のターン間の絶縁状態（レヤーショートの有無）を試験し、尚且つ、同時に部分放電の有無を試験し、どちらか一方がＮＧ（No Good）の場合、もしくは両方ＮＧの場合、被試験巻線１０が不良と判定することができる。
即ち、巻線のレヤーショートの有無と部分放電の有無の両方を同時に確認することが可能であるので、巻線の良否を精度よく評価することができる。

図５は、本実施の形態１による巻線の検査装置における検査手順（試験手順）を示したフローチャートである。
図５に基づいて、巻線の検査手順（試験手順）について簡単に説明する。
まず、検査（試験）のスタートに際しては、高電圧発生回路２１により高圧コンデンサ２２を所定の試験電圧に充電し、ゲートパルス制御回路２４よりゲートパルスを出力し、高電圧スイッチング回路２３を通電させ、インパルス電圧を被試験巻線１０に印加する。
以上がインパルス電圧印加（Ａ）のステップである。

次に、第１のＡ／Ｄコンバータ・波形メモリ回路５１のＡ／Ｄコンバータは、端子間電圧検出回路３１で検出した電圧信号（即ち、被試験巻線１０の端子間に発生する振動電圧波形信号）をサンプリングし、第１のＡ／Ｄコンバータ・波形メモリ回路５１の波形メモリは、サンプリングデータ（サンプリングした波形データ）をメモリする。
そして、サンプリングした波形データの個数を確認し、所定の個数（例えば、５１２個）以下（Ｎｏ）であれば、電圧信号のサンプリングを続ける。
以上が電圧波形取り込み（Ｂ）のステップである。

次に、サンプリングした波形データの個数が所定の個数以上（Ｙｅｓ）であれば、第１のＡ／Ｄコンバータ・波形メモリ回路５１の波形メモリにメモリした波形データから印加電圧値を求める。
求めた印加電圧値が正常であるか否かを判定し、正常であれば第１のＡ／Ｄコンバータ・波形メモリ回路５１の波形メモリにメモリした波形データ（振動電圧波形）と基準パターン曲線の偏差から良否を求め、被試験巻線１０の状態の良否（即ち、レヤーショートの有無）を判定する。
求めた印加電圧値が異常であると判定した場合は、表示装置（モニタ）６４に印加電圧が異常であることを表示する。以上が電圧波形判定（Ｃ）のステップである。

また、インパルス電圧印加（Ａ）のステップにおいてインパルス電圧を被試験巻線１０に印加すると、電圧波形取り込み（Ｂ）のステップと並行して電磁波波形取り込み（Ｄ）のステップを行う。
電磁波波形取り込み（Ｄ）のステップでは、第２のＡ／Ｄコンバータ・波形メモリ回路５２のＡ／Ｄコンバータは、電磁波検出回路４２で検出した電磁波信号（即ち、被試験巻線１０で発生する電磁波信号）をサンプリングし、第２のＡ／Ｄコンバータ・波形メモリ回路５２の波形メモリは、サンプリングデータ（波形データ）をメモリする。
そして、サンプリングした波形データの個数を確認し、所定の個数（例えば、５１２個）以下（Ｎｏ）であれば、電磁波信号のサンプリングを続ける。

次に、サンプリングした波形データの個数が所定の個数以上（Ｙｅｓ）であれば、第２のＡ／Ｄコンバータ・波形メモリ回路５２の波形メモリにメモリした電磁波信号の波形データから電磁波のピーク値と面積値を求める。
そして求めた電磁波のピーク値と放電判定規格値とを比較して良否を求め、被試験巻線１０の状態の良否（即ち、部分放電の有無）を判定する。以上が電磁波波形判定（Ｅ）のステップである。

次に、電圧波形判定（Ｃ）のステップと電磁波波形判定（Ｅ）のステップが終了すると、設定した繰り返しインパルスを所定の印加回数又は所定時間（数分間）印加したか否かを判定し、Ｎｏであればスタートに戻る。
Ｙｅｓであれば、端子間電圧波形及び電磁波波形が共に「良」であるか否かを判定し、
共に「良」であれば、被試験巻線１０は「合格」であると判定して、その結果を表示装置６４に表示する。
また、端子間電圧波形及び電磁波波形が共に「良」でなければ、被試験巻線１０は「不合格」であると判定して、その結果を表示装置６４に表示する。

以上説明したように、本実施の形態による巻線の検査装置は、検査対象の巻線である被試験巻線１０の端子間にインパルス電圧を印加するインパルス電圧発生手段２０と、インパルス電圧発生手段２０からインパルス電圧を印加することにより被試験巻線１０の端子間に発生する振動電圧の波形を検出する端子間電圧検出手段３０と、被試験巻線１０の放電により発生する電磁波を検出する電磁波検出手段４０と、端子間電圧検出手段３０が検出する振動電圧の波形信号をＡ／Ｄ変換し、振動電圧波形として記憶する第１のＡ／Ｄコンバータ・波形メモリ手段５１と、電磁波検出手段４０が検出する電磁波の信号をＡ／Ｄ変換し、電磁波波形として記憶する第２のＡ／Ｄコンバータ・波形メモリ手段５２と、第１のＡ／Ｄコンバータ・波形メモリ手段５１が記憶した振動電圧波形及び第２のＡ／Ｄコンバータ・波形メモリ手段５２が記憶した電磁波波形を表示する表示手段（表示装置６４）とを備えている。

従って、本実施の形態によれば、被試験巻線の端子間に発生する振動電圧波形を表示装置でモニタすることによって、巻線のレヤーショート（巻線間の絶縁破壊）の有無を検査でき、また、同時に電磁波波形をモニタすることによって巻線の放電の有無を検査できるので、検査対象の巻線の良否（即ち巻線間の絶縁不良及び部分放電の有無）を、高精度かつ容易に検査できる。
即ち、本実施の形態によれば、試験を行う際は、常に被試験巻線に印加しているインパルス電圧をモニタするため、放電発生の有無に最も影響するインパルス印加電圧を監視しながら放電試験が行えるので確実な試験をすることができる。

実施の形態２．
図６は、実施の形態２に係る巻線の検査装置の構成を示すブロック図である。
図６は、図１（実施の形態１）における電磁波検出回路４２の具体的な構成例を示したものであり、その他の構成及び動作は実施の形態１と基本的には同じである。
また、図７は、電磁波検出回路４２の動作を説明するための図である。
本実施の形態による巻線の検査装置の動作は以下の通りである。
インパルス電圧発生手段２０によって、検査対象の巻線である被試験巻線１０の両端にインパルス電圧が印加されると、被試験巻線１０が絶縁耐力の低下による不良の場合は、部分放電が発生する。
放電によって発生した電磁波は数Ｈｚから数十ＧＨｚまでの非常に広帯域であり、アンテナ４１で受信された電磁波は、アンテナ４１の帯域（例えば、パッチアンテナの場合は数％）に帯域制限される。

本アンテナ４１は、中心周波数が１〜２ＧＨｚのうち公共で使用されていない周波数に設計している。そうすることで放電以外の（公共）電磁波による誤検出（作動）を防いでいる。
アンテナ４１により帯域制限された電磁波は、更にバンドバスフィルタ（ＢＰＦ）４３によって帯域制限（中心周波数の５％以下）され、増幅回路４４により増幅され、検波回路４５によって検波信号（電圧信号）に変換され、波形メモリ手段５０に出力する。
一般的に、放電発生時に電磁波として放出されるパルス信号は、極短時間に単パルスでランダムに発生し、そのパルス信号幅は数ナノセカンド程度である。
そのため、放電発生時に電磁波として放出されるパルス信号を直接サンプリングするには非常に高速で広帯域な（数百メガヘルツ以上の）アナログ−デジタル変換手段（Ａ／Ｄコンバータ）が要求される。

しかし、本実施の形態による電磁波検出手段４０では、被試験巻線１０で発生した放電による広帯域な電磁波信号のうち、マイクロ波の一部をアンテナ４１で受信して狭帯域で検出する。
そのため、外部ノイズによる妨害が無く、高感度に放電を検出できる。
なお、低周波域では外部ノイズレベルも大きいため、放電による電磁波とのＳ／Ｎ比が悪く、高感度に検出できない。
また、高電圧印加回路（即ち、高電圧発生回路２１や高電圧スイッチング回路２３など）とは別経路で放電を検出するため、試験環境や、試験配線の影響を受けず、高感度に放電が検出できる。
また、電磁波検出手段４０では、部分放電による電磁波の高周波信号を検波回路４５により低周波のエンベローブの電圧波形に変換することができる。

以上説明したように、本実施の形態による巻線の検査装置の電磁波検出手段４０は、被試験巻線１０の放電により発生する電磁波を受信するアンテナ４１と、アンテナ４１が受信する電磁波信号を帯域制限するバンドパスフィルタ４３、バンドパスフィルタ４３により帯域制限された電磁波信号を増幅する増幅回路４４、増幅回路４４により増幅された電磁波信号を検波する検波回路４５からなる電磁波検出回路４２とで構成されている。
従って、本実施の形態によれば、バンドパスフィルタによりアンテナが受信する電磁波信号を帯域制限して検出するので、放電以外の外部ノイズによる妨害を防止でき、被試験巻線の放電を高感度に検出できる。
また、放電による電磁波信号を検波することにより、放電の高周波信号を低周波なエンベローブの電圧波形に変換できるので、第２のＡ／Ｄコンバータ・波形メモリ手段に用いられるＡ／Ｄコンバータは、高速性を要求されない汎用的なものでよい。

実施の形態３．
図８及び図９は、実施の形態３による巻線の検査装置の特徴的な構成を示す図であり、アンテナ（例えば、マイクロ波アンテナ）４１と被試験巻線１０とが金属製のシールドボックス（シールドケース）２００内に配置されている場合を示している。
図８に示すように、アンテナ４１と被試験巻線１０を一緒にシールドボックス２００内に入れて試験することにより、被試験巻線１０からの電磁波を検出する際に、外部ノイズの影響を抑制することができる。
また、電磁波の測定では、放電発生の場所とマイクロ波アンテナ４１の配置距離が測定感度に影響するため問題となるが、図９に示すように、アンテナ４１と被試験巻線１０を一緒にシールドボックス２００内に入れて試験することにより、放電発生による電磁波がシールドボックス２００内で反射してアンテナ４１に到達するため、被試験巻線１０とマイクロ波アンテナ４１の取り付け位置関係が試験へ与える影響を無くすことができる。

以上説明したように、本実施の形態による巻線の検査装置は、被試験巻線１０及び電磁波検出手段４０のアンテナ４１は、いずれも金属製のシールドボックス２００内に配置されている。
従って、本実施の形態によれば、被試験巻線の放電により発生する電磁波を検出する際の外部ノイズによる影響を抑制できる。更に、アンテナはシールドボックス内で反射する電磁波も受信し、被試験巻線からの電磁波を効率良く受信できるので、アンテナの取り付け位置関係が検査に与える影響を抑制できる。

実施の形態４．
図１０は、実施の形態４による巻線の検査装置の特徴的な構成を説明するため図であり、図１０（ａ）は、電磁波検出手段４０の電磁波検出回路４２がアンテナ４１と離れた位置（例えば、試験装置本体内）に配置されている場合を示し、図１０（ｂ）は、電磁波検出手段４０の電磁波検出回路４２がアンテナ４１と近接した位置（例えば、アンテナ４１の背面）に配置されている場合を示している。
本実施の形態では、図１０（ｂ）に示すように、電磁波検出回路（バンドパスフィルタ４３、増幅回路４４及び検波回路４５で構成）４２をアンテナ４１と近接した位置（例えば、背面）に配置することによって、アンテナ４１と電磁波検出回路４２の間のアンテナ信号線は短くなるので、アンテナ信号線が受ける外部ノイズの影響を少なくすることができると共に、更に信号の減衰が少なくなり、Ｓ／Ｎ比が悪くなるのも防止できる。

実施の形態５．
本実施の形態による巻線の検査装置のハードウエア構成は、基本的には実施の形態１（図１）で説明したものと同じであるが、試験制御手段６０の制御装置（ＣＰＵ）６１に搭載したソフトウエアにより検査（試験）の自動化を図っていることが特徴である。
本実施の形態では、試験制御手段６０における制御装置（ＣＰＵ）６１と高電圧制御回路６３を用いてインパルス印加電圧の制御を行うと共に、被試験巻線１０にインパルス印加の際に発生する放電を電磁波検出手段４０で検出し、放電発生の有無を自動で判定することにより、インパルス電圧の印加電圧に同期した放電発生試験を行うことができる。
放電発生開始電圧、放電発生終了電圧の測定は、制御装置（ＣＰＵ）６１に組み込まれているソフトウエアで以下に示す複数のパラメータ（測定条件及び判定条件）を設定することにより、自動的に評価することができる。

放電発生開始電圧の測定は、制御装置（ＣＰＵ）６１に組み込まれているソフトウエアの下記に示す複数のパラメータを設定することにより、自動的に評価することができる。
測定条件の設定内容の例を以下に示す。
＊ インパルス電圧の印加開始電圧（Ｖｓ）：１０００Ｖ
＊ 印加終了電圧（Ｖｅ）：５０００Ｖ
＊ 電圧増加ステップ量（△V）：１０Ｖ
＊ １ステップについての繰り返しインパルス印加数（Ｖｎ）：１０パルス
＊ インパルス印加リトライ回数（Ｖｒ）：３回
判定条件の設定内容の例を以下に示す。
＊ 放電波形レベルのピーク値（Ｐｐｅａｋ）：１５
（測定結果が設定値以上でＮＧ、単位は無い）
＊ 放電波形面積の大きさ（Ｐｍａｘ）：５０
（測定結果が設定値以上でＮＧ、単位は無い）
＊ 同一電圧にて繰り返しパルスを印加した際の放電発生率（Ｐｎ）：５０％
これらのパラメータにより、放電発生開始電圧測定の自動測定が行える。

具体例として、図１１のフローチャート１及び図１２のフローチャート２を用いて放電発生開始電圧の測定動作について説明する。
なお、図１１と図１２を合わせて、放電発生開始電圧測定の手順を示すフローチャートとなる。
図１１に示すように、まず試験条件（即ち、上記測定条件）を設定し、試験を開始し、インパルス電圧ＶｉｎｐにＶｓ（インパルス電圧の印加開始電圧）を代入する。
次に、高圧コンデンサ２２をインパルス電圧Ｖｉｎｐに充電し、ゲートバルス制御回路２４から高電圧スイッチング回路２３にゲートパルスを出力して高電圧スイッチング回路２３を通電し、インパルス電圧を被試験巻線１０へ印加する。以上がインパルス電圧印加（Ａ）のステップである。
次に、電圧波形取り込み（Ｂ）のステップにおいて、端子間電圧検出回路３１により被試験巻線１０の端子間に発生する電圧波形信号を第１のＡ／Ｄコンバータ・波形メモリ手段５１のＡ／Ｄコンバータでサンプリングし、サンプリングデータを第１のＡ／Ｄコンバータ・波形メモリ手段５１の波形メモリにメモリし、サンプリングした波形データの個数が所定値（例えば、５１２個）を越えたか否かを判定し、Ｎｏであれば電圧信号サンプリングに戻り、Ｙｅｓであれば電圧波形判定（Ｃ）のステップへ進む。

電圧波形判定（Ｃ）のステップでは、メモリした波形データから印加電圧値を求め、印加電圧が正常であるか否かを判定し、Ｎｏであれば表示装置６４に「電圧異常」を表示して試験を終了（エンド）する。印加電圧が正常（Ｙｅｓ）であれば、メモリした波形データ（共振振動波形）と基準パターン曲線の偏差から良・否を求め、状態の良・否（即ち、巻線間の絶縁不良の有無）を判定する。
一方、電磁波波形取り込み（Ｄ）のステップに示すように、インパルス電圧を被試験巻線１０へ印加すると、発生する電磁波信号を第２のＡ／Ｄコンバータ・波形メモリ手段５２のＡ／Ｄコンバータでサンプリングし、サンプリングデータを第２のＡ／Ｄコンバータ・波形メモリ手段５２の波形メモリにメモリし、サンプリングした波形データの個数が所定値（例えば、５１２個）を越えたか否かを判定し、Ｎｏであれば電磁波信号サンプリングに戻り、Ｙｅｓであれば電磁波波形判定（Ｅ）のステップへ進む。
電磁波波形判定（Ｅ）のステップでは、第２のＡ／Ｄコンバータ・波形メモリ手段５２の波形メモリにメモリした電磁波信号の波形データからピーク値と面積値を求め、求めたピーク値と面積値を放電判定規格値と比較して良・否を求め、状態の良・否（即ち、部分放電の有無）を判定する。

次に、図１２に示すように、インパルス電圧を予め設定した繰り返しインパルス数（Ｖｎ）分印加したかどうかを判定するステップに進み、Ｙｅｓであれば電磁波波形が良（即ち、部分放電なし）であるか否かの判定ステップに進む。Ｎｏであれば、インパルス電圧印加（Ａ）のステップに戻る。
電磁波波形が良（即ち、放電なし）である（Ｙｅｓ）と判定した場合は、電圧波形が良（即ち、巻線間の絶縁不良が無し）であるか否かを判定し、Ｎｏ（即ち、巻線間の絶縁不良が有り）であれば「不合格（即ち、巻線試験ＮＧ）」と判定する。
また、Ｙｅｓ（即ち、巻線間の絶縁不良が無し）の場合は、インパルス電圧Ｖｉｎｐは設定された終了電圧Ｖｅ以上であるか否かを判定し、Ｙｅｓであれば「合格（即ち、放電発生無しＯＫ／巻線試験ＯＫ）」と判定する。
また、Ｎｏの場合（インパルス電圧Ｖｉｎｐが終了電圧Ｖｅで無い場合）は、インパルス電圧Ｖｉｎｐに△V（電圧増加ステップ量）を加算して試験を継続し、図１１のインパルス電圧印加（Ａ）のステップに戻る。

一方、図１２のフローにおいて、電磁波波形が良でないと判定（即ち、放電ありと判定）すると、放電ありの回数と繰り返しインパルス印加数とで放電発生確率（Ｐｘ）を求め、放電発生確率（Ｐｘ）は判定値（Ｐｎ）以上であるか否かを判定し、Ｎｏであれば試験を継続して「電圧波形が良（即ち、巻線間の絶縁不良が無し）であるか否かを判定するステップ」に戻る。
また、「放電発生確率（Ｐｘ）が判定値（Ｐｎ）以上であるか否か」の判定結果がＹｅｓの場合は、印加リトライ回数（Ｖｒ）試験したか否かを判定し、判定した印加リトライ回数がＹｅｓの場合は「不合格（放電発生有り）」と判定し、印加電圧は放電開始発生電圧になる。
「印加リトライ回数（Ｖｒ）試験したか否かの判定結果」がＮｏの場合は、図１１のインパルス電圧印加（Ａ）のステップに戻り、リトライを継続する。
図１２に示すように、「合格」や「不合格」の判定結果及び印加電圧などは試験制御手段６０の表示装置（モニタ）６４に表示される。

図１１及び図１２のフローチャートに基づく「放電発生開始電圧測定」の手順は、上述したとおりであるが、更に説明を補足しておく。
放電発生開始の自動測定では、印加開始電圧（Ｖｓ）から終了電圧（Ｖｅ）までの電圧を、設定した電圧増加ステップ量（△Ｖ）の割合で、自動で段階的に昇圧しながら（以降電圧スイープと呼ぶ）、連続的に繰り返しインパルス印加数（Ｖｎ）回のインパルス電圧印加を行い、その時の電磁波波形を印加回数（Ｖｎ）分測定する。
段階的な電圧スイープ毎に、繰り返しインパルス印加数（Ｖｎ）回測定した電磁波波形のデータから、１パルス毎に以下に示す判定処理を行う。
放電波形のピーク値及び放電波形の面積の大きさをソフトウエア処理により求め、それぞれが、放電波形レベルのピーク値（Ｐｐｅａｋ）、放電波形面積の大きさ（Ｐｍａｘ）の判定条件以上だった場合、「放電発生あり」と判断する。
その「放電あり」が、繰り返しインパルス印加数（Ｖｎ）回のうち、何回「放電あり」であったかにより放電発生率を計算で求め（求めた確率値をＰｘとする）、この求めた確率値Ｐｘが繰り返しパルスを印加した際の放電発生率（Ｐｎ）（％）の判定条件以上であった場合（Ｐｘ＞Ｐｎの場合）、「放電発生」と判断する。

しかしながら、放電発生は不安定であるため、上記「放電発生」の状態を何回か繰り返してリトライ測定を行うことにより、再現性の良いより完全な放電発生の確認を行うことが可能となる。
具体的には、「放電発生」の状態を、設定したインパルス印加リトライ回数（Ｖｒ）回繰り返し測定を行い、リトライ回数分全てが「放電発生」の場合を、「放電発生電圧」として、電圧スイープは中断し、その時の電圧値を「放電発生開始電圧」として示す。
また、繰り返しパルスを印加した際の放電発生率（Ｐｎ）（％）の判定条件以下であった場合は、「放電発生無し」と判断し、スイープ電圧に電圧増加ステップ量（ΔＶ）を加えて測定を継続する。
このように自動による電圧スイープの測定では、放電発生と判断した場合、その放電発生確率を計算により求め、放電発生の再現性を確認する為に設定したリトライ回数分を自動で繰り返し行い、放電発生有無の判断を行うことで、より確実な放電発生自動測定を行なうことができる効果がある。
放電波形レベルのピーク値（Ｐｐｅａｋ）、放電波形面積の大きさ（Ｐｍａｘ）の判定は、それぞれ片方だけの判定（即ち、ＰｐｅａｋあるいはＰｍａｘの判定）であっても、両方判定を行い、どちらかが判定条件以上だった場合でも、任意に設定可能である。

なお、上記説明では放電発生開始電圧の試験について述べているが、放電発生終了電圧の試験も同様に実施することができる。
この場合の試験のフローチャートは、図１１において「電圧増加ステップ量（△Ｖ）」とあるのを「電圧減少ステップ量（△Ｖ）」と変更すればよく、他は同じである。

以上説明したように、本実施の形態による巻線の検査装置は、検査対象の巻線である被試験巻線１０の端子間にインパルス電圧を印加するインパルス電圧発生手段２０と、インパルス電圧発生手段２０からインパルス電圧を印加することにより被試験巻線１０の端子間に発生する振動電圧の波形を検出する端子間電圧検出手段３０と、被試験巻線１０の放電により発生する電磁波を検出する電磁波検出手段４０と、端子間電圧検出手段３０が検出する振動電圧の波形信号をＡ／Ｄ変換し、振動電圧波形として記憶する第１のＡ／Ｄコンバータ・波形メモリ手段５１と、電磁波検出手段４０が検出する電磁波の信号をＡ／Ｄ変換し、電磁波波形として記憶する第２のＡ／Ｄコンバータ・波形メモリ手段と、第１のＡ／Ｄコンバータ・波形メモリ手段５１が記憶した振動電圧波形及び第２のＡ／Ｄコンバータ・波形メモリ手段５２が記憶した電磁波波形を表示する表示装置６４と、第１のＡ／Ｄコンバータ・波形メモリ手段５１が記憶した振動電圧波形及び第２のＡ／Ｄコンバータ・波形メモリ手段が記憶した電磁波波形に基づいて、被試験巻線１０の良否を自動的に評価する制御装置（ＣＰＵ）６１を備えている。

本実施の形態では、第１のＡ／Ｄコンバータ・波形メモリ手段５１が記憶した振動電圧波形及び第２のＡ／Ｄコンバータ・波形メモリ手段が記憶した電磁波波形に基づいて、被試験巻線１０の良否を自動的に評価する制御装置（ＣＰＵ）６１を備えていることを特徴としており、これにより、被試験巻線の良否を自動的に評価できるので、検査作業の精度及び効率が向上する。

また、制御装置（ＣＰＵ）６１は、インパルス電圧を連続して被試験巻線１０に印加した際の放電発生の確率を計算により求め、求めた放電発生確率に基づいて放電発生の有無及び放電レベルの大きさを判定する。従って、再現性よく確実に放電発生の有無を自動判定することができる。
また、制御装置（ＣＰＵ）６１は、被試験巻線１０に印加するインパルス電圧を段階的に上昇あるいは下降させる。従って、放電発生開始あるいは放電終了のインパルス電圧の大きさを知ることができる。
また、前記制御装置（ＣＰＵ）は、前記第２のＡ／Ｄコンバータ・波形メモリ手段のＡ／Ｄでサンプリングされ、数値化された電磁波波形データから計算によりパルス状の放電波形の面積を求めることで、被試験巻線１０の放電エネルギー相当の大小を判定できる。

実施の形態６．
被試験巻線１０の良否を判定する試験（検査）では、インパルス電圧を印加することにより被試験巻線１０の端子間に発生する振動電圧波形は、被試験巻線１０のインダクタンスの大小が波形周期に影響して現れるが、振動電圧波形の周期は数マイクロセカンド程度（０．１〜１メガヘルツ程度）であり、高速なサンプリング周波数のＡ／Ｄコンバータは要求されない。つまり、インパルス電圧を印加して被試験巻線１０のレヤーショート（即ち、巻線間の絶縁破壊）の有無を検査する試験では、比較的大きなインダクタンスのコイル（被試験巻線）でも十分に振動電圧波形が表示装置６４で表示してレヤーショートの有無の判定が可能なように、Ａ／Ｄコンバータは低速なサンプリング周波数（２０〜５０メガヘルツ）でサンプリングを行う。
従って、第１のＡ／Ｄコンバータ・波形メモリ手段５１の波形メモリは、サンプリング周波数が低いものが用いられる。
これに対して、放電発生時に電磁波として放出されるパルス信号は数ナノセカンド（数十メガ〜数百メガヘルツ）と１桁以上周波数が高くなる。
つまりは、放電発生の検出では高速なサンプリング周波数（５０〜１００メガヘルツ）でサンプリングを行う必要がある。

そのため、本実施の形態による巻線の検査装置は、第２のＡ／Ｄコンバータ・波形メモリ手段５２のＡ／Ｄコンバータのサンプリング周波数は、第１のＡ／Ｄコンバータ・波形メモリ手段５１のＡ／Ｄコンバータのサンプリング周波数より高くしている。
これにより、非試験巻線の端子間に発生する振動電圧波形と放電電磁波波形の両方を同時に精度良く取り込んで表示装置６４に表示することが可能であり、インパルス電圧波形の立ち上がり部分に起きる放電発生を詳細に試験できる。

実施の形態７．
電磁波検出手段４０から入力した電磁波波形に含まれるパルス状の放電信号から部分放電の有無を検出する方法として、第２のＡ／Ｄコンバータ・波形メモリ手段５２のＡ／Ｄコンバータによりサンプリングされ数値化された電磁波波形データを、以下に示す計算を行うことで、簡単に電磁波波形のピーク値の検出を行うことができる。
本計算は、デジタルサンプリングされた電磁波波形の連続データＮ（ｉ）について、隣接する前後の点との差分の和と、波形データＮ（ｉ）の２倍数からもう一度差分を得る２回微分を波形データ分連続して行う。
この微分した結果の中の最大値（ピーク値）を最もレベルの高い放電量として捕らえ、印加したパルス数（Ｖｎ）の中の最大値により判定を行うものである。
計算のための隣接する前後の点の数（タップ数）を変えることで検出レベルを変えることができる。

以下に放電レベル判定（放電ピーク値の判定）方法の一例について説明する。
・ １パルスについての放電ピーク値の計算
ＰＤｐｅａｋ＝ ｍａｘ（Ｎ（ｉ）＊２−｛Ｎ（ｉ−１）＋Ｎ（ｉ＋１）｝）
ｉ＝２ｔｏ ａ−１
ここで、
ａ：電磁波波形データ数
Ｎ：サンプリングデータ
ＰＤｐｅａｋ：放電ピークレベル
・ 放電ピーク値の判定
放電ピークレベルＮＧ＝
判定規格値（Ｐｐｅａｋ）＜ＭＡＸ（ＰＤｐｅａｋ（Ｖｎ））
ここで、
Ｖｎ：印加パルス数

また、本実施の形態では、端子間電圧検出回路３１で検出され、第１のＡ／Ｄコンバータ・波形メモリ手段でデシタル化された振動電圧波形と電磁波検出手段４０で検出された電磁波波形と電磁波波形から算出された放電レベル（放電ピークレベル）とを同時に表示装置６４に表示する。
図１３及び図１４は、表示装置６４に表示された波形を示しており、図１３は放電ありの場合、図１４は放電なしの場合である。
図１３及び図１４において、電圧波形“ｃ”は被試験巻線１０に印加されたインパルス電圧波形(即ち、振動電圧波形)を示し、電磁波波形“ｄ”は電磁波検出手段４０が出力する電磁波波形を示し、放電レベル“ｅ”は電磁波波形から上記計算処理により放電レベルを検出した結果の波形である。
このように、放電による電磁波波形と端子間電圧検出回路で検出される振動電圧波形を重ねて表示しているので、放電発生がインパルス電圧印加の波形周期のどの場所で起きているかを視覚的に知ることが可能となり、放電発生要因解析の補助的な役割としての情報を提供する効果がある。

以上のように、本実施の形態においては、電磁波検出手段５０から入力した電磁波波形に含まれるパルス状の放電信号から放電の有無を検出する方法として、第２のＡ／Ｄコンバータ・波形メモリ手段５２の波形メモリによりサンプリングされ数値化された電磁波波形データから上記に示した計算式により簡単に放電信号のピーク値の検出が行える。
従って、算式により検出した放電信号のピーク値と予め設定した閾値（判定規格値）を比較することにより、容易に被試験巻線の放電発生の有無を判定することができる。
即ち、本実施の形態による巻線の検査装置の制御装置（ＣＰＵ）６１は、第２のＡ／Ｄコンバータ・波形メモリ手段５２のＡ／Ｄでサンプリングされ数値化された電磁波波形データから計算によりパルス状の放電信号のピーク値を検出し、検出したピーク値を予め設定した閾値（規格値）と比較することによって、被試験巻線１０の放電発生の有無を判定する。従って、被試験巻線の放電発生の有無を自動的に容易に判定できる。
また、本実施の形態による巻線の検査装置の制御装置（ＣＰＵ）６１は、第２のＡ／Ｄコンバータ・波形メモリ手段５２のＡ／Ｄでサンプリングされ、数値化された電磁波波形データを表示装置に表示させる。従って、電磁波波形に含まれる放電発生の状態が放電レベルの大小として視覚的に判り易く表示できる。

実施の形態８．
被試験巻線の一つである大型のモータの場合、その製造コストも高価な物になり、巻線内部での放電発生は絶縁構造の修正による手直しで極力信頼性を確保したい要求があり、その場合、おおよそでも放電発生の場所の特定が行えることが望まれている。
本実施の形態では、電磁波検出手段は、被試験巻線１０に対して軸方向に複数個配置されていることを特徴とする。
そして、複数個配置した電磁波検出手段がそれぞれ検出する放電レベルを解析することによって、放電場所の特定が可能となる。
本実施の形態による巻線の検査装置は、被試験巻線が大型の場合に特に有効である。

本発明は、被試験巻線の良否を高精度、かつ容易に検査できる巻線の検査装置の実現に有用である。

実施の形態１による巻線の検査装置の構成を示すブロック図である。 端子間電圧検出回路で検出される振動電圧波形の例を示す図である。 部分放電がある場合の端子間電圧波形と電磁波波形信号を示す図である。 部分放電がない場合の端子間電圧波形と電磁波波形信号を示す図である。 実施の形態１による検査装置の検査手順を示すフローチャートである。 実施の形態２による巻線の検査装置の構成を示すブロック図である。 実施の形態２における電磁波検出回路の動作を説明するため図である。 実施の形態３による巻線の検査装置の特徴的な構成を示す図である。 実施の形態３による巻線の検査装置の特徴的な構成を示す図である。 実施の形態４による巻線の検査装置の特徴的な構成を説明するための図である。 実施の形態５において、放電開始電圧自動測定のときの動作を示すフローチャート１である。 実施の形態５において、放電開始電圧自動測定のときの動作を示すフローチャート２である 実施の形態７において、放電ありの場合に表示装置に表示される波形を示す図である。 実施の形態７において、放電なしの場合に表示装置に表示される波形を示す図である。

符号の説明

１０ 被試験巻線 ２０ インパルス電圧発生手段
２１ 高電圧発生回路 ２２ 高圧コンデンサ
２３ 高電圧スイッチング回路 ２４ ゲートパルス制御路
３０ 端子間電圧検出手段 ３１ 端子間電圧検出回路
４０ 電磁波検出手段 ４１ アンテナ
４２ 電磁波検出回路 ４３ バンドパスフィルタ
４３ 増幅回路 ４４ 検波回路
５０ 波形メモリ手段
５１ 第１のＡ／Ｄコンバータ・波形メモリ手段
５２ 第２のＡ／Ｄコンバータ・波形メモリ手段
６０ 試験制御手段 ６１ 制御装置（ＣＰＵ）
６２ 操作入力装置 ６３ 高電圧制御回路
６４ 表示装置 ２００ シールドボックス（シールドケース）

Claims (14)

1. 検査対象の巻線である被試験巻線の端子間にインパルス電圧を印加するインパルス電圧発生手段と、
   前記インパルス電圧発生手段からインパルス電圧を印加することにより前記被試験巻線の端子間に発生する振動電圧の波形を検出する端子間電圧検出手段と、
   前記被試験巻線の放電により発生する電磁波を検出する電磁波検出手段と、
   前記端子間電圧検出手段が検出する振動電圧の波形信号をＡ／Ｄ変換し、振動電圧波形として記憶する第１のＡ／Ｄコンバータ・波形メモリ手段と、
   前記電磁波検出手段が検出する電磁波の信号をＡ／Ｄ変換し、電磁波波形として記憶する第２のＡ／Ｄコンバータ・波形メモリ手段と、
   前記第１のＡ／Ｄコンバータ・波形メモリ手段が記憶した前記振動電圧波形及び前記第２のＡ／Ｄコンバータ・波形メモリ手段が記憶した前記電磁波波形を表示する表示手段を備えたことを特徴とする巻線の検査装置。
2. 前記電磁波検出手段は、前記被試験巻線の放電により発生する電磁波を受信するアンテナと、前記アンテナが受信する電磁波信号を帯域制限するバンドパスフィルタ、前記バンドパスフィルタにより帯域制限された電磁波信号を増幅する増幅回路、前記増幅回路により増幅された電磁波信号を検波する検波回路からなる電磁波検出回路とで構成されていることを特徴とする請求項１に記載の巻線の検査装置。
3. 前記被試験巻線及び前記電磁波検出手段の前記アンテナは、金属製のシールドボックス内に配置されていることを特徴とする請求項１または２に記載の巻線の検査装置。
4. 前記電磁波検出回路は、前記アンテナに近接して配置されていることを特徴とする請求項２に記載の巻線の検査装置。
5. 前記第１のＡ／Ｄコンバータ・波形メモリ手段が記憶した前記振動電圧波形及び前記第２のＡ／Ｄコンバータ・波形メモリ手段が記憶した前記電磁波波形に基づいて、前記被試験巻線の良否を自動的に評価する制御装置（ＣＰＵ）を備えたことを特徴とする請求項１〜４のいずれか１項に記載の巻線の検査装置。
6. 前記制御装置（ＣＰＵ）は、インパルス電圧を連続して前記被試験巻線に印加した際の放電発生の確率を計算により求め、求めた放電発生確率に基づいて放電発生の有無及び放電レベルの大きさを判定することを特徴とする請求項５記載の巻線の検査装置。
7. 前記制御装置（ＣＰＵ）は、前記被試験巻線に印加するインパルス電圧を段階的に上昇あるいは下降させることを特徴とする請求項５に記載の巻線の検査装置。
8. 前記制御装置（ＣＰＵ）は、前記第２のＡ／Ｄコンバータ・波形メモリ手段のＡ／Ｄでサンプリングされ、数値化された電磁波波形データから計算によりパルス状の放電波形の面積を求めることを特徴とする請求項５に記載の巻線の検査装置。
9. 前記第２のＡ／Ｄコンバータ・波形メモリ手段のＡ／Ｄコンバータのサンプリング周波数は、前記第１のＡ／Ｄコンバータ・波形メモリ手段のＡ／Ｄコンバータのサンプリング周波数より高いことを特徴とする請求項１または５に記載の巻線の検査装置。
10. 前記制御装置（ＣＰＵ）は、前記第２のＡ／Ｄコンバータ・波形メモリ手段のＡ／Ｄコンバータでサンプリングされ数値化された電磁波波形データから計算によりパルス状の放電信号のピーク値を検出し、検出した前記ピーク値を予め設定した閾値と比較することによって前記被試験巻線の放電発生の有無を判定することを特徴とする請求項５に記載の巻線の検査装置。
11. 前記制御装置（ＣＰＵ）は、前記第２のＡ／Ｄコンバータ・波形メモリ手段のＡ／Ｄでサンプリングされ数値化された電磁波波形データを前記表示装置に表示させることを特徴とする請求項５に記載の巻線の検査装置。
12. 前記表示手段は、前記第１のＡ／Ｄコンバータ・波形メモリ手段が記憶した前記振動電圧波形と前記第２のＡ／Ｄコンバータ・波形メモリ手段が記憶した前記電磁波波形を重ねて表示することを特徴とする請求項１または５に記載の巻線の検査装置。
13. 前記電磁波検出手段は、前記被試験巻線に対して軸方向に複数個配置されていることを特徴とする請求項１または２に記載の巻線の検査装置。
14. 検査対象の巻線である被試験巻線の良否を判定する方法であって、
    前記被試験巻線の端子間にインパルス電圧を印加するインパルス電圧発生ステップと、
    前記インパルス電圧発生ステップにおいてインパルス電圧を印加することにより前記被試験巻線の端子間に発生する振動電圧の波形を検出する端子間電圧検出ステップと、
    前記被試験巻線の放電により発生する電磁波を検出する電磁波検出ステップと、
    前記端子間電圧検出ステップにおいて検出される振動電圧の波形信号をＡ／Ｄ変換し、振動電圧波形として記憶する第１のＡ／Ｄ変換／波形メモリステップと、
    前記電磁波検出ステップにおいて検出される電磁波の信号をＡ／Ｄ変換し、電磁波波形として記憶する第２のＡ／Ｄ変換／波形メモリステップと、
    前記第１のＡ／Ｄ変換／波形メモリステップで記憶した前記振動電圧波形及び前記第２のＡ／Ｄ変換／波形メモリステップで記憶した前記電磁波波形を表示する表示ステップを有したことを特徴とする巻線の検査方法。