JP2009071122A - 半導体装置の製造装置および製造方法 - Google Patents

半導体装置の製造装置および製造方法 Download PDF

Info

Publication number
JP2009071122A
JP2009071122A JP2007239262A JP2007239262A JP2009071122A JP 2009071122 A JP2009071122 A JP 2009071122A JP 2007239262 A JP2007239262 A JP 2007239262A JP 2007239262 A JP2007239262 A JP 2007239262A JP 2009071122 A JP2009071122 A JP 2009071122A
Authority
JP
Japan
Prior art keywords
substrate
susceptor
support member
spacer
support portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007239262A
Other languages
English (en)
Other versions
JP5169097B2 (ja
Inventor
Masanori Ueno
昌紀 上野
Toshio Ueda
登志雄 上田
Yoko Watanabe
容子 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007239262A priority Critical patent/JP5169097B2/ja
Priority to TW097132592A priority patent/TW200931586A/zh
Priority to EP08015949A priority patent/EP2037485B1/en
Priority to KR1020080089888A priority patent/KR101048459B1/ko
Priority to US12/209,397 priority patent/US8153454B2/en
Priority to CN2008101608080A priority patent/CN101388330B/zh
Publication of JP2009071122A publication Critical patent/JP2009071122A/ja
Application granted granted Critical
Publication of JP5169097B2 publication Critical patent/JP5169097B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板の温度分布を均一化することのできる、半導体装置の製造装置および製造方法を提供する。
【解決手段】この半導体装置の製造装置は、基板1を保持するサセプタ2と、サセプタ2の裏面側に設置されたヒータと、基板1とサセプタ2との間に位置し支持部12を有する支持部材11と、サセプタ2と支持部材11との間に位置するスペーサ14とを備える。スペーサ14に形成された開口部により、サセプタ2と支持部材11との間に隙間15が形成されるので、熱伝導によってサセプタ2から直接支持部12に与えられる熱量が減少する。その結果、基板1の支持部12と接触している外周部への熱伝達が減少するので、外周部において基板1の温度が高くなり基板1に温度分布が生じることを抑制し、基板1の温度分布を均一化することができる。
【選択図】図3

Description

この発明は、半導体装置の製造装置および製造方法に関し、特に、基板を加熱して製造する半導体装置の製造装置および製造方法に関する。
光デバイスや電子デバイスなどの半導体装置を製造する場合には、一般に半導体基板をチャンバ(反応室)内で加熱し、加熱の間に様々な化学および物理処理を実行する。たとえば、基板上へのエピタキシャル膜の形成は、チャンバ内に原料ガスを供給し、加熱された基板の表面に原料ガス成分を原料とした膜をエピタキシャル成長させることにより行なわれる。このような場合には、チャンバ内での基板の温度分布を小さくすることが、高品質な膜を基板上に均一に形成させるために重要である。すなわち、基板の温度分布の均一化が、半導体装置の信頼性および品質の確保、ならびに歩留り向上のため、重要視されている。
基板の温度分布を均一化するため、従来様々な技術が提案されている(たとえば、特許文献1参照)。特許文献1では、サセプタ上に、比較的低い熱伝導率を有する材料から作られており特定の高さを有する、支持構造体を含み、基板を当該支持構造体に懸架することによって、高い温度の処理の間に基板に生じる温度勾配を抑制する技術が開示されている。
特表2005−530335号公報
特許文献1に開示の技術では、支持構造体を介した熱流束が、基板とサセプタとの間の隙間のガスを介した熱流束よりも大きくなりやすい。そのため、基板のリング状の支持構造体に接触する部分の温度が高くなり、その結果基板の外周部で温度が高く中心部で温度が低くなるという、温度分布がつきやすい、という問題があった。
それゆえに、この発明の主たる目的は、基板の温度分布を均一化することのできる、半導体装置の製造装置および製造方法を提供することである。
この発明に係る半導体装置の製造装置は、基板を保持するサセプタを備える。また、サセプタの基板を保持する面と反対側の裏面側に設置されている、基板を加熱する加熱部材を備える。また、基板とサセプタとの間に位置し、基板を支持する支持部を有する支持部材を備える。また、サセプタと支持部材との間に位置し、支持部材の支持部が形成されている位置の反対面側において開口部が形成されている、スペーサを備える。
この構成によれば、基板は支持部材と全面で接触することがなく、支持部においてのみ接触するので、基板加熱時の反りによって基板と支持部材との接触が一箇所に偏ることはない。また、開口部が形成されているスペーサを使用するので、熱伝導によってサセプタから直接支持部材の支持部に与えられる熱量が、開口部が形成されていない場合と比較して減少している。つまり、支持部材の支持部には、サセプタの裏面側の加熱部材から熱が伝達されにくくなっている。その結果、基板の支持部と接触している部分への熱伝達が減少するので、支持部と接触している部分において基板の温度が高くなり基板に温度分布が生じることを、抑制することができる。したがって、基板の温度分布を均一化することができる。
上記半導体装置の製造装置において好ましくは、スペーサに形成された開口部には、スペーサに対し熱伝導率の低い材料が充填されている。開口部によって支持部材の支持部が形成されている位置とサセプタとの間に隙間が生じている構成に限らず、開口部に熱伝導率の低い材料が充填されている構成によっても、サセプタの裏面側の加熱部材から支持部材の支持部への熱伝達を減少させることができる。したがって、基板の支持部と接触している部分の温度が高くなり基板に温度分布が生じることを抑制し、基板の温度分布を均一化することができる。
また好ましくは、支持部は、基板の外周部を支持する。基板の支持部と接触している部分への熱伝達が減少するので基板の温度分布が均一化されるとはいえ、基板の支持部と接触している部分では若干の温度勾配が生じる。通常、半導体装置では基板の外周部はデバイスとして使用しないので、支持部が基板の外周部の有限の幅を有する部分を支持する構成とすれば、基板の支持部と接触している部分に生じる温度勾配がデバイスの性能に影響を与えることを、抑制することができる。
また好ましくは、支持部は、少なくとも3箇所の突起によって形成されている。支持部は基板の外周部全体を支持するリング状の形状に形成されていてもよいが、支持部を突起状に形成することによって、基板と支持部材とが接触する面積を減少させることができる。その結果、基板の支持部と接触している部分の温度が高くなることを抑制し、基板の温度分布をより均一化することができる。
この発明に係る半導体装置の製造方法は、上記のいずれかに記載の製造装置を用いる。この製造方法は、サセプタに基板を搭載する工程と、加熱部材により、基板を加熱する工程とを備える。このようにすれば、基板を均一に加熱することができるので、均一に加熱された基板の表面に原料を供給することによって、均一な特性の半導体膜の形成された半導体装置を製造することができる。
好ましくは、半導体は、窒化物系化合物半導体である。窒化物系化合物半導体では、基板表面に形成されるエピタキシャル膜の特性が、成長温度の影響を受けやすい。また、成膜時には窒素やアンモニアなど水素に比べて熱伝導率の小さいガスを多く使用するため、成膜時の雰囲気においてはサセプタと基板との接触による熱伝導によって生じる温度分布の影響を受けやすい。この発明の構成によれば、基板への支持部からの熱伝導を抑制することができるので、基板の支持部と接触している部分の温度が高くなることを抑制し、基板の温度分布を均一化することができる。
また好ましくは、半導体装置は、半導体発光素子である。窒化物系化合物半導体の発光素子は、Inを含むInGaNを活性層とすることが一般的である。InGaNのIn組成は特に成長温度の影響を受けやすい。この発明の構成によれば、基板への支持部からの熱伝導を抑制することができるので、基板の支持部と接触している部分において基板の温度が高くなることを抑制し、基板の温度分布を均一化することができる。
この発明の半導体装置の製造装置および製造方法によれば、基板の温度分布を均一化することができる。
以下、図面に基づいてこの発明の実施の形態を説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
図1は、この発明の半導体装置の製造装置の一例を示す断面模式図である。図1に示すように、この製造装置は気相成長装置であって、チャンバ3の内部に、基板を保持するサセプタ2を備える。サセプタ2の表面には、窪み部であるポケット4が複数個形成されており、ポケット4の内部には、基板が搭載されている。また、サセプタ2の基板が搭載されている側(すなわちサセプタ2にポケット4が形成された表面であって、サセプタ2の基板を保持する面)と反対側の裏面側には、サセプタ2を介在させて基板を加熱する加熱部材としての、ヒータ6が備えられている。ヒータ6は、サセプタ2に固定され保持されている構造とすることができ、またはヒータ6は、サセプタ2とは別に支持されてサセプタ2の裏面側に設置されていてもよい。また、サセプタ2の裏面側の中心部には、支持軸5が設けられている。支持軸5は、図示しない回転式モータによって動力を与えられ回転するようになっており、サセプタ2は支持軸5の回転によって、支持軸5とともに水平方向に回転する。
成膜原料としての原料ガスは、原料供給部としての原料ガス供給口7から、矢印IGに示すように、チャンバ3内に供給される。原料ガスがチャンバ3内で基板の表面に供給されることにより、ヒータ6によって加熱された状態の基板の表面に、半導体膜(エピタキシャル膜)が形成される。半導体膜を形成した後の原料ガスは、排気口8から、矢印OGに示すように排出される。
図2は、図1に示すサセプタの上面図である。図2には、図1に示すサセプタ2を、図1の上側から見た図を示す。図2に示すように、サセプタ2の表面には、窪み部であるポケット4が6箇所形成されている。基板は、ポケット4の内部に搭載されるように、サセプタ2によって保持される。
図3は、基板がサセプタに保持されている状態を示す模式図である。図3に示すように、サセプタ2に形成されたポケット4の内部には、基板1を支持する支持部材11と、スペーサ14とが備えられている。支持部材11は、平面形状が基板1とほぼ同形状に形成され、サセプタ2のポケット4内に配置されており、基板1とサセプタ2との間に位置している。支持部材11は、基板1を支持する支持部12を有する。支持部12は基板1の外周部を支持しており、支持部材11は支持部12において基板1の外周部と接触している。支持部12は支持部材11の外周部に形成されているために、支持部材11はその外周部において基板1と接触しており、支持部材11の中心部側では、基板1と支持部材11とは接触していない。支持部材11の支持部12を除く部分と基板1との間には、隙間13が形成されている。支持部材11は、基板1と全面で接触することなく、支持部材11の一部である支持部12において基板1と接触している。
スペーサ14は、サセプタ2のポケット4内において、サセプタ2と支持部材11との間に位置する。スペーサ14は、支持部材11が基板1と対向する面と反対側の面である、支持部材11の反対面側と接触するように配置されている。またスペーサ14には、支持部材11の支持部12が形成されている位置(つまり、支持部材11の外周部)における、支持部材11の反対面側において、開口部が形成されている。その結果、図3に示すように、支持部材11の支持部12が形成されている位置の反対面側と、サセプタ2との間には、隙間15が形成されている。
隙間15は、熱伝導率の低い気体によって満たされている。そのため、支持部材11は、支持部12の形成されている外周部において、サセプタ2からの熱が伝達されにくくなっている。つまり、支持部材11の支持部12が形成されている位置は、サセプタ2と接触していないため、直接サセプタ2から熱伝導による伝熱を受けることがない。そのため、支持部材11がサセプタ2と接触している場合と比較して、支持部12の温度は低下している。その結果、支持部12と基板1とが接触している基板1の外周部への熱伝達が減
少するので、基板1に温度分布が生じることを抑制することができる。すなわち、基板1の外周部の温度が特に高くなって、基板1に大きな温度分布が発生することを抑制することができる。したがって、基板1の温度分布を均一化することができる。隙間15の幅を調整することにより(つまり、ポケット4の径方向におけるスペーサ14の寸法を調整することにより)、基板1の表面の温度分布を最適化することができる。
ここで、基板1の外周部への熱伝達が減少するため基板1の温度分布が均一化されるとはいえ、基板1の支持部12と接触している部分では、若干の温度勾配が生じる。つまり、支持部12と接触している基板1の外周部は、基板1の中心部側に対して温度が高くなることがある。しかし、通常半導体装置では、基板1の外周部はデバイスとして使用しない。そこで、支持部12が基板1の外周部を支持する構成とすることによって、基板1の支持部12と接触している部分に生じた温度勾配がデバイスの性能に影響を与えることを、抑制することができる。
図4は、基板がサセプタに保持されている状態の変形例1を示す模式図である。図4に示す構成では、スペーサ14がサセプタ2と一体となっている。また図5は、基板がサセプタに保持されている状態の変形例2を示す模式図である。図5に示す構成では、スペーサ14が支持部材11と一体となっている。図4および図5に示すような構成でも、支持部材11の支持部12が形成されている位置の反対面側と、サセプタ2との間には、隙間15が形成されている。そのため、支持部12と基板1とが接触している基板1の外周部への熱伝達が減少するので、基板1に温度分布が生じることを抑制し、基板1の温度分布を均一化することができる。
図6は、基板がサセプタに保持されている状態の変形例3を示す模式図である。図6に示す構成では、支持部材11の支持部12が形成されている位置の反対面側と、サセプタ2との間に、充填材25が配置されている。充填材25は、スペーサ14に対し熱伝導率の低い材料である。つまり、スペーサ14の開口部には、スペーサ14に対し熱伝導率の低い材料である、充填材25が充填されている。
スペーサ14に形成された開口部によって支持部材11の支持部12が形成されている位置とサセプタ2との間に隙間15が生じている構成に限らず、開口部に熱伝導率の低い充填材25が充填されている図6の構成によっても、サセプタ2の裏面側のヒータ6から支持部12への熱伝達を減少させることができる。したがって、基板1の支持部12と接触している部分の温度が高くなり基板1に温度分布が生じることを抑制し、基板1の温度分布を均一化することができる。
次に、支持部材11の形状について説明する。図7は、図3〜図6に示す支持部材の一例の平面図である。図7には、図3〜図6に示す支持部材11を、支持部材11に基板が載置される側(すなわち、図3〜図6の上側)から見た図を示す。図7に示すように、支持部材11の外周部には、リング状の支持部12が形成されている。図7に示す支持部12は、基板1の外周の全周を支持するような構成となっている。
この場合、スペーサ14は、支持部12のリング形状に対応して、支持部材11の支持部12が形成されている位置の反対面側に開口部が形成されている形状とすることができる。たとえば、スペーサ14を、支持部材11の支持部12が形成されている位置とサセプタ2との間に、隙間15を生じさせることのできる形状とすることができる。
ここでスペーサ14は、支持部12へのサセプタ2からの熱伝達を抑制することによって、基板1の温度分布を均一化できる効果が得られる形状であればよい。つまり、スペーサ14は、支持部材11の支持部12が形成されている位置の反対面側に相当する部分の
、熱伝導率が低くなるような構成とすればよい。たとえば、スペーサ14を、支持部材11の支持部12が形成されている位置の反対面側にスペーサ14が接触する面積を減少させた形状や、支持部材11の支持部12が形成されている位置に相当する部分の空隙率を向上させた形状とすることができる。
より具体的には、図7に示すリング状の支持部12の内径よりも小さい円板形状など、支持部材11の支持部12が形成されている位置の反対面側にはスペーサ14が全く接触しないような形状に、スペーサ14を形成することができる。また、スペーサ14と支持部材11とは平面形状において同じ外形であるが、スペーサ14の外周部には、スペーサ14を厚み方向に貫通する多数の穴が形成されているような形状に、スペーサ14を形成することができる。またたとえば、スペーサ14の、支持部12が形成されている位置に相当する部分を、表皮材と内部の多孔質材とによって構成することができ、この構成では支持部材11とスペーサ14との接触面積は減少していないが、熱伝導率の減少により、支持部12へのサセプタ2からの熱伝達を抑制する効果を同様に得ることができる。
図8は、図3〜図6に示す支持部材の変形例の平面図である。図8に示す支持部12は、支持部材11の外周部に形成された4箇所の突起によって形成されている。図8に示す突起形状の支持部12は、基板1の外周の外周の4箇所を支持するような構成となっている。このときスペーサ14は、4箇所の突起形状の支持部12に対応して、当該4箇所に相当する位置に開口部が形成された形状とすることができる。たとえばスペーサ14を、円板形状の外周部の4箇所に、切り欠き加工や穴あけ加工を施した形状とすることができる。
支持部12を突起状に形成することによって、基板1と支持部材11とが接触する面積を減少させることができる。その結果、基板1が支持部12と接触している部分において基板1の温度が高くなることを抑制し、基板の温度分布をより均一化することができる。
なお、突起形状の支持部12の個数は図8に示す4個に限られない。支持部12としての突起が、支持部材11の外周部において少なくとも3箇所に形成されていれば、その突起によって基板1の外周部を支持することができる。また、突起の形状も、図8に示す形状に限られるものではなく、たとえば半球形状、円錐台形状、角柱形状など任意の形状とすることができる。
以上説明したように、この発明の半導体装置の製造装置では、基板1は支持部材11と全面で接触することがなく、支持部12においてのみ接触する。そのため、基板1加熱時に基板1の反りによって、基板1と支持部材11との接触が、たとえば基板1の中心部などの、一箇所に偏ることを防止することができる。
また、開口部が形成されているスペーサ14を使用するので、熱伝導によってサセプタ2から直接支持部12に与えられる熱量は、開口部が形成されていない場合と比較して減少している。つまり、支持部12には、サセプタ2の裏面側のヒータ6から熱がより伝達されにくくなっている。たとえば、支持部材11の支持部12が形成されている位置(すなわち、支持部材11が基板1を支持する位置)の反対面側では、支持部材11はサセプタ2と接触しておらず、支持部材11とサセプタ2との間には隙間15が生じている構成とすることができる。その結果、基板1の支持部12と接触している部分への熱伝達が減少するので、基板1の支持部12と接触している部分の温度が高くなり基板1に温度分布が生じることを、抑制することができる。したがって、基板1の温度分布を均一化することができる。
また、支持部12は、基板1の外周部を支持している。通常、半導体装置では基板1の
外周部はデバイスとして使用しないので、支持部12が基板1の外周部の有限の幅を有する部分と接触する構成にすることにより、基板1の支持部12と接触している部分における温度勾配がデバイスの性能に影響を与えることを、抑制することができる。
次に、半導体装置の製造方法について説明する。図9は、この発明の半導体装置の製造方法を示す流れ図である。図9に示すように、まず工程(S10)において、処理対象物である基板を準備する。基板の材質としてはたとえば、単結晶Si、GaAs、サファイア、InP、GaN、SiC、AlNなどを使用することができる。
次に工程(S20)において、サセプタに基板を搭載する。具体的には、たとえば図3〜図6に基づいて説明したサセプタ2の表面に形成されたポケット4の内部に、外周部が支持部材11の支持部12に接触して支持されるように、基板1を配置する。チャンバ3の内部でサセプタ2に基板1を搭載してもよく、チャンバ3の外部で基板1をサセプタ2に搭載した後にサセプタ2をチャンバ3内に設置してもよい。基板1がチャンバ3の内部においてサセプタ2に搭載された後、チャンバ3の内部の雰囲気条件を所定の条件にする。たとえばチャンバ3内を減圧や加圧することができ、またたとえばチャンバ3内の雰囲気を所定のガスで置換してもよい。
次に工程(S30)において、加熱部材により基板を加熱する。具体的には、図1に示す加熱部材としてのヒータ6を駆動する。たとえばヒータ6が抵抗発熱体である場合には、ヒータ6に通電することにより、ヒータ6を加熱する。この結果、サセプタ2を介在させて、基板1が加熱される。
次に工程(S40)において、基板の表面に半導体層を形成する。具体的には、図1に示すように、基板1が加熱された状態で、目的とする半導体層の成分を含む原料ガスを、矢印IGのようにチャンバ3内に供給する。これにより、ヒータ6によって加熱された状態の基板1の表面に、原料ガス中の成分を原料として膜が堆積し、半導体層が形成される。半導体層は窒化物系化合物半導体によって形成することができる。たとえば、トリメチルガリウム(TMG)およびアンモニア(NH)を含む原料ガス中を供給することによって、基板1の表面にGaNをエピタキシャル成長させることができる。またたとえば、トリメチルインジウム(TMI)、TMGおよびNHを含む原料ガス中を供給することによって、InGaNをエピタキシャル成長させることができる。半導体層は、複数の層が積層するように構成されていてもよい。
このとき、支持部材11とサセプタ2との間に位置するスペーサ14には、開口部が形成されている。そのため、支持部材11の支持部12が形成されている位置へのサセプタ2からの熱伝導による伝熱量は、開口部が形成されていない場合と比較して、相対的に減少している。その結果、支持部12と基板1とが接触している基板1の外周部における、基板1への熱伝達が減少するので、基板1に温度分布が生じることを抑制することができる。したがって、基板1の温度分布を均一化させた状態で半導体層を形成できるので、基板1の表面に形成される半導体層の膜の品質を向上させることができる。
次に工程(S50)において、後処理を実施する。具体的には、工程(S40)で基板の表面に形成された半導体層上、または基板の裏面側などに、電極を形成する。このとき、最表面には保護層が形成されていてもよい。さらに、半導体層および電極の形成された半導体基板を、ダイシングなどにより切断し、個々の半導体装置へと個辺化する。このようにして、半導体装置の製造が終了する。
図10および図11は、半導体装置としての半導体発光素子の例を示す模式図である。図10に示す半導体発光素子100では、サファイア基板である基板1上にn型窒化物半
導体層(たとえばn−GaN:Si)101、発光層(たとえばInGaN)102、p型窒化物半導体層(たとえばp−GaN:Mg)103が積層されている。電気を半導体層101〜103に流すための電極は、p型窒化物半導体層103上に透明電極(たとえばAu/Ni)104とp側電極パッド105とで構成されているプラス側電極が形成されており、n型窒化物半導体層101上にn型電極パッド106を配置したマイナス側電極が形成されている。さらに、半導体発光素子100を保護するための保護層(たとえばSiO)107が、最表面に形成されている。
図11に示す半導体発光素子110では、III族窒化物基板(たとえばGaN)である基板127を備える。基板127の表面上には、n型窒化物半導体層113の成長に好適な下地半導体領域を提供するためのバッファ層(たとえばAlGaN)131を備える。n型窒化物半導体層113と、発光層117と、p型窒化物半導体層115とは、バッファ層131を介在させて、順に基板127の表面上に配列されている。発光層117は、量子井戸構造を有し、n型窒化物半導体層113とp型窒化物半導体層115との間に設けられている。
半導体発光素子110は、p型窒化物半導体層115上に設けられたコンタクト領域133と、コンタクト領域133上に設けられたアノード電極135とをさらに備える。アノード電極135は半透明電極を含んでいてもよい。基板127の表面と反対側の裏面には、カソード電極137が設けられている。n型窒化物半導体層113からは、発光層117に電子が供給される。p型窒化物半導体層115からは、発光層117に正孔が供給される。
以上説明したように、この発明に係る半導体装置の製造方法では、図1〜図8に基づき説明した製造装置を用いている。したがって、加熱する工程(S30)において基板1を均一に加熱することができるので、高品質な膜を基板1上に均一に形成させることができる。そのため、均一な特性の半導体装置を製造することができるので、半導体装置の信頼性および品質の確保、ならびに歩留り向上を達成することができる。
基板1の表面上に形成される半導体層が窒化物系化合物半導体である場合、基板1表面に形成される半導体層(エピタキシャル膜)の特性が、成長温度の影響を受けやすい。また、成膜時には窒素やアンモニアなど水素に比べて熱伝導率の小さいガスを多く使用するため、成膜時の雰囲気においてはサセプタ2と基板1との接触による熱伝導によって生じる温度分布の影響を受けやすい。また、半導体装置が半導体発光素子である場合、窒化物系化合物半導体の発光素子はInを含むInGaNを活性層とすることが一般的であり、InGaNのIn組成は特に成長温度の影響を受けやすい。この発明の半導体装置の製造方法では、支持部材11の支持部12から基板1への熱伝導を抑制することができるので、基板1の支持部12と接触している部分において基板1の温度が高くなることを抑制し、基板1の温度分布を均一化することができる。したがって、半導体層や活性層の特性を均一化することができる。
(従来例1)
ポケットの底部が通常のフラットな形状に成形されているサセプタに、GaN基板をセットし、GaN基板の表面にエピタキシャル成長させて青色LEDを作製した。サセプタはSiCコートしたカーボン製で、カーボン製の抵抗加熱ヒータにより加熱される。サセプタは公転を行なう。石英からなる反応管(チャンバ)の中に原料ガスを流し、加熱された基板上に青色LEDを構成する半導体層をエピタキシャル成長する。GaN基板は直径2インチで厚みは約0.35mmのものを用いた。
LEDのエピタキシャル層の構造は、MgドープGaN(50nm)/MgドープAl0.07GaN(20nm)/[GaN(15nm)/In0.15GaN(3nm)]x3/SiドープIn0.05GaN(50nm)/SiドープGaN(2μm)/GaN基板である。原料はTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、TMI(トリメチルインジウム)、CpMg(ビスシクロペンタジエニルマグネシウム)、MMSi(モノメチルシラン)、NH(アンモニア)を用い、キャリアガスとして水素と窒素を用いた。成長温度は、[GaN(15nm)/In0.15GaN(3nm)]MQW(Multiple Quantum Well、多重量子井戸)で約780℃とし、それ以外の層では1100℃とした。
図12は、従来例1のサセプタに基板を充填し加熱した場合を示す模式図である。図12に示すように、加熱された基板1は、基板1の中心部付近がポケット204の底部に接触し、外周部付近がポケット204の底部に接触しないように、凹形状に反っている。この反りは、基板1のサセプタ202に対向する側の面である裏面と、裏面と反対側の面である表面との、温度差に起因するものであると考えられる。
図13は、作製した従来例1の青色LEDのウエハを、フォトルミネッセンス法で基板表面の波長分布測定した結果を示すグラフである。図13には、平面形状円形の基板1の表面を走査したときの、当該円の直径方向の各点におけるPL波長を示している。図13の横軸は基板1の直径方向の距離(単位:mm)であり、基板1の中心を25mmの位置とした場合を示す。図13の縦軸はPL波長(単位:nm)を示す。平均波長は450nmであった。図13に示すように、基板1の中心部においてPL波長が短く、外周部でPL波長が長くなっている。これは、基板1が凹に反り、基板1の中心側がサセプタ202と接触し外周側で浮いた状態となるために、基板1の中心側の温度が高くなり、その結果InGaN井戸層のIn組成が下がり、波長が短くなっていると考えられる。
(従来例2)
従来例1でみられた基板1中心部での基板1とサセプタ202との接触を避けるために、ポケット204内の外周部に石英製のリングを挿入した。図14は、従来例2のサセプタに基板を充填し加熱した場合を示す模式図である。図12に示す従来例1の構成に対し、サセプタ202のポケット204の内部に、基板1を支持する石英リング211が加えられている点で異なるが、その他の構成は従来例1と同じである。石英リング211は幅(基板1の径方向であって、図14に示す左右方向の寸法)を1.0mmとし、厚み(ポケット204の深さ方向であって、図14に示す上下方向の寸法)を0.2mmとした。このサセプタ202を用いて、従来例1と同様の基板1表面へのエピタキシャル成長を行なった。
図15は、作製した従来例2の青色LEDのウエハを、フォトルミネッセンス法で基板表面の波長分布測定した結果を示すグラフである。図15のグラフに示す各計測点および各座標軸は、図13と同様である。従来例2では、波長の平均は485nmであった。図15に示すように、基板1の外周部でPL波長が短くなり、従来例1と反対の傾向を示した。外周部においてPL波長が短くなる影響の現れている範囲は、基板1の径方向の約5mmに及んだ。これは、基板1の中心側で基板1とサセプタ202とは接触していないため、基板1は中心側の温度が低下し、InGaN井戸層のIn組成が増加した結果、フォトルミネッセンスの波長も長波長化したと考えられる。一方、基板1の外周部では、基板1は石英リング211と接触しているため温度が高くなり、InGaN井戸層のIn組成が下がり、短波長化したと考えられる。
(従来例3)
従来例2の石英リング211を挿入した場合の基板1の表面の温度分布を、輻射熱伝達
計算で導出した。図16は、従来例3の計算モデルを示す図である。計算は図16に示すような中心軸対象モデルとし、基板1に関し、その半径に相当する長さ(25mm)について、二次元での計算を行なった。サセプタ202の、基板1の半径方向に相当する方向の寸法は30mmとし、基板1の厚み方向に相当する方向の寸法は7.6mmとした。基板1の厚みは0.35mmとし、石英リング211は幅(基板1の径方向の寸法)1.0mm、厚み(基板1の厚み方向の寸法)0.2mmとした。また、サセプタ202の裏面側にあたる辺の温度は1000℃で一定とし、サセプタ202の外周側にあたる辺は断熱されているとした。基板1とサセプタ202との隙間には、原料ガスのアンモニアが満たされていると仮定した。
図17は、従来例3の計算結果を示すグラフである。図17の横軸には、基板1の中心に相当する点を半径方向の原点(距離0mm)とし、半径方向外側に向かう各点の原点からの距離を示す。また図17の縦軸は、基板1の表面における温度を示す。
図17に示すように、基板1の外周側から中心側にかけて(つまり、基板1の半径方向の中心からの距離を示す、横軸の座標が小さくなるにつれて)温度が低下する傾向が見られた。この現象は、従来例2で示した実験結果と一致していた。また、基板1の外周と中心との温度差は約20℃であった。一方、従来例2の実験結果で得られたPL波長と基板表面温度との関係は、経験的に温度が10℃上昇するとPL波長は15nm減ることがわかっており、したがって約20nmのPL波長差は約13℃の温度差に相当する。つまり、従来例3の計算結果は、従来例2の実験結果に基づき導出される温度差とほぼ一致した。
(実施例1)
図18は、実施例1の計算モデルを示す図である。図3に示す支持部材11およびスペーサ14の構成を用いた場合の、基板1の表面の温度分布を、輻射熱伝達計算で導出した。図16に示す従来例3の計算モデルと同様に、基板1の半径に相当する長さ(25mm)についての二次元計算を行なった。サセプタ2に関するサイズおよび境界条件は従来例3と同じとした。計算は、スペーサ14の半径方向の寸法(X)を変化させることによって、サセプタ2と支持部材11との間の隙間15の幅、すなわち基板1の半径方向における隙間15の寸法を調整し、基板1の温度分布の最適化を試みた。
基板1の厚みは0.35mmとし、スペーサ14の厚みは0.2mmとした。支持部材11の支持部12を除く部分の厚みは0.5mm、支持部12における支持部材11の厚みは0.7mmとした。スペーサ14の材質はカーボンとし、支持部材11の材質は石英とした。基板1の材質はサファイアとした。また外界温度は100℃で一定とした。
図19は、実施例1の計算結果を示すグラフである。図19に示すグラフ(1)〜(5)は、それぞれ、X=21、23、24、24.8、25mmの場合における、基板1の表面温度分布の計算結果を示す。図19に示すように、スペーサ14の半径方向の寸法が24mm以下(グラフ(1)〜(3))の場合、基板1の外周部での温度が中心部に対して低くなっていた。一方、スペーサ14の半径方向の寸法を25mmとし(グラフ(5))、隙間15のない構成とした場合、基板1の外周部での温度が中心部に対して高くなっていた。
そこで、スペーサ14の半径方向の寸法を24.8mmとする(グラフ(4))ことにより、図19に示すように、基板1の表面温度をほぼ均一とすることが可能であるということが示された。なお、支持部材11の材質をより熱伝導率の高い材料とすれば、基板1の表面温度を均一とするために最適なXの値をより小さくすることができ、スペーサ14の製造上許容できる誤差範囲をより大きくすることができると考えられる。
(実施例2)
図20は、実施例2の基板がサセプタに保持されている状態を示す模式図である。図21は、実施例2のスペーサの側面図である。図20に示す支持部材11は、実施例1と同じく材質は石英とし、サイズも実施例1と同じものを用いた。サセプタ2、スペーサ14は、SiCコートしたカーボン製とした。図20および図21に示すように、平面形状円形のスペーサ14の外径は50.2mmであり、サセプタ2のポケット4の内部にちょうどはまり込むサイズとし、ポケット4の内部でスペーサ14の位置ずれが発生しない構造とした。スペーサ14の表面の外周部を除く部分には、表面がテーブル状に突起した平面形状円形の段差部14aが形成されており、支持部材11は段差部14a上に設置された。これにより、支持部材11が基板1と対向する面と反対側の面である支持部材11の反対面側において、支持部材11とサセプタ2との間に、基板1の厚み方向の寸法0.2mmである隙間15が形成される構造とした。図21に示すスペーサ14の段差部14aの半径方向の寸法(φA)を変えることによって、隙間15の幅を変えることが出来る構成とした。
サセプタ2のポケット4の内部において、支持部材11に、直径2インチ、厚み約0.35mmのGaN基板を搭載した。φA=46、48、49mmであるスペーサ14を用い、従来例1と同様のエピタキシャル膜の構造および成膜条件で、基板1の表面上にエピタキシャル成長を行ない、青色LEDを作製した。なお、サセプタ2、スペーサ14の材質としては、SiCコートカーボン以外に、SiC、BN、PBN(熱分解BN)、AlNとBNとの複合部材、SiとBNとの複合部材、石英などの、アンモニアガスなどに耐食性のある材料を使用することが可能である。
それぞれの青色LEDについてPL波長分布を測定した結果、φA=48mmのときに最もPL波長分布がよくなることがわかった。図22は、φA=48mmのスペーサ14を用いて作製した実施例2の青色LEDのウエハを、フォトルミネッセンス法で基板表面の波長分布測定した結果を示すグラフである。図22のグラフに示す各計測点および各座標軸は、図13と同じである。図22に示すように、実施例2ではPL波長が±1.7nmの範囲であり、図13に示す従来例1および図15に示す従来例2と比較して、PL波長分布が改善していた。したがって、支持部材11とサセプタ2との間に隙間15を形成できるスペーサ14を用いることによって、基板1の温度分布を均一化することができ、基板1の表面に形成される半導体層の膜の品質を向上させることができることが明らかとなった。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。この発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
半導体装置の製造装置の一例を示す断面模式図である。 図1に示すサセプタの上面図である。 基板がサセプタに保持されている状態を示す模式図である。 基板がサセプタに保持されている状態の変形例1を示す模式図である。 基板がサセプタに保持されている状態の変形例2を示す模式図である。 基板がサセプタに保持されている状態の変形例3を示す模式図である。 図3〜図6に示す支持部材の一例の平面図である。 図3〜図6に示す支持部材の変形例の平面図である。 半導体装置の製造方法を示す流れ図である。 半導体発光素子の一例を示す模式図である。 半導体発光素子の他の例を示す模式図である。 従来例1のサセプタに基板を充填し加熱した場合を示す模式図である。 従来例1の基板表面の波長分布測定した結果を示すグラフである。 従来例2のサセプタに基板を充填し加熱した場合を示す模式図である。 従来例2の基板表面の波長分布測定した結果を示すグラフである。 従来例3の計算モデルを示す図である。 従来例3の計算結果を示すグラフである。 実施例1の計算モデルを示す図である。 実施例1の計算結果を示すグラフである。 実施例2の基板がサセプタに保持されている状態を示す模式図である。 実施例2のスペーサの側面図である。 実施例2の基板表面の波長分布測定した結果を示すグラフである。
符号の説明
1 基板、2 サセプタ、3 チャンバ、4 ポケット、5 支持軸、6 ヒータ、7
原料ガス供給口、8 排気口、11 支持部材、12 支持部、13,15 隙間、14 スペーサ、14a 段差部、25 充填材、100 半導体発光素子、101 n型窒化物半導体層、103 p型窒化物半導体層、104 透明電極、105 p側電極パッド、106 n型電極パッド、107 保護膜、110 半導体発光素子、113 n型窒化物半導体層、115 p型窒化物半導体層、117 発光層、127 基板、131 バッファ層、133 コンタクト領域、135 アノード電極、137 カソード電極、202 サセプタ、204 ポケット、211 石英リング。

Claims (7)

  1. 基板を保持するサセプタと、
    前記サセプタの前記基板を保持する面と反対側の裏面側に設置されている、前記基板を加熱する加熱部材と、
    前記基板と前記サセプタとの間に位置し、前記基板を支持する支持部を有する支持部材と、
    前記サセプタと前記支持部材との間に位置し、前記支持部材の前記支持部が形成されている位置の反対面側において開口部が形成されている、スペーサとを備える、半導体装置の製造装置。
  2. 前記開口部には、前記スペーサに対し熱伝導率の低い材料が充填されている、請求項1に記載の半導体装置の製造装置。
  3. 前記支持部は、前記基板の外周部を支持する、請求項1または請求項2に記載の半導体装置の製造装置。
  4. 前記支持部は、少なくとも3箇所の突起によって形成されている、請求項1から請求項3のいずれかに記載の半導体装置の製造装置。
  5. 請求項1から請求項4のいずれかに記載の製造装置を用いた、半導体装置の製造方法であって、
    前記サセプタに前記基板を搭載する工程と、
    前記加熱部材により、前記基板を加熱する工程とを備える、半導体装置の製造方法。
  6. 前記半導体は、窒化物系化合物半導体である、請求項5に記載の半導体装置の製造方法。
  7. 前記半導体装置は、半導体発光素子である、請求項6に記載の半導体装置の製造方法。
JP2007239262A 2007-09-14 2007-09-14 半導体装置の製造装置および製造方法 Expired - Fee Related JP5169097B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007239262A JP5169097B2 (ja) 2007-09-14 2007-09-14 半導体装置の製造装置および製造方法
TW097132592A TW200931586A (en) 2007-09-14 2008-08-26 Fabrication apparatus and fabrication method of semiconductor device produced by heating substrate
EP08015949A EP2037485B1 (en) 2007-09-14 2008-09-10 Fabrication apparatus and fabrication method of semiconductor device produced by heating a substrate
KR1020080089888A KR101048459B1 (ko) 2007-09-14 2008-09-11 기판을 가열하여 제조하는 반도체 장치의 제조 장치 및 제조 방법
US12/209,397 US8153454B2 (en) 2007-09-14 2008-09-12 Fabrication apparatus and fabrication method of semiconductor device produced by heating substrate
CN2008101608080A CN101388330B (zh) 2007-09-14 2008-09-16 通过加热衬底生产的半导体器件的制造设备和制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007239262A JP5169097B2 (ja) 2007-09-14 2007-09-14 半導体装置の製造装置および製造方法

Publications (2)

Publication Number Publication Date
JP2009071122A true JP2009071122A (ja) 2009-04-02
JP5169097B2 JP5169097B2 (ja) 2013-03-27

Family

ID=40178315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007239262A Expired - Fee Related JP5169097B2 (ja) 2007-09-14 2007-09-14 半導体装置の製造装置および製造方法

Country Status (6)

Country Link
US (1) US8153454B2 (ja)
EP (1) EP2037485B1 (ja)
JP (1) JP5169097B2 (ja)
KR (1) KR101048459B1 (ja)
CN (1) CN101388330B (ja)
TW (1) TW200931586A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054639A (ja) * 2009-08-31 2011-03-17 Showa Denko Kk 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
WO2012023557A1 (ja) * 2010-08-20 2012-02-23 昭和電工株式会社 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
JP2012049245A (ja) * 2010-08-25 2012-03-08 Tokyo Electron Ltd 真空処理装置
JP2014144880A (ja) * 2013-01-28 2014-08-14 Mitsubishi Electric Corp 単結晶の製造装置およびそれを用いた炭化珪素単結晶の製造方法
JP2016100462A (ja) * 2014-11-21 2016-05-30 東京エレクトロン株式会社 成膜装置
JP2018201027A (ja) * 2012-07-18 2018-12-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated マルチゾーン温度制御および多パージ機能を有するペデスタル

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8535445B2 (en) * 2010-08-13 2013-09-17 Veeco Instruments Inc. Enhanced wafer carrier
JP4980461B1 (ja) * 2010-12-24 2012-07-18 三井造船株式会社 誘導加熱装置
CN103502508B (zh) * 2010-12-30 2016-04-27 维易科仪器公司 使用承载器扩展的晶圆加工
KR20130037688A (ko) * 2011-09-01 2013-04-16 비코 인스트루먼츠 인코포레이티드 열 특징부를 갖는 웨이퍼 캐리어
KR101928356B1 (ko) * 2012-02-16 2018-12-12 엘지이노텍 주식회사 반도체 제조 장치
CN102828238B (zh) * 2012-08-24 2015-11-04 东莞市中镓半导体科技有限公司 用于改良外延过程中衬底晶片表面温场的方法
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
JP6097681B2 (ja) * 2013-12-24 2017-03-15 昭和電工株式会社 SiCエピタキシャルウェハの製造装置およびSiCエピタキシャルウェハの製造方法
CN104051316B (zh) * 2014-06-23 2018-03-23 厦门市三安光电科技有限公司 可调控局域温场的石墨承载盘
US9517539B2 (en) * 2014-08-28 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer susceptor with improved thermal characteristics
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
CN106906516A (zh) * 2015-12-23 2017-06-30 财团法人工业技术研究院 氮化物半导体基板结构以及载具
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
CN108242387B (zh) * 2016-12-23 2021-03-05 财团法人工业技术研究院 半导体基板结构
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
JP7322365B2 (ja) * 2018-09-06 2023-08-08 株式会社レゾナック サセプタ及び化学気相成長装置
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
CN111441036B (zh) * 2019-02-01 2024-09-20 上海征世科技股份有限公司 一种基片台及其装置
CN112670826B (zh) * 2020-12-23 2023-07-28 苏州长光华芯光电技术股份有限公司 一种改善半导体激光器掺杂均匀性的方法
CN113622021B (zh) * 2021-06-18 2023-02-17 华灿光电(浙江)有限公司 用于提高外延片的生长均匀度的外延托盘

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242416A (ja) * 1985-08-19 1987-02-24 Toshiba Corp 半導体基板加熱用サセプタ
JPH07249580A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 薄膜製造装置
JP2003086522A (ja) * 2001-09-13 2003-03-20 Sumitomo Chem Co Ltd 半導体製造装置
JP2004055672A (ja) * 2002-07-17 2004-02-19 Nikko Materials Co Ltd 化学気相成長装置および化学気相成長方法
JP2004327761A (ja) * 2003-04-25 2004-11-18 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長用サセプタ
JP2005513773A (ja) * 2001-12-18 2005-05-12 アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド 半導体処理装置用ウエハキャリア
JP2006173560A (ja) * 2004-11-16 2006-06-29 Sumitomo Electric Ind Ltd ウエハガイド、有機金属気相成長装置および窒化物系半導体を堆積する方法
JP2007173417A (ja) * 2005-12-20 2007-07-05 Hitachi Cable Ltd 化合物半導体製造装置
JP2009502039A (ja) * 2005-07-21 2009-01-22 エルピーイー ソシエタ ペル アチオニ ウェーハ処理装置の処理室の中でサセプタを支持し回転させるためのシステム
JP2009534824A (ja) * 2006-04-21 2009-09-24 アイクストロン、アーゲー プロセスチャンバ内の基板表面温度制御装置及び方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04238893A (ja) * 1991-01-10 1992-08-26 Nippon Soken Inc 基板ホルダ
US6113702A (en) * 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
US20030209326A1 (en) 2002-05-07 2003-11-13 Mattson Technology, Inc. Process and system for heating semiconductor substrates in a processing chamber containing a susceptor
JP2004103708A (ja) * 2002-09-06 2004-04-02 Hitachi Cable Ltd 半導体装置製造用治具
US7436645B2 (en) * 2004-10-07 2008-10-14 Applied Materials, Inc. Method and apparatus for controlling temperature of a substrate
US7544251B2 (en) * 2004-10-07 2009-06-09 Applied Materials, Inc. Method and apparatus for controlling temperature of a substrate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242416A (ja) * 1985-08-19 1987-02-24 Toshiba Corp 半導体基板加熱用サセプタ
JPH07249580A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 薄膜製造装置
JP2003086522A (ja) * 2001-09-13 2003-03-20 Sumitomo Chem Co Ltd 半導体製造装置
JP2005513773A (ja) * 2001-12-18 2005-05-12 アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド 半導体処理装置用ウエハキャリア
JP2004055672A (ja) * 2002-07-17 2004-02-19 Nikko Materials Co Ltd 化学気相成長装置および化学気相成長方法
JP2004327761A (ja) * 2003-04-25 2004-11-18 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長用サセプタ
JP2006173560A (ja) * 2004-11-16 2006-06-29 Sumitomo Electric Ind Ltd ウエハガイド、有機金属気相成長装置および窒化物系半導体を堆積する方法
JP2009502039A (ja) * 2005-07-21 2009-01-22 エルピーイー ソシエタ ペル アチオニ ウェーハ処理装置の処理室の中でサセプタを支持し回転させるためのシステム
JP2007173417A (ja) * 2005-12-20 2007-07-05 Hitachi Cable Ltd 化合物半導体製造装置
JP2009534824A (ja) * 2006-04-21 2009-09-24 アイクストロン、アーゲー プロセスチャンバ内の基板表面温度制御装置及び方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054639A (ja) * 2009-08-31 2011-03-17 Showa Denko Kk 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
WO2012023557A1 (ja) * 2010-08-20 2012-02-23 昭和電工株式会社 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
JP2012044030A (ja) * 2010-08-20 2012-03-01 Showa Denko Kk 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
US9064696B2 (en) 2010-08-20 2015-06-23 Toyoda Gosei Co., Ltd. Apparatus for manufacturing compound semiconductor, method for manufacturing compound semiconductor, and compound semiconductor
JP2012049245A (ja) * 2010-08-25 2012-03-08 Tokyo Electron Ltd 真空処理装置
JP2018201027A (ja) * 2012-07-18 2018-12-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated マルチゾーン温度制御および多パージ機能を有するペデスタル
JP2014144880A (ja) * 2013-01-28 2014-08-14 Mitsubishi Electric Corp 単結晶の製造装置およびそれを用いた炭化珪素単結晶の製造方法
JP2016100462A (ja) * 2014-11-21 2016-05-30 東京エレクトロン株式会社 成膜装置

Also Published As

Publication number Publication date
EP2037485A1 (en) 2009-03-18
EP2037485B1 (en) 2011-05-11
KR101048459B1 (ko) 2011-07-12
CN101388330A (zh) 2009-03-18
TW200931586A (en) 2009-07-16
JP5169097B2 (ja) 2013-03-27
CN101388330B (zh) 2011-02-09
US8153454B2 (en) 2012-04-10
US20090075409A1 (en) 2009-03-19
KR20090028448A (ko) 2009-03-18

Similar Documents

Publication Publication Date Title
JP5169097B2 (ja) 半導体装置の製造装置および製造方法
JP5200171B2 (ja) ウエハキャリア、化学蒸着装置、および、ウエハを処理する方法
JP5644256B2 (ja) 化合物半導体の製造装置及び化合物半導体の製造方法
US8829489B2 (en) Nitride semiconductor template and light-emitting diode
JP5697246B2 (ja) エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法
JP4806261B2 (ja) 窒化物系化合物半導体素子用ウェハーの製造方法
KR20130124556A (ko) 변위 밀도를 유지하는 버퍼층을 가진 반도체 소자
CN107978552B (zh) 气相生长装置、环状支架以及气相生长方法
JP2010080614A (ja) 基板トレイ及びその基板トレイを備えた気相成長装置
WO2014017650A1 (ja) サセプタ、結晶成長装置および結晶成長方法
JP5904101B2 (ja) 化合物半導体の製造装置およびウェハ保持体
JP2011254015A (ja) 化合物半導体膜気相成長用サセプタおよび化合物半導体膜の形成方法
JP4497170B2 (ja) エピタキシャル基板の製造方法
JP5490597B2 (ja) 気相成長装置、エピタキシャル成長層の製造方法、及び気相成長用サセプタ
KR101008284B1 (ko) 3족 질화물 반도체층을 성장시키는 방법
JP7394082B2 (ja) ウエハの製造方法及びサセプタ
JP2013187296A (ja) 窒化物半導体素子形成用ウエハ、窒化物半導体素子形成用ウエハの製造方法、窒化物半導体素子、および窒化物半導体素子の製造方法
KR20120117135A (ko) 반도체 성장용 서셉터
JP2023165612A (ja) 気相成長装置、及びリフレクタ
KR20130115024A (ko) 반도체 소자 제조 장치 및 제조 방법
JP2016082161A (ja) 気相成長装置および均熱板
JP5240658B2 (ja) 化合物半導体エピタキシャルウェーハの製造方法、化合物半導体エピタキシャルウェーハ及び発光素子
KR20110071935A (ko) 화학 기상 증착 장치용 디스크
JP2011146564A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

LAPS Cancellation because of no payment of annual fees