KR101048459B1 - 기판을 가열하여 제조하는 반도체 장치의 제조 장치 및 제조 방법 - Google Patents

기판을 가열하여 제조하는 반도체 장치의 제조 장치 및 제조 방법 Download PDF

Info

Publication number
KR101048459B1
KR101048459B1 KR1020080089888A KR20080089888A KR101048459B1 KR 101048459 B1 KR101048459 B1 KR 101048459B1 KR 1020080089888 A KR1020080089888 A KR 1020080089888A KR 20080089888 A KR20080089888 A KR 20080089888A KR 101048459 B1 KR101048459 B1 KR 101048459B1
Authority
KR
South Korea
Prior art keywords
substrate
susceptor
board
support member
support
Prior art date
Application number
KR1020080089888A
Other languages
English (en)
Other versions
KR20090028448A (ko
Inventor
마사키 우에노
토시오 우에다
요코 와타나베
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20090028448A publication Critical patent/KR20090028448A/ko
Application granted granted Critical
Publication of KR101048459B1 publication Critical patent/KR101048459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

기판(1)의 온도 분포를 균일화할 수 있는 반도체 장치의 제조 장치 및 제조 방법을 제공한다. 이 반도체 장치의 제조 장치는, 기판(1)을 유지하는 서셉터(2)와, 서셉터(2)의 이면측에 설치된 히터와, 기판(1)과 서셉터(2) 사이에 위치하며 지지부(12)를 갖는 지지 부재(11)와, 서셉터(2)와 지지 부재(11) 사이에 위치하는 스페이서(14)를 구비한다. 스페이서(14)에는, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치의 반대면측에 있어서, 개구부(15)가 형성되어 있다.
에피택셜막, 반도체, 기판 가열

Description

기판을 가열하여 제조하는 반도체 장치의 제조 장치 및 제조 방법{FABRICATION APPARATUS AND FABRICATION METHOD OF SEMICONDUCTOR DEVICE PRODUCED BY HEATING SUBSTRATE}
본 발명은 반도체 장치의 제조 장치 및 제조 방법에 관한 것으로, 특히, 기판을 가열하여 제조하는 반도체 장치의 제조 장치 및 제조 방법에 관한 것이다.
광 디바이스나 전자 디바이스 등의 반도체 장치를 제조하는 경우에는, 일반적으로 반도체 기판을 챔버(반응실) 내에서 가열하며, 가열하는 동안에 여러 가지 화학 및 물리 처리를 실행한다. 예컨대, 기판 상에의 에피택셜막의 형성은, 챔버 내에 원료 가스를 공급하여, 가열된 기판의 표면에 원료 가스 성분을 원료로 한 막을 에피택셜 성장시킴으로써 행해진다. 이러한 경우에는, 챔버 내에서의 기판의 온도 분포를 작게 하는 것이, 고품질의 막을 기판 상에 균일하게 형성시키기 위해서 중요하다. 즉, 기판의 온도 분포의 균일화가, 반도체 장치의 신뢰성 및 품질의 확보, 및 수율 향상을 위해서, 중요시되고 있다.
기판의 온도 분포를 균일화하기 위해서, 종래 여러 가지 기술이 제안되어 있다(예컨대, 국제 공개 제WO2003/096396호 팜플렛 참조). 국제 공개 제 WO2003/096396호 팜플렛에서는, 서셉터 상에, 비교적 낮은 열전도율을 갖는 재료로 만들어져 있으며 특정의 높이를 갖는 지지 구조체를 포함하고, 기판을 상기 지지 구조체에 현가(懸架)함으로써, 높은 온도에서 처리하는 동안에 기판에 발생하는 온도 구배(勾配)를 억제하는 기술이 개시되어 있다.
국제 공개 제WO2003/096396호 팜플렛에 개시된 기술에서는, 지지 구조체를 통한 열유속(熱流束)이, 기판과 서셉터 사이의 간극의 가스를 통한 열유속보다도 커지기 쉽다. 그 때문에, 기판의 링 형상의 지지 구조체에 접촉하는 부분의 온도가 높아지고, 그 결과 기판의 외주부에서 온도가 높고 중심부에서 온도가 낮아진다고 하는, 온도 분포가 생기기 쉽다는 문제가 있었다.
본 발명의 주된 목적은, 기판의 온도 분포를 균일화할 수 있는 반도체 장치의 제조 장치 및 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 장치의 제조 장치는, 기판을 유지하는 서셉터를 구비한다. 또한, 서셉터의 기판을 유지하는 면과 반대측의 이면측에 설치되어 있는, 기판을 가열하는 가열 부재를 구비한다. 또한, 기판과 서셉터 사이에 위치하는 지지 부재를 구비한다. 또한, 서셉터와 지지 부재 사이에 위치하는 스페이서를 구비한다. 지지 부재는, 기판을 지지하는 지지부를 갖는다. 스페이서에는, 지지 부재의 지지부가 형성되어 있는 위치의 반대면측에 있어서, 개구부가 형성되어 있다.
이 구성에 따르면, 기판은 지지 부재와 전면(全面)으로 접촉하는 일이 없으며, 지지부에 있어서만 접촉하기 때문에, 기판 가열 시의 휘어짐에 의해 기판과 지지 부재와의 접촉이 한 부위로 치우치는 일은 없다. 또한, 개구부가 형성되어 있는 스페이서를 사용하기 때문에, 열전도에 의해 서셉터로부터 직접 지지 부재의 지지부에 주어지는 열량이, 개구부가 형성되어 있지 않은 경우와 비교하여, 감소하고 있다. 다시 말하면, 지지 부재의 지지부에는, 서셉터의 이면측의 가열 부재로부터 열이 전달되기 어렵게 되어 있다. 그 결과, 기판의 지지부와 접촉하고 있는 부분으로의 열전달이 감소하기 때문에, 지지부와 접촉하고 있는 부분에 있어서 기판의 온도가 높아져서 기판에 온도 분포가 발생하는 것을 억제할 수 있다. 따라서, 기판의 온도 분포를 균일화할 수 있다.
상기 반도체 장치의 제조 장치에 있어서, 바람직하게는, 스페이서에 형성된 개구부에는, 스페이서에 대하여 열전도율이 낮은 재료가 충전되어 있다. 개구부에 의해 지지 부재의 지지부가 형성되어 있는 위치와 서셉터 사이에 간극이 발생하고 있는 구성에 한하지 않고, 개구부에 열전도율이 낮은 재료가 충전되어 있는 구성에 의해서도, 서셉터의 이면측의 가열 부재로부터 지지 부재의 지지부로의 열전달을 감소시킬 수 있다. 따라서, 기판의 지지부와 접촉하고 있는 부분의 온도가 높아져서 기판에 온도 분포가 발생하는 것을 억제하여, 기판의 온도 분포를 균일화할 수 있다.
바람직하게는, 지지부는, 기판의 외주부를 지지한다. 기판의 지지부와 접촉하고 있는 부분으로의 열전달이 감소하기 때문에 기판의 온도 분포가 균일화된다 고는 하나, 기판의 지지부와 접촉하고 있는 부분에서는 약간의 온도 구배가 발생한다. 통상, 반도체 장치에서는 기판의 외주부는 디바이스로서 사용하지 않기 때문에, 지지부가 기판의 외주부의 유한한 폭을 갖는 부분을 지지하는 구성으로 하면, 기판의 지지부와 접촉하고 있는 부분에 발생하는 온도 구배가 디바이스의 성능에 영향을 주는 것을 억제할 수 있다.
바람직하게는, 지지부는, 적어도 3부위의 돌기에 의해 형성되어 있다. 지지부는 기판의 외주부 전체를 지지하는 링 모양의 형상으로 형성되어 있어도 좋으나, 지지부를 돌기 형상으로 형성함으로써, 기판과 지지 부재가 접촉하는 면적을 감소시킬 수 있다. 그 결과, 기판의 지지부와 접촉하고 있는 부분의 온도가 높아지는 것을 억제하여, 기판의 온도 분포를 보다 균일화할 수 있다.
본 발명에 따른 반도체 장치의 제조 방법은, 상기한 제조 장치 중 어느 하나를 이용한다. 이 제조 방법은, 서셉터에 기판을 탑재하는 공정과, 가열 부재에 의해 기판을 가열하는 공정을 구비한다. 이렇게 하면, 기판을 균일하게 가열할 수 있기 때문에, 균일하게 가열된 기판의 표면에 원료를 공급함으로써, 균일한 특성의 반도체막이 형성된 반도체 장치를 제조할 수 있다.
바람직하게는, 반도체는, 질화물계 화합물 반도체이다. 질화물계 화합물 반도체에서는, 기판 표면에 형성되는 에피택셜막의 특성이, 성장 온도의 영향을 받기 쉽다. 또한, 질화물계 화합물 반도체의 성막 시에는 질소나 암모니아 등 수소에 비해서 열전도율이 작은 가스를 많이 사용하기 때문에, 질화물계 화합물 반도체의 성막 시의 분위기에 있어서는, 서셉터와 기판과의 접촉에 의한 열전도에 의해 발생하는 온도 분포의 영향을 받기 쉽다. 본 발명의 구성에 따르면, 기판으로의 지지부로부터의 열전도를 억제할 수 있기 때문에, 기판의 지지부와 접촉하고 있는 부분의 온도가 높아지는 것을 억제하여, 기판의 온도 분포를 균일화할 수 있다.
바람직하게는, 반도체 장치는, 반도체 발광 소자이다. 질화물계 화합물 반도체의 발광 소자는, In을 포함하는 InGaN을 활성층으로 하는 것이 일반적이다. InGaN의 In 조성은 특히 성장 온도의 영향을 받기 쉽다. 본 발명의 구성에 따르면, 기판으로의 지지부로부터의 열전도를 억제할 수 있기 때문에, 기판의 지지부와 접촉하고 있는 부분에 있어서 기판의 온도가 높아지는 것을 억제하여, 기판의 온도 분포를 균일화할 수 있다.
본 발명의 반도체 장치의 제조 장치 및 제조 방법에 따르면, 기판의 온도 분포를 균일화할 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부된 도면과 관련해서 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 명백해질 것이다.
본 발명에 따른 반도체 장치의 제조 방법에서는, 도 1 내지 도 8에 기초하여 설명한 제조 장치를 이용하고 있다. 따라서, 가열하는 공정(S30)에서 기판(1)을 균일하게 가열할 수 있기 때문에, 고품질의 막을 기판(1) 상에 균일하게 형성시킬 수 있다. 그 때문에, 균일한 특성의 반도체 장치를 제조할 수 있으므로, 반도체 장치의 신뢰성 및 품질의 확보, 및 수율 향상을 달성할 수 있다.
기판(1)의 표면 상에 형성되는 반도체층이 질화물계 화합물 반도체인 경우, 기판(1) 표면에 형성되는 반도체층(에피택셜막)의 특성이, 성장 온도의 영향을 받기 쉽다. 또한, 성막 시에는 질소나 암모니아 등 수소에 비해서 열전도율이 작은 가스를 많이 사용하기 때문에, 성막 시의 분위기에 있어서는 서셉터(2)와 기판(1)과의 접촉에 의한 열전도에 의해 발생하는 온도 분포의 영향을 받기 쉽다. 또한, 반도체 장치가 반도체 발광 소자인 경우, 질화물계 화합물 반도체의 발광 소자는 In을 포함하는 InGaN을 활성층으로 하는 것이 일반적이고, InGaN의 In 조성은 특히 성장 온도의 영향을 받기 쉽다. 본 발명의 반도체 장치의 제조 방법에서는, 지지 부재(11)의 지지부(12)로부터 기판(1)으로의 열전도를 억제할 수 있기 때문에, 기판(1)의 지지부(12)와 접촉하고 있는 부분에 있어서 기판(1)의 온도가 높아지는 것 을 억제하여, 기판(1)의 온도 분포를 균일화할 수 있다. 따라서, 반도체층이나 활성층의 특성을 균일화할 수 있다.
이하, 도면에 기초하여 본 발명의 실시형태를 설명한다. 또한, 이하의 도면에서, 동일 또는 상당하는 부분에는 동일한 참조 번호를 붙이고, 그 설명은 반복하지 않는다.
도 1에 도시하는 바와 같이, 이 반도체 장치의 제조 장치는 기상 성장 장치로서, 챔버(3)의 내부에, 기판을 유지하는 서셉터(2)를 구비한다. 서셉터(2)의 표면에는, 오목부인 포켓(4)이 복수 개 형성되어 있고, 포켓(4)의 내부에는, 기판이 탑재되어 있다. 또한, 서셉터(2)의 기판이 탑재되어 있는 측[즉, 서셉터(2)에 포켓(4)이 형성된 표면이며, 서셉터(2)의 기판을 유지하는 면]과 반대측의 이면측에는, 서셉터(2)를 개재시켜 기판을 가열하는 가열 부재로서의 히터(6)가 구비되어 있다. 히터(6)는, 서셉터(2)에 고정되어 유지되어 있는 구조로 할 수 있으며, 또는 히터(6)는, 서셉터(2)와는 별도로 지지되어 서셉터(2)의 이면측에 설치되어 있어도 좋다. 또한, 서셉터(2)의 이면측의 중심부에는, 지지축(5)이 설치되어 있다. 지지축(5)은, 도시하지 않은 회전식 모터에 의해 동력을 제공받아 회전하도록 되어 있으며, 서셉터(2)는 지지축(5)의 회전에 의해, 지지축(5)과 함께 수평 방향으로 회전한다.
성막(成膜) 원료로서의 원료 가스는, 원료 공급부로서의 원료 가스 공급구(7)로부터, 화살표 IG로 나타내는 바와 같이, 챔버(3) 내에 공급된다. 원료 가스 가 챔버(3) 내에서 기판의 표면에 공급됨으로써, 히터(6)에 의해 가열된 상태의 기판의 표면에, 반도체막(에피택셜막)이 형성된다. 반도체막을 형성한 후의 원료 가스는, 배기구(8)로부터, 화살표 OG로 나타내는 바와 같이 배출된다.
도 2에는, 도 1에 도시하는 서셉터(2)를, 도 1의 상측에서 본 도면을 나타낸다. 도 2에 도시하는 바와 같이, 서셉터(2)의 표면에는, 오목부인 포켓(4)이 6부위에 형성되어 있다. 기판은, 포켓(4)의 내부에 탑재되도록, 서셉터(2)에 의해 유지된다.
도 3에 도시하는 바와 같이, 서셉터(2)에 형성된 포켓(4)의 내부에는, 기판(1)을 지지하는 지지 부재(11)와, 스페이서(14)가 구비되어 있다. 지지 부재(11)는, 평면 형상이 기판(1)과 거의 동일한 형상으로 형성되며, 서셉터(2)의 포켓(4) 내에 배치되어 있고, 기판(1)과 서셉터(2) 사이에 위치하고 있다. 지지 부재(11)는, 기판(1)을 지지하는 지지부(12)를 갖는다. 지지부(12)는 기판(1)의 외주부를 지지하고 있으며, 지지 부재(11)는 지지부(12)에서 기판(1)의 외주부와 접촉하고 있다. 지지부(12)는 지지 부재(11)의 외주부에 형성되어 있기 때문에, 지지 부재(11)는 그 외주부에서 기판(1)과 접촉하고 있고, 지지 부재(11)의 중심부측에서는, 기판(1)과 지지 부재(11)는 접촉하고 있지 않다. 지지 부재(11)의 지지부(12)를 제외한 부분과 기판(1) 사이에는, 간극(13)이 형성되어 있다. 지지 부재(11)는, 기판(1)과 전면으로 접촉하지 않고, 지지 부재(11)의 일부인 지지부(12)에서 기판(1)과 접촉하고 있다.
스페이서(14)는, 서셉터(2)의 포켓(4) 내에 있어서, 서셉터(2)와 지지 부 재(11) 사이에 위치한다. 스페이서(14)는, 지지 부재(11)가 기판(1)과 대향하는 면과 반대측의 면인, 지지 부재(11)의 반대면측과 접촉하도록 배치되어 있다. 또한, 스페이서(14)에는, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치[다시 말하면, 지지 부재(11)의 외주부]에 있어서의, 지지 부재(11)의 반대면측에, 개구부가 형성되어 있다. 그 결과, 도 3에 도시하는 바와 같이, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치의 반대면측과, 서셉터(2) 사이에는, 간극(15)이 형성되어 있다.
간극(15)은, 열전도율이 낮은 기체에 의해 채워져 있다. 그 때문에, 지지 부재(11)는, 지지부(12)가 형성되어 있는 외주부에 있어서, 서셉터(2)로부터의 열이 전달되기 어렵게 되어 있다. 다시 말하면, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치는, 서셉터(2)와 접촉하고 있지 않기 때문에, 직접 서셉터(2)로부터 열전도에 의한 전열을 받는 일이 없다. 그 때문에, 지지 부재(11)가 서셉터(2)와 접촉하고 있는 경우와 비교하여, 지지부(12)의 온도는 저하하고 있다. 그 결과, 지지부(12)와 기판(1)이 접촉하고 있는 기판(1)의 외주부로의 열전달이 감소하기 때문에, 기판(1)에 온도 분포가 발생하는 것을 억제할 수 있다. 즉, 기판(1)의 외주부의 온도가 특히 높아져서, 기판(1)에 큰 온도 분포가 발생하는 것을 억제할 수 있다. 따라서, 기판(1)의 온도 분포를 균일화할 수 있다. 간극(15)의 폭을 조정함으로써[다시 말하면, 포켓(4)의 직경 방향에 있어서의 스페이서(14)의 치수를 조정함으로써], 기판(1) 표면의 온도 분포를 최적화할 수 있다.
여기서, 기판(1)의 외주부로의 열전달이 감소하기 때문에 기판(1)의 온도 분 포가 균일화된다고는 하나, 기판(1)의 지지부(12)와 접촉하고 있는 부분에서는, 약간의 온도 구배가 발생한다. 다시 말하면, 지지부(12)와 접촉하고 있는 기판(1)의 외주부는, 기판(1)의 중심부측에 대하여 온도가 높아지는 경우가 있다. 그러나, 통상 반도체 장치에서는, 기판(1)의 외주부는 디바이스로서 사용하지 않는다. 그래서, 지지부(12)가 기판(1)의 외주부를 지지하는 구성으로 함으로써, 기판(1)의 지지부(12)와 접촉하고 있는 부분에 발생한 온도 구배가 디바이스의 성능에 영향을 주는 것을 억제할 수 있다.
도 4에 도시하는 구성에서는, 스페이서(14)가 서셉터(2)와 일체로 되어 있다. 또한 도 5에 도시하는 구성에서는, 스페이서(14)가 지지 부재(11)와 일체로 되어 있다. 도 4 및 도 5에 도시하는 바와 같은 구성에서도, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치의 반대면측과, 서셉터(2) 사이에는, 간극(15)이 형성되어 있다. 그 때문에, 지지부(12)와 기판(1)이 접촉하고 있는 기판(1)의 외주부로의 열전달이 감소하기 때문에, 기판(1)에 온도 분포가 발생하는 것을 억제하여, 기판(1)의 온도 분포를 균일화할 수 있다.
도 6에 도시하는 구성에서는, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치의 반대면측과, 서셉터(2) 사이에, 충전재(25)가 배치되어 있다. 충전재(25)는, 스페이서(14)에 대하여 열전도율이 낮은 재료이다. 다시 말하면, 스페이서(14)의 개구부에는, 스페이서(14)에 대하여 열전도율이 낮은 재료인, 충전재(25)가 충전되어 있다.
스페이서(14)에 형성된 개구부에 의해 지지 부재(11)의 지지부(12)가 형성되 어 있는 위치와 서셉터(2) 사이에 간극(15)이 생기고 있는 구성에 한하지 않고, 개구부에 열전도율이 낮은 충전재(25)가 충전되어 있는 도 6의 구성에 의해서도, 서셉터(2)의 이면측의 히터(6)로부터 지지부(12)로의 열전달을 감소시킬 수 있다. 따라서, 기판(1)의 지지부(12)와 접촉하고 있는 부분의 온도가 높아져서 기판(1)에 온도 분포가 발생하는 것을 억제하여, 기판(1)의 온도 분포를 균일화할 수 있다.
다음으로, 지지 부재(11)의 형상에 대해서 설명한다. 도 7에는, 도 3 내지 도 6에 도시하는 지지 부재(11)를, 지지 부재(11)에 기판이 적재되는 측[즉, 도 3 내지 도 6의 상측)에서 본 도면을 나타낸다. 도 7에 도시하는 바와 같이, 지지 부재(11)의 외주부에는, 링 형상의 지지부(12)가 형성되어 있다. 도 7에 도시하는 지지부(12)는, 기판(1)의 외주의 전체 둘레를 지지하는 구성으로 되어 있다.
이 경우, 스페이서(14)는, 지지부(12)의 링 형상에 대응하여, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치의 반대면측에 개구부가 형성되어 있는 형상으로 할 수 있다. 예컨대, 스페이서(14)를, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치와 서셉터(2) 사이에, 간극(15)을 생기게 할 수 있는 형상으로 할 수 있다.
여기서, 스페이서(14)는, 지지부(12)로의 서셉터(2)로부터의 열전달을 억제함으로써, 기판(1)의 온도 분포를 균일화할 수 있는 효과가 얻어지는 형상이면 된다. 다시 말하면, 스페이서(14)는, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치의 반대면측에 상당하는 부분의 열전도율이 낮아지는 구성으로 하면 된다. 예컨대, 스페이서(14)를, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치의 반대 면측에 스페이서(14)가 접촉하는 면적을 감소시킨 형상이나, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치에 상당하는 부분의 공극률을 향상시킨 형상으로 할 수 있다.
보다 구체적으로는, 도 7에 도시하는 링 형상의 지지부(12)의 내부 직경보다도 작은 원판 형상 등, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치의 반대면측에는 스페이서(14)가 전혀 접촉하지 않는 형상으로, 스페이서(14)를 형성할 수 있다. 또한, 스페이서(14)와 지지 부재(11)는 평면 형상에 있어서 동일한 외형이지만, 스페이서(14)의 외주부에는, 스페이서(14)를 두께 방향으로 관통하는 다수의 구멍이 형성되어 있는 형상으로, 스페이서(14)를 형성할 수 있다. 또한 예컨대, 스페이서(14)의, 지지부(12)가 형성되어 있는 위치에 상당하는 부분을, 표피재와 내부의 다공질재에 의해 구성할 수 있으며, 이 구성에서는 지지 부재(11)와 스페이서(14)의 접촉 면적은 감소하고 있지 않으나, 열전도율의 감소에 의해, 지지부(12)로의 서셉터(2)로부터의 열전달을 억제하는 효과를 동일하게 얻을 수 있다.
도 8에 도시하는 지지부(12)는, 지지 부재(11)의 외주부에 형성된 4부위의 돌기에 의해 형성되어 있다. 도 8에 도시하는 돌기 형상의 지지부(12)는, 기판(1)의 외주의 4부위를 지지하는 구성으로 되어 있다. 이때 스페이서(14)는, 4부위의 돌기 형상의 지지부(12)에 대응하여, 상기 4부위에 상당하는 위치에 개구부가 형성된 형상으로 할 수 있다. 예컨대 스페이서(14)를, 원판 형상의 외주부의 4부위에, 노치 가공이나 구멍 뚫기 가공을 실시한 형상으로 할 수 있다.
지지부(12)를 돌기 형상으로 형성함으로써, 기판(1)과 지지 부재(11)가 접촉 하는 면적을 감소시킬 수 있다. 그 결과, 기판(1)이 지지부(12)와 접촉하고 있는 부분에 있어서 기판(1)의 온도가 높아지는 것을 억제하여, 기판의 온도 분포를 보다 균일화할 수 있다.
또한, 돌기 형상의 지지부(12)의 개수는 도 8에 도시하는 4개에 한정되지 않는다. 지지부(12)로서의 돌기가, 지지 부재(11)의 외주부에 있어서 적어도 3부위에 형성되어 있으면, 그 돌기에 의해 기판(1)의 외주부를 지지할 수 있다. 또한, 돌기의 형상도, 도 8에 도시하는 형상에 한정되는 것은 아니며, 예컨대 반구 형상, 원뿔대 형상, 각기둥 형상 등 임의의 형상으로 할 수 있다.
이상 설명한 바와 같이, 본 발명의 반도체 장치의 제조 장치에서는, 기판(1)은 지지 부재(11)와 전면으로 접촉하는 일이 없으며, 지지부(12)에 있어서만 접촉한다. 그 때문에, 기판(1) 가열 시에 기판(1)의 휘어짐에 의해, 기판(1)과 지지 부재(11)의 접촉이, 예컨대 기판(1)의 중심부 등의, 한 부위로 치우치는 것을 방지할 수 있다.
또한, 개구부가 형성되어 있는 스페이서(14)를 사용하기 때문에, 열전도에 의해 서셉터(2)로부터 직접 지지부(12)에 주어지는 열량은, 개구부가 형성되어 있지 않은 경우와 비교하여 감소하고 있다. 다시 말하면, 지지부(12)에는, 서셉터(2)의 이면측의 히터(6)로부터 열이 보다 전달되기 어렵게 되어 있다. 예컨대, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치[즉, 지지 부재(11)가 기판(1)을 지지하는 위치]의 반대면측에서는, 지지 부재(11)는 서셉터(2)와 접촉하고 있지 않으며, 지지 부재(11)와 서셉터(2) 사이에는 간극(15)이 발생하고 있는 구성으로 할 수 있다. 그 결과, 기판(1)의 지지부(12)와 접촉하고 있는 부분으로의 열전달이 감소하기 때문에, 기판(1)의 지지부(12)와 접촉하고 있는 부분의 온도가 높아져서 기판(1)에 온도 분포가 발생하는 것을 억제할 수 있다. 따라서, 기판(1)의 온도 분포를 균일화할 수 있다.
또한, 지지부(12)는, 기판(1)의 외주부를 지지하고 있다. 통상, 반도체 장치에서는 기판(1)의 외주부는 디바이스로서 사용하지 않기 때문에, 지지부(12)가 기판(1)의 외주부의 유한한 폭을 갖는 부분과 접촉하는 구성으로 함으로써, 기판(1)의 지지부(12)와 접촉하고 있는 부분에 있어서의 온도 구배가 디바이스의 성능에 영향을 주는 것을 억제할 수 있다.
다음으로, 반도체 장치의 제조 방법에 대해서 설명한다. 도 9에 도시하는 바와 같이, 우선, 공정(S10)에서, 처리 대상물인 기판을 준비한다. 기판의 재질로서는 예컨대, 단결정 Si, GaAs, 사파이어, InP, GaN, SiC, AlN 등을 사용할 수 있다.
다음으로, 공정(S20)에서, 서셉터에 기판을 탑재한다. 구체적으로는, 예컨대 도 3 내지 도 6에 기초하여 설명한 서셉터(2)의 표면에 형성된 포켓(4)의 내부에, 외주부가 지지 부재(11)의 지지부(12)에 접촉하여 지지되도록, 기판(1)을 배치한다. 챔버(3)의 내부에서 서셉터(2)에 기판(1)을 탑재해도 좋고, 챔버(3)의 외부에서 기판(1)을 서셉터(2)에 탑재한 후에 서셉터(2)를 챔버(3) 내에 설치해도 좋다. 기판(1)이 챔버(3)의 내부에 있어서 서셉터(2)에 탑재된 후, 챔버(3)의 내부의 분위기 조건을 소정의 조건으로 한다. 예컨대, 챔버(3) 내를 감압이나 가압할 수 있으며, 또한 예컨대 챔버(3) 내의 분위기를 소정의 가스로 치환해도 좋다.
다음으로, 공정(S30)에서, 가열 부재에 의해 기판을 가열한다. 구체적으로는, 도 1에 도시하는 가열 부재로서의 히터(6)를 구동한다. 예컨대, 히터(6)가 저항 발열체인 경우에는, 히터(6)에 통전(通電)함으로써, 히터(6)를 가열한다. 이 결과, 서셉터(2)를 개재시켜 기판(1)이 가열된다.
다음으로, 공정(S40)에서, 기판의 표면에 반도체층을 형성한다. 구체적으로는, 도 1에 도시하는 바와 같이, 기판(1)이 가열된 상태에서, 목적으로 하는 반도체층의 성분을 포함하는 원료 가스를, 화살표 IG와 같이 챔버(3) 내에 공급한다. 이에 따라, 히터(6)에 의해 가열된 상태의 기판(1)의 표면에, 원료 가스 중의 성분을 원료로 해서 막이 퇴적되어, 반도체층이 형성된다. 반도체층은 질화물계 화합물 반도체에 의해 형성할 수 있다. 예컨대, 트리메틸갈륨(TMG) 및 암모니아(NH3)를 포함하는 원료 가스를 공급함으로써, 기판(1)의 표면에 GaN을 에피택셜 성장시킬 수 있다. 또한, 예컨대, 트리메틸인듐(TMI), TMG 및 NH3를 포함하는 원료 가스를 공급함으로써, InGaN을 에피택셜 성장시킬 수 있다. 반도체층은, 복수의 층이 적층되도록 구성되어 있어도 좋다.
이때, 지지 부재(11)와 서셉터(2) 사이에 위치하는 스페이서(14)에는, 개구부가 형성되어 있다. 그 때문에, 지지 부재(11)의 지지부(12)가 형성되어 있는 위치로의 서셉터(2)로부터의 열전도에 의한 전열량(傳熱量)은, 개구부가 형성되어 있지 않은 경우와 비교하여, 상대적으로 감소하고 있다. 그 결과, 지지부(12)와 기판(1)이 접촉하고 있는 기판(1)의 외주부에 있어서의, 기판(1)으로의 열전달이 감 소하기 때문에, 기판(1)에 온도 분포가 발생하는 것을 억제할 수 있다. 따라서, 기판(1)의 온도 분포를 균일화시킨 상태에서 반도체층을 형성할 수 있기 때문에, 기판(1)의 표면에 형성되는 반도체층의 막의 품질을 향상시킬 수 있다.
다음으로, 공정(S50)에서, 후처리를 실시한다. 구체적으로는, 공정(S40)에서 기판의 표면에 형성된 반도체층 상, 또는 기판의 이면측 등에, 전극을 형성한다. 이때, 최외측 표면에는 보호층이 형성되어 있어도 좋다. 또한, 반도체층 및 전극이 형성된 반도체 기판을, 다이싱 등에 의해 절단하여, 개개의 반도체 장치로 개별화한다. 이렇게 해서, 반도체 장치의 제조가 종료된다.
도 10에 도시하는 반도체 발광 소자(100)에서는, 사파이어 기판인 기판(1) 상에 n형 질화물 반도체층[예컨대, n-GaN:Si](101), 발광층[예컨대, InGaN](102), p형 질화물 반도체층[예컨대, p-GaN:Mg](103)이 적층되어 있다. 전기를 반도체층(101∼103)에 흘리기 위한 전극은, p형 질화물 반도체층(103) 상에 투명 전극[예컨대 Au/Ni](104)과 p측 전극 패드(105)로 구성되어 있는 플러스측 전극이 형성되어 있고, n형 질화물 반도체층(101) 상에 n측 전극 패드(106)를 배치한 마이너스측 전극이 형성되어 있다. 또한, 반도체 발광 소자(100)를 보호하기 위한 보호층[예컨대 SiO2](107)이, 최외측 표면에 형성되어 있다.
도 11에 도시하는 반도체 발광 소자(110)에서는, III족 질화물 기판[예컨대 GaN]인 기판(127)을 구비한다. 기판(127)의 표면 상에는, n형 질화물 반도체층(113)의 성장에 적합한 하지(下地) 반도체 영역을 제공하기 위한 버퍼층[예컨대 AlGaN](131)을 구비한다. n형 질화물 반도체층(113)과, 발광층(117)과, p형 질화물 반도체층(115)은, 버퍼층(131)을 개재시켜, 순서대로 기판(127)의 표면 상에 배열되어 있다. 발광층(117)은, 양자 우물 구조를 가지며, n형 질화물 반도체층(113)과 p형 질화물 반도체층(115) 사이에 설치되어 있다.
반도체 발광 소자(110)는, p형 질화물 반도체층(115) 상에 설치된 콘택트 영역(133)과, 콘택트 영역(133) 상에 설치된 애노드 전극(135)을 더 구비한다. 애노드 전극(135)은 반투명 전극을 포함하고 있어도 좋다. 기판(127)의 표면과 반대측의 이면에는, 캐소드 전극(137)이 설치되어 있다. n형 질화물 반도체층(113)으로부터는, 발광층(117)에 전자가 공급된다. p형 질화물 반도체층(115)으로부터는, 발광층(117)에 정공이 공급된다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 장치의 제조 방법에서는, 도 1 내지 도 8에 기초하여 설명한 제조 장치를 이용하고 있다. 따라서, 가열하는 공정(S30)에서 기판(1)을 균일하게 가열할 수 있기 때문에, 고품질의 막을 기판(1) 상에 균일하게 형성시킬 수 있다. 그 때문에, 균일한 특성의 반도체 장치를 제조할 수 있으므로, 반도체 장치의 신뢰성 및 품질의 확보, 및 수율 향상을 달성할 수 있다.
기판(1)의 표면 상에 형성되는 반도체층이 질화물계 화합물 반도체인 경우, 기판(1) 표면에 형성되는 반도체층(에피택셜막)의 특성이, 성장 온도의 영향을 받기 쉽다. 또한, 성막 시에는 질소나 암모니아 등 수소에 비해서 열전도율이 작은 가스를 많이 사용하기 때문에, 성막 시의 분위기에 있어서는 서셉터(2)와 기판(1) 과의 접촉에 의한 열전도에 의해 발생하는 온도 분포의 영향을 받기 쉽다. 또한, 반도체 장치가 반도체 발광 소자인 경우, 질화물계 화합물 반도체의 발광 소자는 In을 포함하는 InGaN을 활성층으로 하는 것이 일반적이고, InGaN의 In 조성은 특히 성장 온도의 영향을 받기 쉽다. 본 발명의 반도체 장치의 제조 방법에서는, 지지 부재(11)의 지지부(12)로부터 기판(1)으로의 열전도를 억제할 수 있기 때문에, 기판(1)의 지지부(12)와 접촉하고 있는 부분에 있어서 기판(1)의 온도가 높아지는 것을 억제하여, 기판(1)의 온도 분포를 균일화할 수 있다. 따라서, 반도체층이나 활성층의 특성을 균일화할 수 있다.
<실시예>
(종래예 1)
포켓의 저부(底部)가 통상의 편평한 형상으로 성형되어 있는 서셉터에, GaN 기판을 세트하고, GaN 기판의 표면에 에피택셜 성장시켜 청색 LED를 제작하였다. 서셉터는 SiC 코트한 카본제이며, 카본제의 저항 가열 히터에 의해 가열된다. 서셉터는 공전을 행한다. 석영으로 이루어지는 반응관(챔버) 안으로 원료 가스를 흘리고, 가열된 기판 상에 청색 LED를 구성하는 반도체층을 에피택셜 성장한다. GaN 기판은 직경이 2인치이고 두께는 약 0.35 ㎜인 것을 이용하였다.
LED의 에픽택셜층의 구조는, Mg 도프 GaN(50 ㎚)/Mg 도프 Al0 .07GaN(20 ㎚)/[GaN(15 ㎚)/In0 .15GaN(3 ㎚)]x3/Si 도프 In0 .05GaN(50 ㎚)/Si 도프 GaN(2 ㎛)/GaN 기판이다. 원료는 TMG(트리메틸갈륨), TMA(트리메틸알루미늄), TMI(트리메 틸인듐), Cp2Mg(비스시클로펜타디에닐마그네슘), MMSi(모노메틸실란), NH3(암모니아)를 이용하고, 캐리어 가스로서 수소와 질소를 이용하였다. 성장 온도는, [GaN(15 ㎚)/In0 .15GaN(3 ㎚)] MQW(Multiple Quantum Well, 다중 양자 우물)에서 약 780℃로 하고, 그 이외의 층에서는 1100℃로 하였다.
도 12에 도시하는 바와 같이, 가열된 기판(1)은, 기판(1)의 중심부 부근이 포켓(204)의 저부에 접촉하고, 외주부 부근이 포켓(204)의 저부에 접촉하지 않도록, 오목 형상으로 휘어져 있다. 이 휘어짐은, 기판(1)의 서셉터(202)에 대향하는 측의 면인 이면과, 이면과 반대측의 면인 표면의, 온도차에 기인하는 것이라고 생각된다.
제작한 종래예 1의 청색 LED의 웨이퍼를, 포토루미네센스법으로 기판 표면의 파장 분포를 측정하였다. 도 13에는, 평면 형상 원형의 기판(1)의 표면을 주사했을 때의, 상기 원의 직경 방향의 각 점에 있어서의 PL 파장을 나타내고 있다. 도 13의 가로축은 기판(1)의 직경 방향의 거리(단위: ㎜)이며, 기판(1)의 중심을 25 ㎜의 위치로 한 경우를 나타낸다. 도 13의 세로축은 PL 파장(단위: ㎚)을 나타낸다. 평균 파장은 450 ㎚였다. 도 13에 도시하는 바와 같이, 기판(1)의 중심부에 있어서 PL 파장이 짧고, 외주부에서 PL 파장이 길어지고 있다. 이것은, 기판(1)이 오목하게 휘어져, 기판(1)의 중심측이 서셉터(202)와 접촉하고 외주측에서 뜬 상태가 되기 때문에, 기판(1)의 중심측의 온도가 높아지고, 그 결과 InGaN 우물층의 In 조성이 내려가, 파장이 짧아지고 있다고 생각된다.
(종래예 2)
종래예 1에서 보여진 기판(1) 중심부에서의 기판(1)과 서셉터(202)와의 접촉을 피하기 위해서, 포켓(204) 내의 외주부에 석영제의 링을 삽입하였다. 도 12에 도시하는 종래예 1의 구성에 대하여, 서셉터(202)의 포켓(204)의 내부에, 기판(1)을 지지하는 석영 링(211)이 부가되어 있는 점에서 다르지만, 그 외의 구성은 종래예 1과 동일하다. 석영 링(211)은 폭[기판(1)의 직경 방향이며, 도 14에 나타내는 좌우 방향의 치수]을 1.0 ㎜로 하고, 두께[포켓(204)의 깊이 방향이며, 도 14에 나타내는 상하 방향의 치수)를 0.2 ㎜로 하였다. 이 서셉터(202)를 이용하여, 종래예 1과 동일한 기판(1) 표면에의 에피택셜 성장을 행하였다.
제작한 종래예 2의 청색 LED의 웨이퍼를, 포토루미네센스법으로 기판 표면의 파장 분포를 측정하였다. 도 15의 그래프에 나타내는 각 계측점 및 각 좌표축은, 도 13과 동일하다. 종래예 2에서는, 파장의 평균은 485 ㎚였다. 도 15에 도시하는 바와 같이, 기판(1)의 외주부에서 PL 파장이 짧아져, 종래예 1과 반대의 경향을 나타내었다. 외주부에 있어서 PL 파장이 짧아지는 영향이 나타나고 있는 범위는, 기판(1)의 직경 방향의 약 5 ㎜에 이른다. 이것은, 기판(1)의 중심측에서 기판(1)과 서셉터(202)는 접촉하고 있지 않기 때문에, 기판(1)은 중심측의 온도가 저하되어, InGaN 우물층의 In 조성이 증가한 결과, 포토루미네센스의 파장도 장파장화되었다고 생각된다. 한편, 기판(1)의 외주부에서는, 기판(1)은 석영 링(211)과 접촉하고 있기 때문에 온도가 높아져서, InGaN 우물층의 In 조성이 내려가 단파장화되었다고 생각된다.
(종래예 3)
종래예 2의 석영 링(211)을 삽입한 경우의 기판(1)의 표면의 온도 분포를, 복사열 전달 계산으로 도출하였다. 계산은 도 16에 도시하는 바와 같은 중심축 대상 모델로 하고, 기판(1)에 관해서, 그 반경에 상당하는 길이(25 ㎜)에 대하여, 이차원에서의 계산을 행하였다. 서셉터(202)의, 기판(1)의 반경 방향에 상당하는 방향의 치수는 30 ㎜로 하고, 기판(1)의 두께 방향에 상당하는 방향의 치수는 7.6 ㎜로 하였다. 기판(1)의 두께는 0.35 ㎜로 하고, 석영 링(211)은 폭[기판(1)의 직경 방향의 치수] 1.0 ㎜, 두께[기판(1)의 두께 방향의 치수] 0.2 ㎜로 하였다. 또한, 서셉터(202)의 이면측에 대응하는 변의 온도는 1000℃로 일정하게 하고, 서셉터(202)의 외주측에 대응하는 변은 단열되어 있다고 하였다. 기판(1)과 서셉터(202)와의 간극에는, 원료 가스의 암모니아가 채워져 있다고 가정하였다.
도 17의 가로축에는, 기판(1)의 중심에 상당하는 점을 반경 방향의 원점(거리 0 ㎜)으로 하고, 반경 방향 외측을 향하는 각 점의 원점으로부터의 거리를 나타낸다. 또한 도 17의 세로축은, 기판(1)의 표면에 있어서의 온도를 나타낸다.
도 17에 도시하는 바와 같이, 기판(1)의 외주측으로부터 중심측에 걸쳐서[다시 말하면, 기판(1)의 반경 방향의 중심으로부터의 거리를 나타내는 가로축의 좌표가 작아짐에 따라서] 온도가 저하되는 경향이 보여졌다. 이 현상은, 종래예 2에서 나타낸 실험 결과와 일치하고 있었다. 또한, 기판(1)의 외주와 중심의 온도차는 약 20℃였다. 한편, 종래예 2의 실험 결과에서 얻어진 PL 파장과 기판 표면 온도와의 관계는, 경험적으로 온도가 10℃ 상승하면 PL 파장은 15 nm 감소하는 것을 알 수 있으며, 따라서 약 20 nm의 PL 파장차는 약 13℃의 온도차에 상당한다. 다시 말하면, 종래예 3의 계산 결과는, 종래예 2의 실험 결과에 기초하여 도출되는 온도차와 거의 일치하였다.
(실시예 1)
도 3에 도시하는 지지 부재(11) 및 스페이서(14)의 구성을 이용한 경우의, 기판(1)의 표면의 온도 분포를, 복사열 전달 계산으로 도출하였다. 도 16에 도시하는 종래예 3의 계산 모델과 마찬가지로, 기판(1)의 반경에 상당하는 길이(25 ㎜)에 대한 이차원 계산을 행하였다. 서셉터(2)에 관한 사이즈 및 경계 조건은 종래예 3과 동일하게 하였다. 계산은, 스페이서(14)의 반경 방향의 치수(X)를 변화시킴으로써, 서셉터(2)와 지지 부재(11) 사이의 간극(15)의 폭, 즉 기판(1)의 반경 방향에 있어서의 간극(15)의 치수를 조정하여, 기판(1)의 온도 분포의 최적화를 시도하였다.
기판(1)의 두께는 0.35 ㎜로 하고, 스페이서(14)의 두께는 0.2 ㎜로 하였다. 지지 부재(11)의 지지부(12)를 제외한 부분의 두께는 0.5 ㎜, 지지부(12)에 있어서의 지지 부재(11)의 두께는 0.7 ㎜로 하였다. 스페이서(14)의 재질은 카본으로 하고, 지지 부재(11)의 재질은 석영으로 하였다. 기판(1)의 재질은 사파이어로 하였다. 또한 외계 온도는 100℃로 일정하게 하였다.
도 19에 도시하는 그래프 (1)∼(5)는, 각각, X=21, 23, 24, 24.8, 25 ㎜인 경우에 있어서의, 기판(1)의 표면 온도 분포의 계산 결과를 나타낸다. 도 19에 도시하는 바와 같이, 스페이서(14)의 반경 방향의 치수가 24 ㎜ 이하[그래프 (1) ∼(3)]인 경우, 기판(1)의 외주부에서의 온도가 중심부에 대하여 낮아지고 있었다. 한편, 스페이서(14)의 반경 방향의 치수를 25 ㎜로 하고[그래프 (5)], 간극(15)이 없는 구성으로 한 경우, 기판(1)의 외주부에서의 온도가 중심부에 대하여 높아지고 있었다.
그래서, 스페이서(14)의 반경 방향의 치수를 24.8 ㎜로 함으로써[그래프 (4)], 도 19에 도시하는 바와 같이, 기판(1)의 표면 온도를 거의 균일하게 하는 것이 가능하다고 하는 것이 보여졌다. 또한, 지지 부재(11)의 재질을 보다 열전도율이 높은 재료로 하면, 기판(1)의 표면 온도를 균일하게 하기 위해서 최적의 X의 값을 보다 작게 할 수 있으며, 스페이서(14)의 제조상 허용할 수 있는 오차 범위를 보다 크게 할 수 있다고 생각된다.
(실시예 2)
도 20에 도시하는 지지 부재(11)는, 실시예 1과 마찬가지로 재질은 석영으로 하고, 사이즈도 실시예 1과 동일한 것을 이용하였다. 서셉터(2), 스페이서(14)는, SiC 코트한 카본제로 하였다. 도 20 및 도 21에 도시하는 바와 같이, 평면 형상 원형의 스페이서(14)의 외부 직경은 50.2 ㎜이며, 서셉터(2)의 포켓(4)의 내부에 꼭 끼워지는 사이즈로 하여, 포켓(4)의 내부에서 스페이서(14)의 위치 어긋남이 발생하지 않는 구조로 하였다. 스페이서(14)의 표면의 외주부를 제외한 부분에는, 표면이 테이블 형상으로 돌기한 평면 형상 원형의 단차부(14a)가 형성되어 있고, 지지 부재(11)는 단차부(14a) 상에 설치되었다. 이에 따라, 지지 부재(11)가 기판(1)과 대향하는 면과 반대측의 면인 지지 부재(11)의 반대면측에 있어서, 지지 부재(11) 와 서셉터(2) 사이에, 기판(1)의 두께 방향의 치수 0.2 ㎜인 간극(15)이 형성되는 구조로 하였다. 도 21에 도시하는 스페이서(14)의 단차부(14a)의 반경 방향의 치수(φA)를 변경함으로써, 간극(15)의 폭을 변경할 수 있는 구성으로 하였다.
서셉터(2)의 포켓(4)의 내부에 있어서, 지지 부재(11)에, 직경 2인치, 두께 약 0.35 ㎜의 GaN 기판을 탑재하였다. φA=46, 48, 49 ㎜인 스페이서(14)를 이용하여, 종래예 1과 동일한 에피택셜막의 구조 및 성막 조건으로, 기판(1)의 표면 상에 에피택셜 성장을 행하여, 청색 LED를 제작하였다. 또한, 서셉터(2), 스페이서(14)의 재질로서는, SiC 코트 카본 이외에, SiC, BN, PBN(열분해 BN), AlN과 BN과의 복합 부재, Si3N4와 BN과의 복합 부재, 석영 등의, 암모니아 가스 등에 내식성이 있는 재료를 사용하는 것이 가능하다.
각각의 청색 LED에 대해서 PL 파장 분포를 측정한 결과, φA=48 ㎜일 때에 PL 파장 분포가 가장 좋아지는 것을 알 수 있었다. φA=48 ㎜인 스페이서(14)를 이용하여 제작한 실시예 2의 청색 LED의 웨이퍼를, 포토루미네센스법으로 기판 표면의 파장 분포를 측정하였다. 도 22의 그래프에 나타내는 각 계측점 및 각 좌표축은 도 13과 동일하다. 도 22에 도시하는 바와 같이, 실시예 2에서는 PL 파장이 ±1.7 nm의 범위이며, 도 13에 도시하는 종래예 1 및 도 15에 도시하는 종래예 2와 비교하여, PL 파장 분포가 개선되어 있었다. 따라서, 지지 부재(11)와 서셉터(2) 사이에 간극(15)을 형성할 수 있는 스페이서(14)를 이용함으로써, 기판(1)의 온도 분포를 균일화할 수 있으며, 기판(1)의 표면에 형성되는 반도체층의 막의 품질을 향상 시킬 수 있는 것이 명백해졌다.
본 발명을 상세히 설명하여 나타내 왔으나, 이것은 예시를 위한 것일 뿐이며, 한정으로 받아들여져서는 안 되고, 발명의 범위는 첨부된 청구의 범위에 의해 해석되는 것이 분명히 이해될 것이다.
도 1은 반도체 장치의 제조 장치의 일례를 도시하는 단면 모식도이다.
도 2는 도 1에 도시하는 서셉터의 상면도이다.
도 3은 기판이 서셉터에 유지되어 있는 상태를 도시하는 모식도이다.
도 4는 기판이 서셉터에 유지되어 있는 상태의 변형예 1을 도시하는 모식도이다.
도 5는 기판이 서셉터에 유지되어 있는 상태의 변형예 2를 도시하는 모식도이다.
도 6은 기판이 서셉터에 유지되어 있는 상태의 변형예 3을 도시하는 모식도이다.
도 7은 도 3 내지 도 6에 도시하는 지지 부재의 일례의 평면도이다.
도 8은 도 3 내지 도 6에 도시하는 지지 부재의 변형예의 평면도이다.
도 9는 반도체 장치의 제조 방법을 도시하는 흐름도이다.
도 10은 반도체 발광 소자의 일례를 도시하는 모식도이다.
도 11은 반도체 발광 소자의 다른 예를 도시하는 모식도이다.
도 12는 종래예 1의 서셉터에 기판을 충전하여 가열한 경우를 도시하는 모식도이다.
도 13은 종래예 1의 기판 표면의 파장 분포를 측정한 결과를 도시하는 그래프이다.
도 14는 종래예 2의 서셉터에 기판을 충전하여 가열한 경우를 도시하는 모식 도이다.
도 15는 종래예 2의 기판 표면의 파장 분포를 측정한 결과를 도시하는 그래프이다.
도 16은 종래예 3의 계산 모델을 도시하는 도면이다.
도 17은 종래예 3의 계산 결과를 도시하는 그래프이다.
도 18은 실시예 1의 계산 모델을 도시하는 도면이다.
도 19는 실시예 1의 계산 결과를 도시하는 그래프이다.
도 20은 실시예 2의 기판이 서셉터에 유지되어 있는 상태를 도시하는 모식도이다.
도 21은 실시예 2의 스페이서의 측면도이다.
도 22는 실시예 2의 기판 표면의 파장 분포를 측정한 결과를 도시하는 그래프이다.

Claims (7)

  1. 기판(1)을 유지하는 서셉터(2)와,
    상기 서셉터(2)의 표면에 형성된 복수의 포켓(4)과,
    상기 서셉터(2)의 상기 기판(1)을 유지하는 면과 반대측의 이면측에 설치되어 있는, 상기 기판(1)을 가열하는 가열 부재(6)와,
    상기 기판(1)과 상기 서셉터(2) 사이에 위치하며, 상기 기판(1)을 지지하는 지지부(12)를 갖는 지지 부재(11)
    를 포함하고,
    상기 지지부(12)는, 상기 지지 부재(11)가 상기 지지부(12)를 사이에 두고 외주부에서 상기 기판(1)과 접촉하도록, 상기 기판(1)의 외주부를 지지하고,
    상기 지지 부재(11)의 상기 지지부(12)를 제외한 부분과 상기 기판(1)과의 사이에는 간극(13)이 형성되고,
    원판 형상의 스페이서(14)가 상기 서셉터(2)와 상기 지지 부재(11) 사이의 상기 지지 부재(11)의 반대면측에 위치하며, 상기 지지부(12)가 형성되어 있는 위치에 대응하는 상기 스페이서(14)의 외주부에 개구부(15)가 형성되어 있는 것인, 반도체 장치의 제조 장치.
  2. 제1항에 있어서, 상기 개구부(15)에는, 상기 스페이서(14)에 대하여 열전도율이 낮은 재료(25)가 충전되어 있는 것인 반도체 장치의 제조 장치.
  3. 삭제
  4. 제1항에 있어서, 상기 지지부(12)는, 적어도 3부위의 돌기에 의해 형성되어 있는 것인 반도체 장치의 제조 장치.
  5. 제1항에 기재된 제조 장치를 이용한 반도체 장치의 제조 방법으로서,
    상기 서셉터(2)에 상기 기판(1)을 탑재하는 공정(S20)과,
    상기 가열 부재(6)에 의해 상기 기판(1)을 가열하는 공정(S30)
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 반도체는 질화물계 화합물 반도체인 것인 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 반도체 장치는 반도체 발광 소자인 것인 반도체 장치의 제조 방법.
KR1020080089888A 2007-09-14 2008-09-11 기판을 가열하여 제조하는 반도체 장치의 제조 장치 및 제조 방법 KR101048459B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00239262 2007-09-14
JP2007239262A JP5169097B2 (ja) 2007-09-14 2007-09-14 半導体装置の製造装置および製造方法

Publications (2)

Publication Number Publication Date
KR20090028448A KR20090028448A (ko) 2009-03-18
KR101048459B1 true KR101048459B1 (ko) 2011-07-12

Family

ID=40178315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080089888A KR101048459B1 (ko) 2007-09-14 2008-09-11 기판을 가열하여 제조하는 반도체 장치의 제조 장치 및 제조 방법

Country Status (6)

Country Link
US (1) US8153454B2 (ko)
EP (1) EP2037485B1 (ko)
JP (1) JP5169097B2 (ko)
KR (1) KR101048459B1 (ko)
CN (1) CN101388330B (ko)
TW (1) TW200931586A (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5359698B2 (ja) * 2009-08-31 2013-12-04 豊田合成株式会社 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
US8535445B2 (en) * 2010-08-13 2013-09-17 Veeco Instruments Inc. Enhanced wafer carrier
JP5644256B2 (ja) 2010-08-20 2014-12-24 豊田合成株式会社 化合物半導体の製造装置及び化合物半導体の製造方法
JP5527106B2 (ja) * 2010-08-25 2014-06-18 東京エレクトロン株式会社 真空処理装置
JP4980461B1 (ja) * 2010-12-24 2012-07-18 三井造船株式会社 誘導加熱装置
JP5926742B2 (ja) * 2010-12-30 2016-05-25 ビーコ・インストゥルメンツ・インコーポレイテッド 反応器及びウェハを処理する方法
KR20130037688A (ko) * 2011-09-01 2013-04-16 비코 인스트루먼츠 인코포레이티드 열 특징부를 갖는 웨이퍼 캐리어
KR101928356B1 (ko) * 2012-02-16 2018-12-12 엘지이노텍 주식회사 반도체 제조 장치
US9267739B2 (en) * 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
CN102828238B (zh) * 2012-08-24 2015-11-04 东莞市中镓半导体科技有限公司 用于改良外延过程中衬底晶片表面温场的方法
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
JP5805115B2 (ja) * 2013-01-28 2015-11-04 三菱電機株式会社 単結晶の製造装置およびそれを用いた炭化珪素単結晶の製造方法
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
JP6097681B2 (ja) * 2013-12-24 2017-03-15 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造装置およびＳｉＣエピタキシャルウェハの製造方法
CN104051316B (zh) * 2014-06-23 2018-03-23 厦门市三安光电科技有限公司 可调控局域温场的石墨承载盘
US9517539B2 (en) * 2014-08-28 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer susceptor with improved thermal characteristics
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
JP6393161B2 (ja) 2014-11-21 2018-09-19 東京エレクトロン株式会社 成膜装置
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
CN106906516A (zh) * 2015-12-23 2017-06-30 财团法人工业技术研究院 氮化物半导体基板结构以及载具
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
CN108242387B (zh) * 2016-12-23 2021-03-05 财团法人工业技术研究院 半导体基板结构
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
JP7322365B2 (ja) * 2018-09-06 2023-08-08 株式会社レゾナック サセプタ及び化学気相成長装置
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
CN112670826B (zh) * 2020-12-23 2023-07-28 苏州长光华芯光电技术股份有限公司 一种改善半导体激光器掺杂均匀性的方法
CN113622021B (zh) * 2021-06-18 2023-02-17 华灿光电（浙江）有限公司 用于提高外延片的生长均匀度的外延托盘

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000070401A (ko) * 1997-01-23 2000-11-25 러셀 엔. 페어뱅크스, 쥬니어 웨이퍼 지지 시스템
JP2004103708A (ja) * 2002-09-06 2004-04-02 Hitachi Cable Ltd 半導体装置製造用治具
KR20060052119A (ko) * 2004-10-07 2006-05-19 어플라이드 머티어리얼스, 인코포레이티드 기판의 온도를 제어하기 위한 방법 및 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242416A (ja) * 1985-08-19 1987-02-24 Toshiba Corp 半導体基板加熱用サセプタ
JPH04238893A (ja) * 1991-01-10 1992-08-26 Nippon Soken Inc 基板ホルダ
JPH07249580A (ja) * 1994-03-14 1995-09-26 Fujitsu Ltd 薄膜製造装置
JP2003086522A (ja) * 2001-09-13 2003-03-20 Sumitomo Chem Co Ltd 半導体製造装置
US20030114016A1 (en) * 2001-12-18 2003-06-19 Tischler Michael A. Wafer carrier for semiconductor process tool
US20030209326A1 (en) 2002-05-07 2003-11-13 Mattson Technology, Inc. Process and system for heating semiconductor substrates in a processing chamber containing a susceptor
JP2004055672A (ja) * 2002-07-17 2004-02-19 Nikko Materials Co Ltd 化学気相成長装置および化学気相成長方法
JP2004327761A (ja) * 2003-04-25 2004-11-18 Sumitomo Mitsubishi Silicon Corp エピタキシャル成長用サセプタ
US7436645B2 (en) * 2004-10-07 2008-10-14 Applied Materials, Inc. Method and apparatus for controlling temperature of a substrate
JP2006173560A (ja) * 2004-11-16 2006-06-29 Sumitomo Electric Ind Ltd ウエハガイド、有機金属気相成長装置および窒化物系半導体を堆積する方法
CN101228612A (zh) * 2005-07-21 2008-07-23 Lpe公司 用于在晶片处理设备的处理室内部支承和转动承受器的系统
JP2007173417A (ja) * 2005-12-20 2007-07-05 Hitachi Cable Ltd 化合物半導体製造装置
DE102006018514A1 (de) * 2006-04-21 2007-10-25 Aixtron Ag Vorrichtung und Verfahren zur Steuerung der Oberflächentemperatur eines Substrates in einer Prozesskammer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000070401A (ko) * 1997-01-23 2000-11-25 러셀 엔. 페어뱅크스, 쥬니어 웨이퍼 지지 시스템
JP2004103708A (ja) * 2002-09-06 2004-04-02 Hitachi Cable Ltd 半導体装置製造用治具
KR20060052119A (ko) * 2004-10-07 2006-05-19 어플라이드 머티어리얼스, 인코포레이티드 기판의 온도를 제어하기 위한 방법 및 장치

Also Published As

Publication number Publication date
CN101388330B (zh) 2011-02-09
JP5169097B2 (ja) 2013-03-27
TW200931586A (en) 2009-07-16
KR20090028448A (ko) 2009-03-18
JP2009071122A (ja) 2009-04-02
US8153454B2 (en) 2012-04-10
US20090075409A1 (en) 2009-03-19
EP2037485A1 (en) 2009-03-18
CN101388330A (zh) 2009-03-18
EP2037485B1 (en) 2011-05-11

Similar Documents

Publication Publication Date Title
KR101048459B1 (ko) 기판을 가열하여 제조하는 반도체 장치의 제조 장치 및 제조 방법
KR100836455B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
US8829489B2 (en) Nitride semiconductor template and light-emitting diode
JP5697246B2 (ja) エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法
JP5644256B2 (ja) 化合物半導体の製造装置及び化合物半導体の製造方法
KR20160009102A (ko) 변위 밀도를 유지하는 버퍼층을 가진 반도체 소자
JP4806261B2 (ja) 窒化物系化合物半導体素子用ウェハーの製造方法
JP2010080614A (ja) 基板トレイ及びその基板トレイを備えた気相成長装置
KR101382677B1 (ko) 웨이퍼 기판, 반도체 발광소자 및 웨이퍼 기판을 이용한 반도체 발광소자 제조방법
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
JP5904101B2 (ja) 化合物半導体の製造装置およびウェハ保持体
JP2011254015A (ja) 化合物半導体膜気相成長用サセプタおよび化合物半導体膜の形成方法
JP2012094700A (ja) 半導体発光素子の製造方法及び半導体結晶成長装置
JP4497170B2 (ja) エピタキシャル基板の製造方法
JP5490597B2 (ja) 気相成長装置、エピタキシャル成長層の製造方法、及び気相成長用サセプタ
US20140084529A1 (en) Wafer carrier with pocket
US20070295971A1 (en) Light Emitting Device and Method for Fabricating the Same
JP2016082161A (ja) 気相成長装置および均熱板
JP7394082B2 (ja) ウエハの製造方法及びサセプタ
KR100695453B1 (ko) (Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 형성하는 방법 및 그(Ａｌ,Ⅰｎ,Ｇａ)Ｎ 반도체층을 갖는 발광 다이오드
KR20130115024A (ko) 반도체 소자 제조 장치 및 제조 방법
KR20120117135A (ko) 반도체 성장용 서셉터
KR20110071935A (ko) 화학 기상 증착 장치용 디스크
JP5240658B2 (ja) 化合物半導体エピタキシャルウェーハの製造方法、化合物半導体エピタキシャルウェーハ及び発光素子
CN114752920A (zh) 提高外延片质量的外延托盘及其使用方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee