JP2008522346A - ダイナミックランダムアクセスメモリデバイスの拡張リフレッシュ期間中の電力消費を低減させるためのシステムおよび方法 - Google Patents

ダイナミックランダムアクセスメモリデバイスの拡張リフレッシュ期間中の電力消費を低減させるためのシステムおよび方法 Download PDF

Info

Publication number
JP2008522346A
JP2008522346A JP2007544397A JP2007544397A JP2008522346A JP 2008522346 A JP2008522346 A JP 2008522346A JP 2007544397 A JP2007544397 A JP 2007544397A JP 2007544397 A JP2007544397 A JP 2007544397A JP 2008522346 A JP2008522346 A JP 2008522346A
Authority
JP
Japan
Prior art keywords
voltage
refresh
array
cell plate
operable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007544397A
Other languages
English (en)
Other versions
JP4979589B2 (ja
Inventor
エル．キャスパー ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2008522346A publication Critical patent/JP2008522346A/ja
Application granted granted Critical
Publication of JP4979589B2 publication Critical patent/JP4979589B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

ダイナミックランダムアクセスメモリ（「ＤＲＡＭ」）デバイスは、通常リフレッシュモード中、あるいはセルフリフレッシュモードなどの静的リフレッシュモード中のいずれかにおいて動作可能である。セルプレート電圧セレクタは、通常リフレッシュモード中に、また静的リフレッシュモード中のメモリセルがリフレッシュされているときに供給電圧の２分の１の電圧をＤＲＡＭアレイのセルプレートに結合する。静的リフレッシュモード中におけるリフレッシュバーストの間において、セルプレート電圧セレクタは、低減させられた電圧をセルプレートに結合する。これは、それぞれのアクセストランジスタのソース／ドレインと基板との間に形成されるダイオード接合の両端間の電圧を低減させる。この低減させられた電圧は、メモリセルキャパシタから流れ出る放電電流を低減させ、それによって必要とされるリフレッシュレートの低減と、その結果としての電力消費の低減とを可能にする。

Description

本出願は、参照により本明細書に組み込まれている、２００４年１２月３日に出願された「SYSTEM AND METHOD FOR REDUCING POWER CONSUMPTION DURING EXTENDED REFRESH PERIODS OF DYNAMIC RANDOM ACCESS MEMORY DEVICES」という名称の米国特許出願第１１／００３，５４７号明細書の出願日の恩典を主張するものである。
本発明は、ダイナミックランダムアクセスメモリデバイスに関し、より詳細にはリフレッシュとリフレッシュの間の時間が増大させられることができるように拡張リフレッシュ期間中のメモリセルリーケージを低減させ、それにより電力消費を低減させるためのシステムおよび方法に関する。
ラップトップコンピュータ、携帯型個人情報端末（Ｐｏｒｔａｂｌｅ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、セル電話など多数のバッテリ電源供給されるポータブル電子デバイスは、大きなストレージ容量と低電力消費を実現するメモリデバイスを必要とする。電力消費を低減させ、それによってそのようなデバイスの再充電の間の動作時間を伸ばすために、諸デバイスは、一般的にそのデバイスが使用されていないときには低電力モードで動作する。低電力モード中には、マイクロプロセッサ、関連する制御チップ、メモリデバイスなどの電子コンポーネントに印加される１つまたは複数の供給電圧は、一般的に当業者によって理解されるように諸コンポーネントの電力消費を低下させるために低減させられる。それらの供給電圧は、低電力モード中の電力消費を低減させるために変化させられるが、メモリデバイスなどの諸電子コンポーネントに記憶されるデータは、保持される必要がある。
大きなストレージ容量が、一般的に使用可能なストレージの量を最大にするためにこれらのデバイス中において望まれる。この理由のために、ダイナミックランダムアクセスメモリ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）（「ＤＲＡＭ」）デバイスを利用することが、通常は望ましく、このＤＲＡＭデバイスは、スタティックランダムアクセスメモリ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）（「ＳＲＡＭ」）デバイスや、フラッシュメモリ（ＦＬＡＳＨ ｍｅｍｏｒｙ）デバイスなどの不揮発性メモリなど、他のタイプのメモリよりも比較的大きなストレージ容量を有する。しかし、ＤＲＡＭデバイスは、それらのメモリセルが、それらがデータを記憶するための手段のために絶えずリフレッシュされる必要があるという短所を有する。ＤＲＡＭメモリセルをリフレッシュすることは、かなりのレートで電力を消費する傾向がある。当技術分野においてよく知られているように、ＤＲＡＭメモリセルは、それぞれ１ビットのデータを記憶するために２つの電圧のうちの一方に充電されるキャパシタから構成される。電荷は、様々な手段によってキャパシタからリークする。ＤＲＡＭメモリセルがそれらのセルを元の電圧まで再充電することによりリフレッシュされる必要があることは、この理由のためである。リフレッシュは、一般的にメモリセルアレイ（ｍｅｍｏｒｙ ｃｅｌｌ ａｒｒａｙ）の各行中の諸メモリセルからデータビットを実質的に読み取り、次いでこれらの同じデータビットをその行中の同じ諸セルに逆に書き込むことによって実施される。このリフレッシュは一般に、リフレッシュとリフレッシュの間に過剰にリークしないようにメモリセルに記憶された電荷を保持するために必要とされるレートで、行ごとに実施される。メモリセル行がリフレッシュされるたびごとに、メモリセルごとのディジット線対は、相補的な電圧へとスイッチングされ、次いで均衡させられ、これはかなりの量の電力を消費する。メモリセルアレイ中の列数は、メモリ容量が増大すると共に増大するので、各行を作動させる際に消費される電力は、それに応じて増大する。
リフレッシュによって消費される電力量は、いくつかのリフレッシュモードのうちのどれがアクティブであるかにも依存する。セルフリフレッシュモード（Ｓｅｌｆ Ｒｅｆｒｅｓｈ ｍｏｄｅ）は通常、データが、ＤＲＡＭデバイスから読み取られず、またはそれに書き込まれない期間中にアクティブになる。ポータブル電子デバイスは、多くの場合にかなりの期間にわたって非アクティブであるので、セルフリフレッシュ中に消費される電力量は、バッテリ充電の間にどれだけ長く電子デバイスが使用され得るかを決定する際の重要なファクタになり得る。
任意のリフレッシュモードにおいてＤＲＡＭデバイスをリフレッシュすることにより消費される電力量は、リフレッシュを実施するために必要なレートに比例する。ＤＲＡＭデバイスについての必要とされるリフレッシュレートが低下させられ得る場合には、リフレッシュ電力消費もそのように低下させられ得る。必要とされるリフレッシュレートは、電荷が、メモリセルキャパシタからリークするレートによって決定される。したがって、リフレッシュとリフレッシュの間に必要とされる時間を増大させようとする一部の試みは、リフレッシュのレートをメモリセルキャパシタからの電荷リークのレートの関数として調整することに焦点を当ててきている。例えば、電荷がメモリセルキャパシタからリークするレートは、温度の関数であるので、一部の電力節約技法は、リフレッシュレートを温度の関数として調整する。結果として、リフレッシュは、必要よりも頻繁には行われない。
リフレッシュとリフレッシュの間に必要とされる時間を増大させようとする他の試みは、メモリセルキャパシタからの電荷リーク量を低減させることに焦点を当ててきている。図１を参照すると典型的なＤＲＡＭアレイ１００の一部分は、そのおのおのがワード線ＷＬとディジット線ＤＬとに結合された複数のメモリセル１１０を含んでいる。アレイ１００中のメモリセル１１０は、行および列の形に配列され、ワード線は、メモリセル１００の行ごとに設けられている。ワード線ＷＬは、行デコーダ１１２に結合され、行アドレスＡ０〜ＡＸに応じて行デコーダ１１２によって作動させられる。図１に示されるように、ＤＲＡＭアレイ１００は、折返しディジット線アーキテクチャを有し、そのために相補的なディジット線ＤＬおよびＤＬ＊がメモリセル１１０の列ごとに設けられる。オープンディジット線アーキテクチャ（図示せず）を有するメモリアレイ中には、単一ディジット線ＤＬが、アレイ中にメモリセル１１０の列ごとに含められる。他のディジット線は、隣接したアレイのそばに設けられる。しかし、ＤＲＡＭアレイに伴う問題の以降の議論と、そのような問題を解決しようとする従来の試みは、オープンディジット線アーキテクチャを有するアレイ、ならびに折返しディジット線アーキテクチャを有するアレイに適用可能である。
アレイが、折返しディジット線アーキテクチャを有するか、あるいはオープンディジット線アーキテクチャを有するかにかかわらず、各メモリセル１１０は、セルプレート１１６とストレージノード１１８との間に結合されたメモリセルキャパシタ１１４を含んでいる。セルプレートは、通常はアレイ中においてメモリセル１１０のすべてに共通であり、セルプレートは、一般にＶCC／２の電圧にバイアスされる。アクセストランジスタ１２０は、ストレージノード１１８と、メモリセル１１０を含む列についてのディジット線ＤＬとの間に結合される。アクセストランジスタ１２０のゲートは、メモリセル１１０を含む行についてのワード線ＷＬに結合される。データビットが、メモリセル１１０に書き込まれるべきときに、データビットに対応する電圧、一般にＶCCまたはゼロボルトのいずれかが、メモリセル１１０が結合されるディジット線ＤＬに対して印加され、ワード線ＷＬに対して印加された電圧は、ハイ（ｈｉｇｈ）に駆動されてアクセストランジスタ１２０をターンオン（ｔｕｒｎ ＯＮ）させる。次いでアクセストランジスタは、ディジット線ＤＬをキャパシタ１１４に結合して、キャパシタ１１４にディジット線ＤＬの電圧を記憶させる。読取り動作では、ディジット線ＤＬは、まず均衡電圧に、一般にＶCC／２に均衡させられ、次いでワード線ＷＬは、ハイに駆動させられて、アクセストランジスタ１２０をターンオンさせる。次いでアクセストランジスタ１２０は、キャパシタ１１４をディジット線ＤＬに結合して、キャパシタ１１４に記憶された電圧に応じて均衡電圧より上または下へと、ディジット線ＤＬ上の電圧をわずかだけ変化させる。ｎ−センス増幅器１３０およびｐ−センス増幅器１３２は、通常ゼロボルトのアクティブローＮＳＥＮＳＥ＊信号（ａｃｔｉｖｅ ｌｏｗ ＮＳＥＮＳＥ＊ ｓｉｇｎａｌ）をｎ−センス増幅器１３０に印加することに応じて、また通常ＶCCのアクティブハイＰＳＥＮＳＥ信号（ａｃｔｉｖｅ ｈｉｇｈ ＰＳＥＮＳＥ ｓｉｇｎａｌ）をｐ−センス増幅器１３２に印加することに応じて電圧が増大しているか減少しているかを感知する。ＮＳＥＮＳＥ＊信号とＰＳＥＮＳＥ信号は、ＤＲＡＭ中の制御回路（図示せず）によって供給される。電圧増大が感知された場合、ｐ−センス増幅器１３２は、ディジット線ＤＬをＶCCへと駆動し、電圧減少が感知された場合には、ｎ−センス増幅器１３０は、ディジット線ＤＬをゼロボルトへと駆動する。次いでセンス増幅器１３０、１３２によってディジット線ＤＬに印加された電圧は、最初に充電された電圧までキャパシタ１１４を再充電する。列デコーダ１３６は、相補的ディジット線対ＤＬ、ＤＬ＊のうちの１対を列アドレスＡ０〜ＡＹに応じて相補的入出力線ＩＯ、ＩＯ＊へと結合する。
ワード線ＷＬをアクティブにし、次いでそのアクティブワード線ＷＬについての行中のすべてのメモリセル１００のディジット線電圧を感知する前述のメモリ読取りプロセスは、メモリセル１００をリフレッシュするために行われるものである。キャパシタ１１４上の電圧が、リフレッシュとリフレッシュの間にＶCCから過剰に放電されており、またはゼロボルトから過剰に充電されている場合には、センス増幅器１３０、１３２が、メモリセルキャパシタ１１４が充電された電圧を正確に読み取ることは、不可能になる可能性がある。結果は、データ保持エラーとして知られている、メモリセル１００の間違った読取りとなる。
当技術分野においてよく知られているように、メモリセルキャパシタ１１４上に置かれた電荷は、様々なパスを介して放散する。１つの放電パスは、キャパシタ１１４の誘電体それ自体を介するものである。別の重要な放電パスは、トランジスタ１２０がターンオフ（ｔｕｒｎ ＯＦＦ）されるときにディジット線ＤＬにキャパシタ１１４を結合するアクセストランジスタ１２０を介するものである。このリーク電流は、トランジスタ１２０の「サブスレッショールド（ｓｕｂ−ｔｈｒｅｓｈｏｌｄ）」リーク電流として知られている。アクセストランジスタ１２０のサブスレッショールドリーク電流を低減させることにより、キャパシタ１１４は、データ保持エラーが回避されるようにするためにキャパシタ１１４上に最初に置かれた電圧に十分近い電圧を保持することができるようになる。様々なアプローチが、アクセストランジスタ１２０のサブスレッショールドリーク電流を低減させて、それによりメモリセルキャパシタ１１４が、リフレッシュとリフレッシュの間のより長い期間にわたって電荷を保持できるようにするために使用されている。これらのアプローチのうちの一部は、ワード線がアクティブでないときにワード線を負電圧にバイアスすることにより、または基板をより小さな負電圧にバイアスすることにより、アクセストランジスタ１２０のしきい値電圧ＶTを増大させることを利用している。
メモリセルキャパシタ１１４上に置かれた電荷が放散することができる別のパスは、アクセストランジスタ１２０から基板に至るものである。図２を参照すると、典型的なメモリセルアクセストランジスタ１２０は、Ｐ型基板１４０中の上方にある、第１のｎドープされたソース／ドレイン領域１４２と第２のｎドープされたソース／ドレイン領域１４４を有するＮＭＯＳトランジスタの形をしている。第１のｎドープされたソース／ドレイン領域１４２は、ディジット線ＤＬに結合され、第２のｎドープされたソース／ドレイン領域１４４は、メモリセルキャパシタ１１４に結合される。アクセストランジスタ１２０はまた、酸化物層１４８によって基板１４０から絶縁されたゲート電極１４６によって形成されたゲートも含む。ゲート電極１４６は、ワード線ＷＬに結合される。メモリセルキャパシタに結合されたｎドープされたソース／ドレイン領域１４４とｐドープされた基板１４０は、一緒にダイオード接合１５０を形成し、このダイオード接合は、アクセストランジスタ１２０とメモリセルキャパシタ１１４と一緒に図３に概略的に示される。基板１４０は、−０．５Ｖなど一般的に負となる電圧ＶDDにバイアスされる。前述のように、セルプレート１１６は、一般的に図３に示されるように１ＶなどのＶCC／２にバイアスされる。したがって、メモリセルキャパシタ１１４が、この例では２ＶのＶCCの電圧に充電されるときにダイオード接合１５０は、２．５ｖの電圧で逆バイアスされる。あいにく、たとえダイオード接合１５０が逆バイアスされるとしても、かなりの電荷量は、ダイオード接合１５０を介してリークする。この電荷リークは、メモリセルキャパシタ１１４が、リフレッシュされることなくその電荷を保持することができる期間を制限する。結果として、メモリセルキャパシタ１１４は、頻繁にリフレッシュされる必要があり、それによってメモリセルキャパシタ１１４を含むＤＲＡＭデバイスにかなりの電力を消費させる。
したがって、必要とされるリフレッシュとリフレッシュの間の時間を増大させられ得るようにし、それによってＤＲＡＭデバイスがあまり電力を消費しないことを可能にするための、ダイオード接合１５０を介した電荷リークを低減させる技法が必要になっている。
アレイ中のメモリセルをリフレッシュするシステムおよび方法により、リフレッシュが、通常リフレッシュモード（ｎｏｒｍａｌ ｒｅｆｒｅｓｈ ｍｏｄｅ）で、あるいはセルフリフレッシュモード（ｓｅｌｆ−ｒｅｆｒｅｓｈ ｍｏｄｅ）などの静的リフレッシュモード（ｓｔａｔｉｃ ｒｅｆｒｅｓｈ ｍｏｄｅ）で行われるようにすることができる。通常リフレッシュモードでは、アレイ用のセルプレートは、供給電圧の２分の１など、第１の電圧にバイアスされる。セルプレートはまた、静的リフレッシュモードにおいてメモリセルがリフレッシュされているときにも第１の電圧にバイアスされ、この静的リフレッシュモードは、バースト様式で行われることが好ましい。しかし、セルプレートは、静的リフレッシュモードにおいてメモリセルがリフレッシュされていないときには第２の電圧にバイアスされる。この第２の電圧は、諸メモリセルについてのアクセストランジスタのソース／ドレインと基板との間の電圧を低減させ、それによってメモリセルキャパシタからのリーク電流を低減させる。結果として、低減させられたリフレッシュレートを達成することができる。
本発明の一実施形態の動作原理は、図４に示されるメモリセル１１０によって例示され、このメモリセルは、アクセストランジスタ１２０と、メモリセルキャパシタ１１４と、ダイオード接合１５０とを含んでいる。図４に示されるように、メモリセルキャパシタ１１４は、最初にＶCCまで充電され、このＶCCは、この例では、２Ｖである。以前に説明されたように、この状態は、ダイオード接合１５０の両端間に２．５Ｖを設定し、この結果、メモリセルキャパシタ１１４からのかなりのリークがもたらされる。本発明の一実施形態によれば、図４に示されるメモリセル１１０を含むＤＲＡＭが、セルフリフレッシュモードで動作することになるとき、そのＤＲＡＭは、セルプレート１１６上のバイアス電圧をＶCC／２からそれより小さな電圧ＶCC／２−ΔＶへと低減させ、これは、この例においては、１Ｖから０．５Ｖへの電圧の変化となる。セルプレート１１６上の電圧が、ΔＶだけ低減させられるとき、メモリセルキャパシタ１１４の他方のプレート１１８上の電圧もΔＶだけ低減させられ、これは、この例ではその電圧を１．５Ｖまで低減させる。したがってダイオード接合１５０の両端間の電圧は、２．５Ｖから２．０Ｖへと低減させられる。ダイオード接合１５０の両端間の電圧のこの比較的小さな低減でさえ、電荷がメモリセルキャパシタ１１４からリークするレートをかなり低減させ、それにより、必要とされるリフレッシュレートの低減を可能にする。
セルプレート電圧をＶCCからＶCC−ΔＶへと低減させることは、かなりの電力量を必要とし、それ故に比較的頻度を低くしてそれを行うことが一般に有利になるはずである。この理由のために、セルプレート電圧は、データが、かなりの期間にわたってＤＲＡＭデバイスから読み取られず、あるいはＤＲＡＭデバイスに書き込まれないセルフリフレッシュおよび他の任意の静的リフレッシュモード中だけで低減させられることが好ましい。さらにこの期間中のリフレッシュは、ＤＲＡＭアレイの部分が絶えずリフレッシュされている分散モード中ではなくて全体のＤＲＡＭアレイが高速シーケンスでリフレッシュされるバーストモードで行われるべきである。バーストリフレッシュモードを使用することにより、リフレッシュとリフレッシュの間にかなりの時間が存在することになり、リフレッシュ中にセルプレート電圧は、ＶCCからＶCC−ΔＶへと低減させられることが可能であり、それによってセルプレート電圧を低減させる際に招かれる電力の消費量を伴ってさえ、かなりの電力を節約することが可能である。
必要とされるリフレッシュレートは、セルプレート電圧をさらに一層低減させることにより、さらに一層低減することができ、そのようにしない理由は、メモリセルキャパシタ１１４が最初に０Ｖに充電されている、図５に示される例を使用して説明される。したがって、セルプレート１１６上の電圧が、１Ｖから０．５Ｖへと低減させられるときに、メモリセルキャパシタ１１４の他方のプレート１１８上の電圧は、−０．５Ｖへと低減させられる。ダイオード接合１５０の両端間の電圧は、それによって０．５Ｖから０Ｖへと低減させられる。しかし、セルプレート１１６の電圧が、さらに大きな範囲まで低減させられた場合には、メモリセルキャパシタ１１４のプレート１１８上の電圧は、さらに負になることさえあるはずであり、ダイオード接合１５０を順バイアスする可能性もある。ダイオード接合１５０が順バイアスされることになる場合には、電流リークは、異常に高くなってしまうはずである。ダイオード接合１５０を順バイアスすることは、基板電圧ＶＤＤをさらに一層負にすることにより防止することができるが、そうすることは、かなりの電力を消費するはずであり、ＤＲＡＭデバイスの他の部分の動作と干渉する可能性があり、また基板中の記憶電圧と他の差の間の電圧の差を増大させることにより、その他の点で電荷リークを増大させる可能性がある。したがって、ダイオード接合１５０が順バイアスにならないようにする必要性は、セルプレート電圧を静的リフレッシュモードで低減させることができる範囲を制限する。
本発明の一実施形態によるシンクロナスＤＲＡＭ（ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）（「ＳＤＲＡＭ」）デバイス２００が、図６に示される。ＳＤＲＡＭ２００は、制御バス２０６上で受け取られるハイレベルコマンド（ｈｉｇｈ ｌｅｖｅｌ ｃｏｍｍａｎｄ）信号に応じてＳＤＲＡＭ２００の動作を制御するコマンドデコーダ２０４（ｃｏｍｍａｎｄ ｄｅｃｏｄｅｒ）を含んでいる。一般的にメモリコントローラ（図６には示されず）によって生成される、これらのハイレベルコマンド信号は、クロックイネーブル（ｃｌｏｃｋ ｅｎａｂｌｅ）信号ＣＫＥ＊、クロック信号ＣＬＫ、チップセレクト（ｃｈｉｐ ｓｅｌｅｃｔ）信号ＣＳ＊、ライトイネーブル（ｗｒｉｔｅ ｅｎａｂｌｅ）信号ＷＥ＊、行アドレスストローブ（ａｄｄｒｅｓｓ ｓｔｒｏｂｅ）信号ＲＡＳ＊、列アドレスストローブ信号ＣＡＳ＊、およびデータマスク（ｄａｔａ ｍａｓｋ）信号ＤＱＭであり、これらの中で「＊」は、アクティブロー（ａｃｔｉｖｅ ｌｏｗ）として信号を指定する。コマンドデコーダ２０４は、ハイレベルコマンド信号に応じて一連のコマンド信号を生成して、ハイレベルコマンド信号のおのおのによって指定される機能（例えば、読取りまたは書込み）を実行する。例えば、コマンドデコーダ２０４は、コマンドを受け取り、復号化して、ＳＤＲＡＭがある期間にわたってアクティブでないことが予想されるときにＳＤＲＡＭがセルフリフレッシュモードに入るようにさせる。これらのコマンド信号、およびこれらがそれらのそれぞれの機能を達成する様式は、従来のものである。したがって、簡略にするためこれらのコマンド信号についてのさらなる説明は、省略されることになる。
ＳＤＲＡＭ２００は、アドレスバス２１４を介して行アドレスと列アドレスを受け取るアドレスレジスタ２１２を含んでいる。アドレスバス２１４は、一般にメモリコントローラ（図６には示されず）に適用される。行アドレスは、一般にまずアドレスレジスタ２１２によって受け取られ、行アドレスマルチプレクサ２１８に加えられる。行アドレスマルチプレクサ２１８は、行アドレスの一部分を形成するバンクアドレスビット（ｂａｎｋ ａｄｄｒｅｓｓ ｂｉｔ）の状態に応じて２つのメモリバンク２２０、２２２のいずれかに関連するいくつかのコンポーネントに対して行アドレスを結合する。メモリバンク２２０、２２２のおのおのに関連して、行アドレスを記憶するそれぞれの行アドレスラッチ２２６があり、行アドレスを復号化し、対応する信号をアレイ２２０または２２２のうちの一方に加える行デコーダ２２８がある。行アドレスマルチプレクサ２１８はまた、アレイ２２０、２２２中のメモリセルをリフレッシュするための行アドレスラッチ２２６に行アドレスを結合する。行アドレスは、リフレッシュカウンタ２３０によってリフレッシュする目的で生成され、このリフレッシュカウンタは、リフレッシュコントローラ２３２によって制御される。リフレッシュコントローラ２３２は、次にコマンドデコーダ２０４によって制御される。
本発明の一実施形態によれば、リフレッシュコントローラ２３２は、セルプレート電圧セレクタ２３４に結合される。より詳細には、セルプレート電圧セレクタ２３４は、その回路セレクタにそれぞれのメモリバンク２２０、２２２中のセルプレートに対して通常バイアス電圧ＶNまたは静的リフレッシュバイアス電圧ＶRのいずれかを印加させる相補的制御信号Ｃ、Ｃ＊を受け取る。図６に示される実施形態においては、通常バイアス電圧ＶNは１Ｖであり、静的リフレッシュバイアス電圧ＶRは０．５Ｖである。
動作中に、セルフリフレッシュモードなどの静的リフレッシュモードに入るときに、リフレッシュコントローラ２３２は、そのセルプレート電圧セレクタにメモリバンク２２０、２２２中のセルプレートに電圧ＶNを結合することを中断させ、代わりにそれらのセルプレートに電圧ＶRを結合させるセルプレート電圧セレクタ２３４に対して制御信号Ｃ、Ｃ＊を加える。バンク２２０、２２２中のメモリセルの行のうちの任意の行のリフレッシュを開始するのに先立って、リフレッシュコントローラ２３２は、セルプレート電圧セレクタ２３４に対して制御信号Ｃ、Ｃ＊を加えて、セルプレート電圧セレクタに通常バイアス電圧ＶNをセルプレートに結合させる。次いでリフレッシュコントローラ２３２は、メモリバンク２２０、２２２中のメモリセルのすべてのバーストリフレッシュを開始する。次いでリフレッシュコントローラ２３２は、セルプレート電圧セレクタ２３４に再び静的リフレッシュバイアス電圧ＶRをメモリバンク２２０、２２２中のセルプレートに結合させる。セルフリフレッシュモードなどの静的リフレッシュモードを終了するときに、リフレッシュコントローラ２３２は、そのセルプレート電圧セレクタに通常バイアス電圧ＶNをメモリバンク２２０、２２２のセルプレートに対して印加させるセルプレート電圧セレクタ２３４に対して制御信号Ｃ、Ｃ＊を加える。
行アドレスがアドレスレジスタ２１２に加えられ、行アドレスラッチ２２６のうちの１つに記憶された後に、列アドレスが、アドレスレジスタ２１２に加えられる。アドレスレジスタ２１２は、列アドレスを列アドレスラッチ２４０に結合する。ＳＤＲＡＭ２００の動作モードに応じて、列アドレスは、バーストカウンタ２４２を介して列アドレスバッファ２４４に結合されるか、あるいはバーストカウンタ２４２に結合され、このバーストカウンタが、アドレスレジスタ２１２によって出力される列アドレスから出発して、一連の列アドレスを列アドレスバッファ２４４に加えるかのいずれかである。いずれの場合にも、列アドレスバッファ２４４は、列アドレスを列デコーダ２４８に加える。
アレイ２２０、２２２のうちの一方から読み取られるべきデータは、それぞれアレイ２２０、２２２のうちの一方についての列回路２５４、２５５に結合される。次いでデータは、データ出力レジスタ２５６を介してデータバス２５８に結合される。
アレイ２２０、２２２のうちの一方に書き込まれるべきデータは、データバス２５８からデータ入力レジスタ２６０へと結合される。書込みデータは列回路２５４、２５５に結合され、そこでそれらのデータは、それぞれアレイ２２０、２２２のうちの一方に転送される。マスクレジスタ２６４は、データマスクＤＭ信号に応答して、アレイ２２０、２２２から読み取られるべきデータを選択的にマスクすることなどにより、列回路２５４、２５５へのデータと列回路からのデータのフロー（ｆｌｏｗ）を選択的に変更する。
図６のＳＤＲＡＭ２００中のセルプレート電圧セレクタ回路２３４として使用され得るセルプレート電圧セレクタ２７０の一実施形態が、図７に示される。セルプレート電圧セレクタ２７０は、パスゲート（ｐａｓｓ ｇａｔｅ）が交互にイネーブルにされるようにする様式で制御信号Ｃ、Ｃ＊によって制御される１対のパスゲート２７２、２７５を含んでいる。パスゲート２７２は、ＶCC／２の通常電圧ＶNを受け取るように結合されるが、パスゲート２７４は、ＶCC／４の静的リフレッシュバイアス電圧ＶRを受け取るように結合される。図７に示される実施形態において、ＶCCは、２ボルトに等しく、したがってＶCC／２は１Ｖに等しく、ＶCC／４は、０．５Ｖに等しい。しかし、他の電圧も使用することができる。いずれにしても、これらの電圧は、従来手段によって実現される。
パスゲート２７２、２７４は、ＶCC／２またはＶCC／４のいずれかを電圧フォロワ（ｖｏｌｔａｇｅ ｆｏｌｌｏｗｅｒ）として動作するように構成される差動増幅器２８０に交互に結合する。増幅器２８０の出力は、セルプレート２９０に結合される。当技術分野においてよく知られているように、電圧フォロワとして構成される増幅器２８０は、その非反転入力（「＋」）に印加された電圧に等しい電圧をその出力に印加する。増幅器２８０は、どのパスゲート２７２、２７４が導通しているかに応じて、ＶCC／２またはＶCC／４のいずれかにセルプレート２９０を急速に駆動するために十分な電流駆動力を有する。
セルプレート電圧セレクタ２７０の動作は、図８に示される真理値表２９６によって概要が示される。ＳＤＲＡＭ２００の通常動作中に、あるいはメモリセルが、静的リフレッシュモード中にバースト様式でリフレッシュされるべきときに、リフレッシュコントローラ２３２（図６）は、「１、０」の制御信号Ｃ、Ｃ＊を出力して、パスゲート２７２を導電性にし、またパスゲート２７４を非導電性にする。次いで差動増幅器２８０は、ＶCC／２の通常バイアス電圧ＶNを受け取り、それをセルプレート２９０に印加する。静的リフレッシュモードにおけるリフレッシュとリフレッシュの間の期間中に、リフレッシュコントローラ２３２は、「０、１」の制御信号Ｃ、Ｃ＊を出力して、パスゲート２７２を非導電性にし、またパスゲート２７４を導電性にする。次いで差動増幅器２８０は、ＶCC／４の静的リフレッシュバイアス電圧ＶRを受け取り、それをセルプレート２９０に印加する。
図６に示されるＳＤＲＡＭ２００は、様々な電子システム中で使用することができる。例えば、ＳＤＲＡＭは、図９に示されるコンピュータシステム３００などのプロセッサベースのシステム中で使用することができる。コンピュータシステム３００は、特定の計算またはタスクを実施する特定のソフトウェアを実行するなど様々なコンピューティング機能を実施するためのプロセッサ３０２を含んでいる。プロセッサ３０２は、通常はアドレスバス、制御バス、およびデータバスを含むプロセッサバス３０４を含んでいる。さらに、コンピュータシステム３００は、オペレータがコンピュータシステム３００とインターフェースすることができるようにするためにプロセッサ３０２に結合されるキーボードやマウスなど、１つまたは複数の入力デバイス３１４を含んでいる。一般的にコンピュータシステム３００は、プロセッサ３０２に結合される１つまたは複数の出力デバイス３１６も含んでおり、そのような出力デバイスは、一般的にプリンタまたはビデオの端末である。１つまたは複数のデータストレージデバイス３１８もまた、一般的にプロセッサ３０２が内部または外部のストレージ媒体（図示せず）にデータを記憶し、あるいはそれからデータを取り出すことができるようにするためにプロセッサ３０２に結合される。典型的なストレージデバイス３１８の例は、ハードディスクおよびフロッピー（登録商標）ディスク、テープカセット、およびコンパクトディスク読取り専用メモリ（ＣＤ−ＲＯＭ）を含んでいる。プロセッサ３０２は一般的に、通常はスタティックランダムアクセスメモリ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）（「ＳＲＡＭ」）であるキャッシュメモリ３２６に、またメモリコントローラ３３０を介してＳＤＲＡＭ２００にも結合される。メモリコントローラ３３０は通常、ＳＤＲＡＭ２００に結合される制御バス３３６とアドレスバス３３８を含んでいる。データバス３４０は、（図に示されるように）直接に、メモリコントローラ３３０を介して、あるいは他の何らかの手段によってＳＤＲＡＭ２００からプロセッサバス３０４へと結合される。
本発明は、開示される実施形態に関して説明されてきているが、当業者なら、本発明の趣旨および範囲を逸脱することなく、形態および細部において変更を行うことができることを理解されよう。そのような修正形態は、十分に当業者の技量の範囲内に含まれる。例えば、セルプレートセレクタ２７０の動作は、主としてセルフリフレッシュモード中における使用の場合において論じられてきているが、セルプレートセレクタの動作は他の静的リフレッシュモード中においても使用することができることが理解されよう。また本明細書中では特定のセルプレート電圧および電圧比が論じられてきているが、他の電圧および電圧比を使用することもできることが理解されよう。したがって、本発明は、添付の特許請求の範囲による以外には限定されない。
典型的なＤＲＡＭメモリセルアレイの一部分を示す概略図である。 図１のメモリセルアレイ中で使用される典型的なアクセストランジスタの断面図である。 図２のアクセストランジスタによって形成されるダイオード接合を示す概略図である。 メモリセルキャパシタがＶCCまで充電されている、図３のメモリセルを示す概略図である。 メモリセルキャパシタが０Ｖまで充電されている、図３のメモリセルを示す概略図である。 本発明の一実施形態によるＤＲＡＭデバイスのブロック図である。 図６のＤＲＡＭデバイス中で使用されるセルプレート電圧セレクタを示すブロック図である。 図７のセルプレート電圧セレクタの動作を示す真理値表を示す図である。 図６のＤＲＡＭデバイスを使用したプロセッサベースのシステムのブロック図である。

Claims (32)

  1. 各メモリセルが、複数のメモリセルのキャパシタに共通であるセルプレートによって形成される前記メモリセルキャパシタを含む、定期的リフレッシュを必要とするメモリセルのアレイを有するダイナミックランダムアクセスメモリデバイスを動作させる方法であって、
    通常動作モードにおいて、前記セルプレートを第１の電圧にバイアスする工程と、
    静的リフレッシュモードにおいて、前記アレイ中のメモリセルがリフレッシュされるべきとき以外に前記セルプレートを第２の電圧にバイアスする工程と、
    前記静的リフレッシュモードにおいて、前記アレイ中のメモリセルがリフレッシュされるべきときに前記セルプレートを前記第１の電圧にバイアスする工程と
    を具えたことを特徴とする方法。
  2. 前記静的リフレッシュモードは、セルフリフレッシュモードを含むことを特徴とする請求項１記載の方法。
  3. 前記アレイ中のメモリセルが前記静的リフレッシュモードにおいてリフレッシュされるべきときに前記アレイ中の前記メモリセルをバーストでリフレッシュする工程をさらに具えたことを特徴とする請求項１記載の方法。
  4. 前記第１の電圧は、前記ダイナミックランダムアクセスメモリデバイスについての２分の１の供給電圧にほぼ等しく、前記第２の電圧は、前記ダイナミックランダムアクセスメモリデバイスについての２分の１の供給電圧よりも小さいことを特徴とする請求項１記載の方法。
  5. 前記通常動作モードにおいて前記アレイ中の前記メモリセルをリフレッシュする工程とをさらに具えたことを特徴とする請求項１記載の方法。
  6. 各メモリセルが、複数のメモリセルのキャパシタに共通であるセルプレートによって形成される前記メモリセルキャパシタを含む、定期的リフレッシュを必要とするメモリセルのアレイを有するダイナミックランダムアクセスメモリデバイスを動作させる方法であって、
    通常動作モードにおいて、前記セルプレートを第１の電圧にバイアスする工程と、
    前記通常モードにおける動作から静的リフレッシュモードにおける動作へと前記メモリデバイスをスイッチングした後に、前記セルプレートを第２の電圧にバイアスする工程と、
    前記静的リフレッシュモードにおいて、前記アレイ中の前記メモリセルがリフレッシュされていない、リフレッシュ期間よりも実質的に長い休止期間を伴って散在される前記リフレッシュ期間中に前記アレイ中の前記メモリセルを定期的にリフレッシュする工程と、
    前記静的リフレッシュモードにおいて、前記休止期間中に前記セルプレートを前記第２の電圧にバイアスする工程と、
    前記静的リフレッシュモードにおいて、前記リフレッシュ期間中に前記セルプレートを前記第１の電圧にバイアスする工程と、
    前記静的リフレッシュモードにおける動作から前記通常モードにおける動作へと前記メモリデバイスをスイッチングした後に、前記セルプレートを前記第１の電圧にバイアスする工程と
    を具えたことを特徴とする方法。
  7. 前記静的リフレッシュモードは、セルフリフレッシュモードを含むことを特徴とする請求項６記載の方法。
  8. 前記第１の電圧は、前記ダイナミックランダムアクセスメモリデバイスについての２分の１の供給電圧にほぼ等しく、前記第２の電圧は、前記ダイナミックランダムアクセスメモリデバイスについての２分の１の供給電圧よりも小さいことを特徴とする請求項６記載の方法。
  9. 各メモリセルが、複数のメモリセルのキャパシタに共通であるセルプレートによって形成される前記メモリセルキャパシタを含む、定期的リフレッシュを必要とするメモリセルのアレイを有するダイナミックランダムアクセスメモリデバイスにおいて、前記メモリデバイスが通常動作モードにおいて動作しているときに前記メモリデバイスによって消費される電力に比べて、前記メモリデバイスが静的リフレッシュモードにおいて動作しているときに前記メモリデバイスによって消費される電力を低減させるためのシステムであって、
    前記アレイ中の前記メモリセルが、前記通常動作モードおよび前記静的リフレッシュモードにおいてリフレッシュされるようにする制御信号を生成し、前記ダイナミックランダムアクセスメモリデバイスが前記通常動作モードにおいて動作しているとき、または前記ダイナミックランダムアクセスメモリデバイスが前記静的リフレッシュモードにおいて動作しており、リフレッシュコントローラが、前記アレイ中の前記メモリセルがリフレッシュされるようにする制御信号を生成しているときに、第１の制御信号を生成するように動作可能であり、前記ダイナミックランダムアクセスメモリデバイスが前記静的リフレッシュモードにおいて動作しており、前記リフレッシュコントローラが、前記アレイ中の前記メモリセルがリフレッシュされるようにする制御信号を生成していないときに、第２の制御信号を生成するように動作可能である前記リフレッシュコントローラと、
    リフレッシュコントローラおよび前記アレイの前記セルプレートに結合され、前記第１の制御信号に応じて通常バイアス電圧を前記セルプレートに印加し、前記第２の制御信号に応じて静的リフレッシュバイアス電圧を前記セルプレートに印加するように動作可能であるセルプレート電圧セレクタと
    を具えたことを特徴とするシステム。
  10. 前記リフレッシュコントローラによって前記セルプレート電圧セレクタに結合される前記の第１および第２の制御信号は、相補的信号を含むことを特徴とする請求項９記載のシステム。
  11. 前記リフレッシュコントローラが前記第２の制御信号を生成するように動作可能である静的リフレッシュモードは、セルフリフレッシュモードを含むことを特徴とする請求項９記載のシステム。
  12. 前記セルプレート電圧セレクタは、
    入力端子および出力端子を有し、その前記出力端子が前記セルプレートに結合されており、その入力端子に印加された電圧の大きさに比例する大きさを有する電圧をその出力端子に印加する増幅器と、
    第１の電圧と第２の電圧を受け取り、前記リフレッシュコントローラから前記の第１および第２の制御信号を受け取るように結合されており、前記第１の制御信号に応じて前記増幅器の前記入力端子に前記第１の電圧を結合するように動作可能であり、前記第２の制御信号に応じて前記増幅器の前記入力端子に前記第２の電圧を結合するように動作可能であるセレクタ回路と
    を具えたことを特徴とする請求項９記載のシステム。
  13. 前記増幅器は、１の利得を有し、そのために前記第１の電圧は、前記通常バイアス電圧にほぼ等しく、前記第２の電圧は、前記静的リフレッシュバイアス電圧にほぼ等しいことを特徴とする請求項１２記載のシステム。
  14. 前記リフレッシュコントローラによって前記セルプレート電圧セレクタに結合された前記の第１および第２の制御信号は、相補的信号を含み、前記セレクタは、前記の第１および第２の信号によって制御され、前記の第１および第２の電圧を前記増幅器の前記入力端子にそれぞれ交互に結合するように動作可能である１対のクロス結合されたパスゲートを備えることを特徴とする請求項１２記載のシステム。
  15. 前記通常バイアス電圧は、前記ダイナミックランダムアクセスメモリデバイスについての２分の１の供給電圧にほぼ等しく、前記静的リフレッシュバイアス電圧は、前記ダイナミックランダムアクセスメモリデバイスについての２分の１の供給電圧よりも小さいことを特徴とする請求項９記載のシステム。
  16. 前記リフレッシュコントローラは、前記静的リフレッシュモードにおいて、前記メモリセルがリフレッシュされた期間よりも実質的に長い休止の期間が続くバーストにおいて、前記アレイ中の前記メモリセルがリフレッシュされるようにするように制御信号を生成するように動作可能であることを特徴とする請求項９記載のシステム。
  17. メモリデバイスの外部アドレス端子に加えられた行アドレス信号を受け取り復号化するように動作可能な行アドレス回路と、
    前記外部アドレス端子に加えられた列アドレス信号を受け取り復号化するように動作可能な列アドレス回路と、
    おのおのが、前記アレイ中の複数のメモリセルのキャパシタに共通であるセルプレートによって形成される前記メモリセルキャパシタを含み、前記復号化された行アドレス信号および前記復号化された列アドレス信号によって決定されるロケーションにおいて前記アレイに書き込まれ、前記アレイから読み取られるデータを記憶するように動作可能である前記メモリセルの前記アレイと、
    前記メモリデバイスの前記アレイから外部データ端子へと読取りデータ信号を結合するように動作可能な読取りデータパス回路と、
    前記メモリデバイスの前記外部データ端子からの書込みデータ信号を結合し、前記書込みデータ信号を前記アレイに結合するように動作可能な書込みデータパス回路と、
    前記メモリデバイスのそれぞれの外部コマンド端子に加えられる複数のコマンド信号を復号化するように動作可能であり、前記復号化されたコマンド信号に対応する制御信号を生成するように動作可能であるコマンドデコーダと、
    前記コマンドデコーダおよびメモリセルの前記アレイに結合され、前記コマンドデコーダからの制御信号に応答して、通常リフレッシュモードまたは静的リフレッシュモードのいずれかにおいて動作し、前記アレイ中の前記メモリセルが、前記通常リフレッシュモードおよび前記静的リフレッシュモードにおいてリフレッシュされるようにするように動作可能であり、さらにリフレッシュコントローラが前記通常リフレッシュモードにおいて動作しているときに、または前記リフレッシュコントローラが前記静的リフレッシュモードにおいて動作しており、前記リフレッシュコントローラが前記アレイ中の前記メモリセルがリフレッシュされるようにしているときに、第１の制御信号を生成するように動作可能であり、前記リフレッシュコントローラが前記静的リフレッシュモードにおいて動作しており、前記リフレッシュコントローラが、前記アレイ中の前記メモリセルがリフレッシュされるようにしていないときに、第２の制御信号を生成するように動作可能である前記リフレッシュコントローラと、
    リフレッシュコントローラおよびメモリセルの前記アレイの前記セルプレートに結合され、前記第１の制御信号に応じて通常バイアス電圧を前記セルプレートに印加し、前記第２の制御信号に応じて静的リフレッシュバイアス電圧を前記セルプレートに印加するように動作可能であるセルプレート電圧セレクタと
    を具えたことを特徴とするダイナミックランダムアクセスメモリ（「ＤＲＡＭ」）デバイス。
  18. 前記リフレッシュコントローラによって前記セルプレート電圧セレクタに結合される前記の第１および第２の制御信号は、相補的信号を含むことを特徴とする請求項１７記載のＤＲＡＭデバイス。
  19. 前記リフレッシュコントローラが前記第２の制御信号を生成するように動作可能である静的リフレッシュモードは、セルフリフレッシュモードを含むことを特徴とする請求項１７記載のＤＲＡＭデバイス。
  20. 前記セルプレート電圧セレクタは、
    入力端子および出力端子を有し、その前記出力端子が前記セルプレートに結合されており、その入力端子に印加された電圧の大きさに比例する大きさを有する電圧をその出力端子に印加する増幅器と、
    第１の電圧と第２の電圧を受け取り、前記リフレッシュコントローラから前記の第１および第２の制御信号を受け取るように結合されており、前記第１の制御信号に応じて前記増幅器の前記入力端子に前記第１の電圧を結合するように動作可能であり、前記第２の制御信号に応じて前記増幅器の前記入力端子に前記第２の電圧を結合するように動作可能であるセレクタ回路と
    を具えたことを特徴とする請求項１７記載のＤＲＡＭデバイス。
  21. 前記増幅器は、１の利得を有し、そのために前記第１の電圧は、前記通常バイアス電圧にほぼ等しく、前記第２の電圧は、前記静的リフレッシュバイアス電圧にほぼ等しいことを特徴とする請求項２０記載のＤＲＡＭデバイス。
  22. 前記リフレッシュコントローラによって前記セルプレート電圧セレクタに結合された前記の第１および第２の制御信号は、相補的信号を含み、前記セレクタは、前記の第１および第２の信号によって制御され、前記の第１および第２の電圧を前記増幅器の前記入力端子にそれぞれ交互に結合するように動作可能である１対のクロス結合されたパスゲートを備えることを特徴とする請求項２０記載のＤＲＡＭデバイス。
  23. 前記通常バイアス電圧は、前記ダイナミックランダムアクセスメモリデバイスについての２分の１の供給電圧にほぼ等しく、前記静的リフレッシュバイアス電圧は、前記ダイナミックランダムアクセスメモリデバイスについての２分の１の供給電圧よりも小さいことを特徴とする請求項１７記載のＤＲＡＭデバイス。
  24. 前記リフレッシュコントローラは、前記静的リフレッシュモードにおいて、前記メモリセルがリフレッシュされた期間よりも実質的に長い休止の期間が続くバーストにおいて、前記アレイ中の前記メモリセルがリフレッシュされるようにするように動作可能であることを特徴とする請求項１７記載のＤＲＡＭデバイス。
  25. プロセッサバスを有するプロセッサと、
    前記プロセッサバスを介して前記プロセッサに結合されて、データをコンピュータシステム中に入力することができるようになっている入力デバイスと、
    前記プロセッサバスを介して前記プロセッサに結合されて、データを前記コンピュータシステムから出力することができるようになっている出力デバイスと、
    前記プロセッサバスに結合されて、データを記憶することができるようになっているダイナミックランダムアクセスメモリデバイスと
    を備えるプロセッサベースのシステムであって、前記ダイナミックランダムアクセスメモリデバイスは、
    前記メモリデバイスの外部アドレス端子に加えられた行アドレス信号を受け取り復号化するように動作可能な行アドレス回路と、
    前記外部アドレス端子に加えられた列アドレス信号を受け取り復号化するように動作可能な列アドレス回路と、
    おのおのが、前記アレイ中の複数のメモリセルのキャパシタに共通であるセルプレートによって形成される前記メモリセルキャパシタを含み、前記復号化された行アドレス信号および前記復号化された列アドレス信号によって決定されるロケーションにおいて前記アレイに書き込まれ、前記アレイから読み取られるデータを記憶するように動作可能である前記メモリセルの前記アレイと、
    前記メモリデバイスの前記アレイから外部データ端子へと読取りデータ信号を結合するように動作可能な読取りデータパス回路と、
    前記メモリデバイスの前記外部データ端子からの書込みデータ信号を前記アレイに結合するように動作可能な書込みデータパス回路と、
    前記メモリデバイスのそれぞれの外部コマンド端子に加えられる複数のコマンド信号を復号化するように動作可能であり、前記復号化されたコマンド信号に対応する制御信号を生成するように動作可能であるコマンドデコーダと、
    前記コマンドデコーダおよびメモリセルの前記アレイに結合され、前記コマンドデコーダからの制御信号に応答して、通常リフレッシュモードまたは静的リフレッシュモードのいずれかにおいて動作し、前記アレイ中の前記メモリセルが、前記通常リフレッシュモードおよび前記静的リフレッシュモードにおいてリフレッシュされるようにするように動作可能であり、さらにリフレッシュコントローラが前記通常リフレッシュモードにおいて動作しているときに、または前記リフレッシュコントローラが前記静的リフレッシュモードにおいて動作しており、前記リフレッシュコントローラが前記アレイ中の前記メモリセルがリフレッシュされるようにしているときに、第１の制御信号を生成するように動作可能であり、前記リフレッシュコントローラが前記静的リフレッシュモードにおいて動作しており、前記リフレッシュコントローラが、前記アレイ中の前記メモリセルがリフレッシュされるようにしていないときに、第２の制御信号を生成するように動作可能である前記リフレッシュコントローラと、
    リフレッシュコントローラおよびメモリセルの前記アレイの前記セルプレートに結合され、前記第１の制御信号に応じて通常バイアス電圧を前記セルプレートに印加し、前記第２の制御信号に応じて静的リフレッシュバイアス電圧を前記セルプレートに印加するように動作可能であるセルプレート電圧セレクタと
    を具えたことを特徴とするプロセッサベースのシステム。
  26. 前記リフレッシュコントローラによって前記セルプレート電圧セレクタに結合される前記の第１および第２の制御信号は、相補的信号を含むことを特徴とする請求項２５記載のプロセッサベースのシステム。
  27. 前記リフレッシュコントローラが前記第２の制御信号を生成するように動作可能である静的リフレッシュモードは、セルフリフレッシュモードを含むことを特徴とする請求項２５記載のプロセッサベースのシステム。
  28. 前記セルプレート電圧セレクタは、
    入力端子および出力端子を有し、その前記出力端子が前記セルプレートに結合されており、その入力端子に印加された電圧の大きさに比例する大きさを有する電圧をその出力端子に印加する増幅器と、
    第１の電圧と第２の電圧を受け取り、前記リフレッシュコントローラから前記の第１および第２の制御信号を受け取るように結合されており、前記第１の制御信号に応じて前記増幅器の前記入力端子に前記第１の電圧を結合するように動作可能であり、前記第２の制御信号に応じて前記増幅器の前記入力端子に前記第２の電圧を結合するように動作可能であるセレクタ回路と
    を具えたことを特徴とする請求項２５記載のプロセッサベースのシステム。
  29. 前記増幅器は、１の利得を有し、そのために前記第１の電圧は、前記通常バイアス電圧にほぼ等しく、前記第２の電圧は、前記静的リフレッシュバイアス電圧にほぼ等しいことを特徴とする請求項２８記載のプロセッサベースのシステム。
  30. 前記リフレッシュコントローラによって前記セルプレート電圧セレクタに結合された前記の第１および第２の制御信号は、相補的信号を含み、前記セレクタは、前記の第１および第２の信号によって制御され、前記の第１および第２の電圧を前記増幅器の前記入力端子にそれぞれ交互に結合するように動作可能である１対のクロス結合されたパスゲートを備えることを特徴とする請求項２８記載のプロセッサベースのシステム。
  31. 前記通常バイアス電圧は、前記ダイナミックランダムアクセスメモリデバイスについての２分の１の供給電圧にほぼ等しく、前記静的リフレッシュバイアス電圧は、前記ダイナミックランダムアクセスメモリデバイスについての２分の１の供給電圧よりも小さいことを特徴とする請求項２５記載のプロセッサベースのシステム。
  32. 前記リフレッシュコントローラは、前記静的リフレッシュモードにおいて、前記メモリセルがリフレッシュされた期間よりも実質的に長い休止の期間が続くバーストにおいて、前記アレイ中の前記メモリセルがリフレッシュされるようにするように動作可能であることを特徴とする請求項２５記載のプロセッサベースのシステム。
JP2007544397A 2004-12-03 2005-11-22 ダイナミックランダムアクセスメモリデバイスの拡張リフレッシュ期間中の電力消費を低減させるためのシステムおよび方法 Expired - Fee Related JP4979589B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/003,547 US7082073B2 (en) 2004-12-03 2004-12-03 System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
US11/003,547 2004-12-03
PCT/US2005/042420 WO2006060249A1 (en) 2004-12-03 2005-11-22 System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices

Publications (2)

Publication Number Publication Date
JP2008522346A true JP2008522346A (ja) 2008-06-26
JP4979589B2 JP4979589B2 (ja) 2012-07-18

Family

ID=36565359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007544397A Expired - Fee Related JP4979589B2 (ja) 2004-12-03 2005-11-22 ダイナミックランダムアクセスメモリデバイスの拡張リフレッシュ期間中の電力消費を低減させるためのシステムおよび方法

Country Status (8)

Country Link
US (3) US7082073B2 (ja)
EP (1) EP1828716B1 (ja)
JP (1) JP4979589B2 (ja)
KR (1) KR100887527B1 (ja)
CN (1) CN101069062B (ja)
AT (1) ATE508459T1 (ja)
DE (1) DE602005027898D1 (ja)
WO (1) WO2006060249A1 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922367B2 (en) * 2003-07-09 2005-07-26 Micron Technology, Inc. Data strobe synchronization circuit and method for double data rate, multi-bit writes
US7082073B2 (en) * 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
US7177222B2 (en) * 2005-03-04 2007-02-13 Seagate Technology Llc Reducing power consumption in a data storage system
US20090097301A1 (en) * 2005-06-01 2009-04-16 Matsushita Electric Industrial Co., Ltd. Semiconductor storage apparatus and semiconductor integrated circuit incorporating the same
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
DE112006002300B4 (de) 2005-09-02 2013-12-19 Google, Inc. Vorrichtung zum Stapeln von DRAMs
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
KR100810060B1 (ko) * 2006-04-14 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 구동방법
KR100780624B1 (ko) * 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US8004920B2 (en) 2007-05-29 2011-08-23 Micron Technology, Inc. Power saving memory apparatus, systems, and methods
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
CN102171812B (zh) * 2008-10-02 2014-02-12 株式会社半导体能源研究所 半导体器件
US7990795B2 (en) * 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
JP2011146104A (ja) 2010-01-15 2011-07-28 Elpida Memory Inc 半導体装置及び半導体装置を含む情報処理システム
TWI447741B (zh) * 2010-07-29 2014-08-01 Winbond Electronics Corp 動態隨機存取記憶體單元及其資料更新方法
CN103035281B (zh) * 2011-09-29 2016-01-13 复旦大学 一种基于单元漏电检测的温度控制自刷新方法
US8824230B2 (en) * 2011-09-30 2014-09-02 Qualcomm Incorporated Method and apparatus of reducing leakage power in multiple port SRAM memory cell
KR101932663B1 (ko) 2012-07-12 2018-12-26 삼성전자 주식회사 리프레쉬 주기 정보를 저장하는 반도체 메모리 장치 및 그 동작방법
US9076548B1 (en) 2012-11-22 2015-07-07 Samsung Electronics Co., Ltd. Semiconductor memory device including refresh control circuit and method of refreshing the same
US9905199B2 (en) * 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
TWI653527B (zh) * 2014-12-27 2019-03-11 美商英特爾公司 當計算元件運作時致能系統低電力狀態之技術
JP6633566B2 (ja) * 2017-03-31 2020-01-22 株式会社メガチップス 表示制御装置及び表示制御方法
US10572183B2 (en) * 2017-10-18 2020-02-25 Advanced Micro Devices, Inc. Power efficient retraining of memory accesses
US10783953B2 (en) * 2017-12-04 2020-09-22 Advanced Micro Devices, Inc. Memory with expandable row width
US10923171B2 (en) 2018-10-17 2021-02-16 Micron Technology, Inc. Semiconductor device performing refresh operation in deep sleep mode
US11348635B2 (en) * 2020-03-30 2022-05-31 Micron Technology, Inc. Memory cell biasing techniques during a read operation
US11929130B2 (en) 2020-09-30 2024-03-12 Changxin Memory Technologies, Inc. Method and device for testing sr cycle as well as method and device for testing ar number
CN114333972B (zh) * 2020-09-30 2023-09-01 长鑫存储技术有限公司 自刷新周期测试方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334870A (ja) * 1992-06-02 1993-12-17 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH06111567A (ja) * 1992-09-28 1994-04-22 Sharp Corp 半導体メモリ装置の駆動方法
JPH07262771A (ja) * 1994-02-03 1995-10-13 Mitsubishi Electric Corp 半導体記憶装置
JPH0822693A (ja) * 1994-07-05 1996-01-23 Fujitsu Ltd 半導体記憶装置
JPH08279285A (ja) * 1995-02-08 1996-10-22 Matsushita Electric Ind Co Ltd 半導体記憶回路のデータ保持時間の延長装置及び延長方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262998A (en) * 1991-08-14 1993-11-16 Micron Technology, Inc. Dynamic random access memory with operational sleep mode
JPH0765571A (ja) * 1993-08-27 1995-03-10 Nec Corp 半導体記憶装置
US5594699A (en) * 1993-09-20 1997-01-14 Fujitsu Limited DRAM with reduced electric power consumption
KR960006285B1 (ko) 1993-12-18 1996-05-13 삼성전자주식회사 반도체 메모리 장치의 셀프 리프레시 방법 및 그 회로
JP3725911B2 (ja) * 1994-06-02 2005-12-14 株式会社ルネサステクノロジ 半導体装置
TW306001B (ja) * 1995-02-08 1997-05-21 Matsushita Electric Ind Co Ltd
US5627791A (en) 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
KR100231602B1 (ko) * 1996-11-08 1999-11-15 김영환 복합 모드형 기판전압 발생회로
US6021063A (en) 1997-01-13 2000-02-01 Vanguard International Semiconductor Corporation Method and structure for improving data retention in a DRAM
JP3695902B2 (ja) 1997-06-24 2005-09-14 富士通株式会社 半導体記憶装置
KR100281280B1 (ko) 1997-06-30 2001-03-02 김영환 반도체 메모리 소자의 셀 플레이트 전압 발생장치
KR100253305B1 (ko) * 1997-08-05 2000-04-15 김영환 긴 리프레쉬간격을 갖는 메모리셀 제어방법
JPH1186536A (ja) * 1997-09-12 1999-03-30 Mitsubishi Electric Corp 半導体記憶装置
KR100252048B1 (ko) 1997-11-18 2000-05-01 윤종용 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법
TW426847B (en) 1998-05-21 2001-03-21 Nippon Electric Co Semiconductor memory device capable of securing large latch margin
DE19839105B4 (de) 1998-08-27 2006-04-06 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Steuerungseinrichtung zum taktsynchronen Schreiben und Lesen
KR100306882B1 (ko) 1998-10-28 2001-12-01 박종섭 반도체메모리소자에서데이터스트로브신호를버퍼링하기위한방법및장치
KR100303775B1 (ko) 1998-10-28 2001-09-24 박종섭 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치
US6081477A (en) 1998-12-03 2000-06-27 Micron Technology, Inc. Write scheme for a double data rate SDRAM
JP2000348488A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体記憶装置
KR100296913B1 (ko) 1999-06-28 2001-07-12 박종섭 반도체메모리장치의 데이터스트로브신호 출력버퍼
KR100299181B1 (ko) 1999-07-15 2001-11-01 윤종용 반도체 메모리 장치 및 이 장치의 라이트 데이터 마스킹 방법
JP2001052476A (ja) * 1999-08-05 2001-02-23 Mitsubishi Electric Corp 半導体装置
US6407963B1 (en) 1999-10-19 2002-06-18 Hitachi, Ltd. Semiconductor memory device of DDR configuration having improvement in glitch immunity
US6466491B2 (en) 2000-05-19 2002-10-15 Fujitsu Limited Memory system and memory controller with reliable data latch operation
US6760856B1 (en) 2000-07-17 2004-07-06 International Business Machines Corporation Programmable compensated delay for DDR SDRAM interface using programmable delay loop for reference calibration
US6529993B1 (en) 2000-10-12 2003-03-04 International Business Machines Corp. Data and data strobe circuits and operating protocol for double data rate memories
US6728162B2 (en) 2001-03-05 2004-04-27 Samsung Electronics Co. Ltd Data input circuit and method for synchronous semiconductor memory device
JP2003068077A (ja) 2001-08-28 2003-03-07 Mitsubishi Electric Corp 半導体記憶装置
DE10154613B4 (de) * 2001-11-07 2006-11-23 Infineon Technologies Ag Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher
JP2003249077A (ja) 2002-02-21 2003-09-05 Elpida Memory Inc 半導体記憶装置及びその制御方法
JP2004030738A (ja) * 2002-06-24 2004-01-29 Toshiba Corp ダイナミック型半導体メモリ装置
US6819599B2 (en) 2002-08-01 2004-11-16 Micron Technology, Inc. Programmable DQS preamble
US6760261B2 (en) 2002-09-25 2004-07-06 Infineon Technologies Ag DQS postamble noise suppression by forcing a minimum pulse length
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US6922367B2 (en) 2003-07-09 2005-07-26 Micron Technology, Inc. Data strobe synchronization circuit and method for double data rate, multi-bit writes
US7031205B2 (en) 2003-09-29 2006-04-18 Infineon Technologies North America Corp. Random access memory with post-amble data strobe signal noise rejection
US20050105372A1 (en) * 2003-10-30 2005-05-19 Fujitsu Limited Semiconductor memory
US7082073B2 (en) * 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
US7280417B2 (en) 2005-04-26 2007-10-09 Micron Technology, Inc. System and method for capturing data signals using a data strobe signal
US20070028027A1 (en) 2005-07-26 2007-02-01 Micron Technology, Inc. Memory device and method having separate write data and read data buses
KR100753048B1 (ko) * 2005-09-05 2007-08-30 주식회사 하이닉스반도체 반도체 메모리 장치의 주변영역 전압 발생 장치
JP4936421B2 (ja) 2005-09-14 2012-05-23 エルピーダメモリ株式会社 Ｄｒａｍ、入力制御回路、及び入力制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334870A (ja) * 1992-06-02 1993-12-17 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH06111567A (ja) * 1992-09-28 1994-04-22 Sharp Corp 半導体メモリ装置の駆動方法
JPH07262771A (ja) * 1994-02-03 1995-10-13 Mitsubishi Electric Corp 半導体記憶装置
JPH0822693A (ja) * 1994-07-05 1996-01-23 Fujitsu Ltd 半導体記憶装置
JPH08279285A (ja) * 1995-02-08 1996-10-22 Matsushita Electric Ind Co Ltd 半導体記憶回路のデータ保持時間の延長装置及び延長方法

Also Published As

Publication number Publication date
US20060120193A1 (en) 2006-06-08
DE602005027898D1 (de) 2011-06-16
US7082073B2 (en) 2006-07-25
JP4979589B2 (ja) 2012-07-18
WO2006060249A1 (en) 2006-06-08
EP1828716B1 (en) 2011-05-04
KR20070091638A (ko) 2007-09-11
CN101069062B (zh) 2010-09-08
US7408828B1 (en) 2008-08-05
ATE508459T1 (de) 2011-05-15
US7995415B2 (en) 2011-08-09
US20080192557A1 (en) 2008-08-14
CN101069062A (zh) 2007-11-07
EP1828716A4 (en) 2008-10-08
KR100887527B1 (ko) 2009-03-09
EP1828716A1 (en) 2007-09-05

Similar Documents

Publication Publication Date Title
JP4979589B2 (ja) ダイナミックランダムアクセスメモリデバイスの拡張リフレッシュ期間中の電力消費を低減させるためのシステムおよび方法
US6646942B2 (en) Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
US9449657B2 (en) Low voltage sensing scheme having reduced active power down standby current
US8279683B2 (en) Digit line comparison circuits
US7613024B2 (en) Local digit line architecture and method for memory devices having multi-bit or low capacitance memory cells
JPH06131876A (ja) 半導体記憶装置
JP2006048845A (ja) セルフリフレッシュ制御回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100922

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20111028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111028

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees