JP2008310087A - 電子回路基板の製造方法およびその製造装置 - Google Patents

電子回路基板の製造方法およびその製造装置 Download PDF

Info

Publication number
JP2008310087A
JP2008310087A JP2007158314A JP2007158314A JP2008310087A JP 2008310087 A JP2008310087 A JP 2008310087A JP 2007158314 A JP2007158314 A JP 2007158314A JP 2007158314 A JP2007158314 A JP 2007158314A JP 2008310087 A JP2008310087 A JP 2008310087A
Authority
JP
Japan
Prior art keywords
defect
circuit board
electronic circuit
manufacturing
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007158314A
Other languages
English (en)
Other versions
JP5352066B2 (ja
Inventor
Nobuaki Nakasu
信昭 中須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2007158314A priority Critical patent/JP5352066B2/ja
Priority to US12/136,148 priority patent/US8112883B2/en
Publication of JP2008310087A publication Critical patent/JP2008310087A/ja
Application granted granted Critical
Publication of JP5352066B2 publication Critical patent/JP5352066B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
    • Y10T29/5147—Plural diverse manufacturing apparatus including means for metal shaping or assembling including composite tool
    • Y10T29/5148—Plural diverse manufacturing apparatus including means for metal shaping or assembling including composite tool including severing means
    • Y10T29/515—Plural diverse manufacturing apparatus including means for metal shaping or assembling including composite tool including severing means to trim electric component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53004—Means to assemble or disassemble with means to regulate operation by use of templet, tape, card or other replaceable information supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】ガラス基板上に付着した異物がショート欠陥と誤判定されることを回避し、修正が必要な欠陥のみを除去する。
【解決手段】電気式検査で検査し（１０１）、欠陥位置の特定（１０２）と欠陥種類の特定（１０３）を行い、基準点座標の算出（１０４）と座標の補正を行い（１０５）、欠陥近傍の画像から欠陥を抽出して欠陥種類毎にあらかじめ登録した欠陥存在範囲と比較することによって修正すべき欠陥を特定し（１０６，１０７，１０８，１０９）、特定された欠陥を切断する（１１０）。
【選択図】図１

Description

本発明は、電子回路基板の製造方法およびその製造装置にかかり、特に繰り返し配線/電極パターンが形成された電子回路基板のショート欠陥の修正技術に関する。
液晶表示パネル市場の拡大に伴い、低価格化に対する要求が厳しくなっている。一方、液晶表示パネルの製造に使用されるガラス基板は年々大型化している。そのため、プロセス改善だけではショート欠陥のない液晶表示パネルを製造することが難しく、コスト増大の大きな原因の一つとなっている。従って、このような欠陥を修正する工程は必須である。
液晶表示パネルは、画素回路や駆動回路等を形成した薄膜トランジスタ基板（ＴＦＴ基板）と赤，青，緑の樹脂膜等をマトリクス状に配置したカラーフィルタ基板（対向基板）の間に液晶を挟み込んだ構造をしている。カラーフィルタや回路にパターン欠陥が発生すると、表示異常となり、その液晶表示パネルは不良品となる。表示異常には、例えば，カラーフィルタに塗布された樹脂が隣の画素にはみ出したために生じる色不良や、樹脂膜の膜厚が均一でないために生じる塗布むら、配線、電極などを含む回路のショートや断線などがある。特に、回路のショート欠陥は、ショートした部分の配線や電極を切断することにより良品に修正することが容易である。
回路のショート欠陥の修正技術としては、検査装置で検出された欠陥座標をもとに、ショート部分にレーザを照射することにより切断する技術や、マイクロマニピュレータにより削り取る技術が知られている。また、光学式検査装置で検出された欠陥座標と欠陥画像をもとに、欠陥部を自動認識し、予め設定した切断パターンを用いて欠陥部を除去する自動修正技術がある。この例として，特許文献１に自動化技術が開示されている。
特開２０００−２０８９０２号公報
しかしながら，光学式検査では電気的なショートが発生しているか判定できないため、例えば、回路を形成したＴＦＴ基板上に付着しただけの異物がショート欠陥と誤判定される場合がある。このような誤判定した欠陥部分を除去するためにレーザ等を照射すると，正常な回路を切断して不良を発生させ、また除去不要な欠陥に対してレーザ照射するため、修正時間が増大する。また、電気式検査装置では配線や電極の間のショートやオープンの有無を検出するのみで，ショートやオープンを発生させている欠陥の基板上での位置（座標）を特定することができない。
本発明の目的は、修正対象を適切に選別することにより、真に除去が必要な欠陥のみ修正することで修正効率を向上させるとともに、誤判定による正常回路の切断等の不良発生を防止することを可能とした工程を含む電子回路基板の製造方法および製造装置を提供することにある。
上記目的を達成するために、電気式検査で検出した欠陥位置と欠陥種類を用い、欠陥種類毎にあらかじめ登録した欠陥存在領域と比較することによって、修正すべき結果を特定することにより誤判定を防止するとともに、欠陥存在領域と欠陥種類に関連づけられて記憶している切断位置を選択することにより、適切な修正を実施できるようにした。
本発明の代表的構成は以下のとおりである。すなわち、電子回路基板の回路の電極間ショートの欠陥を検出し、検出された欠陥の位置と欠陥の種類を特定後、前記欠陥の種類に関連づけて予め記憶されている欠陥存在領域情報を用いて修正対象の欠陥を特定し、欠陥種類と欠陥存在領域情報に関連づけて予め記憶されている切断位置情報を用いてショート欠陥部を切断して修正する工程を含む。
本発明を用いることにより、欠陥の自動修正が可能となり、省人効果がある。また、真に除去が必要な欠陥のみ修正することができるため、修正装置の利用効率を大幅に向上させることができるとともに、レーザの誤照射による不良発生を防止することができ、製造コスト削減効果がある。
以下、本発明の最良の実施形態について、実施例の図面を参照して詳細に説明する。以下の各実施例では、液晶表示パネルの配線や電極の修正を例として説明するが、本発明は、一般的に、平面上に繰り返しパターンが形成された電子回路基板の修正に適用可能であって、液晶表示パネルに限定されるものではない。
図１〜図６により本発明の実施例１を説明する。図２は、一般的な液晶表示パネルの断面図である。液晶表示パネルは，２枚のガラスを好適とする基板９ａ，９ｂの間に液晶４０を挟み込んだ構造となっている。画素電極３４と対向電極４１で形成されるコンデンサ内の電界によって液晶４０を構成する液晶分子の向き（配向）を制御し、バックライト４５の光の透過率を制御するものである。基板９ａ上に画素電極３４の印加電圧を制御する回路を形成し、基板９ｂ上にカラーフィルタを形成することで，カラー画像を表示する。
基板９ａには画素回路や駆動回路等、薄膜トランジスタで構成した回路が形成されるので、この基板を薄膜トランジスタ基板（ＴＦＴ基板）と称する。また、基板９ｂは対向基板あるいはカラーフィルタ基板と称する。図２の液晶表示パネルでは、対向基板９ｂの内面に図示しない対向電極（共通電極）が形成された、所謂ＴＮ型である。しかし、本発明はＴＮ型に限るものではなく、ＴＦＴ基板９ａ側に対向電極を設けたＩＰＳ型にも適用できることはいうまでもない。
図３Ａは、ＴＦＴ基板上にもうける一般的な画素回路の構成例を説明する要部平面図である。また、図３Ｂは、図３ＡのＡ−Ｂ線に沿った断面図である。ＴＦＴ基板９aに形成する回路は、複数のパターンを積層して形成される。ＴＦＴ基板９a上に形成される薄膜多層回路には、ゲート電極３１、シリコン半導体膜（ここでは、ａ−Ｓｉ）３２、データ配線３３、ソース電極３３a、ドレイン電極３３b、画素電極３４，ゲート絶縁膜３５、保護膜３８等がある。画素電極３４はスルーホール３７を通してソース電極３３ａと接続される。
シリコン半導体膜３２で構成される薄膜トランジスタの部分が半導体スイッチとなっており、ゲート電極３１ａに所定の電圧を印加すると、半導体スイッチがオンとなり、データ配線３３からドレイン電極３３ｂに印加された電圧がソース電極３３ａから画素電極３４に印加されることによって液晶が駆動される。この後、ゲート電極３１の印加電圧を下げると、半導体スイッチがオフとなり、画素電極３４と対向電極４１で構成されるコンデンサの電圧が保持される。絶縁膜３５は，ゲート電極３１ａとシリコン半導体膜３２の間とゲート配線３１/ゲート電極３１ａとデータ配線３３/ドレイン電極３３ｂ/ソース電極３３ａの間に形成され、これらの配線/電極の間のショートを防止する機能をもつ。
図４は、液晶表示パネル上における一般的な画素回路の配置図である。図４では、説明の簡単化のため、シリコン半導体膜３２と絶縁膜３５は図示を省略してある。ＴＦＴ基板９ａ上にゲート配線３１とデータ配線３３が直交して配置されており、それぞれ複数の配線が等間隔に配置されてマトリクスを構成している。図４では、それぞれの配線を区別するため，ゲート配線３１にＧ１からＧ４を、データ配線３３にＳ１からＳ９の番号を付けて説明する。ゲート配線３１にはゲート電極が接続し、データ配線３３にはドレイン電極が接続していることは前記したとおりである。
液晶表示パネルは１本のゲート配線３１と１本のデータ配線３３で一つの画素電極３４に印加する電圧を制御する。例えば、ゲート配線３１のＧ４とデータ配線３３のＳ５で画素電極３４ａを制御する。ゲート電極３１とデータ配線３３の終端には抵抗測定器６２のプローブ６１ａ，６１ｂを接触させるためのパッド３６が形成されている。ショート検査方法として、例えばゲート配線３１のＧ１とデータ配線３３のＳ１の各パッド３６にそれぞれプローブ６１ａ，６１ｂを接触させて抵抗測定器６２で電気抵抗値を測定する。測定で得られた抵抗値が予め測定した値より小さい場合にショートと判定することができる。同様に、例えばゲート配線３１のＧ１とＧ２間のショートやデータ配線３３のＳ１とＳ２間のショートを検出することができる。
図５は、ゲート電極とドレイン電極との間に形成されている絶縁膜に異物を挟み込んでショート不良となった例を示す要部平面図である。なお，本実施例では異物によるショート不良の例しか述べないが、絶縁膜３５の欠損や同一層でのショート等、異物以外の原因で発生するショート不良にも適用できる。ゲート電極３１ａとドレイン電極３３ｂには異なる電圧が印加されるため、このようなショートが発生すると回路が正常に動作しない。そこで、切断位置５２にレーザを照射してドレイン電極３３ｂを切断してデータ配線３３から切り離すことによりショート不良を修正する。
しかし，一般的に電気式検査では、ショートしているゲート電極３１aとドレイン電極３３ｂを特定するのみで、どの部分にショート不良を発生させる欠陥が存在しているのか分からない。また、切断位置５２は欠陥の種類と回路パターンによって異なるため、オペレータが欠陥箇所を特定し，欠陥毎に切断位置５２を判断して欠陥部を除去する必要があった。
図１は、本発明にかかる実施例１の電子回路基板製造方法を説明する工程図である。図１に示すように、電気式検査によって検出されたショートしているゲート電極３１ａとドレイン電極３３ｂあるいは複数のゲート電極３１ａあるいは複数のドレイン電極３３ａの位置と欠陥種類についての情報を利用する。これによりショートを発生させている欠陥の位置と種類を特定するとともに、自動で切断位置５２を選択して欠陥を修正することを可能とした。
図１において、電気式のショート欠陥検出ステップ１０１を実施後、欠陥位置特定工程１０２を実施するとともに、欠陥種類特定ステップ１０３を実施する。ここで欠陥位置とはショート不良が発生している画素電極３４を特定するものであり，ショートしている２本の電極に付与された番号，または動作不良となっている画素電極３４に付与された番号を使用する。
液晶表示パネルの画素回路は複数のゲート電極３１とソース電極３３が直交して配置されており、一つの画素を制御するために一組のゲート電極３１aとドレイン電極３３ｂを使用するため、不良となっている画素からそれに関係するゲート電極３１とソース電極３３を特定することが可能である。また、検査するときにプローブ６１を接触させた電極の番号から、例えばゲート電極３１ａとドレイン電極３３ｂのショート不良かゲート電極３１ａと別のゲート電極３１ａとのショート不良等の欠陥種類を特定することが可能である。
予め記憶した回路の設計情報と検査装置から取得したゲート電極３１ａとドレイン電極３３ｂの位置を用いて基準点座標算出ステップ１０４を実施する。基準点としてゲート電極３１ａとドレイン電極３３ｂの交点を使用する場合、ゲート電極３１aとドレイン電極３３bは等間隔に配置されているため、第１本目の電極の座標と電極間隔をあらかじめ記憶しておけば容易に算出できる。また、ゲート電極３１aとドレイン電極３３bの交点から所定量ずらした位置を基準点としてもよい。また、ゲート電極３１aとドレイン電極３３bの番号に関連づけて記憶した基準点座標を使用してもよい。
次に、基準点座標補正ステップ１０５を実施する。算出した基準点座標で画像を取得し、パターンマッチング等の方法で基準点を検出する。基準点座標で取得した画像では基準点が画像の所定の位置に映るよう調整されているため、検出した基準点座標の所定位置からのずれ量が補正値となる。補正した基準点座標を基準にショート欠陥が発生している画素の画像取得ステップ１０６を実施し、欠陥抽出ステップ１０７を実施する。欠陥抽出１０７は正常回路の画像との比較や設計データとの比較等の方法を用いることができる。
次に、修正欠陥特定１０８を実施する。図６Ａは、ショート欠陥発生時の別の切断位置を説明する図５と同様の要部平面図である。また、図６Ｂは、図６ＡのＣ−Ｄ線に沿った断面図である。欠陥抽出ステップ１０７で抽出した欠陥には、図６Ａ、図６Ｂに示すようにショートの原因である異物５１ａの他、基板上（ここでは、画素電極３４上）に付着しただけでショートを引き起こさない異物５１ｂも検出される。異物５１ｂは、これを除去してもショート欠陥の修正にならないだけでなく、画素電極３４にダメージを与えるため、異物５１ｂは除去しないようにする必要がある。
配線や電極の配置によってショートとなる欠陥が存在する領域は欠陥種類毎に決まる。ここで、ショートとなる欠陥が存在する可能性がある範囲を欠陥存在領域と定義する。例えば、図６Ａにおいて、ゲート電極３１とドレイン電極３３bのショートは一点鎖線で示す欠陥存在領域６０ａ，６０ｂ内でしか発生しない。そこで，あらかじめ欠陥種類毎に欠陥存在領域６０ａ，６０ｂを後述する記憶部に記憶しておき、検出した異物５１ａ，５１ｂの位置と比較することにより、ショートの原因となった異物５１ａを特定することができる。異物５１ａの座標が欠陥座標である。
修正欠陥特定ステップ１０８では、異物５１の位置だけではなく、色情報も利用することができる。例えば、絶縁膜３５が薄くなり十分な絶縁特性が得られないためにショート不良となっている場合、絶縁膜３５が薄くなっている部分には照明光による干渉縞が発生する。白色照明を照射すると波長により干渉縞が発生する位置が異なるため虹色状の干渉縞が発生するため、この干渉色を検出することで修正欠陥特定１０８を実施することもできる。
次に、切断位置選択ステップ１０９を実施する。欠陥種類毎と欠陥存在領域６０ａ，６０ｂ毎に切断位置５２ａ，５２ｂを後述する記憶部に予め記憶しておく。例えば、図６Ａ、図６Ｂに示すゲート電極３１とソース電極３３のショート不良では、欠陥存在領域６０ａに修正対象欠陥が存在するため、切断位置５２ａを選択する。次に、切断ステップ１１０を実施する。ここでは、切断箇所が一カ所の例を示したが、複数箇所の切断を実施してもよい。切断方法として、レーザやマイクロマニピュレータ、マイクロプラズマ等の方法を用いることができる。
次に、切断完了判定ステップ１１１を実施する。切断位置５２ａで画像を取得し、切断が完了したか判定する。切断が未完了と判定された場合には再度切断１１０を実施する。切断完了判定１１１として光学式検査や電気式検査を実施することで判定可能である。これを所定回数繰り返して切断が完了しない場合は動作を中断する。このとき、警報を発生する構成とすることができる。
本実施例により，検出された異物のうちレーザ照射不要な異物にレーザを照射することなく、修正対象欠陥のみ修正できるため、レーザの誤照射による不良発生を防止することができ製造コスト削減に効果があるだけでなく、レーザ照射の要・不要を自動的に判定できるためオペレータ操作を必要とせず、省人化を図ることができる。
図７〜図１５を用いて本発明の実施例２を説明する。図７は、本発明にかかる電子回路基板の製造装置に備える修正装置の一実施例を説明する構成図である。この実施例を本発明の実施例２として説明する。本発明の製造装置に備える修正装置は、検査部２００、修正部２３０、記憶部２５０で構成される。検査部２００はショート欠陥を検出するユニットであり、ショート欠陥検出部２０１と欠陥位置特定部２０２、欠陥種類特定部２０３で構成される。
ショート欠陥検査部２０１は、例えば全てのゲート配線３１とデータ配線３３のパッドにプローブ６１（図４の６１ａ、６１ｂ）を接触させ、ゲート配線３１とデータ配線３３の間の電気抵抗値を測定する手段である。欠陥位置特定部２０２は、測定した電気抵抗値が予め設定した値より小さくなったときにショート欠陥と判定するとともに、ショートしているゲート配線３１とデータ配線３３が、例えば基板原点から何番目の電極であるかを特定する手段である。
欠陥種類特定部２０３は、電気抵抗値を測定するときに使用した２本の電極の選択方法から欠陥種類を特定する手段である。例えば、ゲート配線３１とデータ配線３３の電気抵抗値を測定した場合にはゲート電極３１とソース電極３３間のショートと判定し、データ配線３３と別のデータ配線３３間の電気抵抗値を測定した場合にはデータ配線３３とデータ配線３３間のショートと判定する。電気抵抗値を測定する電極やショートと判定する抵抗値など、検査に必要な値は記憶部２５０内の検査条件情報記憶部２５１に予め記憶されている。欠陥位置特定部２０２と欠陥種類特定部２０３で得られた検査結果は検査結果情報記憶部２５５に記憶される。
修正部２３０は、検査部２００の検査結果に基づき欠陥部を修正するユニットである。基準点座標算出部２３１は、記憶部２５０の検査結果情報記憶部２５５から欠陥位置を、また回路設計情報記憶部２５２から回路設計情報を読み出し、欠陥位置から基準点座標を算出する手段である。例えば、ゲート配線３１とデータ配線３３の交点を基準点とする場合、回路設計情報記憶部２５２には、例えばゲート配線３１の一番目の電極の基板座標とゲート配線３１間距離が予め記憶されており，任意の番号のゲート配線３１の位置を基板座標に変換することができる。同様に、データ配線３３も基板座標に変換し、交点座標を算出する。
また、基準点としてゲート配線３１とデータ配線３３の交点からオフセット量分ずらした位置を基準点としてもよい。例えば、図１４に示すように、ゲート配線３１とデータ配線３３の交点７１から予め記憶したオフセット量分ずらした基準点７２ａを設定することもできる。
ショートが発生した位置の近傍は欠陥が存在し、次に述べる基準点座標補正で誤認識する可能性があるため、欠陥座標から十分離れた位置に基準点を設定する方がよい。例えば、図１５に示すように、ゲート配線３１のＧ３とデータ配線線３３のＳ４の間にショート７３が発生している場合、ゲート配線３１のＧ３とデータ配線線３３のＳ４の交点近傍に基準点を設定するのではなく、例えばゲート配線３１のＧ４とデータ配線線３３のＳ５の近傍に基準点を設定するとよい。ゲート配線３１とデータ配線線３３の間隔は予め記憶しているので、数本分離れたゲート配線３１とデータ配線線３３の交点座標を容易に算出することができる。
基準点座標補正部２３２は基準点の補正値を算出する手段である。一般的に、基板を移動する搬送手段には位置決め誤差があるため、基準点座標算出部２３１で算出した座標に移動しても基準点がカメラ視野の所定位置に映るとは限らない。そこで，移動後に基準点の画像を取得し，パターンマッチング等の一般的な手法を用いて基準点を検出後，基準点座標の補正値を算出する。
欠陥近傍画像取得部２３３は、ショートしていると特定したゲート配線３１とデータ配線線３３が影響を及ぼす範囲の画像を取得する手段である。画像取得範囲としては、例えば図６Ａに示す範囲であれば十分である。欠陥抽出部２３４は、欠陥近傍画像取得部２３３で取得した画像から欠陥部を抽出する手段である。欠陥抽出方法として、正常回路の画像との比較や設計データとの比較等の方法を用いることができる。基準点座標は既に算出されているので、取得した画像から欠陥の座標も算出することができる。
修正欠陥特定部２３５は、修正すべき欠陥を抽出する手段である。修正欠陥特定部２３５は、検査結果情報記憶部２５５に記憶されている欠陥種類に関連づけられた欠陥存在領域情報を欠陥存在領域情報記憶部２５３から読み込む。欠陥存在領域は基準点からの相対座標で記憶されており、基準点座標を用いて基板座標に変換することができる。修正欠陥特定部２３５は、欠陥抽出部２３４で抽出した欠陥の座標と算出した欠陥存在領域を比較することにより、修正すべき欠陥を特定することができる。
切断位置特定部２３６は、切断位置を算出する手段である。切断位置特定部２３６は、修正すべき欠陥が存在する欠陥存在領域６０と欠陥種類から，切断位置情報記憶部２５４にあらかじめ記憶してある切断位置を選択する。切断位置は欠陥存在領域６０と欠陥種類に関連づけて記憶されているので、容易に選択することができる。また、切断位置は前述の基準点７１からの相対座標で記憶されており、補正した基準点座標を用いて基板座標に変換することができる。基準点７１は欠陥近傍に設定されるため、切断位置制度を高くすることができる。欠陥修正部２３７は欠陥部分を除去する手段であり、レーザやマイクロマニピュレータ等の手段を用いることができる。切断するときには、図９に示すように修正箇所を映し出したモニタ上に切断箇所６５を重ねて表示することにより、オペレータによる切断箇所確認が可能となり、正常部を誤って切断することを防止することもできる。
修正完了判定部２０６は検査部２００にあり、電気式検査の結果から切断の完了を判定する手段である。修正が未完了と判定された場合は、通信部２０５ａを介して修正装置２４０に信号を送り、再度修正する。警報発生部２０７は切断と切断完了判定を所定回数繰り返しても切断完了と判定されなかった場合に警報を発生する手段である。
図８は、実施例２において修正完了判定を光学式検査で行うときの構成図である。修正部画像取得部２３８は欠陥修正部２３７で切断した箇所の画像を取得する手段である。修正部画像取得部２３８は欠陥近傍画像取得部２３３を使用することもできる。修正完了判定部２３９は取得した画像から切断が完了したかどうかを判定する手段である。
図７には検査部と修正部、記憶部を備えた一つの装置を示したが、図１０、図１１に示すように、検査装置２１０と修正装置２４０が独立した装置としてもよい。図１０の構成において、検査装置２１０は、ショート欠陥検出部２０１と欠陥位置特定部２０２、欠陥種類特定部２０３、検査条件情報記憶部２５１、検査結果情報記憶部２５５ａ、通信部２０５ａ、修正完了判定部２０６、警報発生部２０７で構成される。修正装置２４０は、基準点座標算出部２３１、基準点座標補正部２３２、欠陥近傍画像取得部２３３、欠陥抽出部２３４、修正欠陥特定部２３５、切断位置特定部２３６、欠陥修正部２３７、回路設計情報記憶部２５２、欠陥存在領域情報記憶部２５３、切断位置情報記憶部２５４、検査結果情報記憶部２５５ｂ、通信部２０５ｂで構成される。通信部２０５ａ、２０５ｂは検査装置２１０と修正装置２４０間で検査結果を送受信するための手段である。また、図１１のように修正部画像取得部２３８と修正完了判定部２３９、警報発生部２０７が修正装置２４０内にある構成でもよい。
さらに、図１２，図１３に示すように、検査装置２１０と修正装置２４０と記憶装置２６０が独立した装置構成でもよい。図１２の構成において，検査装置は、ショート欠陥検出部２０１と欠陥位置特定部２０２、欠陥種類特定部２０３、通信部２０５ａ、修正完了判定部２０６、警報発生部２０７で構成される。修正装置２４０は、基準点座標算出部２３１、基準点座標補正部２３２、欠陥近傍画像取得部２３３、欠陥抽出部２３４、修正欠陥特定部２３５、切断位置特定部２３６、欠陥修正部２３７、通信部２０５ｂで構成される。記憶装置２６０は、通信部２０５ｃと検査条件情報記憶部２５１、検査結果情報記憶部２５５、回路設計情報記憶部２５２、欠陥存在領域情報記憶部２５３、切断位置情報記憶部２５４で構成される。検査装置２１０が必要とする検査用情報や修正装置２４０が必要とする修正用情報、検査結果は記憶装置２６０に記憶され、通信部２０５を介して取得することができる。また、図１３のように、修正部画像取得部２３８と修正完了判定部２３９、警報発生部２０７が修正装置２４０内にある構成でもよい。
図１０，図１１，図１２，図１３の構成において、検査装置は静電容量センサや電子ビームを用いた一般的なアレイ検査装置を用いてもよい。
本実施例により、検出された異物のうちレーザ照射不要な異物にレーザを照射することなく、修正対象欠陥のみ修正できる。そのため、誤照射による不良発生を防止することができ製造コスト削減に効果があるだけでなく、レーザ照射の要/不要を自動的に判定できるためオペレータ操作を必要とせず、省人化を図ることができる。
本発明の別の実施例を図１６〜図１７を用いて説明する。図１６は、本発明の実施例３を説明するための欠陥存在領域の説明図である。ここでは、欠陥存在領域が６０ａ，６０ｂ，６０ｃ，６０ｄと複数定義されている。図１７は、切断位置を関連ずけるテーブルの説明図である。図１７において、テーブルには一つの欠陥種類に関連づけて切断位置が記憶されている例である。
図１６のように欠陥存在領域６０は複数定義することができるため、欠陥が複数の領域にまたがって存在する場合が発生する。切断位置５２は欠陥存在領域６０に関連づけられて記憶されているが、各欠陥存在領域６０に定義された優先度を参照することにより、最も優先度の高い欠陥存在領域６０ａを選択することができ、切断位置５２ａが決まる。切断位置５２は一つの欠陥存在領域６０に対して複数定義することが可能である。本実施例では欠陥存在領域６０が矩形の例を示したが、必ずしも矩形である必要はなく、多角形で指定できることが望ましい。また、同じ優先度が複数存在してもよく、優先度が同じ欠陥存在領域６０に定義された切断５２を全て切断する。
本発明のさらに別の実施例を図１８〜図１９を用いて説明する。図１８は、本発明の実施例４を説明するための欠陥存在領域の説明図である。図１９は、切断位置を関連ずけるテーブルの説明図である。ショートは２つの電極に欠陥がまたがって存在するときに発生するが、欠陥近傍画像では２つの電極間に欠陥がまたがっている場合と２つの電極の交差部に欠陥が存在する場合がある。そこで、２つの電極それぞれに欠陥存在領域６０ａ，６０ｂを定義し、一つの欠陥が２つの欠陥存在領域にまたがっている場合にショートと判定する。
例えば、ゲート配線３１とゲート電極３１a上に欠陥存在領域６０ｂを定義し、データ配線線３３とドレイン電極３３b上に欠陥存在領域６０ａを定義すると、一つの欠陥が欠陥存在領域６０ａと６０ｂの両方に存在する場合には、ゲート配線３１とデータ配線線３３間でショートしていると判定できる。ショート判定ルールは図１９に示すようなテーブルで定義され、予め記憶されているものとする。ショート判定ルールを定義することにより、例えば同じデータ配線３３上に定義された欠陥存在領域６０ａと６０ｃ間に欠陥がまたがっていてもショートと誤判定されることはない。ゲート配線３１とデータ配線線３３の交差部で発生したショートを判定するためには、例えば図１９のＮｏ．３のように欠陥存在領域６０ｄのみ定義すればよい。実施例３と同様にショート判定ルールには優先度が定義されており、優先度が高いルールを選択する。
本発明のさらにまた別の実施例を図２０〜図２２を用いて説明する。図２０は、本発明の実施例５の装置構成の説明図である。図２０において、繰り返しパターンが形成された電子回路基板９を修正装置に搬送した後、所定の検査位置３０５に電子回路基板９を位置決めする。プローブ６１ａ，６１ｂ，６１ｃ，６１ｄのうち２本を検査する配線のパッド３６に接触させ、検査部コントローラ３１１に付属している抵抗測定器６２（図示せず）で電気抵抗値を測定する。このとき、使用するショート判定しきい値等の測定条件は統合コントローラ３１０または検査部コントローラ３１１に記憶されている。測定した電気抵抗値がしきい値より小さい場合にはショートが発生していると判定し、欠陥種類と欠陥が発生している電極の番号を統合コントローラ３１０に記憶する。
所定の組み合わせで電極間のショートを検査した後、搬送装置３０９で電子回路基板９を修正位置３５１へ移動する。修正部コントローラ３２２は統合コントローラ３１０からショート欠陥データを取得し、撮像素子３２３を欠陥近傍の基準点位置に移動して画像を取得後、画像データを修正部コントローラ３２１に送る。修正部コントローラ３２１では基準点位置を検出した後、欠陥存在領域６０を設定し、修正すべき欠陥を特定するとともに切断位置５２を求める。
修正ツール３２２として、例えばレーザやマイクロマニピュレータ、マイクロプラズマを用い、切断位置５２に位置決め後に切断する。切断箇所に撮像素子３２３を再度位置決めし、取得した画像から切断が完了したかどうかを判定する。切断が完了したと判定された場合は、電子回路基板９を修正装置から搬出し、未完了と判定された場合は再度修正ツール３２２にて切断を実施する。切断完了判定と再修正は修正が完了したと判断されるまで繰り返すが、所定回数繰り返しても切断が完了しない場合は修正動作を中断し、警報を発する。
検査部３５０は図２１に示したように、全ての電極のパッド６２にプローブ６１を接触させておき、検査部コントローラ３１１で測定する電極を順次切り替えて電気抵抗値を測定する構成でもよい。また、検査部と修正部それぞれに電子回路基板を位置決めし、検査と修正を並行して実施してもよい。
図２２は、検査装置２１０と修正装置２４０が独立してシステムを構成している例を示す。検査装置２１０で検査した結果は検査装置コントローラ３１５から記憶装置３１６に送信される。検査装置としてプローブ６１を接触させて電気抵抗値を測定する方法を例に挙げたが、静電容量センサや電子ビームを用いた一般的なアレイ検査装置を使用することもできる。また、検査に必要な検査条件を記憶装置３１６に記憶させておき、必要なときに読み込む構成でもよい。修正装置２３０は修正装置コントローラ３２５が記憶装置３１６から検査結果を読み込み、修正を実施する。修正に必要な修正条件も記憶装置３１６に記憶させておき、必要なときに読み込む構成でもよい。本構成は，検査に要する時間と修正に要する時間が異なる場合に有効である。
本発明は，繰り返しパターンが形成された電子回路基板の修正技術であり，液晶表示パネルやプラズマディスプレイパネル、有機ＥＬディスプレイ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネル、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）パネルなどの製作技術、その他の類似の電子装置にも利用することができる。
本発明の実施例１の電子回路基板製造方法の説明図である。 液晶表示パネルの断面図である。 液晶表示パネルの平面図である 図３ＡのＡ−Ｂ線に沿った液晶表示パネルの断面図である 液晶表示パネルの別の平面図である。 ショート欠陥発生時の切断位置の説明図である。 ショート欠陥発生時の別の切断位置の説明図である。 図６ＡのＣ−Ｄ線に沿ったショート欠陥発生時の別の切断位置を説明する断面図である。 本発明の実施例２の装置構成の説明図である。 本発明の実施例２の別の装置構成の説明図である。 モニタ上に表示された切断位置の説明図である。 本発明の実施例２の別の装置構成の説明図である。 本発明の実施例２の別の装置構成の説明図である。 本発明の実施例２の別の装置構成の説明図である。 本発明の実施例２の別の装置構成の説明図である。 基準点設定方法の説明図である。 基準点設定方法の別の説明図である。 本発明の実施例３の欠陥存在領域の説明図である。 切断位置を関連づけるテーブルの説明図である。 本発明の実施例４の欠陥存在領域の説明図である。 切断位置を関連づける別のテーブルの説明図である。 本発明の実施例５の装置構成の説明図である。 本発明の実施例５の別の装置構成の説明図である。 本発明の実施例５の別の装置構成の説明図である。
符号の説明
９a・・・薄膜トランジスタ基板、９b・・・カラーフィルタ基板、３１…ゲート配線、３１a…ゲート電極、３２・・・シリコン半導体膜、３３・・・データ配線、３３a・・・ソース電極、３３b・・・ドレイン電極、３４・・・画素電極、３５・・・絶縁膜、５１・・・異物、５２・・・切断位置、６０・・・欠陥存在領域、２００・・・検査部、２３０・・・修正部、２５０・・・記憶部。

Claims (23)

  1. 配線等の繰り返し電極パターンが形成された電子回路基板の製造方法であって、
    前記電子回路基板の回路の電極間ショートの欠陥を検出し、
    検出された欠陥の位置と欠陥の種類を特定後、前記欠陥の種類に関連づけて予め記憶されている欠陥存在領域情報を用いて修正対象の欠陥を特定し、
    欠陥種類と欠陥存在領域情報に関連づけて予め記憶されている切断位置情報を用いてショート欠陥部を切断して修正する工程を含むことを特徴とする電子回路基板の製造方法。
  2. 請求項１において、
    前記修正の完了を判定し、完了と判定されなかったときに警報を発生することを特徴とした電子回路基板の製造方法。
  3. 請求項１において、
    前記欠陥位置を特定する情報として、前記繰り返し電極パターンの最小繰り返し単位毎に付与した番号を使用することを特徴とした電子回路基板の製造方法
  4. 請求項１において、
    前記欠陥位置を特定する情報として、繰り返し電極パターンの最小繰り返し単位毎に検査するために使用した２本の配線に付与された番号を使用することを特徴とする電子回路基板の製造方法。
  5. 請求項１において、
    前記欠陥存在領域情報が、前記繰り返しパターンの最小単位毎に一カ所設定されている基準点位置からの相対座標で記憶されていることを特徴とする電子回路基板の製造方法。
  6. 請求項１において、
    前記欠陥存在領域情報が、前記繰り返しパターンの最小繰り返し単位毎に検査するために使用した２本の配線の交点からの相対座標で記憶されていることを特徴とする電子回路基板の製造方法。
  7. 請求項１において、
    前記欠陥存在領域情報として、複数の欠陥存在領域を記憶すると共に、一つまたは少なくとも２つの欠陥存在領域の組み合わせを記憶し、組み合わせ毎に優先度が定義されていることを特徴とする電子回路基板の製造方法。
  8. 請求項１において、
    前記修正対象欠陥の特定が、前記欠陥存在領域情報として記憶している領域に検出した欠陥が存在するときに修正対象欠陥と判定することを特徴とする電子回路基板の製造方法。
  9. 請求項１において、
    前記修正対象欠陥の特定が、前記欠陥存在領域情報として記憶している一つまたは少なくとも２つの領域の組み合わせに対して、各組み合わせを構成する全ての領域に検出した欠陥が存在するときに修正対象欠陥と判定することを特徴とする電子回路基板の製造方法。
  10. 請求項１において、
    前記切断位置情報が、一つの欠陥存在領域情報に対して複数の切断位置が関連づけられて記憶されていることを特徴とする電子回路基板の製造方法。
  11. 請求項１において、
    前記欠陥存在領域情報と前記切断位置情報が欠陥近傍に設定した基準点からの相対座標で記憶されていることを特徴とする電子回路基板の製造方法。
  12. 繰り返しパターンが形成された電子回路基板の修正装置を備えた電子回路基板の製造装置であって、
    ショート欠陥検出手段と、欠陥位置特定手段と、欠陥種類特定手段と、基準点座標手段と、基準点座標補正手段と、欠陥近傍画像取得手段と、欠陥抽出手段と、修正欠陥特定手段と、切断位置特定手段と、切断手段と、検査条件情報と検査結果情報と回路設計情報と欠陥存在領域情報と切断位置情報を記憶する記憶手段とを有すること特徴とする電子回路基板の製造装置。
  13. 請求項１２において、
    検査装置から欠陥位置と欠陥種類を受け取る通信手段と、基準点座標算出手段と、基準点座標補正手段と、欠陥近傍画像取得手段と、欠陥抽出手段と、修正欠陥特定手段と、切断位置特定手段と、切断手段と、検査条件情報や検査結果情報と回路設計情報と欠陥存在領域情報と切断位置情報を記憶する記憶手段とを有すること特徴とする電子回路基板の製造装置。
  14. 請求項１２において、
    前記欠陥位置特定手段は、繰り返しパターンの最小繰り返し単位毎に付与した番号を出力する機能を有することを特徴とする電子回路基板の製造装置。
  15. 請求項１２において、
    前記欠陥位置特定手段は、繰り返しパターンの最小繰り返し単位毎に検査するために使用した２本の配線に付与された番号を出力する機能を有することを特徴とする電子回路基板の製造装置。
  16. 請求項１２又は１３において、
    前記修正欠陥特定手段は、前記繰り返しパターンの最小単位毎に一カ所設定されている基準点位置からの相対座標を記憶する機能を有することを特徴とする電子回路基板の製造装置。
  17. 請求項１２又は１３において、
    前記修正欠陥特定手段は、前記繰り返しパターンの最小繰り返し単位毎に検査するために使用した２本の配線の交点からの相対座標を記憶する機能を有することを特徴とする電子回路基板の製造装置。
  18. 請求項１２又は１３において、
    前記修正欠陥特定手段は、複数の欠陥存在領域を記憶する手段と、一つまたは少なくとも２つの領域の組み合わせを記憶する手段と、組み合わせ毎の優先度を記憶する手段を有することを特徴とする電子回路基板の製造装置。
  19. 請求項１２又は１３において、
    前記修正欠陥特定手段は、前記欠陥存在領域に検出した欠陥が存在するときに修正対象欠陥と判定する機能を有することを特徴とする電子回路基板の製造装置。
  20. 請求項１２又は１３において、
    前記修正欠陥特定手段は、前記欠陥存在領域として記憶している一つまたは少なくとも２つの欠陥存在領域の組み合わせに対して、各組み合わせを構成する全ての領域に検出した欠陥が存在するときに修正対象欠陥と判定する機能を有することを特徴とする電子回路基板の製造装置。
  21. 請求項１２又は１３において、
    前記切断位置特定手段は、一つの欠陥存在領域に対して複数の切断位置を関連づけて記憶する機能を有することを特徴とする電子回路基板の製造装置。
  22. 請求項１２又は１３において、
    前記切断手段は、修正箇所を映し出したモニタ上に切断箇所を重ねて表示する機能を有することを特徴とする電子回路基板の製造装置。
  23. 請求項１２又は１３において、
    前記切断手段は、切断実施後に切断部の画像を取得して切断の完了を判定する手段と、所定回数切断と切断完了判定を実施しても切断が完了したと判定できなかったときに警報を発生する手段を有することを特徴とする電子回路基板の製造装置。
JP2007158314A 2007-06-15 2007-06-15 電子回路基板の製造装置 Expired - Fee Related JP5352066B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007158314A JP5352066B2 (ja) 2007-06-15 2007-06-15 電子回路基板の製造装置
US12/136,148 US8112883B2 (en) 2007-06-15 2008-06-10 Method and apparatus for manufacturing electronic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007158314A JP5352066B2 (ja) 2007-06-15 2007-06-15 電子回路基板の製造装置

Publications (2)

Publication Number Publication Date
JP2008310087A true JP2008310087A (ja) 2008-12-25
JP5352066B2 JP5352066B2 (ja) 2013-11-27

Family

ID=40135008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007158314A Expired - Fee Related JP5352066B2 (ja) 2007-06-15 2007-06-15 電子回路基板の製造装置

Country Status (2)

Country Link
US (1) US8112883B2 (ja)
JP (1) JP5352066B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010276767A (ja) * 2009-05-27 2010-12-09 Hitachi Displays Ltd 電子回路パターンの欠陥修正方法およびその装置
CN117524915A (zh) * 2024-01-08 2024-02-06 杭州广立微电子股份有限公司 网格状绕线薄弱点检测方法、装置和计算机设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961266B2 (en) * 2006-07-07 2011-06-14 Sharp Kabushiki Kaisha Array substrate, a correcting method thereof, and a liquid crystal display device
GB0625001D0 (en) * 2006-12-14 2007-01-24 Plastic Logic Ltd Short isolation
US9035673B2 (en) * 2010-01-25 2015-05-19 Palo Alto Research Center Incorporated Method of in-process intralayer yield detection, interlayer shunt detection and correction
US8995747B2 (en) * 2010-07-29 2015-03-31 Sharp Laboratories Of America, Inc. Methods, systems and apparatus for defect detection and classification
JP2016025147A (ja) * 2014-07-17 2016-02-08 ソニー株式会社 電子デバイスおよびその製造方法、並びに電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208902A (ja) * 1999-01-14 2000-07-28 Sharp Corp パタ―ン欠陥修正装置
JP2003098547A (ja) * 2001-09-25 2003-04-03 Sharp Corp アクティブマトリクス型表示装置の基板修正装置、基板修正対象絞り込み方法および基板修正効率向上プログラム
JP2004198718A (ja) * 2002-12-18 2004-07-15 Fujitsu Ltd 表示装置及びその欠陥修正方法
JP2008262020A (ja) * 2007-04-12 2008-10-30 Sony Corp 基板の製造方法および基板製造システム、並びに表示装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046109A (en) * 1986-03-12 1991-09-03 Nikon Corporation Pattern inspection apparatus
US6219113B1 (en) * 1996-12-17 2001-04-17 Matsushita Electric Industrial Co., Ltd. Method and apparatus for driving an active matrix display panel
JPH10213422A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd パタ−ン検査装置
JP2004007413A (ja) * 2002-03-28 2004-01-08 Hiroyuki Ogino 画像入力装置及びその方法
TWI254828B (en) * 2004-04-29 2006-05-11 Chi Mei Optoelectronics Corp Displaying device with special pattern for repairing the defects and the repairing method thereof
US20050255611A1 (en) * 2004-05-14 2005-11-17 Patterson Oliver D Defect identification system and method for repairing killer defects in semiconductor devices
JP2006303227A (ja) 2005-04-21 2006-11-02 Sharp Corp 欠陥の修正方法および欠陥修正装置
JP4956984B2 (ja) 2005-12-14 2012-06-20 ソニー株式会社 欠陥修正装置及び欠陥修正方法
US8103087B2 (en) * 2006-01-20 2012-01-24 Hitachi High-Technologies Corporation Fault inspection method
JP2007316244A (ja) 2006-05-24 2007-12-06 Sharp Corp 素子基板の製造方法及び液晶表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208902A (ja) * 1999-01-14 2000-07-28 Sharp Corp パタ―ン欠陥修正装置
JP2003098547A (ja) * 2001-09-25 2003-04-03 Sharp Corp アクティブマトリクス型表示装置の基板修正装置、基板修正対象絞り込み方法および基板修正効率向上プログラム
JP2004198718A (ja) * 2002-12-18 2004-07-15 Fujitsu Ltd 表示装置及びその欠陥修正方法
JP2008262020A (ja) * 2007-04-12 2008-10-30 Sony Corp 基板の製造方法および基板製造システム、並びに表示装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010276767A (ja) * 2009-05-27 2010-12-09 Hitachi Displays Ltd 電子回路パターンの欠陥修正方法およびその装置
CN117524915A (zh) * 2024-01-08 2024-02-06 杭州广立微电子股份有限公司 网格状绕线薄弱点检测方法、装置和计算机设备
CN117524915B (zh) * 2024-01-08 2024-05-14 杭州广立微电子股份有限公司 网格状绕线薄弱点检测方法、装置和计算机设备

Also Published As

Publication number Publication date
US20080313893A1 (en) 2008-12-25
US8112883B2 (en) 2012-02-14
JP5352066B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
JP5352066B2 (ja) 電子回路基板の製造装置
JP5705976B2 (ja) 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法
WO2017166387A1 (zh) 显示基板、点灯设备及点灯测试探针对位检测方法
TWI401452B (zh) Circuit pattern inspection device and inspection method
JP6188953B2 (ja) 液晶ディスプレイ、液晶ディスプレイテスト方法及び電子装置
US8508111B1 (en) Display panel and method for inspecting thereof
WO2012120973A1 (ja) 欠陥検査方法、欠陥検査装置、及び基板の製造方法
TWI474012B (zh) 導電圖案檢查裝置及檢查方法
JP5744212B2 (ja) 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法
KR101469481B1 (ko) 표시장치용 표시패널 및 표시장치용 신호라인의 불량 검출방법
JP4246987B2 (ja) 基板検査装置および基板検査方法
US9035673B2 (en) Method of in-process intralayer yield detection, interlayer shunt detection and correction
JP2008151954A (ja) 表示デバイスの製造方法および表示デバイス
KR20060109194A (ko) 액정표시패널의 검사방법
JP4748392B2 (ja) Ｔｆｔアレイ基板検査装置
CN109946589B (zh) 一种检测显示面板电学不良的方法及装置
KR20050041357A (ko) 액정표시소자의 패턴검사시스템과 이를 이용한 패턴검사및 패턴복원방법
KR20070033699A (ko) 박막트랜지스터 기판 및 그 검사와 수리방법
KR102016076B1 (ko) 평판 표시 소자의 검사 장치 및 검사 방법
JP2008014918A (ja) 回路パターン検査装置及び回路パターン検査方法
JP4987497B2 (ja) 回路基板検査装置
JP4350475B2 (ja) 光学デバイスの製造方法およびこれに用いる欠陥判定用の検査具
JPH07113727B2 (ja) アクティブマトリックスアレイ
KR100671342B1 (ko) 전기구동소자 검사 장치 및 방법
JP3313684B2 (ja) 液晶表示基板、その配線検査方法およびその配線修理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090721

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5352066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees