JP2008282966A - 半導体素子およびその製造方法 - Google Patents

Abstract

【課題】密着性が高く、オーミック抵抗が小さく、さらに光取り出し効率の高い半導体素子を提供する。
【解決手段】ＩＩ−ＶＩ族化合物半導体（例えばＺｎＴｅ、ＢｅＺｎＴｅまたはＭｇＳｅ）を含むコンタクト層１７を上面に有する積層構造２０と、コンタクト層１７の上面に形成された上部電極１８とを備える。コンタクト層１７の上面全体には凹凸部１７Ｃが形成されており、凹凸部１７Ｃは積層面内の一の方向に延在するストライプ状の複数の凸部１７Ｄを並列配置した微細構造となっている。これにより、コンタクト層１７の上面が平坦面となっているときと比べて、コンタクト層１７と上部電極１８との接触面積が大きくなるだけでなく、コンタクト層１７の上面のうち発光領域１４Ａ（または開口部１８Ａ）との対向領域での法線方向の屈折率の変化が滑らかになる。
【選択図】図１

Description

本発明は、ＩＩ−ＶＩ族化合物半導体による半導体素子およびその製造方法に関する。

近年、ＺｎＴｅなどのＩＩ−ＶＩ族化合物半導体を用いて、青色から緑色までの光を発する半導体素子の開発が盛んに行われている。このようなＩＩ−ＶＩ族化合物半導体による半導体素子では、ｐ側電極とオーミック接触させるｐ型コンタクト層の材料として、ＺｅＴｅなどの、キャリア濃度を比較的高くすることの可能な材料が用いられている（特許文献１参照）。

特許３２７８９５１号公報

しかし、ＺｅＴｅなどのＩＩ−ＶＩ族化合物半導体では、ｐ側電極の材料として一般的に用いられるＰｄ（パラジウム）や、Ｐｔ（白金）、Ａｕ（金）などとの密着性が十分とは言えず、ｐ側電極が剥がれやすい。そのため、ＺｅＴｅなどの材料と電極材料との間に、密着性の高い材料（例えばＴｉ（チタン））を挿入することが考えられる。しかし、ｐ型コンタクト層と電極との間にこのような材料を挿入すると、オーミック抵抗が増大してしまう。

また、ＩＩ−ＶＩ族化合物半導体による半導体素子では、光取り出し効率が十分に高いとは言えず、半導体素子から光を取り出す界面において反射が少ないことが望まれている。

本発明はかかる問題点に鑑みてなされたものであり、その第１の目的は、密着性が高く、かつオーミック抵抗が小さな半導体素子を提供することにある。また、第２の目的は、光取り出し効率の高い半導体素子を提供することにある。また、第３の目的は、密着性が高く、かつオーミック抵抗が小さな半導体素子や、光取り出し効率の高い半導体素子を簡易な方法で安価に製造することの可能な半導体素子の製造方法を提供することにある。

本発明の半導体素子は、主としてＩＩ−ＶＩ族化合物半導体を含む第１導電型半導体層と、第１導電型半導体層の表面上に形成された電極とを備えたものである。第１導電型半導体層は、電極側の表面の全体または一部に凹凸部を有している。

本発明の半導体素子の製造方法は、主としてＩＩ−ＶＩ族化合物半導体を含む第１導電型半導体層の表面をウエットエッチング処理することによりその表面の全体または一部に凹凸部を形成する工程と、その表面に電極を形成する工程とを含んでいる。

本発明の半導体素子およびその製造方法では、主としてＩＩ−ＶＩ族化合物半導体を含む第１導電型半導体層の電極側の表面の全体または一部に凹凸部が設けられている。ここで、例えば、凹凸部が電極直下に設けられている場合には、平坦面に電極が設けられている場合よりも第１導電型半導体層との接触面積が増大する。また、例えば、本発明の半導体素子が、上記した第１導電型半導体層、発光領域を有する活性層および第２導電型半導体層がこの順に配置された積層構造を有している場合であって、かつ、凹凸部が、第１導電型半導体層の電極側の表面のうち少なくとも発光領域との対向領域の全体または一部に形成されているときには、凹凸部における反射率は、発光領域との対向領域が平坦面の場合よりも、低くなる。

本発明の半導体素子およびその製造方法によれば、主としてＩＩ−ＶＩ族化合物半導体を含む第１導電型半導体層の電極側の表面の全体または一部に凹凸部を設けるようにしたので、凹凸部を電極直下に設けた場合には、第１導電型半導体層と電極との密着性を高くすることができ、しかもオーミック抵抗を小さくすることができる。また、凹凸部を発光領域との対向領域に設けた場合には、光取り出し効率を大きくすることができる。

また、本発明の半導体素子の製造方法では、主としてＩＩ−ＶＩ族化合物半導体を含む第１導電型半導体層の表面をウエットエッチング処理することによりその表面の全体または一部に凹凸部を形成するようにしたので、エッチング用のマスクをわざわざ用意する必要がなく、簡易な方法で安価に凹凸部を形成することができる。これにより、密着性が高く、かつオーミック抵抗が小さな半導体素子や、光取り出し効率の高い半導体素子を簡易な方法で安価に製造することができる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る発光ダイオード（ＬＥＤ）１の断面構成を表すものである。図２は、図１の発光ダイオード１を斜視的に表したものである。なお、図１は、図２のＡ−Ａ矢視方向の断面構成と対応している。また、図１，図２は、模式的に表したものであり、実際の寸法、形状とは異なっている。

発光ダイオード１は、基板１０の一面側に積層構造２０を備えている。この積層構造２０は、例えば、バッファ層１１、下部クラッド層１２、下部ガイド層１３、活性層１４、上部ガイド層１５、上部クラッド層１６およびコンタクト層１７をこの順に積層して形成されている。コンタクト層１７の表面には上部電極１８が、基板１０の裏面には下部電極１９がそれぞれ形成されている。この発光ダイオード１は、活性層１４から発せられた光を基板１０の開口部１８Ａから射出するように構成された上面発光型の発光素子である。

基板１０は、例えばＩｎＰ基板である。バッファ層１１は、下部クラッド層１２からコンタクト層１７までの各半導体層の結晶成長性を良くするために基板１０の表面に形成されたものであり、例えばバッファ層１１Ａ、１１Ｂ、１１Ｃを基板１０側からこの順に積層して形成されている。ここで、バッファ層１１Ａは、例えばＳｉドープのｎ型ＩｎＧａＡｓからなり、バッファ層１１Ｂは、例えばＣｌドープのｎ型ＺｎＣｄＳｅからなり、バッファ層１１Ｃは、例えばＣｌドープのｎ型ＺｎＣｄＳｅからなる。

下部クラッド層１２は、例えば、第１下部クラッド層と第２下部クラッドとを交互に積層してなる積層構造となっている。ここで、第１下部クラッド層は、例えば、主としてｎ型ＺｎＣｄＳｅを含み、第２下部クラッド層は、例えば、主としてＭｇＳｅを含んでいる。なお、下部クラッド層１２は、単層構造であってもよく、例えば、主としてｎ型ＭｇＺｎＣｄＳｅを含む単層構造となっていてもよい。ここで、ｎ型不純物としては、例えば、Ｃｌ、Ｇａ、Ａｌなどが挙げられる。

なお、第１下部クラッド層および第２下部クラッド層の各層厚が、１分子層（モノレイヤ）以上２０分子層以下となっていてもよい。この場合には、第１下部クラッド層および第２下部クラッドが超格子構造となるので、各層の材料（組成比）および各層厚の比によって実効的な禁制帯幅を変える（制御する）ことが可能となる。

下部ガイド層１３は、例えば、第１下部ガイド層と第２下部ガイド層とを基板１０側からこの順に交互に積層してなる積層構造となっている。ここで、第１下部ガイド層は、例えば、主としてＢｅＺｎＳｅＴｅまたはＺｎＣｄＳｅを含んでいる。また、第２下部ガイド層は、例えば、主としてＭｇＳｅを含んでいる。なお、超格子構造とするために、第１下部ガイド層および第２下部ガイド層の各層厚を１分子層以上２０分子層以下としてもよい。また、下部ガイド層１３は、単層構造となっていてもよい。また、下部ガイド層１３は、アンドープとなっていることが好ましいが、ｎ型不純物がドープされたものであってもよい。

なお、本明細書において「アンドープ」とは、対象となる半導体層を製造する際に不純物の原料を供給していないことを意味するものであり、対象となる半導体層に不純物が全く含まれていない場合や、他の半導体層などから拡散してきた不純物がわずかに含まれている場合も含まれる概念である。

活性層１４は、例えば、主としてＢｅＺｎＳｅＴｅまたはＺｎＣｄＳｅを含む多重量子井戸構造となっている。この活性層１４において、後述の上部電極１８および下部電極１９から電流の注入される領域（活性層１４の中央領域）が発光領域１４Ａとなる。なお、活性層１４は、多重量子井戸構造以外の構造、例えば単一量子井戸構造やバルク構造となっていてもよい。また、活性層１４の層全体がアンドープとなっていることが好ましい。

上部ガイド層１５は、例えば、第１上部ガイド層と第２上部ガイド層とを基板１０側からこの順に交互に積層してなる積層構造となっている。ここで、第１上部ガイド層は、例えば、主としてＢｅＺｎＳｅＴｅまたはＺｎＣｄＳｅを含んでいる。また、第２上部ガイド層は、例えば、主としてＭｇＳｅを含んでいる。なお、上部ガイド層１５は単層構造となっていてもよい。また、上部ガイド層１５は、アンドープとなっていることが好ましいが、ｐ型不純物がドープされたものであってもよい。ここで、ｐ型不純物としては、例えば、Ｎ、Ｐ、Ｏ、Ａｓ、Ｓｂ、Ｌｉ、ＮａまたはＫなどが挙げられる。また、超格子構造とするために、第１上部ガイド層および第２上部ガイド層の各層厚を１分子層以上２０分子層以下としてもよい。

上部クラッド層１６は、例えば、第１上部クラッド層と第２上部クラッド層とを交互に積層してなる積層構造となっている。ここで、第１上部クラッド層は、例えば、主としてｐ型ＢｅＺｎＴｅを含み、第２上部クラッド層は、例えば、主としてＭｇＳｅを含んでいる。なお、なお、超格子構造とするために、第１上部クラッド層および第２上部クラッド層の各層厚を１分子層以上２０分子層以下としてもよい。また、上部クラッド層１６は、単層構造であってもよく、例えば、主としてｐ型ＢｅＺｎＳｅＴｅを含む単層構造となっていてもよい。

コンタクト層１７は、例えば、第１コンタクト層１７Ａおよび第２コンタクト層１７Ｂを基板１０側からこの順に積層してなる積層構造となっている。ここで、第１コンタクト層１７Ａは、例えば、ｐ型ＢｅＺｎＴｅを含んでおり、他方、第２コンタクト層１７Ｂは、例えば、ｐ型ＺｎＴｅ、ｐ型ＢｅＺｎＴｅまたはＭｇＳｅを含んでいる。

なお、コンタクト層１７は、単層構造であってもよく、例えば、主としてｐ型ＢｅＺｎＴｅ、ｐ型ＺｎＴｅ、またはＭｇＳｅを含む単層構造となっていてもよい。また、上記した第１コンタクト層１７Ａと第２コンタクト層１７Ｂとを交互に積層してなる周期構造となっていてもよい。なお、周期構造を超格子構造とするために、第１コンタクト層１７Ａおよび第２コンタクト層１７Ｂの各層厚を１分子層以上２０分子層以下としてもよい。

また、この発光ダイオード１には、コンタクト層１７の表面上に上部電極１８が形成されており、基板１０の裏面に下部電極１９が形成されている。

この上部電極１８は、例えば、パラジウム（Ｐｄ），白金（Ｐｔ）および金（Ａｕ）をコンタクト層１７上にこの順に積層したものであり、コンタクト層１７とオーミック接触している。この上部電極１８は、例えば、発光領域１４Ａとの対向領域に開口部１８Ａを有しており、発光領域１４Ａから発せられた光がこの開口部１８Ａから外部に射出されるようになっている。

また、下部電極１９は、例えば金（Ａｕ）とゲルマニウム（Ｇｅ）との合金，ニッケル（Ｎｉ）および金（Ａｕ）とをこの順に積層した構造を有しており、基板１０とオーミック接触している。この下部電極１９は、発光ダイオード１を支持するためのサブマウント(図示せず)の表面に固定され、さらに、サブマウントを介してヒートシンク（図示せず）の表面に固定される。

ところで、コンタクト層１７上面（例えば第２コンタクト層１７Ｂ上面）の全体または一部に凹凸部１７Ｃが形成されている。この凹凸部１７Ｃは、コンタクト層１７を貫通しない程度の深さまで形成されていることが好ましい。なお、コンタクト層１７が上で例示した積層構造となっている場合には、凹凸部１７Ｃは第１コンタクト層１７Ａを貫通しない程度の深さまで形成されていることが好ましく、第１コンタクト層１７Ａに達しない程度の深さまで形成されていてもよい。

この凹凸部１７Ｃは、積層面内の一の方向に延在するストライプ状の複数の凸部１７Ｄを並列配置した微細構造となっている。ここで、各凸部１７Ｄは、例えば１０ｎｍ以上、発光波長λ_０未満の間隔で配置されていることが好ましい。また、互いに隣接する凸部１７Ｄ間に形成される凹部のアスペクト比（凹部の深さ／凹部の幅）が１以上となっていることが好ましい。このように、凹凸部１７Ｃが微細な形状となっている場合には、コンタクト層１７の上面が平坦面となっているときと比べて、表面積が大きくなるだけでなく、表面での法線方向の屈折率の変化が滑らかになる。

従って、この凹凸部１７Ｃが図１、図２に示したように、コンタクト層１７の上面のうち、上部電極１８との接触面の全体または一部に形成されている場合には、コンタクト層１７の上面が平坦面となっているときと比べて、コンタクト層１７と上部電極１８との接触面積が大きくなる。また、凹凸部１７Ｃがコンタクト層１７の上面のうち、発光領域１４Ａ（または開口部１８Ａ）との対向領域の全体または一部に形成されている場合には、コンタクト層１７の上面が平坦面となっているときと比べて、コンタクト層１７の上面のうち発光領域１４Ａ（または開口部１８Ａ）との対向領域での法線方向の屈折率の変化が滑らかになる。

このような構成の発光ダイオード１は、例えば次のようにして製造することができる。

上記の構成で例示した各半導体層を分子線エピタキシー（ＭＢＥ）法により形成する。 まず、面方位が（１００）のＩｎＰからなる基板１０を用意し、この基板１０の表面に対して前処理を行う。具体的には、この基板１０の表面をアセトンなどの溶媒で洗浄して脱脂、乾燥したのち、ＭＢＥチャンバー（図示せず）内に載置する。なお、あらかじめ表面前処理が施された基板を用いる場合にはこの脱脂洗浄過程は省いてもよい。

次に、基板１０を資料交換用の準備室に入れて、真空ポンプで１×１０^−３Ｐａ以下まで真空引きし、基板１０を１００℃まで加熱する。これにより、基板１０の残留水分や、不純物ガスを脱離させる。

次に、基板１０をＩＩＩ−Ｖ族化合物半導体専用成長室に搬送し、基板１０の表面に、Ｐ分子線を当てながら、基板１０の温度を５００℃に加熱する。これにより、基板１０の表面の酸化膜を除去する。その後、基板１０の温度を４５０℃に加熱し、Ｓｉドープのｎ型ＩｎＧａＡｓを成長させてバッファ層１１Ａを形成する。

次に、基板１０をＩＩ−ＶＩ族化合物半導体専用成長室に搬送し、バッファ層１１Ａの表面に、Ｚｎ分子線を当てながら、基板１０の温度を２００℃に加熱した上で、Ｃｌドープのｎ型ＺｎＣｄＳｅを成長させてバッファ層１１Ｂを形成したのち、基板温度を２８０℃に加熱し、Ｃｌドープのｎ型ＺｎＣｄＳｅを成長させてバッファ層１１Ｃを形成する。

次に、基板温度を２８０℃にした状態で、Ｃｌドープのｎ型ＺｎＣｄＳｅと、アンドープのＭｇＳｅとを基板１０側からこの順に交互に積層し超格子構造を形成することにより下部クラッド層１２を形成する。続いて、ＣｌドープのＺｎＣｄＳｅと、アンドープのＭｇＳｅとを基板１０側からこの順に交互に積層し超格子構造を形成することにより下部ガイド層１３を形成する。

次に、基板温度を２８０℃にした状態で、アンドープのＺｎＣｄＳｅを成長させて活性層１４を形成する。続いて、基板温度を３００℃に加熱し、ＮドープのＢｅＺｎＴｅと、アンドープのＭｇＳｅとを交互に積層し超格子構造を形成することにより上部ガイド層１５を形成する。

その後、Ｎドープのｐ型ＢｅＺｎＴｅと、アンドープのＭｇＳｅとを基板１０側からこの順に交互に積層し超格子構造を形成することにより上部クラッド層１６を形成する。さらに、Ｎドープのｐ型ＢｅＺｎＴｅと、Ｎドープのｐ型ＺｎＴｅを基板１０側からこの順に積層してコンタクト層１７を形成する（図３（Ａ）参照）。

次に、コンタクト層１７の表面をウエットエッチング処理して、その表面に凹凸部１７Ｃを形成する（図３（Ｂ）参照）。このとき、コンタクト層１７の表面にパターニング用のマスクを設けておく必要はなく、コンタクト層１７の表面材料に応じた所定のエッチャントでコンタクト層１７の表面を処理するだけで、その表面に凹凸部１７Ｃを形成することが可能である。

ここで、コンタクト層１７の表面材料が、上記したようにＮドープのｐ型ＺｎＴｅとなっている場合には、例えば、硫酸、過酸化水素水および水を１：１：１０の体積比で混合した混合液を４℃に冷やしたものをエッチャントとして用いることが可能である。このように、コンタクト層１７の表面材料がＮドープのｐ型ＺｎＴｅとなっている場合に、上記の混合液をエッチャントとして用い、コンタクト層１７の表面を所定の時間の間（例えば６０秒間）処理したときには、コンタクト層１７の表面における一の結晶方位（例えば[０１１]）と平行な方向に延在するストライプ状の複数の凸部１７Ｄが所定の範囲内（例えば１０ｎｍ以上６０ｎｍ以下）の間隔でコンタクト層１７の表面に、滑らかかつ不規則に形成され、互いに隣接する凸部１７Ｄ同士の間に、所定の大きさ（例えば１）のアスペクト比の凹部が形成される（図４（Ａ），（Ｂ）参照）。

ここで、ウエットエッチング処理を行っている間、コンタクト層１７の表面には、Ｚｎ、Ｚｎ化合物、ＴｅおよびＴｅ化合物などが露出または形成されるが、ＺｎもしくはＺｎ化合物の溶解速度（化学的作用による反応速度）は、ＴｅもしくはＴｅ化合物との溶解速度よりも遅い。また、ＺｎもしくはＺｎ化合物と、ＴｅもしくはＴｅ化合物とはそれぞれ、一の結晶方位（例えば[０１１]）と平行な方向に延在分布している。そのため、コンタクト層１７の表面に対してウエットエッチング処理を行うと、上記したような凹凸形状が形成される。

従って、コンタクト層１７の表面を処理する時間が長くなればなる程、溶解速度の差に応じた形状がコンタクト層１７の表面にくっきりと現れ、凹部の幅、凹部の深さ、凹部のアスペクト比が徐々に大きくなる。また、エッチャントの材料や温度を代えることによっても、凹部の幅、凹部の深さ、凹部のアスペクト比を調整することが可能である。そのため、ウエットエッチング処理の時間や、エッチャントの材料および温度などを調整することにより、凹凸部１７Ｃの間隔を、およそ１０ｎｍ以上、発光波長λ_０未満の範囲内で調整することが十分に可能であり、凹部のアスペクト比を１以上にすることももちろん十分に可能である。

次に、リソグラフィーにより所定形状のレジストパターン（図示せず）を形成して上部電極１８を形成することとなる領域以外の領域を覆った後に、例えばスパッタンリング法により、全面に例えばＰｄ/Ｐｔ/Ａｕ多層膜（図示せず）を積層する。この後、レジストパターンを、その上に堆積したＰｄ/Ｐｔ/Ａｕ多層膜とともにリフトオフにより除去する。これにより、コンタクト層１７上に、開口部１８Ａを有する上部電極１８が形成される。この後、基板１０を２００℃に加熱して、上部電極１８をコンタクト層１７にオーミック接触させる。続いて、基板１０の裏面に、例えばスパッタンリング法により、全面に例えばＡｕＧｅ合金/Ｎｉ/Ａｕ多層膜を積層して、下部電極１９を形成する。このようにして、本実施の形態の発光ダイオード１が製造される。

本実施の形態の発光ダイオード１では、上部電極１８と下部電極１９との間に所定の電圧が印加されると、下部電極１９から電子が、上部電極１８から正孔がそれぞれ活性層１４の電流注入領域（発光領域１４Ａ）へ注入される。そして、この活性層１４に注入された電子と正孔が再結合することにより発光領域１４Ａから光子が発生し、その結果、発光光が開口部１８Ａから外部に射出される。

ところで、本実施の形態では、主としてＩＩ−ＶＩ族化合物半導体（例えばＺｎＴｅ、ＢｅＺｎＴｅまたはＭｇＳｅ）を含むコンタクト層１７の上部電極１８側の表面の全体または一部に凹凸部１７Ｃが設けられている。

このとき、例えば、凹凸部１７Ｃが上部電極１８直下に設けられている場合には、平坦面に上部電極１８が設けられている場合よりも、コンタクト層１７と上部電極１８との接触面積が増大する。これにより、コンタクト層１７と上部電極１８との密着性（機械的強度）を高くすることができ、しかもオーミック抵抗を小さくすることができる。

また、例えば、凹凸部１７Ｃがコンタクト層１７の上面のうち、発光領域１４Ａ（または開口部１８Ａ）との対向領域の全体または一部に形成されている場合には、コンタクト層１７の上面が平坦面となっている場合よりも、コンタクト層１７の上面のうち発光領域１４Ａ（または開口部１８Ａ）との対向領域での法線方向の屈折率の変化が滑らかになる。これにより、発光領域１４Ａから発せられた光がコンタクト層１７の上面を透過する際に、発光領域１４Ａ側に反射される割合を大幅に減らすことができ、光取り出し効率を大きくすることができる。

また、例えば、図１、図２に示したように、凹凸部１７Ｃがコンタクト層１７の上面全体にわたって形成されている場合には、平坦面に上部電極１８が設けられている場合よりも、コンタクト層１７と上部電極１８との密着性を高くすることができ、しかもオーミック抵抗を小さくすることができ、さらに、光取り出し効率を大きくすることができる。

また、本実施の形態では、主としてＩＩ−ＶＩ族化合物半導体（例えば、ＺｎＴｅ、ＢｅＺｎＴｅまたはＭｇＳｅ）を含むコンタクト層１７の表面をウエットエッチング処理することによりその表面の全体または一部に凹凸部１７Ｃを形成するようにしたので、エッチング用のマスクをわざわざ用意する必要がない。これにより、簡易な方法で安価に凹凸部１７Ｃを形成することができる。また、一度の処理でコンタクト層１７の表面全体に渡って凹凸部１７Ｃを形成することができるので、簡易な方法で、コンタクト層１７と上部電極１８との密着性を高くすることができ、しかもオーミック抵抗を小さくすることができ、さらに、光取り出し効率を大きくすることができる。

［第１の実施の形態の第１の変形例］
上記実施の形態では、凹凸部１７Ｃの上に上部電極１８を設けていたが、例えば、図５に示したように、コンタクト層１７の上面の一部に平坦面１８Ｂを設け、この平坦面１８Ｂ上に上部電極１８を設けるようにしてもよい。この場合には、依然として、コンタクト層１７の上面のうち、発光領域１４Ａ（または開口部１８Ａ）との対向領域の全体または一部には、凹凸部１７Ｃが形成されているので、発光領域１４Ａから発せられた光がコンタクト層１７の上面を透過する際に、発光領域１４Ａ側に反射される割合を大幅に減らすことができ、光取り出し効率を大きくすることができる。

［第１の実施の形態の第２の変形例］
上記実施の形態では、コンタクト層１７の上面に直接接触させて上部電極１８を形成していたが、例えば、図６に示したように、コンタクト層１７の上面全体に渡って、透明電極２１を設け、この透明電極２１を介して間接的にコンタクト層１７の上面に上部電極１８を形成するようにしてもよい。ここで、透明電極２１は、例えばＰｄおよびＡｕをコンタクト層１７上にこの順に積層したものであり、コンタクト層１７とオーミック接触している。

この場合には、コンタクト層１７と透明電極２１との接触面積は極めて大きいので、コンタクト層１７と透明電極２１との密着性を高くすることができ、しかもオーミック抵抗を小さくすることができる。なお、透明電極２１と上部電極１８とは共に、金属材料により構成されているので、透明電極２１と上部電極１８との密着性は高く、オーミック抵抗も小さい。

［第２の実施の形態］
図７は、本発明の第２の実施の形態に係る半導体レーザ（ＬＤ）２の断面構成を表すものである。図８は、図７の半導体レーザ２を斜視的に表したものである。なお、図７は、図８のＢ−Ｂ矢視方向の断面構成と対応している。また、図７，図８は、模式的に表したものであり、実際の寸法、形状とは異なっている。また、以下の説明において、上記実施の形態と同一の符号が用いられている場合は、その同一符号の要素と同様の構成・機能を有することを意味している。

この半導体レーザ２は、基板１０の一面側に積層構造２０を備えている。この積層構造３０は、例えば、バッファ層１１、下部クラッド層１２、下部ガイド層１３、活性層１４、上部ガイド層１５、上部クラッド層１６およびコンタクト層１７をこの順に積層して形成されている。

この積層構造２０において、上部クラッド層１６の上部およびコンタクト層１７がストライプ状のリッジ部２３を構成しており、上部クラッド層１６の上面およびリッジ部２３の側面を覆うように絶縁層２２が形成されている。また、リッジ部２３の上面および側面から絶縁層２２のうちリッジ部２３の周辺部分の表面にかけてストライプ状の上部電極１８が形成されており、基板１０の裏面に下部電極１９が形成されている。ここで、絶縁層２２は、絶縁性材料、例えば、アルミニウム酸化物やシリコン窒化物などにより構成されている。つまり、この半導体レーザ２は、活性層１４から発せられた光を前端面２０Ａから射出するように構成された端面発光型の発光素子である。

ところで、コンタクト層１７の上面（リッジ部２３の上面）であって、かつ上部電極１８との接触面の全体または一部に凹凸部１７Ｃが形成されている。この凹凸部１７Ｃは、積層面内の一の方向に延在するストライプ状の複数の凸部１７Ｄを並列配置した微細構造となっている。なお、図７、図８には、凸部１７Ｄがリッジ部２３の延在方向と平行な方向に延在するケースが例示されている。

ここで、各凸部１７Ｄは、例えば１０ｎｍ以上、発光波長λ_０未満の間隔で配置されていることが好ましい。また、互いに隣接する凸部１７Ｄ間に形成される凹部のアスペクト比（凹部の深さ／凹部の幅）が１以上となっていることが好ましい。このように、凹凸部１７Ｃが微細な形状となっている場合には、リッジ部２３の上面が平坦面となっているときと比べて、表面積が大きくなるので、コンタクト層１７と上部電極１８との接触面積が大きくなる。

このような構成の半導体レーザ２は、例えば次のようにして製造することができる。

まず、上記実施の形態と同様の手順で、コンタクト層１７の表面に凹凸部１７Ｃを形成する（図３（Ｂ）参照）。次に、リソグラフィーにより、リッジ部２３の形成されることとなるストライプ状の領域をフォトレジストＲで覆う（図９（Ａ）参照）。続いて、このフォトレジストＲをマスクとして、例えばドライエッチング法により上部クラッド層１６の上部およびコンタクト層１７を選択的に除去してリッジ部２３を形成する（図９（Ｂ）参照）。

次に、上記リッジ部２３上のフォトレジストＲをマスクとして、例えばスパッタンリング法により、全面に例えば絶縁性材料を堆積させたのち、フォトレジストＲを、その上に堆積した絶縁性材料とともにリフトオフにより除去して絶縁層２２を形成する。続いて、リッジ部２３を含むストライプ状の領域以外の領域をフォトレジスト（図示せず）で覆ったのち、例えばスパッタンリング法により、全面に例えばＰｄ/Ｐｔ/Ａｕ多層膜を堆積させたのち、フォトレジストを、その上に堆積したＰｄ/Ｐｔ/Ａｕ多層膜とともにリフトオフにより除去して上部電極１８を形成する。その後、必要に応じて熱処理を行って、上部電極１８をコンタクト層１７にオーミック接触させる。続いて、基板１０の裏面に、例えばスパッタンリング法により、全面に例えばＡｕＧｅ合金/Ｎｉ/Ａｕ多層膜を積層して、下部電極１９を形成する。このようにして、本実施の形態の半導体レーザ２が製造される。

本実施の形態の半導体レーザ２では、上部電極１８と下部電極１９との間に所定の電圧が印加されると、リッジ部２３により電流狭窄され、活性層１４の電流注入領域に電流が注入され、これにより電子と正孔の再結合による発光が生じる。この光は、一対の光射出側の端面と後側の端面とにより形成される反射鏡（図示せず）により反射され、所定の波長でレーザ発振を生じ、レーザビームとして外部に射出される。

ところで、本実施の形態では、主としてＩＩ−ＶＩ族化合物半導体（例えばＺｎＴｅ、ＢｅＺｎＴｅまたはＭｇＳｅ）を含むコンタクト層１７の上面（リッジ部２３の上面）であって、かつ上部電極１８との接触面の全体または一部に凹凸部１７Ｃが設けられている。そのため、平坦面に上部電極１８が設けられている場合よりも、コンタクト層１７と上部電極１８との接触面積が増大する。これにより、コンタクト層１７と上部電極１８との密着性を高くすることができ、しかもオーミック抵抗を小さくすることができる。

また、本実施の形態では、主としてＩＩ−ＶＩ族化合物半導体（例えば、ＺｎＴｅ、ＢｅＺｎＴｅまたはＭｇＳｅ）を含むコンタクト層１７の表面をウエットエッチング処理することによりその表面の全体または一部に凹凸部１７Ｃを形成するようにしたので、エッチング用のマスクをわざわざ用意する必要がない。これにより、簡易な方法で安価に凹凸部１７Ｃを形成することができる。

以上、実施の形態を挙げて本発明を説明したが、本発明は上記の実施の形態に限定されるものではなく、種々変形可能である。

例えば、上記実施の形態では、本発明を発光ダイオード（ＬＥＤ）や、端面発光型の半導体レーザ（ＬＤ）に適用した場合について説明したが、上面発光型の半導体レーザ（Vertical Cavity Surface Emitting Laser;ＶＣＳＥＬ）や、受光素子（Photo Detector;ＰＤ）などのオーミック接触を必要とする半導体素子に対して適用可能である。

本発明の第１の実施の形態に係る発光ダイオードの断面図である。 図１の発光ダイオードの斜視図である。 図１の発光ダイオードの製造方法について説明するための断面図である。 図１の凹凸部の上面および断面の写真である。 一変形例に係る発光ダイオードの断面図である。 他の変形例に係る発光ダイオードの断面図である。 本発明の第２の実施の形態に係る半導体レーザの断面図である。 図７の半導体レーザの斜視図である。 図７の半導体レーザの製造方法について説明するための断面図である。

符号の説明

１…発光ダイオード、２…半導体レーザ、１０…基板、１１，１１Ａ，１１Ｂ，１１Ｃ…バッファ層、１２…下部クラッド層、１３…下部ガイド層、１４…活性層、１４Ａ…発光領域、１５…上部ガイド層、１６…上部クラッド層、１７，１７Ａ，１７Ｂ…コンタクト層、１７Ｃ…凹凸部、１７Ｄ…凸部、１８…上部電極、１８Ａ…開口部、１８Ｂ…平坦面、１９…下部電極、２０…積層構造、２０Ａ…前端面、２１…透明電極、２２…絶縁層、２３…リッジ部、メサ部。

Claims (9)

1. 主としてＩＩ−ＶＩ族化合物半導体を含む第１導電型半導体層と、
   前記第１導電型半導体層の表面上に形成された電極と
   を備え、
   前記第１導電型半導体層は、前記電極側の表面の全体または一部に凹凸部を有する
   ことを特徴とする半導体素子。
2. 前記凹凸部は、前記第１導電型半導体層の少なくとも前記電極との接触面の全体または一部に形成されている
   ことを特徴とする請求項１に記載の半導体素子。
3. 前記第１導電型半導体層、発光領域を有する活性層および第２導電型半導体層がこの順に配置された積層構造を備え、
   前記凹凸部は、前記第１導電型半導体層の前記電極側の表面のうち少なくとも前記発光領域との対向領域の全体または一部に形成されている
   ことを特徴とする請求項１に記載の半導体素子。
4. 前記凹凸部の間隔は、前記発光領域から発せられる光の波長よりも短い
   ことを特徴とする請求項３に記載の半導体素子。
5. 前記凹凸部の各凸部は、一の方向に延在するストライプ形状となっている
   ことを特徴とする請求項１に記載の半導体素子。
6. 前記凹凸部は、主としてＺｅＴｅ、ＢｅＺｎＴｅまたはＭｇＳｅを含む
   ことを特徴とする請求項１に記載の半導体素子。
7. 主としてＩＩ−ＶＩ族化合物半導体を含む第１導電型半導体層の表面をウエットエッチング処理することにより、その表面の全体または一部に凹凸部を形成する工程と、
   その表面に電極を形成する工程と
   を含むことを特徴とする半導体素子の製造方法。
8. 前記凹凸部を前記第１導電型半導体層の表面のうち少なくとも前記電極と接触することとなる部分の全体または一部に形成する
   ことを特徴とする請求項７に記載の半導体素子の製造方法。
9. 前記第１導電型半導体層、発光領域を有する活性層および第２導電型半導体層がこの順に配置された積層構造を形成したのち、前記凹凸部を前記第１導電型半導体層の前記電極側の表面のうち少なくとも前記発光領域との対向領域の全体または一部に形成する
   ことを特徴とする請求項７に記載の半導体素子の製造方法。

Images