KR20040041730A - 전류 제한 구조를 갖는 반도체 광소자 - Google Patents

전류 제한 구조를 갖는 반도체 광소자 Download PDF

Info

Publication number
KR20040041730A
KR20040041730A KR1020020069586A KR20020069586A KR20040041730A KR 20040041730 A KR20040041730 A KR 20040041730A KR 1020020069586 A KR1020020069586 A KR 1020020069586A KR 20020069586 A KR20020069586 A KR 20020069586A KR 20040041730 A KR20040041730 A KR 20040041730A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
semiconductor
layer
optical device
region
Prior art date
Application number
KR1020020069586A
Other languages
English (en)
Other versions
KR100523484B1 (ko
Inventor
송현우
권오균
한원석
박상희
김종희
신재헌
주영구
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0069586A priority Critical patent/KR100523484B1/ko
Priority to EP03256847A priority patent/EP1418631A3/en
Priority to US10/699,127 priority patent/US7230276B2/en
Priority to JP2003381711A priority patent/JP4167968B2/ja
Publication of KR20040041730A publication Critical patent/KR20040041730A/ko
Application granted granted Critical
Publication of KR100523484B1 publication Critical patent/KR100523484B1/ko
Priority to US11/698,418 priority patent/US7394104B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18316—Airgap confined
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18347—Mesa comprising active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction

Abstract

전류 제한 구조(current-confined structure)를 갖는 반도체 광소자를 제공한다. 본 발명은 반도체 기판 상에 형성되고 하나 이상의 물질층으로 구성된 제1 도전형의 제1 반도체층과, 상기 제1 반도체층 상에 하나 이상의 물질층으로 구성된 제2 반도체층과, 상기 제2 반도체층 상에 상기 제1 도전형과 반대의 제2 도전형으로 하나 이상의 물질층으로 이루어지는 제3 반도체층으로 구성된다. 상기 제1 반도체층, 제2 반도체층 및 제3 반도체층은 메사(mesa) 구조로 되어 있고, 상기 제1 반도체층, 제2 반도체층 및 제3 반도체층을 구성하는 물질층중 적어도 어느 한 층의 측면부는 리세스(recess)되어 있고, 상기 리세스에는 산화막 혹은 질화막이 일부 혹은 전체에 채워져 있다. 이상과 같은 본 발명의 반도체 광소자는 광통신 파장 영역에서 사용 가능하고 역학적으로 안정하고 열전도도가 우수하며 상업성을 갖춘 전류 제한 구조를 갖는다.

Description

전류 제한 구조를 갖는 반도체 광소자{Semiconductor optical devices having current-confined structure}
본 발명은 반도체 광소자(semiconductor optical devices)에 관한 것으로, 보다 구체적으로는 전류 제한 구조(current-confined structure)를 갖는 반도체 광소자에 관한 것이다.
일반적으로, 반도체 광소자는 긴 수명과 높은 광 변환 효율 때문에 다양한 분야에 응용이 가능하다. 특히, 1.2 ㎛∼1.7㎛ 파장 영역의 통신용 광원 및 검출기등의 능동 소자로는 반도체 광소자가 가장 주목받고 있다. 이러한 광소자는 주로 InP 혹은 GaAs 기판 위에 성장되는 서로 다른 형, 즉 p형 및 n형의 반도체층들 사이에 이득 영역을 형성하고 상기 반도체층들중 적어도 어느 한 층에 전류 제한 구조를 형성한다. 그리고, 위와 아래의 반도체층 상에 전극을 만들어 광소자를 동작한다. 상기 전류 제한 구조는 광원 소자 동작에 중요한 역할을 한다.
종래의 반도체 광소자의 전류 제한 구조는 다양한 방법으로 형성한다. 즉, 상기 전류 제한 구조의 형성 방법은 Al(Ga)As 반도체층을 옆 방향(lateral direction)으로 습식 산화하여 얻는 방법, InAlAs나 AlAsSb를 옆 방향으로 습식 산화하여 얻는 방법, 전류를 흘리지 않을 부분을 잘록하게 에칭하여 얻는 방법, 이온(ion)을 주입(implantation)을 주입하고서 열처리(annealing)하여 얻는 방법, 투과 정션(tunnel junction)층 주변을 에칭해 내고 재성장 하여 얻는 방법 등이 제안되고 사용되고 있다.
그러나, 상기한 각각의 반도체 광소자에 적용한 전류 제한 구조들은 다음과 같은 문제점을 갖는다.
먼저, AlAs를 옆 방향으로 습식 산화하여 전류 제한 구조를 도입한 소자는 아주 우수한 특성을 보여 주었다. 하지만, 이를 사용하는 GaAs 기판 위에 성장된 이득 매질이 안정적으로 제공할 수 있는 파장 영역이 1 ㎛ 이하로 짧은 쪽으로 치우쳐 있다. 다시 말해, 1.55 ㎛ 정도의 긴파장 영역에서 사용할 대안이 필요하다.
상기 InAlAs나 AlAsSb를 옆 방향으로 습식 산화하여 얻는 전류 제한 구조는 500 ℃의 고온에서 장시간 습식 산화해야만 하는 점과 Sb를 포함하는 결정 성장의상업성이 부족한 단점이 있다. 상기 전류를 흘리지 않을 부분을 잘록하게 선택 에칭하여 전류 제한 구조를 얻는 방법은 반도체 광소자의 역학적 불안정성이 단점으로 안고 있다.
상기 이온을 주입하고 열처리하여 전류 제한 구조를 형성하는 방법은 원치 않는 영역의 결정성 회복(curing)에 어려움이 있다. 상기 투과 정션(tunnel junction)층 주변을 에칭해 내고 재성장하여 얻은 전류 제한 구조를 갖는 광소자는 제작 방법이 복잡하고, 상업적으로 불리한 분자선 결정 성장 법(molecular beam epitaxy)으로 성장된 광소자에서만이 좋은 결과를 얻고 있는 실정에 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 광통신용 파장 영역에서 사용 가능하며 안정한 공정성, 역학적 안정성 및 상업성을 갖춘 전류 제한 구조를 갖는 반도체 광소자를 제공하는 데 있다.
도 1 내지 도 3은 본 발명에 의한 전류 제한 구조를 갖는 반도체 광소자의 제조방법 및 그에 따른 반도체 광소자를 설명하기 위한 단면도들이다.
도 4는 본 발명에 의한 전류 제한 구조를 갖는 반도체 광소자의 전류-전압 특성을 도시한 그래프이다.
도 5 및 도 6은 각각 본 발명에 의한 전류 제한 구조를 갖는 반도체 광소자를 측면 출력형 광소자 및 표면(바닥) 출력형 광소자에 적용한 경우를 도시한 도면이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 광소자는 반도체 기판 상에 형성되고 하나 이상의 물질층으로 구성된 제1 도전형의 제1 반도체층과, 상기 제1 반도체층 상에 하나 이상의 물질층으로 구성된 제2 반도체층과, 상기 제2 반도체층 상에 상기 제1 도전형과 반대의 제2 도전형으로 하나 이상의 물질층으로 이루어지는 제3 반도체층으로 구성된다. 상기 제1 반도체층, 제2 반도체층 및 제3 반도체층은 메사(mesa) 구조로 되어 있고, 상기 제1 반도체층, 제2 반도체층 및 제3 반도체층을 구성하는 물질층중 적어도 어느 한 층의 측면부는 리세스(recess)되어 있고, 상기 리세스에는 산화막 혹은 질화막이 일부 혹은 전체에 채워져 있다.
상기 제1 반도체층이 p형 반도체층일 경우 상기 제3 반도체층은 n형 반도체층이며, 상기 제1 반도체층이 n형 반도체층일 경우 상기 제3 반도체층은 p형 반도체층인 것이 바람직하다. 상기 제2 반도체층은 p형 반도체층, n형 반도체층 또는 불순물이 포함되지 않은 반도체층일 수 있다.
상기 제1 반도체층 및 제3 반도체층은 광소자 동작시 감금 영역(confining region)이며, 상기 제2 반도체층은 광소자 동작시 이득 영역(gain region)일 수 있다. 상기 산화막 및 질화막은 원자층 증착법(atomic layer deposition)법에 의하여 형성된 ZnO, MgO, TiO2, Ta2O5, ZrO2, HfO2, SiO2와 Al2O3같은 산화막 또는 Si3N4, AlN와 AlON 같은 질화막일 수 있다.
상기 제1 반도체층 내지 제3 반도체층과 평행하도록 반사경이 더 형성되어 상기 제1 반도체층 내지 제3 반도체층과 수직한 방향으로 출력광을 얻을 수 있다. 상기 제1 반도체층 내지 제3 반도체층과 수직하도록 반사경이 더 형성되어 상기 제1 반도체층 내지 제3 반도체층과 평행한 방향으로 출력광을 얻을 수 있다.
또한, 본 발명의 반도체 광소자는 반도체 기판 상에 서로 다른 도전형으로 형성되고, 각각 하나 이상의 물질층으로 이루어지는 반도체층으로 구성된 감금 영역과, 상기 서로 다른 도전형의 반도체층으로 구성된 전류 제한 영역 사이에 형성되고 하나 이상의 물질층으로 이루어지는 반도체층으로 구성된 이득 영역으로 구성된다. 상기 감금 영역 및 이득 영역은 메사 구조로 되어 있고, 상기 감금 영역 및 이득 영역의 반도체층을 구성하는 물질층중 적어도 어느 한 층의 측면부는 리세스되어 있고, 상기 리세스에는 산화막 혹은 질화막이 일부 혹은 전체에 채워져 있는 것을 특징으로 한다.
상기 산화막 혹은 질화막은 원자층 증착법(atomic layer deposition)법에 의하여 형성된 ZnO, MgO, TiO2, Ta2O5, ZrO2, HfO2, SiO2와 Al2O3같은 산화막 또는 Si3N4, AlN와 AlON 같은 질화막을 이용할 수 있다. 상기 감금 영역을 구성하는 반도체층은 p형 반도체층 또는 n형 반도체층일 수 있다. 상기 이득 영역을 구성하는 반도체층은 p형 반도체층, n형 반도체층 또는 불순물이 포함되지 않은 반도체층일 수 있다.
상기 감금 영역 및 이득 영역에 평행하도록 반사경이 더 형성되어 상기 감금 영역 및 이득 영역과 수직한 방향으로 출력광을 얻을 수 있다. 상기 감금 영역 및 이득 영역과 수직하도록 반사경이 더 형성되어 상기 감금 영역 및 이득 영역과 평행한 방향으로 출력광을 얻을 수 있다.
이상과 같은 본 발명의 반도체 광소자는 광통신 파장 영역에서 사용 가능하고 역학적으로 안정하고 열전도도가 우수하며 상업성을 갖춘 전류 제한 구조를 갖는다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위(상)"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.
도 1 내지 도 3은 본 발명에 의한 전류 제한 구조를 갖는 반도체 광소자의 제조방법 및 그에 따른 반도체 광소자를 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체 기판(10) 상에 제1 도전형, 예컨대 p형 또는 n형의 제1 반도체층(12)을 형성한다. 상기 반도체 기판(10)은 InP 기판을 사용할 수 있다. 상기 제1 반도체층(12)은 III-V족 반도체를 이용하여 하나 이상의 물질층으로 구성되나, 도 1에서는 편의상 두 개의 물질층(12a, 12b)으로 구성하였다. 상기 제1 반도체층(12)은 광소자 동작시 감금 영역(confining)으로 작용할 수 있다.
상기 제1 반도체층(12) 상에 리세스(recess, 15)를 갖는 제2 반도체층(14)을 형성한다. 상기 제1 반도체층(14)은 III-V족 반도체를 이용하여 하나 이상의 물질층으로 구성되나, 도 2에서는 편의상 하나의 물질층으로 구성하였다. 상기 제2 반도체층(14)은 p형 반도체층, n형 반도체층, 불순물이 포함되지 않는 반도체층 혹은 이들의 조합으로된 반도체층들로 형성할 수 있다. 상기 제2 반도체층(14)은 반도체 광소자 동작시 이득영역으로 작용할 수 있다.
상기 제2 반도체층(14) 상에 제1 도전형과 반대 도전형, 예컨대 n형 또는 p형의 제3 반도체층(16)을 형성한다. 다시 말해, 제1 반도체층(12)이 p형 반도체층일 경우 제3 반도체층(16)은 n형 반도체로 형성하고, 제1 반도체층(12)이 n형 반도체층일 경우 제3 반도체층(16)은 p형 반도체층으로 형성한다. 상기 제3 반도체층(16)은 III-V족 반도체를 이용하여 하나 이상의 물질층으로 구성되나, 도 1에서는 편의상 네 개의 물질층(16a, 16b, 16c, 16d)으로 구성하였다. 상기 제3 반도체층(16)은 광소자 동작시 감금 영역(confining region)으로 작용할 수 있다.
상기 제1 반도체층(12), 제2 반도체층(14) 및 제3 반도체층(16)을 구성하는 물질층은 InP 기판(10) 상에 성장될 수 있는 물질, 예컨대 InP, InGaAs, InAlGaAs, InAlAs, InGaAsP 등을 유기금속 기상 결정 성장 법(metal-organic vapor phase epitaxy)을 이용하여 형성한다.
상기 제1 반도체층(12), 제2 반도체층(14) 및 제3 반도체층(16)은 메사(mesa) 구조로 형성된다. 더하여, 상기 제2 반도체층(14)은 메사 구조 형성 후에 인산계 혹은 염산계 용액을 이용하여 선택적으로 습식에칭하여 측면부가 잘록하게 리세스(14)를 형성한다. 상기 제1 반도체층(12), 제2 반도체층(14) 및 제3 반도체층(16)을 구성하는 III-V 족 반도체 물질층들 사이에 선택성이 강한 다른 에칭방법을 이용할 수 도 있다. 상기 제1 반도체층(12), 제2 반도체층(14) 및 제3 반도체층(16)을 구성하는 III-V족 반도체 물질층의 조성을 조절함으로써 잘록하게 선택 에칭된 단면의 모양(etching profile)을 조절할 수 있다. 도 1에서는, 상기 제2 반도체층(14)에 리세스를 형성하였으나, 제1 반도체층(12)이나 제3 반도체층(16)을 구성하는 물질층중 적어도 어느 하나에 리세스를 형성하여도 무방하다.
도 2를 참조하면, 상기 리세스(14)를 채우도록 반도체 기판(10) 및 제1 반도체층(12) 및 제3 반도체층(16)의 측면벽에 열 전달이 좋은 산화막 혹은 질화막(18)을 증착한다. 도 2에서는 산화막 혹은 질화막을 리세스에 완전히 채우도록 형성하였으나, 일부만 채울 수 도 있다. 상기 리세스(14)에 의해 드러난 에칭면들은 누설전류(leakage current) 및 비발광 결합(non-radiative recombination) 등의 요인으로 작용하기 때문에 반도체 광소자의 특성이 열화된다. 따라서, 본 발명에서는 상기 리세스(14)에 의해 드러난 에칭면들에 산화막 혹은 질화막(18)을 증착함(passivation)으로써 이러한 반도체 광소자 열화 요인을 완화시킬 수 있고, 더하여 채워진 산화막 혹은 질화막으로 역학적으로 안정한 반도체 광소자가 된다.
상기 산화막 혹은 질화막(18)은 알루미늄 산화막(Al2O3), 마그네슘 산화막(MgO) 또는 알루미늄 질화막(AlN)을 이용할 수 있다. 상기 산화막(18)을 알루미늄 산화막(Al2O3)막으로 형성하는 경우 실제로 InP로 이루어진 반도체 기판(10) 위에 형성된 반도체층, 예컨대 InAlGaAs, InGaAsP, InAlAs, InGaAs 들과 비교해서 현저히 열전도도가 높아서 반도체 광소자의 열 방출이 원활해진다.
특히, InP로 이루어진 반도체 기판(10) 위에 성장되는 통신용 광원소자의 경우는 온도 상승에 의한 이득 저하가 큰 광소자 열화 요인이 되기 때문에 열방출이 잘 되는 본 발명의 반도체 광소자는 매우 유리하다. 더하여, 본 발명의 반도체 광소자를 레이저에 응용할 경우 리세스(14)에 산화막 혹은 질화막(18)을 증착하여 채움으로써 발광 영역의 굴절률과 주변의 굴절률 차이를 줄여주게 되어 레이저 출력광의 횡 모드 특성을 개선할 수 있다.
상기 리세스(14)에 산화막 혹은 질화막을 채워 넣는 방법은 원자층증착(atomic layer deposition) 방법을 이용한다. 특히, 원자층 증착법으로 TMA(tri methyl aluminum)와 H2O를 재료로 하여 알루미늄 산화막을 형성하면 1.67 정도의 높은 굴절률을 갖는 빽빽한(dense) 박막을 비교적 낮은 온도인 350 ℃에서 증착 할 수 있다. 이러한 원자층 증착법은 상업성을 갖추고 있다.
도 3을 참조하면, 상기 제3 반도체층(16)의 표면 및 반도체 기판(10)의 하부에 각각 제1 전극(20) 및 제2 전극(22)을 형성한다. 상기 반도체 기판(10)의 하부에 형성된 제2 전극(22)은 제1 반도체층(12)의 하부에 형성할 수 도 있다. 도 3에 도시한 바와 같이 제1 전극(20) 및 제2 전극(22)을 통하여 전압을 걸어 주었을 때 화살표로 표시한 바와 같은 전류 주입 경로가 나타난다. 즉, 제3 반도체층(16)으로 주입된 전류는 제2 반도체층(14)으로 공간적으로 제한되어 모이며 다시 제1 반도체층(12)을 통하여 퍼지게 된다.
이상과 같은 본 발명의 반도체 광소자는 측면 선택 에칭(lateral selective etching) 방법을 이용하여 전류를 흘려야 할 영역(제2 반도체층)만을 남김으로써 잘록한 형태의 리세스를 갖는 메사(mesa) 구조가 된다. 더하여, 본 발명은 반도체 광소자는 리세스에 절연성과 열전달성이 좋은 물질을 채워 넣으면 역학적으로 안정성이 확보되고 열방출성이 좋은 전류 제한 구조를 갖게 된다. 결과적으로, 본 발명의 반도체 광소자의 전극을 통하여 전압을 걸면 제2 반도체층을 통하여 전류가 효율적으로 흘러 갈 수 있다. 앞서의 설명에서 제1 반도체층(12) 및 제3 반도체층(16)은 감금 영역으로 작용하고, 제2 반도체층(14)은 이득영역으로 작용하는 것으로 설명되어 있으나, 이득영역은 감금 영역 사이에만 형성되면 되기 때문에리세스가 어디에 형성되는냐에 따라 감금 영역 및 이득영역은 변경될 수 있다.
도 4는 본 발명에 의한 전류 제한 구조를 갖는 반도체 광소자의 전류-전압 특성을 도시한 그래프이다.
구체적으로, 도 4에 도시된 바와 같이 산화막(알루미늄 산화막: Al2O3)이 채워진 반도체 광소자(실선으로 표시, 참조부호 a로 표시)가 산화막(알루미늄 산화막: Al2O3)으로 채워지지 않은 반도체 광소자(점선으로 표시, 참조부호 b로 표시)보다 누설전류(leakage current)가 낮음을 알 수 있다.
도 5 및 도 6은 각각 본 발명에 의한 전류 제한 구조를 갖는 반도체 광소자를 측면 출력형 광소자 및 표면(바닥) 출력형 광소자에 적용한 경우를 도시한 도면이다. 도 5 및 도 6에서, 도 1 내지 도 3과 동일한 참조번호는 동일한 부재를 나타낸다.
구체적으로, 도 5는 측면 출력형 광소자를 도시한 도면이다. 도 5에서는 반도체층(23), 즉 도 1 내지 도 3의 제1 반도체층 내지 제3 반도체층(12, 14, 16)과 수직하도록 반사경(24)이 형성되어 있어서 상기 제1 반도체층 내지 제3 반도체층(12, 14, 16)과 평행한 방향으로 출력광(26)을 얻을 수 있다. 도 6은 표면 출력형 광소자를 도시한 도면이다. 도 6에서는, 도 1 내지 도 3의 제1 반도체층 내지 제3 반도체층(12, 14, 16)과 평행하도록 반사경이 형성되어 있어서 상기 제1 반도체층 내지 제3 반도체층(12, 14, 16)과 수직한 방향으로 출력광(28)을 얻을 수 있다.
더하여, 본 발명에 의한 전류 제한 구조를 갖는 반도체 광소자는 측면 방출 반도체 레이저, 측면 방출 발광 다이오드, 표면 방출 반도체 레이저, 표면 방출 발광 다이오드, 수광 다이오드, 반도체 광 증폭기, 광검출기 등에도 적용할 수 있다.
상술한 바와 같은 본 발명의 반도체 광소자는 전류 제한 구조를 갖게끔 반도체층의 선택 에칭을 통해서 잘록하게 에칭해 리세스를 형성하고 상기 리세스에 열 전달이 좋은 산화막 혹은 질화막을 증착하여 채워 넣는다.
이에 따라, 본 발명의 반도체 광소자는 역학적 안정성을 갖게 되고 우수한 열전도 특성을 얻을 수 있다. 또한 본 발명의 반도체 광소자는 상기 리세스에 원자층 증착법을 이용하여 산화막 혹은 질화막을 채워 넣어 에칭된 표면에서의 누설전류 낮출 수 있어 안정성(reliability)을 확보할 수 있고 상업성을 확보할 수 있다.
결과적으로, 본 발명의 반도체 광소자는 광통신 파장 영역에서 사용 가능하고 역학적으로 안정하고 열전도도가 우수하며 상업성을 갖춘 전류 제한 구조를 갖는다. 더하여, 본 발명의 반도체 광소자는 광원 및 검출 소자의 기술 분야, 광통신 기술 분야, 발광 다이오드 및 레이저, 수직공진 표면 방출 레이저 기술 분야에서 사용될 수 있다.

Claims (13)

  1. 반도체 기판 상에 형성되고 하나 이상의 물질층으로 구성된 제1 도전형의 제1 반도체층;
    상기 제1 반도체층 상에 하나 이상의 물질층으로 구성된 제2 반도체층;
    상기 제2 반도체층 상에 상기 제1 도전형과 반대의 제2 도전형으로 하나 이상의 물질층으로 이루어지는 제3 반도체층으로 구성되고,
    상기 제1 반도체층, 제2 반도체층 및 제3 반도체층은 메사 구조로 되어 있고, 상기 제1 반도체층, 제2 반도체층 및 제3 반도체층을 구성하는 물질층중 적어도 어느 한 층의 측면부는 리세스되어 있고, 상기 리세스에는 산화막 혹은 질화막이 일부 혹은 전체에 채워져 있는 것을 특징으로 하는 반도체 광소자.
  2. 제1항에 있어서, 상기 제1 반도체층이 p형 반도체층일 경우 상기 제3 반도체층은 n형 반도체층이며, 상기 제1 반도체층이 n형 반도체층일 경우 상기 제3 반도체층은 p형 반도체층인 것을 특징으로 하는 반도체 광소자.
  3. 제1항에 있어서, 상기 제2 반도체층은 p형 반도체층, n형 반도체층 또는 불순물이 포함되지 않은 반도체층인 것을 특징으로 하는 반도체 광소자.
  4. 제1항에 있어서, 상기 제1 반도체층 및 제3 반도체층은 감금 영역이며, 상기 제2 반도체층은 이득 영역인 것을 특징으로 하는 광소자.
  5. 제1항에 있어서, 상기 산화막 혹은 질화막은 원자층 증착법(atomic layer deposition)법에 의하여 형성된 알루미늄 산화막(Al2O3), 마그네슘 산화막(MgO) 또는 알루미늄 질화막(AlN)인 것을 특징으로 하는 반도체 광소자.
  6. 제1항에 있어서, 상기 제1 반도체층 내지 제3 반도체층과 평행하도록 반사경이 더 형성되어 상기 제1 반도체층 내지 제3 반도체층과 수직한 방향으로 출력광을 얻을 수 있는 것을 특징으로 하는 반도체 광소자.
  7. 제1항에 있어서, 상기 제1 반도체층 내지 제3 반도체층과 수직하도록 반사경이 더 형성되어 상기 제1 반도체층 내지 제3 반도체층과 평행한 방향으로 출력광을 얻을 수 있는 것을 특징으로 하는 반도체 광소자.
  8. 반도체 기판 상에 서로 다른 도전형으로 형성되고, 각각 하나 이상의 물질층으로 이루어지는 반도체층으로 구성된 감금 영역;
    상기 서로 다른 도전형의 반도체층으로 구성된 전류 제한 영역 사이에 형성되고 하나 이상의 물질층으로 이루어지는 반도체층으로 구성된 이득 영역으로 구성되고,
    상기 감금 영역 및 이득 영역은 메사 구조로 되어 있고, 상기 감금 영역 및 이득 영역의 반도체층을 구성하는 물질층중 적어도 어느 한 층의 측면부는 리세스되어 있고, 상기 리세스에는 산화막 혹은 질화막이 일부 혹은 전체에 채워져 있는 것을 특징으로 하는 반도체 광소자.
  9. 제8항에 있어서, 상기 산화막 혹은 질화막은 원자층 증착법(atomic layer deposition)법에 의하여 형성된 알루미늄 산화막(Al2O3), 마그네슘 산화막(MgO) 또는 알루미늄 질화막(AlN)인 것을 특징으로 하는 반도체 광소자.
  10. 제8항에 있어서, 상기 감금 영역을 구성하는 반도체층은 p형 반도체층 또는 n형 반도체층인 것을 특징으로 하는 반도체 광소자.
  11. 제8항에 있어서, 상기 이득 영역을 구성하는 반도체층은 p형 반도체층, n형 반도체층 또는 불순물이 포함되지 않은 반도체층인 것을 특징으로 하는 반도체 광소자.
  12. 제8항에 있어서, 상기 감금 영역 및 이득 영역에 평행하도록 반사경이 더 형성되어 상기 감금 영역 및 이득 영역과 수직한 방향으로 출력광을 얻을 수 있는 것을 특징으로 하는 반도체 광소자.
  13. 제8항에 있어서, 상기 감금 영역 및 이득 영역과 수직하도록 반사경이 더 형성되어 상기 감금 영역 및 이득 영역과 평행한 방향으로 출력광을 얻을 수 있는 것을 특징으로 하는 반도체 광소자.
KR10-2002-0069586A 2002-11-11 2002-11-11 전류 제한 구조를 갖는 반도체 광소자의 제조방법 KR100523484B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0069586A KR100523484B1 (ko) 2002-11-11 2002-11-11 전류 제한 구조를 갖는 반도체 광소자의 제조방법
EP03256847A EP1418631A3 (en) 2002-11-11 2003-10-29 Semiconductor optical device having current-confined structure
US10/699,127 US7230276B2 (en) 2002-11-11 2003-10-30 Semiconductor optical device having current-confined structure
JP2003381711A JP4167968B2 (ja) 2002-11-11 2003-11-11 半導体光素子
US11/698,418 US7394104B2 (en) 2002-11-11 2007-01-25 Semiconductor optical device having current-confined structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0069586A KR100523484B1 (ko) 2002-11-11 2002-11-11 전류 제한 구조를 갖는 반도체 광소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20040041730A true KR20040041730A (ko) 2004-05-20
KR100523484B1 KR100523484B1 (ko) 2005-10-24

Family

ID=32105683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0069586A KR100523484B1 (ko) 2002-11-11 2002-11-11 전류 제한 구조를 갖는 반도체 광소자의 제조방법

Country Status (4)

Country Link
US (2) US7230276B2 (ko)
EP (1) EP1418631A3 (ko)
JP (1) JP4167968B2 (ko)
KR (1) KR100523484B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361656B1 (ko) * 2010-09-03 2014-02-12 한국전자통신연구원 발광 소자 및 그 제조 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523484B1 (ko) * 2002-11-11 2005-10-24 한국전자통신연구원 전류 제한 구조를 갖는 반도체 광소자의 제조방법
JP2005142463A (ja) * 2003-11-10 2005-06-02 Sony Corp 半導体発光素子およびその製造方法
KR100527108B1 (ko) * 2003-11-28 2005-11-09 한국전자통신연구원 반도체 광소자의 제작 방법
US7672347B2 (en) * 2004-05-14 2010-03-02 Sony Corporation Semiconductor light emitting device
DE102004032696A1 (de) * 2004-07-06 2006-02-16 Universität Ulm Oberflächenemittierender Halbleiterlaser mit lateraler Wärmeabfuhr
KR100616596B1 (ko) * 2004-07-09 2006-08-28 삼성전기주식회사 질화물 반도체 소자 및 제조방법
JP5114865B2 (ja) * 2006-04-26 2013-01-09 日産自動車株式会社 半導体装置
US7635874B2 (en) * 2005-09-26 2009-12-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Edge-emitting LED assembly
JP2007201373A (ja) * 2006-01-30 2007-08-09 Sharp Corp 半導体レーザ素子
JP2008060132A (ja) * 2006-08-29 2008-03-13 Rohm Co Ltd 半導体発光素子およびその製造方法
US7680162B2 (en) * 2006-12-06 2010-03-16 Electronics And Telecommunications Research Institute Long wavelength vertical cavity surface emitting laser device and method of fabricating the same
US7995892B2 (en) * 2007-06-01 2011-08-09 Lawrence Livermore National Security, Llc Low loss, high and low index contrast waveguides in semiconductors
US7718455B2 (en) * 2007-12-17 2010-05-18 Palo Alto Research Center Incorporated Method of forming a buried aperture nitride light emitting device
DE102008024327A1 (de) * 2008-05-20 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit einer reflektierenden Schicht
DE102009058796A1 (de) 2009-12-18 2011-06-22 OSRAM Opto Semiconductors GmbH, 93055 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR20120137865A (ko) * 2011-06-13 2012-12-24 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
TWI447950B (zh) * 2011-07-14 2014-08-01 Lextar Electronics Corp 發光二極體與其形成方法
JP5853496B2 (ja) * 2011-08-30 2016-02-09 富士ゼロックス株式会社 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
US9865772B2 (en) 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
KR102266960B1 (ko) * 2016-03-02 2021-06-18 한국전자통신연구원 쇼트키 다이오드 및 이의 제조 방법
EP3417490B1 (en) * 2016-06-30 2022-05-18 Apple Inc. Led structures for reduced non-radiative sidewall recombination
CN106785908A (zh) * 2016-12-30 2017-05-31 北京工业大学 一种基于二次外延技术的非选择氧化垂直腔面发射激光器
CN110178276B (zh) 2017-01-16 2020-12-29 苹果公司 在同一基板上组合不同散度的发光元件
US11381060B2 (en) * 2017-04-04 2022-07-05 Apple Inc. VCSELs with improved optical and electrical confinement
US11652333B2 (en) 2017-11-30 2023-05-16 Sony Semiconductor Solutions Corporation Surface-emitting semiconductor laser
US11322910B2 (en) 2019-02-21 2022-05-03 Apple Inc. Indium-phosphide VCSEL with dielectric DBR
US11418010B2 (en) 2019-04-01 2022-08-16 Apple Inc. VCSEL array with tight pitch and high efficiency
US11374381B1 (en) 2019-06-10 2022-06-28 Apple Inc. Integrated laser module
JP2023181565A (ja) * 2020-11-04 2023-12-25 ソニーグループ株式会社 垂直共振器型面発光レーザ素子及び垂直共振器型面発光レーザ素子の製造方法
CN113224642A (zh) * 2021-04-19 2021-08-06 深圳市德明利光电有限公司 一种面射型激光器及其制造方法
CN113659050B (zh) * 2021-08-17 2023-07-04 天津三安光电有限公司 一种发光二极管及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3419600A1 (de) * 1984-05-25 1985-11-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Pilzfoermiger streifen-halbleiterlaser
JPH04186787A (ja) 1990-11-21 1992-07-03 Hitachi Ltd 半導体装置の製造方法
US5262360A (en) * 1990-12-31 1993-11-16 The Board Of Trustees Of The University Of Illinois AlGaAs native oxide
US5327448A (en) * 1992-03-30 1994-07-05 The Board Of Trustees Of The University Of Illinois Semiconductor devices and techniques for controlled optical confinement
FR2695761B1 (fr) * 1992-09-11 1994-12-30 Slimane Loualiche Procédé de fabrication de dispositifs électro-optiques à ruban, notamment de lasers, et dispositifs ainsi obtenus.
FI92897C (fi) * 1993-07-20 1995-01-10 Planar International Oy Ltd Menetelmä kerrosrakenteen valmistamiseksi elektroluminenssikomponentteja varten
US5550081A (en) * 1994-04-08 1996-08-27 Board Of Trustees Of The University Of Illinois Method of fabricating a semiconductor device by oxidizing aluminum-bearing 1H-V semiconductor in water vapor environment
JP3432910B2 (ja) * 1994-09-28 2003-08-04 ローム株式会社 半導体レーザ
US5493577A (en) * 1994-12-21 1996-02-20 Sandia Corporation Efficient semiconductor light-emitting device and method
EP0918384B1 (en) * 1995-01-20 2002-12-11 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device and method for fabricating the same
US5719891A (en) * 1995-12-18 1998-02-17 Picolight Incorporated Conductive element with lateral oxidation barrier
KR100251348B1 (ko) 1996-12-30 2000-05-01 김영환 Rwg 레이저 다이오드 및 그 제조 방법
JP3897186B2 (ja) * 1997-03-27 2007-03-22 シャープ株式会社 化合物半導体レーザ
JP3499749B2 (ja) * 1998-06-30 2004-02-23 株式会社東芝 半導体発光素子及びその製造方法
JP2000151016A (ja) * 1998-11-05 2000-05-30 Furukawa Electric Co Ltd:The 半導体素子の作製方法
KR100281644B1 (ko) * 1998-11-23 2001-03-02 정선종 양자우물 혼합을 갖는 수직공진 표면 방출레이저 구조
JP3968910B2 (ja) * 1999-04-23 2007-08-29 富士ゼロックス株式会社 面発光レーザアレイ
JP2000332355A (ja) * 1999-05-21 2000-11-30 Fuji Xerox Co Ltd 面発光型半導体レーザ
US6687281B2 (en) * 2000-08-22 2004-02-03 The Regents Of The University Of California Double intracavity contacted long-wavelength VCSELs
US6965626B2 (en) * 2002-09-03 2005-11-15 Finisar Corporation Single mode VCSEL
KR100523484B1 (ko) * 2002-11-11 2005-10-24 한국전자통신연구원 전류 제한 구조를 갖는 반도체 광소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361656B1 (ko) * 2010-09-03 2014-02-12 한국전자통신연구원 발광 소자 및 그 제조 방법

Also Published As

Publication number Publication date
JP4167968B2 (ja) 2008-10-22
JP2004165667A (ja) 2004-06-10
EP1418631A2 (en) 2004-05-12
US7394104B2 (en) 2008-07-01
US20070120206A1 (en) 2007-05-31
EP1418631A3 (en) 2007-07-11
US20040099857A1 (en) 2004-05-27
KR100523484B1 (ko) 2005-10-24
US7230276B2 (en) 2007-06-12

Similar Documents

Publication Publication Date Title
KR100523484B1 (ko) 전류 제한 구조를 갖는 반도체 광소자의 제조방법
CA2297037C (en) Semiconductor devices and methods with tunnel contact hole sources
US5018157A (en) Vertical cavity semiconductor lasers
US6800500B2 (en) III-nitride light emitting devices fabricated by substrate removal
US5063569A (en) Vertical-cavity surface-emitting laser with non-epitaxial multilayered dielectric reflectors located on both surfaces
US5010374A (en) Quantum well laser utilizing an inversion layer
US20150318666A1 (en) Vertical-cavity surface-emitting transistor laser, t-vcsel and method for producing the same
JP2004336039A (ja) トンネル接合構造を組み込んだＧａＡｓベースの長波長レーザ
US6990134B2 (en) GaN series surface-emitting laser diode having spacer for effective diffusion of holes between P-type electrode and active layer, and method for manufacturing the same
JP2884603B2 (ja) 半導体レーザ素子
JPH04225588A (ja) 半導体レーザ構造体
JPH04211186A (ja) 垂直型半導体レーザ
US6931044B2 (en) Method and apparatus for improving temperature performance for GaAsSb/GaAs devices
JPH07288362A (ja) 垂直共振器型面発光半導体レーザ
RU2611555C1 (ru) Полупроводниковый вертикально-излучающий лазер с внутрирезонаторными контактами
KR100545113B1 (ko) 가시파장의수직공동표면방출레이저
JP2004031925A (ja) ｎ型半導体分布ブラッグ反射器および面発光半導体レーザ素子および面発光レーザアレイおよび面発光レーザモジュールおよび光インターコネクションシステムおよび光通信システム
JP2005354038A (ja) 半導体発光素子
CN107645121B (zh) 脊形阵列半导体激光器及其制作方法
WO2021177036A1 (ja) 面発光レーザ
US20070127533A1 (en) Long-wavelength vertical cavity surface emitting lasers having oxide aperture and method for manufacturing the same
JPH11284280A (ja) 半導体レーザ装置及びその製造方法ならびにｉｉｉ−ｖ族化合物半導体素子の製造方法
JP2004063634A (ja) 半導体分布ブラッグ反射器および面発光レーザ素子および面発光レーザアレイおよび光通信システムおよび光インターコネクションシステム
JP2002198613A (ja) 突起状構造を有する半導体素子およびその製造方法
US8213474B2 (en) Asymmetric DBR pairs combined with periodic and modulation doping to maximize conduction and reflectivity, and minimize absorption

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee