KR101361656B1 - 발광 소자 및 그 제조 방법 - Google Patents
발광 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101361656B1 KR101361656B1 KR1020100086644A KR20100086644A KR101361656B1 KR 101361656 B1 KR101361656 B1 KR 101361656B1 KR 1020100086644 A KR1020100086644 A KR 1020100086644A KR 20100086644 A KR20100086644 A KR 20100086644A KR 101361656 B1 KR101361656 B1 KR 101361656B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- type layer
- type
- emitting device
- light emitting
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 230000001681 protective effect Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims 2
- 239000010408 film Substances 0.000 abstract description 16
- 239000010409 thin film Substances 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 6
- 238000005215 recombination Methods 0.000 abstract description 3
- 230000006798 recombination Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 174
- 239000000758 substrate Substances 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
발광 소자 및 그 제조 방법을 제공한다. 이 발광 소자는 제 2 P형층의 폭이 제 2 N형층보다 좁음으로써, 터널 정션을 형성하면서 제 2 P형층만으로 전류 제한층의 기능을 함으로써, 전류제한층 형성으로 인한 소자의 저항 증가를 줄이고 고속 동작에 유리하다. 이 발광 소자에서 제 2 P형층과 제 2 N형층이 타입 II 밴드 정렬을 가지는 박막으로 형성되어 터널 정션이 형성되므로 불순물 첨가량을 줄일 수 있어 터널 다이오드의 형성을 용이하게 할 수 있다. 이 발광소자는 제 2 P형층의 측면과 제 2 N형층의 하부면을 덮는 표면 보호막을 더 포함하므로써, 소자 내부에서 빛의 산란 또는 표면 재결합으로 인한 전자가 식각면에서 포획되는 것을 막을 수 있다.
Description
본 발명은 발광 소자 및 그 제조 방법에 관한 것이다.
반도체 발광 소자는 소자 내부의 열 발생을 최소화하기 위하여 문턱전압을 낮추는 것이 요구되며, 이는 고속 동작을 위해서도 필요하다. 또한 반도체 발광 소자에서는 광흡수로 인한 광손실을 최소화하는 것이 요구되고 있다. 이를 위하여 다양한 방법이 연구되고 있다.
본 발명이 해결하고자 하는 과제는 저항을 줄이고 고속 동작에 유리한 발광 소자 및 그 제조 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 발광 소자는 제 1 N형 층; 상기 제 1 N형 층 상의 활성층; 상기 활성층 상의 제 1 P형 층; 상기 제 1 P형 층 상에 배치되는 제 2 P형 층; 및 제 2 P형 층 상의 제 2 N형 층을 포함하되, 상기 제 2 P형 층은 상기 제 2 N형 층의 폭보다 좁은 폭을 가지는 것을 특징으로 한다.
상기 제 2 N형 층은 상기 제 1 N형 층에 도핑된 불순물의 농도보다 높은 농도의 불순물로 도핑될 수 있다. 상기 제 2 P형 층은 상기 제 1 P형 층에 도핑된 불순물의 농도보다 높은 농도의 불순물로 도핑될 수 있다.
상기 제 2 N형층과 상기 제 2 P형 층은 타입 II 밴드정렬을 가지는 박막일 수 있다.
상기 제 2 P형 층은 상기 제 1 P형 층의 폭보다 좁은 폭을 가질 수 있다.
상기 발광 소자는 상기 제 2 P형 층의 측벽, 이에 연결된 상기 제 2 N형 층의 하부면, 그리고 이에 연결된 상기 제 1 P형 층의 상부면을 덮는 표면 보호막을 더 포함할 수 있다. 상기 표면 보호막은 유전체막일 수 있으며, 예를 들면 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막 및 알루미늄 질화막을 포함하는 그룹에서 선택되는 적어도 하나일 수 있다.
상기 발광 소자는 상기 활성층과 상기 제 1 N형 층 사이에 개재되는 제 1 SCH(Searate-Confinement Heterostructure) 층과, 그리고 상기 활성층과 상기 제 1 P형 층 사이에 개재되는 제 2 SCH 층을 더 포함할 수 있다.
상기 발광 소자는 상기 제 2 N형 층을 사이에 두고 상기 제 2 P형 층과 마주보는 제 1 전극을 더 포함한다.
상기 발광소자는 상기 제 1 SCH층과 상기 제 1 N형 층 사이에 개재되는 제 1 거울층과, 그리고 상기 제 2 N형 층과 상기 제 1 전극 사이에 개재되는 제 2 거울층을 더 포함할 수 있다.
본 발명의 일 예에 따른 발광 소자는 제 2 P형층의 폭이 제 2 N형층보다 좁음으로써, 제 2 N형층은 저항을 줄일 수 있고, 제 2 P형층은 전류 제한층의 기능을 할 수 있어, 전류 퍼짐을 줄여 문턱전류를 낮추며 고속 동작에 유리하다.
본 발명의 다른 예에 따른 발광 소자에서 제 2 P형층과 제 2 N형층이 타입 II 밴드 정렬을 가지는 박막으로 형성되어 제 2 P형층과 제 2 N형층에 불순물 첨가량이 낮아도 터널 정션이 가능하여 터널 다이오드의 형성을 용이하게 할 수 있다.
본 발명의 또 다른 예에 따른 발광소자는 제 2 P형층의 측면과 제 2 N형층의 하부면을 덮는 표면 보호막을 더 포함하므로써, 소자 내부에서 빛의 산란 또는 표면 재결합에 의해 전자가 식각면에서 포획되는 것을 막을 수 있다.
도 1은 본 발명의 실시예 1에 따른 발광 소자의 단면도이다.
도 2는 본 발명의 실시예 2에 따른 발광 소자의 단면도이다.
도 3은 본 발명의 실시예 3에 따른 발광 소자의 단면도이다.
도 2는 본 발명의 실시예 2에 따른 발광 소자의 단면도이다.
도 3은 본 발명의 실시예 3에 따른 발광 소자의 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
<실시예 1>
도 1은 본 발명의 실시예 1에 따른 발광 소자의 단면도이다.
도 1을 참조하면, 본 실시예에 따른 발광 소자는 제 1 N형 층(101)을 포함한다. 상기 제 1 N형 층(101)은 N형 기판이거나 N형 클래드 층(cladding layer)일 수 있다. 상기 제 1 N형 층(101)이 N형 기판일 경우, 예를 들면 N형 InP로 형성될 수 있다. 상기 제 1 N형층(101) 상에는 하부 SCH층(102)이 배치된다. 상기 하부 SCH층(102)은 예를 들면 불순물이 도핑되지 않은 InAlGaAs로 형성될 수 있다. 상기 하부 SCH층(102) 상에는 활성층(103)이 배치된다. 상기 활성층(103)은 불순물이 도핑되지 않은 InAlGaAs/InGaAs로 형성될 수 있다. 상기 활성층(103)은 양자우물 구조를 가지며, 빛이 발생되는 영역에 해당한다. 상기 활성층(103) 상에는 상부 SCH층(104)이 배치된다. 상기 상부 SCH층(104)은 예를 들면 불순물이 도핑되지 않은 InAlGaAs로 형성될 수 있다. 상기 상부 SCH층(104) 상에 제 1 P형 층(105)이 배치된다. 상기 제 1 P형층(105)은 P형 InP로 형성될 수 있다. 상기 제 1 N형 층(101)부터 상기 제 1 P형층(105)은 공진층을 구성할 수 있다. 상기 SCH층들(102, 104)은 선택적으로 배치되는 것이며 필수적인 사항은 아니다.
계속해서, 상기 제 1 P형층(105) 상에 제 2 P형층(106)이 배치된다. 상기 제 2 P형층(106)은 상기 제 1 P형층(105)에 도핑된 불순물의 농도보다 높은 농도의 P형의 불순물로 도핑될 수 있다. 상기 제 2 P형층(106)은 P형 불순물 다량 첨가층으로 명명될 수도 있다. 상기 제 2 P형층(106) 상에는 제 2 N형층(107)이 배치된다. 상기 제 2 N형층(107)은 상기 제 1 N형층(101)에 도핑된 불순물의 농도보다 높은 농도의 N형의 불순물로 도핑될 수 있다. 상기 제 2 N형층(107)은 N형 불순물 다량 첨가층으로 명명될 수도 있다. 상기 제 2 P형층(106)과 상기 제 2 N형층(107)은 타입 II 밴드 정렬을 가지는 박막으로 서로에 대해 식각 선택비를 가지는 막으로 형성될 수 있다. 여기서 타입 II 밴드 정렬이란, PN접합을 이루는 두 막의 에너지 밴드의 정렬이 타입 II를 가지는 것을 말하며, 구체적으로, 비전도대 에너지 단차(△Ev)와 전도대 에너지 단차(△Ec)의 부호가 동일한 경우를 말한다. 구체적으로 예를 들면, 상기 제 2 P형층(106) P++ InAlAs로 형성될 수 있다. 상기 제 2 N형층(107)은 N++ InP로 형성될 수 있다. 이와 같이 타입 II 밴드 정렬을 가지는 박막으로 제 2 P형층(106)과 제 2 N형층(107)을 형성하면, 타입 I 밴드 정렬을 가지는 박막 구조에 비해 불순물 첨가량을 낮춰도 터널 다이오드 형성을 용이하게 구현할 수 있다. 여기서 타입 I 밴드 정렬이란, PN접합을 이루는 두 막의 에너지 밴드의 정렬이 타입 I를 가지는 것을 말하며, 구체적으로, 비전도대 에너지 단차(△Ev)와 전도대 에너지 단차(△Ec)의 부호가 반대인 경우를 말한다. 상기 제 2 P형층(106)은 상기 제 2 N형층(107) 보다 그리고 상기 제 1 P형층(105) 보다 좁은 폭을 가지도록 형성된다. 이로써 상기 제 2 P형층(106)의 측면에 공기층(A)이 형성된다. 상기 제 2 P형층(106)의 폭이 상기 제 2 N형층(107) 보다 그리고 상기 제 1 P형층(105) 보다 좁은 폭을 가짐으로써, 상기 제 2 P형층(106)은 전류 제한 층의 기능을 할 수 있다. 이로써 전자 또는 양공(hole)이 상부인 제 2 N형층(107)로부터 아래로 전달되면서 퍼지는 것을 줄일 수 있다. 터널 정션을 사용하면서 P++층(제 2 P형층, 106)만으로 전류 제한층을 형성하면 소자내 P형 박막(제 2 P형층, 106)의 두께를 최소화하여 광손실을 줄이면서 문턱전압을 낮추고 고속동작을 실현할 수 있다.
상기 제 2 P형층(107) 상에는 N형 스페이스 층(108)이 배치된다. 상기 N형 스페이스층(108)은 N+ InGaAs 또는 N- InP로 형성될 수 있다. 상기 N형 스페이스 층(108) 상에는 N형 오믹콘택층(109)과 상부전극(112)이 차례로 배치된다. 상기 제 1 N형 층(101) 하부에는 하부전극(113)이 배치된다. 상기 하부전극(113), 상기 제 1 N형 층(101), 상기 하부 SCH층(102), 상기 활성층(103) 및 상기 상부 SCH층(104)의 일 측면들은 수직적으로 정렬될 수 있다. 상기 제 1 P형층(105), 상기 제 2 N형층(107), 상기 N형 스페이스 층(108), 상기 N형 오믹콘택층(109) 및 상기 상부전극(112)의 일 측면들은 수직적으로 정렬될 수 있다. 상기 제 1 N형 층(101)부터 상기 N형 스페이스 층(108)까지 해당되는 층들(101~108)의 두께는 레이저 설계 파장의 정수배가 되도록 한다.
본 실시예에 따른 발광 소자를 형성하는 과정은 다음과 같다.
도 1을 참조하여, 먼저, 제 1 N형층(101) 상에 하부 SCH층(102)부터 N형 스페이스 층(108)까지 순차적으로 형성한 후에, 상기 N형 스페이스 층(108) 상에 식각 마스크를 형성한다. 그리고 식각 공정을 진행하여 상기 N형 스페이스층(108)부터 제 1 P형층(105)까지 순차적으로 패터닝하여 상기 상부 SCH층(104)의 상부를 일부 노출시킨다. 그리고 선택적 습식 식각 공정을 진행하여 상기 제 2 P형 층(106)을 일부 제거하여 제 2 N형층(107)의 하부면과 상기 제 1 P형층(105)의 상부면을 일부 노출시킨다. 이때, 인산(H3PO4) :과산화수소수(H2O2):물(H20)의 비율을 약 1:1:10 비율로 섞은 식각액을 사용하여 선택적 식각 공정을 진행할 수 있다. 후속으로, N형 오믹콘택층(109) 및 전극들(112, 113)을 형성한다.
<실시예 2>
도 2는 본 발명의 실시예 2에 따른 발광 소자의 단면도이다.
도 2를 참조하면, 실시예 1의 경우와 비교하여, 본 실시예에 따른 발광소자는 제 2 P형층(106)의 측면, 제 2 N형층(107)의 하부면 및 제 1 P형층(105)의 상부면을 콘포말하게 덮는 표면 보호막(209)을 더 포함한다. 상기 표면 보호막(209)의 두께는 상기 제 2 P형층(106)의 두께의 반보다 얇은 두께를 가져 공기층(A)이 존재할 수 있다. 상기 표면 보호막(209)은 유전체막으로 예를 들면 실리콘 질화막 및/또는 실리콘 산화막일 수 있다. 상기 표면 보호막(209)은 전류 제한층의 기능을 하는 제 2 P형층(106)을 보호하며, 소자 내부에서 빛의 산란 또는 전자의 표면 재결합을 줄여 전자가 식각면에서 포획되는 것을 막을 수 있다. 그 외의 구성은 실시예 1과 동일/유사할 수 있다.
본 실시예에 따른 발광 소자의 제조 방법에 따르면, 실시예 1에서 선택적 습식 식각 공정으로 제 2 P형층(106)의 일부를 제거하여 제 2 N형층(107)의 하부면과 제 1 P형층(105)의 상부면을 노출시킨 후에, 표면 보호막(209)을 형성한다. 상기 표면 보호막(209)은 ALD(Atomic layer deposition)이나 PECVD(Plasma-enhanced chemical vapor deposition)으로 콘포말하게(conformally) 형성될 수 있다. 이때, 상기 표면 보호막(209)은 N형 스페이스층(108)의 상부면과 층들(101~108)의 측면에 전면적으로 형성될 수 있다. 이때 마스크 등을 사용하여 상기 제 2 N형층(107)과 상기 제 1 P형층(105) 사이에만 남기고 불필요한 곳에 형성된 표면 보호막(209)을 선택적으로 제거할 수 있다. 그 외의 제조 과정은 실시예 1과 동일/유사할 수 있다.
<실시예 3>
도 3은 본 발명의 실시예 3에 따른 발광 소자의 단면도이다.
도 3을 참조하면, 본 실시예에 따른 발광 소자는 브레그 거울(Bragg Mirror, 310, 311)을 포함하는 표면 방출 레이저를 개시한다. 실시예 2와 다른 구성으로는, 제 1 N형층(101)과 하부 SCH층(102) 사이에 하부 N형 브래그 거울층(310)과 하부 N형 스페이스 층(301)이 개재되고, N형 스페이스 층(108)과 N형 오믹 콘택층(109) 사이에 상부 N형 브래그 거울층(311)이 개재된다. 상기 브래그 거울층들(310, 311)은 굴절률이 서로 다른 두개의 박막을 레이저 설계 파장의 1/4 파장 두께로 반복 증착하여 형성될 수 있다. 예를 들면, 상기 브래그 거울층들(310, 311)은 InAlAs와 InAlGaAs이 교대로 반복적으로 증착되어 형성될 수 있다. 그 외의 구성 및 제조 방법은 실시예 2와 동일/유사할 수 있다.
101: 제 1 N형 층 102: 하부 SCH층
103: 활성층 104: 상부 SCH층
105: 제 1 P형 층 106: 제 2 P형층
107: 제 2 N형층 108: N형 스페이스 층
109: N형 오믹콘택층 112: 상부전극
113: 하부전극 209: 표면보호막
301: 하부 N형 스페이스 층 310,311: 브레그 거울 층
103: 활성층 104: 상부 SCH층
105: 제 1 P형 층 106: 제 2 P형층
107: 제 2 N형층 108: N형 스페이스 층
109: N형 오믹콘택층 112: 상부전극
113: 하부전극 209: 표면보호막
301: 하부 N형 스페이스 층 310,311: 브레그 거울 층
Claims (10)
- 제 1 N형 층;
상기 제 1 N형 층 상의 활성층;
상기 활성층 상의 제 1 P형 층;
상기 제 1 P형 층 상에 배치되는 제 2 P형 층; 및
제 2 P형 층 상의 제 2 N형 층을 포함하되,
상기 제 2 P형 층은 상기 제 2 N형 층의 폭보다 좁은 폭을 가지는 것을 특징으로 하는 발광 소자. - 제 1 항에 있어서,
상기 제 2 P형 층은 상기 제 1 P형 층의 폭보다 좁은 폭을 갖고,
상기 제 1 P형 층 및 상기 제 2 N형 층 사이에 개재된 공기층을 더 포함하는 발광 소자. - 제 1 항에 있어서,
상기 제 1 P형 층은 상기 제1 N형 층의 폭보다 좁은 폭을 갖는 발광 소자. - 제 1 항에 있어서,
상기 제 2 P형 층과 상기 제 2 N형 층은 타입 II 밴드 정렬을 갖는 발광 소자. - 제 1 항에 있어서,
상기 제 2 N형 층의 불순물 농도는 상기 제 1 N형 층의 불순물 농도보다 높고, 상기 제 2 P형 층의 불순물 농도는 상기 제 1 P형 층의 불순물 농도보다 높은 발광 소자. - 제 1 항에 있어서,
상기 제 1 P형 층 및 상기 제 2 N형 층 사이에 개재된 표면보호막을 더 포함하는 발광 소자. - 제 6 항에 있어서,
상기 표면보호막은 상기 제 1 P형 층의 상부면의 일부, 상기 제 2 P형 층의 측면, 및 상기 제 2 N형 층의 하부면의 일부를 덮되,
상기 표면보호막 내에 공기층을 더 포함하는 발광 소자. - 제 1 항에 있어서,
상기 제 1 N형 층과 상기 활성층 및/또는 상기 활성층과 상기 제 1 P형 층 사이에 개재된 SCH 층을 더 포함하는 발광 소자. - 제 1 항에 있어서,
상기 제 2 N형 층 상에 배치된 N형 스페이서 층;
상기 N형 스페이서 층 상에 차례로 배치된 N형 오믹콘택층 및 상부전극; 및
상기 제 1 N형 층 하부에 배치된 하부 전극을 더 포함하는 발광 소자. - 제 1 항에 있어서,
상기 제 1 N형 층과 상기 활성층 사이 및/또는 상기 제 2 N형 층 상에 브래그 거울층을 더 포함하는 발광 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100086644A KR101361656B1 (ko) | 2010-09-03 | 2010-09-03 | 발광 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100086644A KR101361656B1 (ko) | 2010-09-03 | 2010-09-03 | 발광 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120024049A KR20120024049A (ko) | 2012-03-14 |
| KR101361656B1 true KR101361656B1 (ko) | 2014-02-12 |
Family
ID=46131166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100086644A KR101361656B1 (ko) | 2010-09-03 | 2010-09-03 | 발광 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101361656B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715038A (ja) * | 1993-06-21 | 1995-01-17 | Toshiba Corp | 半導体発光素子 |
| JPH11204889A (ja) * | 1997-11-14 | 1999-07-30 | Sony Corp | 半導体発光素子 |
| KR20040041730A (ko) * | 2002-11-11 | 2004-05-20 | 한국전자통신연구원 | 전류 제한 구조를 갖는 반도체 광소자 |
-
2010
- 2010-09-03 KR KR1020100086644A patent/KR101361656B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715038A (ja) * | 1993-06-21 | 1995-01-17 | Toshiba Corp | 半導体発光素子 |
| JPH11204889A (ja) * | 1997-11-14 | 1999-07-30 | Sony Corp | 半導体発光素子 |
| KR20040041730A (ko) * | 2002-11-11 | 2004-05-20 | 한국전자통신연구원 | 전류 제한 구조를 갖는 반도체 광소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120024049A (ko) | 2012-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7880197B2 (en) | Avalanche photodiode having doping region with monotonically increasing concentration distribution | |
| KR101922107B1 (ko) | 반도체소자 및 그 제조방법 | |
| US7855400B2 (en) | Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element | |
| JPWO2006046276A1 (ja) | アバランシェフォトダイオード | |
| US8673664B2 (en) | Method of manufacturing photodiode with waveguide structure and photodiode | |
| JP2010135360A (ja) | アバランシェフォトダイオード | |
| WO2013088490A1 (ja) | 半導体光素子 | |
| JP2008085064A (ja) | 光半導体装置及びその製造方法 | |
| JP2013519241A (ja) | 光−電子デバイス | |
| JP2007299882A (ja) | 半導体光素子 | |
| US20080283852A1 (en) | Light-emitting device and a method for producing the same | |
| US7897422B2 (en) | Semiconductor light-emitting device and a method to produce the same | |
| JP4985298B2 (ja) | アバランシェフォトダイオード | |
| JP2008294076A (ja) | 半導体レーザ素子 | |
| KR101361656B1 (ko) | 발광 소자 및 그 제조 방법 | |
| JP2019192879A (ja) | 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法 | |
| JP2013182976A (ja) | 埋め込み型光半導体素子 | |
| TWI819895B (zh) | 半導體雷射及半導體雷射製造方法 | |
| JP6702523B1 (ja) | 半導体装置 | |
| TWI832267B (zh) | 光半導體元件及其製造方法 | |
| US6829275B2 (en) | Hybrid confinement layers of buried heterostructure semiconductor laser | |
| US7627009B2 (en) | Light-emitting device on n-type InP substrate heavily doped with sulfur | |
| JP2010027923A (ja) | 半導体光素子 | |
| JPWO2010035508A1 (ja) | 半導体受光素子およびその製造方法 | |
| KR19990017303A (ko) | 레이저 다이오드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170124 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |